JPH07250484A - 系統連系用高電圧自励変換装置 - Google Patents
系統連系用高電圧自励変換装置Info
- Publication number
- JPH07250484A JPH07250484A JP6040750A JP4075094A JPH07250484A JP H07250484 A JPH07250484 A JP H07250484A JP 6040750 A JP6040750 A JP 6040750A JP 4075094 A JP4075094 A JP 4075094A JP H07250484 A JPH07250484 A JP H07250484A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- series
- circuit
- self
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/66—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal
- H02M7/68—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters
- H02M7/72—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/75—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/757—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/7575—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only for high voltage direct transmission link
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/107—Modifications for increasing the maximum permissible switched voltage in composite switches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/60—Arrangements for transfer of electric power between AC networks or generators via a high voltage DC link [HVCD]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 本発明は、スナバコンデンサの充放電に伴
なう損失を減らし、最小オン時間の制約条件を取除き、
それにより損失低減と制御性の向上を図る。 【構成】 少くとも複数個の直列接続されたノンラッチ
形半導体デバイスとその駆動回路からなるスイッチング
回路と、該スイッチング回路に直列接続される直列スナ
バ回路と、前記ノンラッチ形半導体デバイスにそれぞれ
逆並列接続される帰還ダイオードと、前記ノンラッチ形
半導体デバイスにそれぞれ並列接続される電圧分担抵抗
及びクリッパ機能を備えた並列スナバ回路から成る半導
体バルブを正負母線間にブリッジ接続して構成した自励
変換器と、該自励変換器の直流側回路に設けられる直流
コンデンサ或いは直流電源と、該自励変換器の交流側と
交流系統間に設けられる変圧器或いは連系用リアクトル
を備えた系統連系用高電圧自励変換装置。
なう損失を減らし、最小オン時間の制約条件を取除き、
それにより損失低減と制御性の向上を図る。 【構成】 少くとも複数個の直列接続されたノンラッチ
形半導体デバイスとその駆動回路からなるスイッチング
回路と、該スイッチング回路に直列接続される直列スナ
バ回路と、前記ノンラッチ形半導体デバイスにそれぞれ
逆並列接続される帰還ダイオードと、前記ノンラッチ形
半導体デバイスにそれぞれ並列接続される電圧分担抵抗
及びクリッパ機能を備えた並列スナバ回路から成る半導
体バルブを正負母線間にブリッジ接続して構成した自励
変換器と、該自励変換器の直流側回路に設けられる直流
コンデンサ或いは直流電源と、該自励変換器の交流側と
交流系統間に設けられる変圧器或いは連系用リアクトル
を備えた系統連系用高電圧自励変換装置。
Description
【０００１】
【産業上の利用分野】本発明は、直流送電、周波数変
換、系統連系或いは無効電力調整装置に使用される自励
変換装置に係り、特に、ノンラッチ形半導体デバイスを
直列接続或いは直並列接続した半導体バルブを使用する
ことにより、低損失化と制御性の向上を図った系統連系
用高電圧自励変換装置に関する。
換、系統連系或いは無効電力調整装置に使用される自励
変換装置に係り、特に、ノンラッチ形半導体デバイスを
直列接続或いは直並列接続した半導体バルブを使用する
ことにより、低損失化と制御性の向上を図った系統連系
用高電圧自励変換装置に関する。
【０００２】
【従来の技術】直流送電、周波数変換、系統連系或いは
無効電力調整装置などで用いられるサイリスタバルブに
代わって、ＧＴＯなどの自己消弧形半導体デバイスを利
用することが検討されている。それは自己消弧形半導体
デバイスを用いると、無効電力と有効電力を独立に制御
出来ること、系統の擾乱に対しても運転継続の可能性が
強いこと、及び力率改善のコンデンサが不要になること
などの利点があるためである。
無効電力調整装置などで用いられるサイリスタバルブに
代わって、ＧＴＯなどの自己消弧形半導体デバイスを利
用することが検討されている。それは自己消弧形半導体
デバイスを用いると、無効電力と有効電力を独立に制御
出来ること、系統の擾乱に対しても運転継続の可能性が
強いこと、及び力率改善のコンデンサが不要になること
などの利点があるためである。
【０００３】自己消弧形半導体デバイスを用いた変換器
は、汎用インバータやＵＰＳ（無停電電源装置）ではＰ
ＷＭ（パルス幅変調）の周波数を１０〜２０ｋＨZ に高
めることによって特性の著しい改善が図られている。こ
のことから系統連系用高電圧自励変換装置においてもス
イッチング周波数をある程度上げたいという希望があ
る。ここでスイッチング周波数を上げる意味は平均的な
スイッチング周波数を上げる意味の他に、オンからオフ
或いはオフからオンの時間の制約を少なくする意味も含
む。
は、汎用インバータやＵＰＳ（無停電電源装置）ではＰ
ＷＭ（パルス幅変調）の周波数を１０〜２０ｋＨZ に高
めることによって特性の著しい改善が図られている。こ
のことから系統連系用高電圧自励変換装置においてもス
イッチング周波数をある程度上げたいという希望があ
る。ここでスイッチング周波数を上げる意味は平均的な
スイッチング周波数を上げる意味の他に、オンからオフ
或いはオフからオンの時間の制約を少なくする意味も含
む。
【０００４】図６は本発明が対象とする系統連系用高電
圧自励変換装置の構成例であって、１は直流電源、２は
直流リアクトル、３は自励変換器、４は連系リアクト
ル、５は変圧器、６は電力系統（以下系統という）であ
る。直流電力は自励変換器３により交流に変換されて連
系リアクトル４と変圧器５を介して系統６に交流電力と
して供給される。直流リアクトル２は後述する自励変換
器３内部の直流コンデンサ３２と共にフィルタを形成
し、直流電源１が有するリプルが系統に流出するのを抑
制したり、自励変換器３が発生する電流リプルが直流電
源１に悪影響を与えないように抑制する役目がある。直
流リアクトル２は時には省略される。連系リアクトル４
は自励変換器３の電圧と系統電圧との差で発生する電流
を抑制し、高調波電流を低減する働きがある。連系リア
クトル４は変圧器５のストレーインダクタンスで代用さ
せることもある。変圧器５は直流電源と系統６との絶
縁、電圧の整合に用いられる。
圧自励変換装置の構成例であって、１は直流電源、２は
直流リアクトル、３は自励変換器、４は連系リアクト
ル、５は変圧器、６は電力系統（以下系統という）であ
る。直流電力は自励変換器３により交流に変換されて連
系リアクトル４と変圧器５を介して系統６に交流電力と
して供給される。直流リアクトル２は後述する自励変換
器３内部の直流コンデンサ３２と共にフィルタを形成
し、直流電源１が有するリプルが系統に流出するのを抑
制したり、自励変換器３が発生する電流リプルが直流電
源１に悪影響を与えないように抑制する役目がある。直
流リアクトル２は時には省略される。連系リアクトル４
は自励変換器３の電圧と系統電圧との差で発生する電流
を抑制し、高調波電流を低減する働きがある。連系リア
クトル４は変圧器５のストレーインダクタンスで代用さ
せることもある。変圧器５は直流電源と系統６との絶
縁、電圧の整合に用いられる。
【０００５】図６は交流から直流への電力変換にも用い
ることが出来、これは図示しない制御回路で自由に決め
られる。また自励変換器３の交流電圧と系統電圧との位
相を同相とし、振幅のみを変えると無効電力の制御が可
能となる。その場合直流電源１と直流リアクトル２は不
要となる。
ることが出来、これは図示しない制御回路で自由に決め
られる。また自励変換器３の交流電圧と系統電圧との位
相を同相とし、振幅のみを変えると無効電力の制御が可
能となる。その場合直流電源１と直流リアクトル２は不
要となる。
【０００６】図７は、周知の電圧形自励変換器の構成例
で六つの半導体バルブデバイスアセンブリ（以下半導体
バルブという）３１と直流コンデンサ３２で構成され
る。添字ｕ，ｖ，ｗ，ｘ，ｙ，ｚは相の識別に用いる。
で六つの半導体バルブデバイスアセンブリ（以下半導体
バルブという）３１と直流コンデンサ３２で構成され
る。添字ｕ，ｖ，ｗ，ｘ，ｙ，ｚは相の識別に用いる。
【０００７】半導体バルブ３１の内４１はＧＴＯ、４２
はそのゲート駆動器、４３はダイオード、４４はスナバ
コンデンサ、４５はスナバダイオード、４６は放電抵
抗、４７は電圧分担抵抗、４８はバルブリアクトル、４
９はダイオードである。スナバコンデンサ４４、スナバ
ダイオード４５及び放電抵抗４６から成る回路は並列ス
ナバの一種であり、バルブリアクトル４８とダイオード
４９から成る回路は直列スナバの一種である。添字ａ，
ｂは二組の半導体デバイスとその周辺回路を区別する為
の記号である。図７の例ではＧＴＯ４１はａ，ｂを付し
て示すように２個直列としているが、通常は１０個のオ
ーダーで直列接続される。その場合必要に応じてモジュ
ールと称する直列スナバを含む数個単位の半導体デバイ
スおよびその周辺回路を１ユニットとしこれらを直列に
接続することもある。これは通常のサイリスタを使用し
た高電圧変換器では一般に行われる手法で、組立・試験
上の便利とともに半導体デバイスに加わる電圧ストレス
の平均化にも有効であるからである。
はそのゲート駆動器、４３はダイオード、４４はスナバ
コンデンサ、４５はスナバダイオード、４６は放電抵
抗、４７は電圧分担抵抗、４８はバルブリアクトル、４
９はダイオードである。スナバコンデンサ４４、スナバ
ダイオード４５及び放電抵抗４６から成る回路は並列ス
ナバの一種であり、バルブリアクトル４８とダイオード
４９から成る回路は直列スナバの一種である。添字ａ，
ｂは二組の半導体デバイスとその周辺回路を区別する為
の記号である。図７の例ではＧＴＯ４１はａ，ｂを付し
て示すように２個直列としているが、通常は１０個のオ
ーダーで直列接続される。その場合必要に応じてモジュ
ールと称する直列スナバを含む数個単位の半導体デバイ
スおよびその周辺回路を１ユニットとしこれらを直列に
接続することもある。これは通常のサイリスタを使用し
た高電圧変換器では一般に行われる手法で、組立・試験
上の便利とともに半導体デバイスに加わる電圧ストレス
の平均化にも有効であるからである。
【０００８】図７の動作はインバータとして極めて良く
知られた回路であるので動作の説明は省略し、問題点を
以下説明する。ＧＴＯ４１はゲートに負のゲート電流を
流すことにより、陽極電流を遮断することが出来るデバ
イスであるが、その際の条件としてスナバコンデンサ４
４の容量が、例えば６μと定められている。このスナバ
コンデンサ４４は直列接続時の電圧分担に寄与してお
り、電圧分担の点からはコンデンサ容量は大きい方がよ
い。しかしＧＴＯがオフの際にスナバコンデンサ４４に
充電された電荷は次にＧＴＯがオンすると放電抵抗４６
を介して放電し、スナバコンデンサ４４のエネルギは大
部分放電抵抗４６で熱となって消費される。オン・オフ
１回のスイッチングで少くともＣＶ2 ／２の損失が発生
するので、スイッチングを５００ＨZ 、Ｖ＝２．２ｋｖ
とすると７．３ｋｗの損失が一つの素子に関して発生す
ることになる。１０Ｍｗクラスの装置ではこのスナバコ
ンデンサ４４による損失が２．２％その他の損失を加え
ると５．１％に達する。ちなみに通常のサイリスタを用
いた変換装置では１％以下の損失が得られている。従っ
て、損失の低減が見込めない限り高電圧自励変換装置の
適用は限定されたものになる。
知られた回路であるので動作の説明は省略し、問題点を
以下説明する。ＧＴＯ４１はゲートに負のゲート電流を
流すことにより、陽極電流を遮断することが出来るデバ
イスであるが、その際の条件としてスナバコンデンサ４
４の容量が、例えば６μと定められている。このスナバ
コンデンサ４４は直列接続時の電圧分担に寄与してお
り、電圧分担の点からはコンデンサ容量は大きい方がよ
い。しかしＧＴＯがオフの際にスナバコンデンサ４４に
充電された電荷は次にＧＴＯがオンすると放電抵抗４６
を介して放電し、スナバコンデンサ４４のエネルギは大
部分放電抵抗４６で熱となって消費される。オン・オフ
１回のスイッチングで少くともＣＶ2 ／２の損失が発生
するので、スイッチングを５００ＨZ 、Ｖ＝２．２ｋｖ
とすると７．３ｋｗの損失が一つの素子に関して発生す
ることになる。１０Ｍｗクラスの装置ではこのスナバコ
ンデンサ４４による損失が２．２％その他の損失を加え
ると５．１％に達する。ちなみに通常のサイリスタを用
いた変換装置では１％以下の損失が得られている。従っ
て、損失の低減が見込めない限り高電圧自励変換装置の
適用は限定されたものになる。
【０００９】このた、現在、系統連系用高電圧自励変換
装置の実用性評価を行う為の実証試験設備がいくつか稼
働しているが、いずれも商用周波数かその３倍周波数が
使われており、それを超えるスイッチング周波数の装置
は製作がなされていない。
装置の実用性評価を行う為の実証試験設備がいくつか稼
働しているが、いずれも商用周波数かその３倍周波数が
使われており、それを超えるスイッチング周波数の装置
は製作がなされていない。
【００１０】ところで、ＧＴＯには電流を遮断した直後
に陽極陰極間にスパイク電圧Ｖspが現れる（図８）。こ
のスパイク電圧がある値を超えるとＧＴＯが破壊する恐
れがある。一般にスナバコンデンサ４４の容量とその配
線に伴なうインダクタンスによりスパイク電圧が変り、
コンデンサ容量が大きい程、またストレーインダクタン
スが小さい程スパイク電圧は減少する。ＧＴＯがターン
オフの直前にコンデンサに残留電圧があると元々のスパ
イク電圧に残留電圧が加算されるので、ＧＴＯにとって
望ましくない。そのためＧＴＯがオンの間にスナバコン
デンサ４４の電荷が０になるために必要な最小オン時間
が設けられる。この時間はスナバコンデンサ４４の容量
が６μF ，放電抵抗を５オームとすると１２０μｓ程度
に選ばれる。
に陽極陰極間にスパイク電圧Ｖspが現れる（図８）。こ
のスパイク電圧がある値を超えるとＧＴＯが破壊する恐
れがある。一般にスナバコンデンサ４４の容量とその配
線に伴なうインダクタンスによりスパイク電圧が変り、
コンデンサ容量が大きい程、またストレーインダクタン
スが小さい程スパイク電圧は減少する。ＧＴＯがターン
オフの直前にコンデンサに残留電圧があると元々のスパ
イク電圧に残留電圧が加算されるので、ＧＴＯにとって
望ましくない。そのためＧＴＯがオンの間にスナバコン
デンサ４４の電荷が０になるために必要な最小オン時間
が設けられる。この時間はスナバコンデンサ４４の容量
が６μF ，放電抵抗を５オームとすると１２０μｓ程度
に選ばれる。
【００１１】このような最小オン時間Ｔd の制約がある
と次のような問題がある。詳しくは平成５年電力・エネ
ルギー部門大会の論文番号５１，関、内野「大容量自励
変換装置のスイッチング周波数と多重化の考察」に示さ
れている。 (1) スイッチング周波数を上げると、必要な交流電圧を
得るための直流電圧が増加し、電圧高調波が増加する。 (2) 制御応答が悪化する。スイッチング周波数を上げる
と制御不能時間が増えてかえって応答が悪くなる。
と次のような問題がある。詳しくは平成５年電力・エネ
ルギー部門大会の論文番号５１，関、内野「大容量自励
変換装置のスイッチング周波数と多重化の考察」に示さ
れている。 (1) スイッチング周波数を上げると、必要な交流電圧を
得るための直流電圧が増加し、電圧高調波が増加する。 (2) 制御応答が悪化する。スイッチング周波数を上げる
と制御不能時間が増えてかえって応答が悪くなる。
【００１２】現在自己消弧形半導体デバイスの開発改良
努力は継続して行われているが、将来的にはゲート部分
の微細加工が進むとスナバコンデンサ４４の容量は1/5
から1/10に低減可能と考えられている。となるとスナバ
コンデンサ４４による損失は比較的に減少することにな
り問題はなさそうに見える。
努力は継続して行われているが、将来的にはゲート部分
の微細加工が進むとスナバコンデンサ４４の容量は1/5
から1/10に低減可能と考えられている。となるとスナバ
コンデンサ４４による損失は比較的に減少することにな
り問題はなさそうに見える。
【００１３】しかるに自己消弧形半導体デバイスの直列
接続を考えると、スナバコンデンサ容量を単純に1/10に
すると、別の問題が発生する。即ち、スナバコンデンサ
４４は自己消弧形半導体デバイスがオン・オフする際に
生ずる電圧分担のバラツキを減らす働きがあるため、コ
ンデンサ容量が減ると電圧分担が悪化する。加えてコン
デンサは直流回路ストレーインダクタンスに蓄積される
エネルギを吸収する働きがあるので、容量が１／１０に
減少すればスナバコンデンサ電圧はルート１０倍に跳ね
上がる。
接続を考えると、スナバコンデンサ容量を単純に1/10に
すると、別の問題が発生する。即ち、スナバコンデンサ
４４は自己消弧形半導体デバイスがオン・オフする際に
生ずる電圧分担のバラツキを減らす働きがあるため、コ
ンデンサ容量が減ると電圧分担が悪化する。加えてコン
デンサは直流回路ストレーインダクタンスに蓄積される
エネルギを吸収する働きがあるので、容量が１／１０に
減少すればスナバコンデンサ電圧はルート１０倍に跳ね
上がる。
【００１４】
【発明が解決しようとする課題】上述のように、自己消
弧形半導体デバイスの直列接続における電圧分担のバラ
ツキの抑制と、スパイク電圧の抑制の点からはコンデン
サ容量を減少させるのが困難であり、一方、コンデンサ
容量を減らすことが損失低減に不可欠である。
弧形半導体デバイスの直列接続における電圧分担のバラ
ツキの抑制と、スパイク電圧の抑制の点からはコンデン
サ容量を減少させるのが困難であり、一方、コンデンサ
容量を減らすことが損失低減に不可欠である。
【００１５】本発明は、この相反することを解決して低
損失化を図ることと、制御性の向上を図るため、スナバ
コンデンサの充放電に伴なう損失を減らし、最小オン時
間の制約条件を取除き、それにより損失低減と制御性の
向上を可能とする系統連系用高電圧自励変換装置を提供
することを目的とする。
損失化を図ることと、制御性の向上を図るため、スナバ
コンデンサの充放電に伴なう損失を減らし、最小オン時
間の制約条件を取除き、それにより損失低減と制御性の
向上を可能とする系統連系用高電圧自励変換装置を提供
することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に記載の系統連系用高電圧自励変
換装置は、少くとも複数個の直列接続されたノンラッチ
形半導体デバイスとその駆動回路からなるスイッチング
回路と、該スイッチング回路に直列接続される直列スナ
バ回路と、前記ノンラッチ形半導体デバイスにそれぞれ
逆並列接続される帰還ダイオードと、前記ノンラッチ形
半導体デバイスにそれぞれ並列接続される電圧分担抵抗
及びクリッパ機能を備えた並列スナバ回路から成る半導
体バルブを正負母線間にブリッジ接続して構成した自励
変換器と、該自励変換器の直流側回路に設けられる直流
コンデンサ或いは直流電源と、該自励変換器の交流側と
交流系統間に設けられる変圧器或いは連系用リアクトル
を備えたことを特徴としたものである。
に、本発明の請求項１に記載の系統連系用高電圧自励変
換装置は、少くとも複数個の直列接続されたノンラッチ
形半導体デバイスとその駆動回路からなるスイッチング
回路と、該スイッチング回路に直列接続される直列スナ
バ回路と、前記ノンラッチ形半導体デバイスにそれぞれ
逆並列接続される帰還ダイオードと、前記ノンラッチ形
半導体デバイスにそれぞれ並列接続される電圧分担抵抗
及びクリッパ機能を備えた並列スナバ回路から成る半導
体バルブを正負母線間にブリッジ接続して構成した自励
変換器と、該自励変換器の直流側回路に設けられる直流
コンデンサ或いは直流電源と、該自励変換器の交流側と
交流系統間に設けられる変圧器或いは連系用リアクトル
を備えたことを特徴としたものである。
【００１７】また、本発明の請求項２に記載の系統連系
用高電圧自励変換装置は、少くとも複数個の直列接続さ
れたノンラッチ形半導体デバイスとその駆動回路からな
るスイッチング回路と、該スイッチング回路に直列接続
される直列スナバ回路と、前記ノンラッチ形半導体デバ
イスにそれぞれ逆並列接続される帰還ダイオードと、前
記ノンラッチ形半導体デバイスにそれぞれ並列接続され
る電圧分担抵抗及びクリッパ機能を備えた並列スナバ回
路から成る半導体バルブを正負母線間にブリッジ接続し
て構成した自励変換器と、前記正側半導体バルブのそれ
ぞれのスイッチング回路に並列接続される正側の一括ス
ナバコンデンサと正側の一括スナバダイオードがからな
る直列回路と、前記負側半導体バルブのそれぞれのスイ
ッチング回路に並列接続される負側の一括スナバコンデ
ンサと負側の一括スナバダイオードからなる直列回路
と、一端が前記負母線に共通接続され他端が前記正側の
一括スナバコンデンサと正側の一括スナバダイオードの
それぞれの直列接続点に接続される正側の放電抵抗と、
一端が前記正母線に共通接続され他端が前記負側の一括
スナバコンデンサと負側の一括スナバダイオードのそれ
ぞれの直列接続点に接続される負側の放電抵抗と、前記
自励変換器の直流側回路に設けられる直流コンデンサ或
いは直流電源と、前記自励変換器の交流側と交流系統間
に設けられる変圧器或いは連系用リアクトルを備えたこ
とを特徴としている。
用高電圧自励変換装置は、少くとも複数個の直列接続さ
れたノンラッチ形半導体デバイスとその駆動回路からな
るスイッチング回路と、該スイッチング回路に直列接続
される直列スナバ回路と、前記ノンラッチ形半導体デバ
イスにそれぞれ逆並列接続される帰還ダイオードと、前
記ノンラッチ形半導体デバイスにそれぞれ並列接続され
る電圧分担抵抗及びクリッパ機能を備えた並列スナバ回
路から成る半導体バルブを正負母線間にブリッジ接続し
て構成した自励変換器と、前記正側半導体バルブのそれ
ぞれのスイッチング回路に並列接続される正側の一括ス
ナバコンデンサと正側の一括スナバダイオードがからな
る直列回路と、前記負側半導体バルブのそれぞれのスイ
ッチング回路に並列接続される負側の一括スナバコンデ
ンサと負側の一括スナバダイオードからなる直列回路
と、一端が前記負母線に共通接続され他端が前記正側の
一括スナバコンデンサと正側の一括スナバダイオードの
それぞれの直列接続点に接続される正側の放電抵抗と、
一端が前記正母線に共通接続され他端が前記負側の一括
スナバコンデンサと負側の一括スナバダイオードのそれ
ぞれの直列接続点に接続される負側の放電抵抗と、前記
自励変換器の直流側回路に設けられる直流コンデンサ或
いは直流電源と、前記自励変換器の交流側と交流系統間
に設けられる変圧器或いは連系用リアクトルを備えたこ
とを特徴としている。
【００１８】更に、本発明の請求項３に記載の系統連系
用高電圧自励変換装置は、請求項１又は、請求項２にお
けるノンラッチ形半導体デバイスの駆動回路の電源を、
前記直列スナバ回路或いは前記電圧分担抵抗又は並列ス
ナバ回路から得られるエネルギを直流直流コンバータで
変換して得るようにした。
用高電圧自励変換装置は、請求項１又は、請求項２にお
けるノンラッチ形半導体デバイスの駆動回路の電源を、
前記直列スナバ回路或いは前記電圧分担抵抗又は並列ス
ナバ回路から得られるエネルギを直流直流コンバータで
変換して得るようにした。
【００１９】更に又、本発明の請求項４に記載の系統連
系用高電圧自励変換装置は、少くとも複数個の直列接続
されたノンラッチ形半導体デバイスとその駆動回路から
なるスイッチング回路と、該スイッチング回路に直列接
続される直列スナバ回路と、前記ノンラッチ形半導体デ
バイスにそれぞれ逆並列接続される帰還ダイオードと、
前記ノンラッチ形半導体デバイスにそれぞれ並列接続さ
れる電圧分担抵抗及びクリッパ機能を備えた並列スナバ
回路から成る半導体バルブを正負母線間にブリッジ接続
して構成した自励変換器を複数台設け、該自励変換器の
直流側は必要により、並列、直列あるいは直並列接続さ
れ、交流側は側は変圧器あるいはリアクトルと変圧器を
介して交流出力を合成して交流系統と連系するようにし
たことを特徴としている。
系用高電圧自励変換装置は、少くとも複数個の直列接続
されたノンラッチ形半導体デバイスとその駆動回路から
なるスイッチング回路と、該スイッチング回路に直列接
続される直列スナバ回路と、前記ノンラッチ形半導体デ
バイスにそれぞれ逆並列接続される帰還ダイオードと、
前記ノンラッチ形半導体デバイスにそれぞれ並列接続さ
れる電圧分担抵抗及びクリッパ機能を備えた並列スナバ
回路から成る半導体バルブを正負母線間にブリッジ接続
して構成した自励変換器を複数台設け、該自励変換器の
直流側は必要により、並列、直列あるいは直並列接続さ
れ、交流側は側は変圧器あるいはリアクトルと変圧器を
介して交流出力を合成して交流系統と連系するようにし
たことを特徴としている。
【００２０】
【作用】前述のように構成した請求項１に記載の発明に
よれば、スナバコンデンサの充放電に伴なう損失を減ら
し、最小オン時間の制約を取除くことが可能となり、そ
れにより損失低減と制御性の向上、更には波形歪みの低
減と系統事故時の運転継続が期待出来る。
よれば、スナバコンデンサの充放電に伴なう損失を減ら
し、最小オン時間の制約を取除くことが可能となり、そ
れにより損失低減と制御性の向上、更には波形歪みの低
減と系統事故時の運転継続が期待出来る。
【００２１】又、請求項２に記載の発明によれば、請求
項１の発明の効果に加えて、更に、並列スナバのエネル
ギの一部を電源へ戻すことによりいっそうの損失低減が
出来る。
項１の発明の効果に加えて、更に、並列スナバのエネル
ギの一部を電源へ戻すことによりいっそうの損失低減が
出来る。
【００２２】更に、請求項３に記載の発明によれば、請
求項１及び請求項２の発明の効果に加えて、ゲート駆動
器の電源のエネルギの節約を計り、装置を小形化するこ
とが出来る。更に又、請求項４に記載の発明によれば請
求項１、請求項２、請求項３の発明の効果の他に、装置
の大容量化と高調波の低減を実現出来る。
求項１及び請求項２の発明の効果に加えて、ゲート駆動
器の電源のエネルギの節約を計り、装置を小形化するこ
とが出来る。更に又、請求項４に記載の発明によれば請
求項１、請求項２、請求項３の発明の効果の他に、装置
の大容量化と高調波の低減を実現出来る。
【００２３】
【実施例】以下本発明の一実施例を図１の構成図を参照
して説明する。図１は図７と同様な電圧形自励変換器の
構成例であるが六つの半導体バルブ５１と直流コンデン
サ５２で構成される。添字ｕ，ｖ，ｗ，ｘ，ｙ，ｚは相
の識別に用いる。５１ｖ，５１ｗの構成は５１ｕと同一
であり、又、５１ｘ，５１ｙ，５１ｚも５１ｕと同一で
あっても良いが、バルブリアクトル６８とダイオード６
９から成る直列スナバをノンラッチ形半導体デバイス６
１ｂと、直流のＮ側の間に入れることができる。
して説明する。図１は図７と同様な電圧形自励変換器の
構成例であるが六つの半導体バルブ５１と直流コンデン
サ５２で構成される。添字ｕ，ｖ，ｗ，ｘ，ｙ，ｚは相
の識別に用いる。５１ｖ，５１ｗの構成は５１ｕと同一
であり、又、５１ｘ，５１ｙ，５１ｚも５１ｕと同一で
あっても良いが、バルブリアクトル６８とダイオード６
９から成る直列スナバをノンラッチ形半導体デバイス６
１ｂと、直流のＮ側の間に入れることができる。
【００２４】本発明による半導体バルブ５１の内訳は、
６１はノンラッチ形半導体デバイス、６２はそのゲート
駆動器、６３はダイオード、６４はスナバコンデンサ、
６５はスナバ抵抗、６６は非線形抵抗、６７は電圧分担
抵抗である。スナバコンデンサ６４、スナバ抵抗６５お
よび非線形抵抗６６から成る回路はクリッパ機能を備え
た並列スナバ回路を構成する。６８はバルブリアクト
ル、６９はダイオードで、バルブリアクトル６８とダイ
オード６９は一種の直列スナバを構成する。添字ａ，ｂ
は二組の半導体デバイスとその周辺回路を区別する為の
記号である。図１の例ではノンラッチ形半導体デバイス
６１は２個直列としているが、図７と同様に１０個のオ
ーダーで直列接続される。それぞれの回路動作を以下説
明する。
６１はノンラッチ形半導体デバイス、６２はそのゲート
駆動器、６３はダイオード、６４はスナバコンデンサ、
６５はスナバ抵抗、６６は非線形抵抗、６７は電圧分担
抵抗である。スナバコンデンサ６４、スナバ抵抗６５お
よび非線形抵抗６６から成る回路はクリッパ機能を備え
た並列スナバ回路を構成する。６８はバルブリアクト
ル、６９はダイオードで、バルブリアクトル６８とダイ
オード６９は一種の直列スナバを構成する。添字ａ，ｂ
は二組の半導体デバイスとその周辺回路を区別する為の
記号である。図１の例ではノンラッチ形半導体デバイス
６１は２個直列としているが、図７と同様に１０個のオ
ーダーで直列接続される。それぞれの回路動作を以下説
明する。
【００２５】ノンラッチ形半導体デバイスとはトランジ
スタで代表されるデバイスであって、ゲートまたはベー
ス（以下ではゲートという）信号が加わるとデバイスが
オン状態となまり、ゲート信号を取去るか、一瞬逆方向
に信号を加えるとオフ状態に移行するデバイスである。
ついでにサイリスタのようにゲート信号を与えるとオン
状態となり、その後はゲート信号を取去ってもオン状態
を持続可能なものはラッチ形半導体デバイスという。ノ
ンラッチ形半導体デバイスの特徴は、通常高い安全動作
領域を持つ。即ち、デバイスに高い電圧が印加されてい
る状態で定格又はそれに近い電流を流すことが出来る。
スタで代表されるデバイスであって、ゲートまたはベー
ス（以下ではゲートという）信号が加わるとデバイスが
オン状態となまり、ゲート信号を取去るか、一瞬逆方向
に信号を加えるとオフ状態に移行するデバイスである。
ついでにサイリスタのようにゲート信号を与えるとオン
状態となり、その後はゲート信号を取去ってもオン状態
を持続可能なものはラッチ形半導体デバイスという。ノ
ンラッチ形半導体デバイスの特徴は、通常高い安全動作
領域を持つ。即ち、デバイスに高い電圧が印加されてい
る状態で定格又はそれに近い電流を流すことが出来る。
【００２６】ノンラッチ形半導体デバイス６１を使用す
ることで回路的に何が変わるかを以下説明する。一般に
並列スナバの役割は半導体デバイスのスイッチングに伴
う （ａ）デバイス内部損失の低減 （ｂ）直列スナバと共に半導体デバイスの過渡的に電圧
分担の改善 （ｃ）配線などのストレ―インダクタンスによる過電圧
の吸収 （ｄ）スパイク電圧によるデバイスの破壊の防止 などがある。ＧＴＯでは前述のようにまず（ｄ）の必要
上からスナバコンデンサの容量と回路が決められてしま
うので、損失の増大と配置上の制約は避けられなかっ
た。
ることで回路的に何が変わるかを以下説明する。一般に
並列スナバの役割は半導体デバイスのスイッチングに伴
う （ａ）デバイス内部損失の低減 （ｂ）直列スナバと共に半導体デバイスの過渡的に電圧
分担の改善 （ｃ）配線などのストレ―インダクタンスによる過電圧
の吸収 （ｄ）スパイク電圧によるデバイスの破壊の防止 などがある。ＧＴＯでは前述のようにまず（ｄ）の必要
上からスナバコンデンサの容量と回路が決められてしま
うので、損失の増大と配置上の制約は避けられなかっ
た。
【００２７】しかしノンラッチ形半導体デバイスを用い
ることにより（ｄ）の制約は無くなるので、並列スナバ
回路の方式と定数の選択の幅が広がった。具体的には図
１と図７を比較すると、図７のスナバコンデンサ４４の
容量はＧＴＯ４１のタ―ンオフ条件から決まり、その容
量は大きい。ＧＴＯの１回のオン・オフでスナバコンデ
ンサのエネルギが放電抵抗４６で大部分消費されること
は既に述べた。一方図１ではスナバコンデンサ６４の静
電容量の選定は前記（ｄ）で決めるものではなくノンラ
ッチ形半導体デバイス６１の内部損失、非線形抵抗６６
の熱的な容量とのバランスから決められる。この結果は
スナバコンデンサ６４の静電容量は小さく出来る。この
容量が小さいと、タ―ンオフ時のノンラッチ形半導体デ
バイスのスイッチングの差により一方のノンラッチ形半
導体デバイスに過電圧が印加されるが、これはクリッパ
機能を有する非線形抵抗６６で安全な値にクリップされ
るので問題ない。非線形抵抗６６はその両端に加わる電
圧があるレベルに達すると抵抗値が低下して電圧の増加
を抑制する素子であり、レベル以下の電圧では損失は無
視できるほど小さい。従って全体の損失は少なくなる。
ちなみにＧＴＯの場合はトランジスタの安全動作領域に
相当するものが狭い為、このような保護が出来ない。非
線形抵抗６６は個々のノンラッチ形半導体デバイス６１
に加わるサ―ジ電圧を抑制するクリッパとして動作す
る。
ることにより（ｄ）の制約は無くなるので、並列スナバ
回路の方式と定数の選択の幅が広がった。具体的には図
１と図７を比較すると、図７のスナバコンデンサ４４の
容量はＧＴＯ４１のタ―ンオフ条件から決まり、その容
量は大きい。ＧＴＯの１回のオン・オフでスナバコンデ
ンサのエネルギが放電抵抗４６で大部分消費されること
は既に述べた。一方図１ではスナバコンデンサ６４の静
電容量の選定は前記（ｄ）で決めるものではなくノンラ
ッチ形半導体デバイス６１の内部損失、非線形抵抗６６
の熱的な容量とのバランスから決められる。この結果は
スナバコンデンサ６４の静電容量は小さく出来る。この
容量が小さいと、タ―ンオフ時のノンラッチ形半導体デ
バイスのスイッチングの差により一方のノンラッチ形半
導体デバイスに過電圧が印加されるが、これはクリッパ
機能を有する非線形抵抗６６で安全な値にクリップされ
るので問題ない。非線形抵抗６６はその両端に加わる電
圧があるレベルに達すると抵抗値が低下して電圧の増加
を抑制する素子であり、レベル以下の電圧では損失は無
視できるほど小さい。従って全体の損失は少なくなる。
ちなみにＧＴＯの場合はトランジスタの安全動作領域に
相当するものが狭い為、このような保護が出来ない。非
線形抵抗６６は個々のノンラッチ形半導体デバイス６１
に加わるサ―ジ電圧を抑制するクリッパとして動作す
る。
【００２８】直列スナバのバルブリアクトル６８のイン
ダクタンスは半導体デバイスとダイオ―ド６３の要求特
性と、直列接続時は半導体デバイスのタ―ンオン時間の
バラツキで、遅れてオンする半導体デバイスに高い電圧
が印加されるのをスナバコンンデンサ６４と共に抑制す
る条件から定まる。半導体デバイスとしてノンラッチ形
半導体デバイスを使うと、後者の制約は電圧クリッパ回
路によることも出来るので、もし逆回復電荷の少ないダ
イオ―ドが使用できると、バルブリアクトル６８は小形
化できる。従来半導体デバイスがオン又はオフするとき
にバルブリアクトル６８とダイオ―ド６９の閉回路で環
流する電流は次のスイッチングまでに０に減衰させる必
要があった。もし減衰していないとその電流が初期値と
してスナバコンデンサ６４を充電するので、オンまたは
オフの半導体デバイスに印加される電圧が急峻になり、
電圧分担が厳しい方向になるからである。しかしノンラ
ッチ形半導体デバイス６１を用いると電圧クリッパに頼
ることが出来るため、さほど問題にならない。従って直
列スナバは図１に示すような簡単なものも使える。無論
種々の直列スナバは使用できる。
ダクタンスは半導体デバイスとダイオ―ド６３の要求特
性と、直列接続時は半導体デバイスのタ―ンオン時間の
バラツキで、遅れてオンする半導体デバイスに高い電圧
が印加されるのをスナバコンンデンサ６４と共に抑制す
る条件から定まる。半導体デバイスとしてノンラッチ形
半導体デバイスを使うと、後者の制約は電圧クリッパ回
路によることも出来るので、もし逆回復電荷の少ないダ
イオ―ドが使用できると、バルブリアクトル６８は小形
化できる。従来半導体デバイスがオン又はオフするとき
にバルブリアクトル６８とダイオ―ド６９の閉回路で環
流する電流は次のスイッチングまでに０に減衰させる必
要があった。もし減衰していないとその電流が初期値と
してスナバコンデンサ６４を充電するので、オンまたは
オフの半導体デバイスに印加される電圧が急峻になり、
電圧分担が厳しい方向になるからである。しかしノンラ
ッチ形半導体デバイス６１を用いると電圧クリッパに頼
ることが出来るため、さほど問題にならない。従って直
列スナバは図１に示すような簡単なものも使える。無論
種々の直列スナバは使用できる。
【００２９】図２は本発明の他の実施例を示したもの
で、一括スナバコンデンサと、一括スナバダイオ―ド及
び放電抵抗で構成される並列スナバ回路の一種である一
括スナバ回路を設けたものである。
で、一括スナバコンデンサと、一括スナバダイオ―ド及
び放電抵抗で構成される並列スナバ回路の一種である一
括スナバ回路を設けたものである。
【００３０】図２において、７０は一括スナバコンデン
サ（以下単にコンデテンサと記す）、７１は一括スナバ
ダイオ―ド（以下単にダイオードと記す）、７２は放電
抵抗である。コンデンサ７０とダイオ―ド７１は直流電
圧よりわずかに高い値ＥＣＬに常に充電されており、ノ
ンラッチ形半導体デバイス６１がオフすると、図２の太
線で囲むル―プに含むストレ―インダクタンスのエネル
ギで生ずる二組のノンラッチ形半導体デバイスに印加さ
れる電圧が、ＥＣＬを超えようとするとダイオ―ド７１
が導通してコンデンサ７０が残りのエネルギを吸収しノ
ンラッチ形半導体デバイス６１に過電圧が印加されるの
を抑制する。抵抗７２はコンデンサ７０の放電抵抗であ
る。コンデンサ７０に入るエネルギと、放電抵抗７２の
消費するエネルギとこの放電抵抗を介して直流電源に戻
るエネルギとの和のバランスでコンデンサの充電電圧Ｅ
ＣＬが決まる。この場合はコンンデンサ７０の容量は大
きくても損失とならない。尚半導体バルブ５１ｘの直列
スナバはノンラッチ形半導体デバイス６１と直流Ｎ側に
入れる。以上の実施例によれは、以下のような効果を得
ることができる。 （ａ）直列接続時の半導体デバイスの電圧分担は半導体
デバイスの遮断特性に基づくスナバコンデンサ容量で決
める必要がなく、他の過電圧抑制手段例えば電圧クリッ
パ回路とか非線形抵抗器を用いること出来る。 （ｂ）上記に伴ない、スナバ損失が従来の１／４程度に
低減可能である。 （ｃ）最少オン時間Ｔd の制約から開放されるため、制
御の無駄時間がなくなり制御性が向上する。これにより
系統の擾乱に対しても運転継続を図るための種々の制御
方式を選択出来る。 （ｄ）またＴd があるとスイッチング周波数を上げたと
きに変換器が発生する最大の交流電圧の直流電圧に対す
る比が低下するが、それが無くなる。
サ（以下単にコンデテンサと記す）、７１は一括スナバ
ダイオ―ド（以下単にダイオードと記す）、７２は放電
抵抗である。コンデンサ７０とダイオ―ド７１は直流電
圧よりわずかに高い値ＥＣＬに常に充電されており、ノ
ンラッチ形半導体デバイス６１がオフすると、図２の太
線で囲むル―プに含むストレ―インダクタンスのエネル
ギで生ずる二組のノンラッチ形半導体デバイスに印加さ
れる電圧が、ＥＣＬを超えようとするとダイオ―ド７１
が導通してコンデンサ７０が残りのエネルギを吸収しノ
ンラッチ形半導体デバイス６１に過電圧が印加されるの
を抑制する。抵抗７２はコンデンサ７０の放電抵抗であ
る。コンデンサ７０に入るエネルギと、放電抵抗７２の
消費するエネルギとこの放電抵抗を介して直流電源に戻
るエネルギとの和のバランスでコンデンサの充電電圧Ｅ
ＣＬが決まる。この場合はコンンデンサ７０の容量は大
きくても損失とならない。尚半導体バルブ５１ｘの直列
スナバはノンラッチ形半導体デバイス６１と直流Ｎ側に
入れる。以上の実施例によれは、以下のような効果を得
ることができる。 （ａ）直列接続時の半導体デバイスの電圧分担は半導体
デバイスの遮断特性に基づくスナバコンデンサ容量で決
める必要がなく、他の過電圧抑制手段例えば電圧クリッ
パ回路とか非線形抵抗器を用いること出来る。 （ｂ）上記に伴ない、スナバ損失が従来の１／４程度に
低減可能である。 （ｃ）最少オン時間Ｔd の制約から開放されるため、制
御の無駄時間がなくなり制御性が向上する。これにより
系統の擾乱に対しても運転継続を図るための種々の制御
方式を選択出来る。 （ｄ）またＴd があるとスイッチング周波数を上げたと
きに変換器が発生する最大の交流電圧の直流電圧に対す
る比が低下するが、それが無くなる。
【００３１】ノンラッチ形半導体デバイスとしては例え
ば日刊工業新聞平成５年１２月２３日に掲載されたＩＥ
ＧＴ（注入促進型ＭＯＳゲ―トトランジスタ）に示され
るように、高電圧のＭＯＳデバイスがある。これを本発
明に適用する場合には、ＭＯＳゲートの特徴を活かし
て、ゲート駆動器の電源を主回路から得るのが効果的で
ある。その例を図３に示す。同図（ａ）はそれぞれのノ
ンラッチ形半導体デバイス６１の並列スナバ回路の一部
の電圧あるいは電流を取出してこれを直流直流コンバ―
タ８０で所望の電圧源に変換して使用するものである。
即ち、８０は直流直流コンバ―タで、８１はコンデン
サ、８２はダイオード、８３は抵抗である。コンデンサ
８１はノンラッチ形半導体デバイス６１の極陰・陰極両
端に加わる電圧で常時充電される。ダイオード８２によ
りコンデンサ８１の電荷のノンラッチ形半導体デバイス
６１を介しての放電は阻止される。コンデンサ８１の充
電電圧を直流直流コンバータ８０でゲート駆動器に必要
な電圧に変換される。抵抗８３はコンデンサ８１の電圧
が高くなり過ぎないように適度の放電を行わせるための
放電抵抗である。コンデンサ８１はノンラッチ形半導体
デバイス６１の電圧クリッパ回路としても動作すると共
にゲ―ト駆動器６２の電源のエネルギの蓄積も兼ねてい
る。スナバエネルギを電源のエネルギに利用する方法と
してはスナバコンデンサ６４と直列に設けられる変流器
８４からも取出すことが可能である。ノンラッチ形半導
体デバイス６１のオン・オフにより変流器８４に流れる
電流を図示しない回路で電圧に変換してゲ―ト電源に使
用するものである。
ば日刊工業新聞平成５年１２月２３日に掲載されたＩＥ
ＧＴ（注入促進型ＭＯＳゲ―トトランジスタ）に示され
るように、高電圧のＭＯＳデバイスがある。これを本発
明に適用する場合には、ＭＯＳゲートの特徴を活かし
て、ゲート駆動器の電源を主回路から得るのが効果的で
ある。その例を図３に示す。同図（ａ）はそれぞれのノ
ンラッチ形半導体デバイス６１の並列スナバ回路の一部
の電圧あるいは電流を取出してこれを直流直流コンバ―
タ８０で所望の電圧源に変換して使用するものである。
即ち、８０は直流直流コンバ―タで、８１はコンデン
サ、８２はダイオード、８３は抵抗である。コンデンサ
８１はノンラッチ形半導体デバイス６１の極陰・陰極両
端に加わる電圧で常時充電される。ダイオード８２によ
りコンデンサ８１の電荷のノンラッチ形半導体デバイス
６１を介しての放電は阻止される。コンデンサ８１の充
電電圧を直流直流コンバータ８０でゲート駆動器に必要
な電圧に変換される。抵抗８３はコンデンサ８１の電圧
が高くなり過ぎないように適度の放電を行わせるための
放電抵抗である。コンデンサ８１はノンラッチ形半導体
デバイス６１の電圧クリッパ回路としても動作すると共
にゲ―ト駆動器６２の電源のエネルギの蓄積も兼ねてい
る。スナバエネルギを電源のエネルギに利用する方法と
してはスナバコンデンサ６４と直列に設けられる変流器
８４からも取出すことが可能である。ノンラッチ形半導
体デバイス６１のオン・オフにより変流器８４に流れる
電流を図示しない回路で電圧に変換してゲ―ト電源に使
用するものである。
【００３２】図３（ｂ）は電圧分担抵抗６７を分割して
その一部の電圧を取出して、所望の電圧源とするもので
ある。図３（ａ）と（ｂ）以外にも例えばコンデンサ７
０の両端に直流直流コンバータ８０を設けても良い。
又、直列スナバ回路のバルブリアクトル６８のエネルギ
を利用することも出来、更に、これらの組合せも同様に
実施出来る。
その一部の電圧を取出して、所望の電圧源とするもので
ある。図３（ａ）と（ｂ）以外にも例えばコンデンサ７
０の両端に直流直流コンバータ８０を設けても良い。
又、直列スナバ回路のバルブリアクトル６８のエネルギ
を利用することも出来、更に、これらの組合せも同様に
実施出来る。
【００３３】図６は系統連系用高電圧自励変換装置の一
般的な構成図を示しているが、変換装置の容量が大きい
場合は通常図４と図５に示すような多重化構成が行われ
る。図中３Ａ，３Ｂ，３Ｃは同一の自励変換器である
が、多くの場合それぞれの交流出力の位相はずれてい
る。それは出力電圧を合成した時のそれに含まれる高調
波を減らすためである。変圧器５Ａ，５Ｂ，５Ｃは自励
変換器の出力を合成するために交流側の巻線が直列に接
続されている。図４と図５は三組の自励変換器の直流側
が並列か直列の相違である。多重化のやり方は種々あり
これらは一つの例を示したものである。
般的な構成図を示しているが、変換装置の容量が大きい
場合は通常図４と図５に示すような多重化構成が行われ
る。図中３Ａ，３Ｂ，３Ｃは同一の自励変換器である
が、多くの場合それぞれの交流出力の位相はずれてい
る。それは出力電圧を合成した時のそれに含まれる高調
波を減らすためである。変圧器５Ａ，５Ｂ，５Ｃは自励
変換器の出力を合成するために交流側の巻線が直列に接
続されている。図４と図５は三組の自励変換器の直流側
が並列か直列の相違である。多重化のやり方は種々あり
これらは一つの例を示したものである。
【００３４】ＩＧＢＴなどで知られているが、ノンラッ
チ形半導体デバイスも同様にゲ―ト駆動器とノンラッチ
形半導体デバイスのゲ―ト間に入れるゲ―ト抵抗値を加
減することによりノンラッチ形半導体デバイスのスイッ
チング特性が変化する。この特性を利用するとノンラッ
チ形半導体デバイス間の電圧分担の平衡化を図ることが
できる。即ち、ノンラッチ形半導体デバイスのオフの際
に電圧が高くなるか電圧クリッパ回路の負担が多い方の
ノンラッチ形半導体デバイスに対しては相対的にオフの
ゲ―ト信号を遅くするか、ゲ―ト抵抗値を高くするとバ
ランスを改善できる。
チ形半導体デバイスも同様にゲ―ト駆動器とノンラッチ
形半導体デバイスのゲ―ト間に入れるゲ―ト抵抗値を加
減することによりノンラッチ形半導体デバイスのスイッ
チング特性が変化する。この特性を利用するとノンラッ
チ形半導体デバイス間の電圧分担の平衡化を図ることが
できる。即ち、ノンラッチ形半導体デバイスのオフの際
に電圧が高くなるか電圧クリッパ回路の負担が多い方の
ノンラッチ形半導体デバイスに対しては相対的にオフの
ゲ―ト信号を遅くするか、ゲ―ト抵抗値を高くするとバ
ランスを改善できる。
【００３５】
【発明の効果】以上述べたように請求項１の発明によれ
ば、半導体デバイスとして従来使用されていたラッチ形
半導体デバイスに代って、ノンラッチ形半導体デバイス
を適用し、クリッパ機能を備えた並列スナバ回路を設け
ることにより、高周波スイッチングを行ってもスナバコ
ンデンサの充放電に伴なう損失を減らし、最小オン時間
の制約を取除くことができ、それにより損失低減と制御
性の向上が期待出来る。更に最小オン時間の制約が無い
ことはスイッチング周波数を上げると制御不能時間の増
加によのる制御特性の悪化の問題が解消出来ることか
ら、スイッチング周波数を上げることが可能で、波形歪
みの低減と系統事故時の運転継続が期待出来る。
ば、半導体デバイスとして従来使用されていたラッチ形
半導体デバイスに代って、ノンラッチ形半導体デバイス
を適用し、クリッパ機能を備えた並列スナバ回路を設け
ることにより、高周波スイッチングを行ってもスナバコ
ンデンサの充放電に伴なう損失を減らし、最小オン時間
の制約を取除くことができ、それにより損失低減と制御
性の向上が期待出来る。更に最小オン時間の制約が無い
ことはスイッチング周波数を上げると制御不能時間の増
加によのる制御特性の悪化の問題が解消出来ることか
ら、スイッチング周波数を上げることが可能で、波形歪
みの低減と系統事故時の運転継続が期待出来る。
【００３６】又、請求項２の発明は、請求項１の発明に
一括スナバ回路を追加したものであるから、請求項１の
発明の効果に加えて、更に、一括スナバ回路のエネルギ
の一部を電源へ戻すことにより一層の損失低減が出来
る。
一括スナバ回路を追加したものであるから、請求項１の
発明の効果に加えて、更に、一括スナバ回路のエネルギ
の一部を電源へ戻すことにより一層の損失低減が出来
る。
【００３７】更に、請求項３の発明によれば、請求項１
及び請求項２のノンラッチ形半導体デバイスの駆動回路
の電源を、直列スナバ回路或いは電圧分担抵抗又は並列
スナバ回路から得、電源のエネルギの節約を計り、装置
を小形化することが出来る。
及び請求項２のノンラッチ形半導体デバイスの駆動回路
の電源を、直列スナバ回路或いは電圧分担抵抗又は並列
スナバ回路から得、電源のエネルギの節約を計り、装置
を小形化することが出来る。
【００３８】更に又、請求項４の発明によれば、直列接
続されたノンラッチ形半導体デバイスとその駆動回路か
らなるスイッチング回路と、該スイッチング回路に直列
接続される直列スナバ回路と、ノンラッチ形半導体デバ
イスにそれぞれ逆並列接続される帰還ダイオードと、ノ
ンラッチ形半導体デバイスにそれぞれ並列接続される電
圧分担抵抗及びクリッパ機能を備えた並列スナバ回路か
ら成る半導体バルブを正負母線間にブリッジ接続して構
成した自励変換器を複数台設けて多重接続構成している
ため、装置の大容量化と高調波を低減することが出来
る。
続されたノンラッチ形半導体デバイスとその駆動回路か
らなるスイッチング回路と、該スイッチング回路に直列
接続される直列スナバ回路と、ノンラッチ形半導体デバ
イスにそれぞれ逆並列接続される帰還ダイオードと、ノ
ンラッチ形半導体デバイスにそれぞれ並列接続される電
圧分担抵抗及びクリッパ機能を備えた並列スナバ回路か
ら成る半導体バルブを正負母線間にブリッジ接続して構
成した自励変換器を複数台設けて多重接続構成している
ため、装置の大容量化と高調波を低減することが出来
る。
【図１】本発明の系統連系用高電圧自励変換装置を構成
する自励変換器の一実施例を示す構成図。
する自励変換器の一実施例を示す構成図。
【図２】本発明の系統連系用高電圧自励変換装置を構成
する自励変換器の他の実施例を示す構成図。
する自励変換器の他の実施例を示す構成図。
【図３】本発明による自励変換器のゲ―ト駆動器の電源
を得る構成図で（ａ）は並列スナバ回路から得る構成
図、（ｂ）は電圧分担抵抗から得る構成図。
を得る構成図で（ａ）は並列スナバ回路から得る構成
図、（ｂ）は電圧分担抵抗から得る構成図。
【図４】本発明の系統連系用高電圧自励変換装置を構成
する自励変換器の更に他の実施例を示す構成図。
する自励変換器の更に他の実施例を示す構成図。
【図５】本発明の系統連系用高電圧自励変換装置を構成
する自励変換器の更に別の実施例を示す構成図。
する自励変換器の更に別の実施例を示す構成図。
【図６】系統連系用高電圧自励変換装置の一般的な構成
図。
図。
【図７】従来の系統連系用高電圧自励変換装置を構成す
る自励変換器の構成図。
る自励変換器の構成図。
【図８】ＧＴＯのターンオフ時の動作波形図。
１ …直流電源 ２ …直流
リアクトル ３ …自励変換器 ４ …連系
リアクトル ５ …変圧器 ６ …電力
系統 ３１，３５ …半導体バルブ ３２，５２ …直流
コンデンサ ４１ …ＧＴＯ ４２ …ＧＴ
Ｏ用ゲ―ト駆動器 ４３ …ダイオ―ド ４４ …スナ
バコンデンサ ４５ …スナバダイオ―ド ４６ …スナ
バ抵抗 ４７，６７ …電圧分担抵抗 ４８，６８ …バル
ブリアクトル ４９，６９ …ダイオ―ド ６１ …ノン
ラッチ形半導体デバイス ６２ …ノンラッチ形半導体デバイス用ゲ―ト駆
動器 ６３ …ダイオ―ド ６４ …スナ
バコンデンサ ６５ …スナバ抵抗 ６６ …非線
形抵抗 ７０ …一括スナバコンデンサ ７１ …一括
スナバダイオ―ド ７２ …放電抵抗 ８０ …直流
直流コンバ―タ ８１ …コンデンサ ８２ …ダイ
オ―ド ８３ …抵抗 ８４ …変流
器 ９０ …直流コンデンサ
リアクトル ３ …自励変換器 ４ …連系
リアクトル ５ …変圧器 ６ …電力
系統 ３１，３５ …半導体バルブ ３２，５２ …直流
コンデンサ ４１ …ＧＴＯ ４２ …ＧＴ
Ｏ用ゲ―ト駆動器 ４３ …ダイオ―ド ４４ …スナ
バコンデンサ ４５ …スナバダイオ―ド ４６ …スナ
バ抵抗 ４７，６７ …電圧分担抵抗 ４８，６８ …バル
ブリアクトル ４９，６９ …ダイオ―ド ６１ …ノン
ラッチ形半導体デバイス ６２ …ノンラッチ形半導体デバイス用ゲ―ト駆
動器 ６３ …ダイオ―ド ６４ …スナ
バコンデンサ ６５ …スナバ抵抗 ６６ …非線
形抵抗 ７０ …一括スナバコンデンサ ７１ …一括
スナバダイオ―ド ７２ …放電抵抗 ８０ …直流
直流コンバ―タ ８１ …コンデンサ ８２ …ダイ
オ―ド ８３ …抵抗 ８４ …変流
器 ９０ …直流コンデンサ
Claims (4)
- 【請求項１】 少くとも複数個の直列接続された
ノンラッチ形半導体デバイスとその駆動回路からなるス
イッチング回路と、該スイッチング回路に直列接続され
る直列スナバ回路と、前記ノンラッチ形半導体デバイス
にそれぞれ逆並列接続される帰還ダイオードと、前記ノ
ンラッチ形半導体デバイスにそれぞれ並列接続される電
圧分担抵抗及びクリッパ機能を備えた並列スナバ回路か
ら成る半導体バルブを正負母線間にブリッジ接続して構
成した自励変換器と、該自励変換器の直流側回路に設け
られる直流コンデンサ或いは直流電源と、該自励変換器
の交流側と交流系統間に設けられる変圧器或いは連系用
リアクトルを備えた系統連系用高電圧自励変換装置。 - 【請求項２】 少くとも複数個の直列接続されたノン
ラッチ形半導体デバイスとその駆動回路からなるスイッ
チング回路と、該スイッチング回路に直列接続される直
列スナバ回路と、前記ノンラッチ形半導体デバイスにそ
れぞれ逆並列接続される帰還ダイオードと、前記ノンラ
ッチ形半導体デバイスにそれぞれ並列接続される電圧分
担抵抗及びクリッパ機能を備えた並列スナバ回路から成
る半導体バルブを正負母線間にブリッジ接続して構成し
た自励変換器と、前記正側半導体バルブのそれぞれのス
イッチング回路に並列接続される正側の一括スナバコン
デンサと正側の一括スナバダイオードがからなる直列回
路と、前記負側半導体バルブのそれぞれのスイッチング
回路に並列接続される負側の一括スナバコンデンサと負
側の一括スナバダイオードからなる直列回路と、一端が
前記負母線に共通接続され他端が前記正側の一括スナバ
コンデンサと正側の一括スナバダイオードのそれぞれの
直列接続点に接続される正側の放電抵抗と、一端が前記
正母線に共通接続され他端が前記負側の一括スナバコン
デンサと負側の一括スナバダイオードのそれぞれの直列
接続点に接続される負側の放電抵抗と、前記自励変換器
の直流側回路に設けられる直流コンデンサ或いは直流電
源と、前記自励変換器の交流側と交流系統間に設けられ
る変圧器或いは連系用リアクトルを備えた系統連系用高
電圧自励変換装置。 - 【請求項３】 前記ノンラッチ形半導体デバイスの駆
動回路の電源は、前記直列スナバ回路或いは前記電圧分
担抵抗又は並列スナバ回路から得られるエネルギを直流
直流コンバータで変換して得るようにしたことを特徴と
する請求項１又は請求項２に記載の系統連系用高電圧自
励変換装置。 - 【請求項４】 少くとも複数個の直列接続されたノン
ラッチ形半導体デバイスとその駆動回路からなるスイッ
チング回路と、該スイッチング回路に直列接続される直
列スナバ回路と、前記ノンラッチ形半導体デバイスにそ
れぞれ逆並列接続される帰還ダイオードと、前記ノンラ
ッチ形半導体デバイスにそれぞれ並列接続される電圧分
担抵抗及びクリッパ機能を備えた並列スナバ回路から成
る半導体バルブを正負母線間にブリッジ接続して構成し
た自励変換器を複数台設け、該自励変換器の直流側は必
要により、並列、直列あるいは直並列接続され、交流側
は側は変圧器あるいはリアクトルと変圧器を介して交流
出力を合成して交流系統と連系するようにしたことを特
徴とする系統連系用高電圧自励変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04075094A JP3226246B2 (ja) | 1994-03-11 | 1994-03-11 | 系統連系用高電圧自励変換装置 |
| US08/402,334 US5550730A (en) | 1994-03-11 | 1995-03-10 | Power converting apparatus for system interconnection |
| CN95103245A CN1044543C (zh) | 1994-03-11 | 1995-03-11 | 用于连接系统的高电压自励变换装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04075094A JP3226246B2 (ja) | 1994-03-11 | 1994-03-11 | 系統連系用高電圧自励変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07250484A true JPH07250484A (ja) | 1995-09-26 |
| JP3226246B2 JP3226246B2 (ja) | 2001-11-05 |
Family
ID=12589316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04075094A Expired - Lifetime JP3226246B2 (ja) | 1994-03-11 | 1994-03-11 | 系統連系用高電圧自励変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5550730A (ja) |
| JP (1) | JP3226246B2 (ja) |
| CN (1) | CN1044543C (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052397A1 (en) * | 2000-01-10 | 2001-07-19 | Bartronics Inc. | Method and apparatus for stabilization and minimization of losses of a series connection of dc/dc-converters connected to the output-side partial voltages of a three-level pwm rectifier system |
| US7633259B2 (en) * | 2006-07-31 | 2009-12-15 | General Electric Company | Method and apparatus for operating electrical machines |
| KR101366683B1 (ko) * | 2007-08-28 | 2014-02-25 | 삼성전자주식회사 | 전력 변환기, 이를 포함하는 전력관리 회로 및 전력 변환방법 |
| US20090296777A1 (en) * | 2008-05-30 | 2009-12-03 | General Electric Company | Method and apparatus for detecting a fault in a brushless exciter for a generator |
| JP5218541B2 (ja) * | 2010-12-14 | 2013-06-26 | 株式会社デンソー | スイッチングモジュール |
| US8749939B2 (en) * | 2011-05-13 | 2014-06-10 | Mks Instruments, Inc. | Method and system for shoot-through protection |
| CN104919692B (zh) * | 2014-01-10 | 2018-11-02 | 株式会社日立产机系统 | 电力转换装置 |
| US20180183429A1 (en) * | 2016-12-28 | 2018-06-28 | Sirectifier Electronic Co., Ltd. | Integrated series schottky diode rectifier |
| CN108667441B (zh) * | 2017-03-31 | 2022-07-26 | 通用电气公司 | 功率半导体器件及其缓冲电路 |
| CN109474189A (zh) * | 2017-09-08 | 2019-03-15 | 株洲中车时代电气股份有限公司 | 一种大功率直流电源 |
| EP3761492B1 (en) * | 2019-07-05 | 2023-01-04 | Infineon Technologies AG | Snubber circuit and power semiconductor module with snubber circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1126812A (en) * | 1977-08-10 | 1982-06-29 | Yasuo Matsuda | Power conversion apparatus |
| US5070426A (en) * | 1987-05-13 | 1991-12-03 | Otis Elevator Company | Clipper circuit for power transistor circuit and inverter circuit utilizing the same |
| US5027263A (en) * | 1988-09-16 | 1991-06-25 | Kyushu University | Switching power source means |
| JP2754411B2 (ja) * | 1989-09-20 | 1998-05-20 | 富士電機株式会社 | 電力変換装置のスナバ回路 |
| JP2674341B2 (ja) * | 1991-03-27 | 1997-11-12 | 三菱電機株式会社 | 電力変換装置のスナバ回路 |
-
1994
- 1994-03-11 JP JP04075094A patent/JP3226246B2/ja not_active Expired - Lifetime
-
1995
- 1995-03-10 US US08/402,334 patent/US5550730A/en not_active Expired - Lifetime
- 1995-03-11 CN CN95103245A patent/CN1044543C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3226246B2 (ja) | 2001-11-05 |
| CN1044543C (zh) | 1999-08-04 |
| US5550730A (en) | 1996-08-27 |
| CN1113362A (zh) | 1995-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jacobson et al. | VSC-HVDC transmission with cascaded two-level converters | |
| EP2814161B1 (en) | Power stage precharging and dynamic braking apparatus for multilevel inverter | |
| US8508957B2 (en) | Power conversion device for converting DC power to AC power | |
| US8711591B2 (en) | AC/DC converter | |
| US5642273A (en) | Resonant snubber inverter | |
| US20110007531A1 (en) | Direct ac power converting apparatus | |
| US20100296321A1 (en) | Direct ac power converting apparatus | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| JP3226246B2 (ja) | 系統連系用高電圧自励変換装置 | |
| JPH09275674A (ja) | 電力変換装置 | |
| WO2015172825A1 (en) | Ac fault handling arrangement | |
| EP3346594B1 (en) | Bidirectional chopper circuit | |
| Kokkonda et al. | Performance Comparison of 10 kV and Series-connected 3.3 kV SiC MOSFETs based VSCs for MV Grid Interfacing Applications | |
| KR102322428B1 (ko) | 과전류를 방지하는 입력 필터가 구비된 직접형 매트릭스 컨버터 시스템 | |
| US4636932A (en) | dv/dt Protection circuit device for an AC-DC converter apparatus | |
| KR101122067B1 (ko) | 다이오드 클램프형 3-레벨 인버터용 스너버 회로 및 그 과전압 방지방법 | |
| JP3315303B2 (ja) | 電動機制御装置 | |
| KR102229840B1 (ko) | 다기능 필터를 포함하는 hvdc 시스템 | |
| Li et al. | Hybrid modular multilevel converter with reduced three-level cells in HVDC transmission system | |
| JPH1094249A (ja) | チョッパ回路 | |
| Khosravi et al. | Analytical Review of Voltage Source, Current Source and Impedance Source Inverters for Electrical Drive Applications | |
| NL2028254B1 (en) | Electrical converter with overvoltage protection circuit | |
| JPH10290572A (ja) | 電力変換装置 | |
| JPS59188378A (ja) | インバ−タ | |
| JP3296408B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |