JP2020005411A - 電力変換装置 - Google Patents

Abstract

【課題】パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる電力変換装置を提供する。【解決手段】電力変換装置を構成する単相ブリッジ回路（ブリッジ回路）は、上ア−ムデバイス３０Ｈ（第１のパワーデバイス）とそれに直列接続された下アームデバイス３０Ｌ（第２のパワーデバイス）とを含む。ゲート駆動回路５０Ｌは、下アームデバイス３０Ｌ（第２のパワーデバイス）のゲートの容量を充放電する。クランプ回路は、下アームデバイス３０Ｌ（第２のパワーデバイス）のゲート・ソース間の電圧ＶｇｓＬが所定値Ｖｔｈｃより小さい場合、下アームデバイス３０Ｌのゲートと下アームデバイス３０Ｌのソースとを導通する。前記クランプ回路は、クランプスイッチＳＷｃ（スイッチング素子）とクランプ抵抗回路Ｒｃ（第１の抵抗）から構成される。【選択図】図７Ａ

Description

本発明は、電力変換装置に関する。

近年の電力変換装置は、その主要部品であるパワー半導体モジュールの技術革新によって、より高速なスイッチング動作を実現し、このパワー半導体から発する損失を低減させている。これにより、特に冷却器を小型化することができ、その結果、電力変換装置を小型化可能である。また、パワー半導体の損失を低減することにより、電力変換装置の効率を向上することができる。

例えば、ＳｉＣやＧａＮ等のワイドバンドギャップデバイスは、電子飽和速度がＳｉに対し約２倍以上あることから高速ＳＷ（Ｓｗｉｔｃｈｉｎｇ）動作によるＳＷ損失低減、さらに高周波インバータＳＷ動作が可能となる。

一方、Ｓｉ−ＩＧＢＴに対し、ＳｉＣ−ＭＯＳＦＥＴでは、負側ゲート耐圧が低く、閾値電圧も低い。すなわち、ＳｉＣ−ＭＯＳＦＥＴでは、誤点弧（ターンオン）や定格超過を回避するゲート電圧の許容振動範囲が狭い。そして、このゲート電圧の跳ね上がり／跳ね下がり電圧は高速ＳＷ動作とトレードオフの関係にある。

特許文献１には、共通ソースインダクタンス起因のゲート振動を抑制するため、ゲートソース端子を個別に設けた構造が開示されている。

特開２０１５−１２６３４２号公報

しかしながら、特許文献１に記載の技術は、ゲート、ソース、ドレイン、ゲートソースの４端子パッケージ品となり、ゲート、ソース、ドレインの汎用３端子デバイスからの置き換えが困難である。

本発明の目的は、パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる電力変換装置を提供することにある。

上記目的を達成するために、本発明の電力変換装置は、第１のパワーデバイスとそれに直列接続された第２のパワーデバイスとを含むブリッジ回路と、前記第２のパワーデバイスのゲートの容量を充放電するゲート駆動回路と、前記第２のパワーデバイスのゲート・ソース間の電圧が所定値より小さい場合、前記第２のパワーデバイスのゲートと前記第２のパワーデバイスのソースとを導通するクランプ回路と、を備え、前記クランプ回路は、スイッチング素子とそれに直列接続された第１の抵抗から構成される。

本発明によれば、パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

本発明の実施形態が適用される電力変換装置の概略構成図である。 図１に示すコンバータ、インバータ及びチョッパの概略内部構成図である。 コンバータの構成を示す等価回路図である。 インバータの構成を示す等価回路図である。 チョッパの構成を示す等価回路図である。 パワーデバイスの外観を示す図である。 冷却フィンの外観を示す図である。 本発明の第１の実施形態の単相ブリッジ回路の構成図である。 本発明の第１の実施形態の単相ブリッジ回路において、上アームがターンオンするときの動作を示す図である。 本発明の第１の実施形態の単相ブリッジ回路において、上アームがターンオフするときの動作を示す図である。 本発明の第２の実施形態の単相ブリッジ回路を示す図である。 本発明の第３の実施形態の単相ブリッジ回路を示す図である。 本発明の第４の実施形態の単相ブリッジ回路を示す図である。 本発明の第５の実施形態の単相ブリッジ回路を示す図である。 本発明を適用した電力変換装置の回路構成の一例を示す図である。 図１３の電力変換装置の回路を基板上に実装したレイアウト（上面図）を示す図である。 図１４に示した回路構成における配線レイアウト（Ｌ１層）の一例を示す図である。 図１４に示した回路構成における配線レイアウト（Ｌ２層）の一例を示す図である。 図１４に示した回路構成における配線レイアウト（Ｌ３層）の一例を示す図である。 図１４に示した回路構成における配線レイアウト（Ｌ４層）の一例を示す図である。 図１５ＡのＢ−Ｂ’線に沿った断面図である。

以下、添付図面を参照して本発明を実施するための形態について説明する。なお、以下の説明では、複数の運転状態を有する電力変換装置の一例として無停電電力変換装置について説明する。本実施形態の目的は、前述した目的と一部重複するが、例えば、パワー半導体デバイスの高速駆動に伴うゲート振動を抑制し、パワー半導体デバイス損失を低減した高効率・小型な電力変換装置を実現することである。

（概略構成）
図１は、本発明の実施形態が適用される電力変換装置１００の概略構成図である。

図１において、電力変換装置１００は、コンバータ１０２と、インバータ１０３と、チョッパ１０４と、これらを制御する上位制御回路１０５とを備える。

コンバータ１０２は、商用電源（交流電源）１０６から供給される三相交流電力を直流電力に変換して、インバータ１０３に供給する三相のコンバータである。

インバータ１０３は、コンバータ１０２から供給された直流電力を再び三相交流電力に変換して負荷１０８に供給する三相のインバータである。

チョッパ１０４は、蓄電池（直流電源）１０７からの供給される直流電力を、所定電圧に昇圧または降圧し、所定の直流電力に変換して、インバータ１０３に供給する。

上位制御回路１０５は、コンバータ１０２と、インバータ１０３と、チョッパ１０４とを制御する。なお、上位制御回路１０５は、例えば、マイコンであり、プロセッサ、メモリ、入出力回路等から構成される。

商用電源１０６が何らかの理由で停電した場合、チョッパ１０４は、蓄電池１０７に蓄えた電力をインバータ１０３に直流電力として供給する。インバータ１０３は、チョッパ１０４から供給された直流電力を交流電力に変換して負荷１０８に供給する。これにより、電力変換装置１００は、負荷１０８へ途切れることなく給電することができる。

図２は、コンバータ１０２、インバータ１０３及びチョッパ１０４の概略内部構成図である。図２に示すように、コンバータ１０２、インバータ１０３及びチョッパ１０４は、複数の整流素子及びスイッチング素子を備えている。

図３は、コンバータ１０２の内部構成における等価回路図である。

図３において、コンバータ１０２は、３つのハーフブリッジ回路２０１、２０２、２０３（電力変換ユニット）を備えており、これらハーフブリッジ回路２０１、２０２、２０３は、コンバータ制御部（電力変換ユニットの駆動部）２０４によって制御される。コンバータ１０２は、Ｒ、Ｓ、Ｔ端子から供給される三相交流の商用電源１０６からの三相交流電力を、正側端子Ｐと負側端子Ｎとの間の直流電力に変換する。

ハーフブリッジ回路２０１は、上アームのスイッチング素子２１および整流素子２３と、下アームのスイッチング素子２２および整流素子２４とを備えている。図３の例では、スイッチング素子２１、２２は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が用いられ、整流素子２３、２４は、ダイオードが用いられているが、これらに限定されるものではない。

整流素子２３は、スイッチング素子２１のエミッタからコレクタへの方向に接続される。スイッチング素子２１のエミッタは、スイッチング素子２２のコレクタと、交流端子Ｒとに接続される。コンデンサ２５と２６とは、スイッチング素子２１のコレクタとスイッチング素子２２のエミッタとの間に並列接続される。なお、図３の回路図では、図面を見やすくするため、コンデンサ２５とコンデンサ２６の並列接続を省略して、単一のコンデンサの記号で示している。スイッチング素子２１のゲートは、コンバータ制御部２０４に接続される。

整流素子２４は、スイッチング素子２２のエミッタからコレクタへの方向に接続される。スイッチング素子２２のゲートは、コンバータ制御部２０４に接続される。

ハーフブリッジ回路２０２は、スイッチング素子２１のエミッタとスイッチング素子２２のコレクタとの接続ノードが、交流端子Ｓに接続されることを除き、ハーフブリッジ回路２０１（電力変換ユニット）と同様に構成されている。

ハーフブリッジ回路２０３は、スイッチング素子２１のエミッタとスイッチング素子２２のコレクタとの接続ノードが、交流端子Ｔに接続されることを除き、ハーフブリッジ回路２０１（電力変換ユニット）と同様に構成されている。

以下、図３を適宜参照して、コンバータ１０２の動作を説明する。

商用電源１０６から供給された三相の交流電力は、交流端子Ｒ、Ｓ、Ｔを介して、コンバータ１０２の各相のハーフブリッジ回路２０１、２０２、２０３に供給される。ハーフブリッジ回路２０１、２０２、２０３の上アームのスイッチング素子２１および整流素子２３と、下アームのスイッチング素子２２および整流素子２４は、コンバータ制御部２０４でスイッチングタイミングを制御されて、この交流電力を整流する。

図４は、インバータ１０３の構成を示す等価回路図である。

図４において、インバータ１０３は、３つのハーフブリッジ回路３０１、３０２、３０３（電力変換ユニット）を備えており、更にインバータ制御部（電力変換ユニットの駆動部）３０４によって制御される。インバータ１０３は、Ｐ端子及びＮ端子間の直流電力を三相交流電力に変換する。

ハーフブリッジ回路３０１は、スイッチング素子２１のエミッタとスイッチング素子２２のコレクタとの接続ノードが、交流端子Ｕに接続されることを除き、ハーフブリッジ回路２０１（図３参照）と同様に構成されている。

ハーフブリッジ回路３０２は、スイッチング素子２１のエミッタとスイッチング素子２２のコレクタとの接続ノードが、交流端子Ｖに接続されることを除き、ハーフブリッジ回路２０１（図３参照）と同様に構成されている。

ハーフブリッジ回路３０３は、スイッチング素子２１のエミッタとスイッチング素子２２のコレクタとの接続ノードが、交流端子Ｗに接続されることを除き、ハーフブリッジ回路２０１（図３参照）と同様に構成されている。

以下、図４を適宜参照して、インバータ１０３の動作を説明する。

コンバータ１０２により変換された直流電力は、端子Ｐと端子Ｎとの間に供給される。ハーフブリッジ回路３０１、３０２、３０３の上アームのスイッチング素子２１および整流素子２３と、下アームのスイッチング素子２２および整流素子２４とは、インバータ制御部３０４でスイッチングタイミングを制御されて、この直流電力を交流電力に変換し、交流端子Ｕ、Ｖ、Ｗに出力する。

図５は、チョッパ１０４の構成を示す等価回路図である。

図５において、チョッパ１０４は、ハーフブリッジ回路４０１（電力変換ユニット）とリアクトル４０６とを備えており、チョッパ制御部（電力変換ユニットの駆動部）４０５によって制御される。チョッパ１０４は、蓄電池１０７による低圧の直流電圧と、端子Ｐと端子Ｎとの間の高圧の直流電圧とを相互に変換するものである。

ハーフブリッジ回路４０１は、スイッチング素子２１のエミッタとスイッチング素子２２のコレクタとの接続ノードが端子Ｃに接続されることを除き、ハーフブリッジ回路２０１（図３参照）と同様に構成されている。

リアクトル４０６は、蓄電池１０７の正極と端子Ｃとを接続する。

以下、図５を参照して、チョッパ１０４の動作を説明する。

ハーフブリッジ回路４０１の下アームのスイッチング素子２２がオンしている間に、蓄電池１０７と端子Ｃとの間に接続されたリアクトル４０６にエネルギーが蓄積される。次に、スイッチング素子２２がオフした際に、リアクトル４０６が発する逆起電圧により上アームの整流素子２３がオンする。これより、チョッパ１０４の出力端には、蓄電池１０７の直流電圧とリアクトル４０６の逆起電圧とを加算した電圧が生じる。これにより、チョッパ１０４は、蓄電池１０７の直流電圧を昇圧する。チョッパ制御部４０５は、ハーフブリッジ回路４０１のスイッチングタイミングを制御することにより、昇圧比を任意に設定可能である。

以上より、本発明の実施形態が適用される電力変換装置１００に搭載されるコンバータ１０２、インバータ１０３、チョッパ１０４は、いずれも、上アームのスイッチング素子２１および整流素子２３と、下アームのスイッチング素子２２および整流素子２４とが直列に接続された２レベルのハーフブリッジ回路２０を基本構成としている。

なお、上記の例では、パワーデバイス３０は、ＩＧＢＴ（スイッチング素子２１、２２）とダイオード（整流素子２３、２４）から構成されるが、それに限らず、ＳｉＣ−ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等他のパワーデバイスでもよい。

図６（６Ａ、６Ｂ）は、本発明の実施形態におけるパワーデバイス３０（ハーフブリッジ回路２０１〜２０３、３０１〜３０３、４０１におけるスイッチング素子と整流素子（２１と２３、２２と２４））と、このパワーデバイス３０に接続される冷却フィン４０との外観を示す図である。

図６Ａのパワーデバイス３０は、例えばＳｉＣ−ＭＯＳＦＥＴであり、スイッチング素子とダイオードがひとつのパッケージに含まれた形態を有している。

図６Ａはパワーデバイス３０の外観を示し、図６Ｂは、パワーデバイス３０に冷却フィン４０が接続された状態の外観を示している。

図６Ａに示すようなドレイン、ソース、ゲートの電極端子が３つで構成された標準パッケージ（例えばＴＯ−２４７）では、ソース端子が１つで構成されているため、共通ソースインダクタンスの増大が課題となる。

（第１の実施形態）
次に、単相ブリッジ回路におけるパワーデバイスのＳＷ動作について示す。

図７Ａは本発明の第１の実施形態の単相ブリッジ回路を示している。

図７Ａの単相ブリッジ回路は２つのパワー半導体素子と、個別のゲート駆動回路を含む。換言すれば、単相ブリッジ回路（ブリッジ回路）は、上ア−ムデバイス３０Ｈ（第１のパワーデバイス）とそれに直列接続された下アームデバイス３０Ｌ（第２のパワーデバイス）とを含む。

前記個別のゲート駆動回路５０Ｈ、５０Ｌは、オフ時にゲートとソース間を接続するクランプＳＷ（ＳＷｃ）と、クランプＳＷ制御回路と、クランプＳＷと直列のクランプ抵抗回路（Ｒｃ）を含む。なお、クランプＳＷは、クランプ用のスイッチ（スイッチング素子）を意味する。また、図７ＡのＧＤＳは、ゲート駆動信号（ゲート信号）を示す。

ゲート駆動回路５０Ｌは、下アームデバイス３０Ｌ（第２のパワーデバイス）のゲートの容量を充放電する。クランプスイッチＳＷｃ（スイッチング素子）とクランプ抵抗回路Ｒｃ（第１の抵抗）はクランプ回路を構成する。クランプ回路は、下アームデバイス３０Ｌ（第２のパワーデバイス）のゲート・ソース間の電圧ＶｇｓＬが所定値Ｖｔｈｃより小さい場合、下アームデバイス３０Ｌのゲートと下アームデバイス３０Ｌのソースとを導通する。クランプスイッチＳＷｃ（スイッチング素子）は、オン状態で双方向に電流を流すことができる双方向スイッチング素子である。これにより、双方向にゲート電圧振動を抑制することができる。

次に図７Ａの単相ブリッジ回路において、上アームがターンオンするときの動作を図７Ｂに示す。

上アームがターンオンするＰｈ．１の期間において、上アームのゲート信号ＶｇｓＨはＨｉ状態となり、一方、下アームのゲート信号ＶｇｓＬはＬｏｗ状態となる。また、下アームのクランプＳＷ制御信号ＳＷｃはＨｉ状態となり、下アームのゲート−ソース間はクランプＳＷとクランプ抵抗回路を介して導通状態となっている。

上アームのターンオン動作に伴い、上アームのドレイン−ソース電流ＩｓＨは増加し、下アームのドレイン−ソース電流ＩｓＬ（ダイオード電流）は減少方向に電流変化する。このとき、ダイオード電流の変化に応じて、下アームのコモンソースインダクタンスＬＣＭの両端電圧（ＶｓｓＬ ＝ ＬＣＭ×ｄＩｓＬ／ｄｔ）が跳ね上がる。

コモンソースインダクタンスの両端電圧ＶｓｓＬの上昇に伴い、下アームのゲート電流ＩｇＬは、Ｃｇｓを放電する方向に流れる。このゲート電流を、クランプ抵抗回路が接続されていないクランプＳＷの低インピーダンスラインでバイパスすると、クランプライン電圧ＶｃＬは変動せず、その結果、下アームのゲートソース間電圧ＶｇｓＬ（ＶｃＬ − ＶｓｓＬ）が、コモンソースインダクタンスの両端電圧ＶｓｓＬ起因で負側に振動する。このゲートソース間電圧の負側ピーク電圧が、ゲート負側定格を超過すると、ゲート酸化膜が劣化し寿命が短くなる。

一方、クランプラインに直列抵抗Ｒｃ（クランプ抵抗回路）があるとき、クランプライン電圧ＶｃＬは直列抵抗Ｒｃの影響で、ＶｓｓＬに対し同位相で正側に跳ね上がる。対アームのゲート振動ＶｇｓＬは、ＶｃＬ − ＶｓｓＬで定義されるため、クランプライン直列抵抗Ｒｃ起因の跳ね上がり電圧ＶｃＬを増大することで、コモンソース起因の負側ピークを低減（キャンセル）でき、ゲートソース間電圧の負側振動を抑制することで、ゲート酸化膜にかかる負担を軽減でき、長寿命化の効果がある。

次に図７Ａの単相ブリッジ回路において、Ｐｈ．２期間の動作を図７Ｂに示す。

上アームのＳＷオン動作に伴い、下アームのドレイン−ソース間電圧ＶｄｓＬが上昇する。このとき、ＶｄｓＬ上昇速度をｄＶ／ｄｔとすると、下アームのゲートにはミラー容量Ｃｄｇを介して、ミラー電流（ＩｇＬ ＝ Ｃｄｇ × ｄＶ／ｄｔ）が流れ込む。このミラー電流がクランプＳＷを介してソースに流れるとき、デバイス直近のゲート−ソース間電圧に跳ね上がり電圧ΔＶｇｓＬ（ＩｇＬ × Ｒｃ）が発生する。この跳ね上がり電圧ΔＶｇｓＬがゲート閾値電圧以上になると、上下アームが同時オンとなり、短絡電流による素子破壊が起こる。

クランプＳＷにクランプライン直列抵抗を接続する本実施の形態では、ミラー電流起因のゲート振動が増大する一方、コモンソースインダクタンス起因のゲート振動を低減することが可能となる。

次に図８の単相ブリッジ回路において、上アームがターンオフするときの動作を示す。図８は図７（７Ａ、７Ｂ）と同様に本発明の第１の実施形態であり、前記各個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプＳＷ（ＳＷｃ）と、クランプＳＷ制御回路と、クランプＳＷと直列のクランプ抵抗回路（Ｒｃ）を含む。

上アームがターンオフするＰｈ．１の期間において、上アームのゲート信号ＶｇｓＨはＬｏｗ状態となり、また、下アームのゲート信号ＶｇｓＬはＬｏｗ状態となる。また、下アームのクランプＳＷ制御信号ＳＷｃはＨｉ状態となり、下アームのゲート−ソース間はクランプＳＷとクランプ抵抗回路を介して導通状態となっている。

上アームのターンオフ動作に伴い、上アームのドレイン−ソース間電圧ＶｄｓＨは増加し、下アームのドレイン−ソース間電圧ＶｄｓＬは減少方向に電流変化する。このとき、ＶｄｓＬ上昇速度をｄＶ／ｄｔとすると、下アームのゲートにはミラー容量Ｃｄｇを介して、ミラー電流（ＩｇＬ ＝ Ｃｄｇ × ｄＶ／ｄｔ）が流れ込む。このミラー電流がクランプＳＷを介してソースに流れるとき、デバイス直近のゲート−ソース間電圧に跳ね下がり電圧ΔＶｇｓＬ（ＩｇＬ × Ｒｃ）が発生する。この跳ね下がり電圧ΔＶｇｓＬがゲート負側定格を超過すると、ゲート酸化膜が劣化し寿命が短くなる。

次に図８の単相ブリッジ回路において、Ｐｈ．２期間の動作について示す。

上アームのターンオフ動作に伴い、上アームのドレイン−ソース電流ＩｄｓＨは減少し、下アームのドレイン−ソース電流ＩｓＬ（ダイオード電流）は増加方向に電流変化する。このとき、ダイオード電流の変化に応じて、下アームのコモンソースインダクタンスの両端電圧（ＶｓｓＬ ＝ ＬＣＭ×ｄＩｓＬ／ｄｔ）が跳ね下がる。

コモンソースインダクタンスの両端電圧ＶｓｓＬの減少に伴い、下アームのゲート電流ＩｇＬは、Ｃｇｓを充電する方向に流れる。このゲート電流を、クランプ抵抗回路が接続されていないクランプＳＷの低インピーダンスラインでバイパスすると、クランプライン電圧Ｖｃは変動せず、その結果、下アームのゲートソース間電圧ＶｇｓＬ（ＶｃＬ − ＶｓｓＬ）が、コモンソースインダクタンスの両端電圧ＶｓｓＬ起因で正側に振動する。この跳ね上がり電圧ＶｇｓＬがゲート閾値電圧以上になると、上下アームが同時オンとなり、短絡電流による素子破壊が起こる。

一方、クランプラインに直列抵抗Ｒｃ（クランプ抵抗回路）があるとき、クランプライン電圧ＶｃＬは直列抵抗Ｒｃの影響で、ＶｓｓＬに対し同位相で負側に跳ね下がる。対アームのゲート振動ＶｇｓＬは、ＶｃＬ − ＶｓｓＬで定義されるため、クランプライン直列抵抗Ｒｃ起因の跳ね下がり電圧ＶｃＬを増大することで、コモンソース起因の正側ピークを低減（キャンセル）でき、誤オン防止の効果がある。

ターンオフ動作においても、クランプＳＷにクランプライン直列抵抗を接続する本実施の形態では、ミラー電流起因のゲート振動が増大する一方、コモンソースインダクタンス起因のゲート振動を低減することが可能となる。

以上のように本発明の第１の実施形態によれば、ターンオン、およびターンオフ動作における、コモンソースインダクタンス起因の非駆動アームのゲート電圧振動を低減可能となる。すなわち、本実施形態によれば、パワーデバイスの高速駆動に伴うゲート電圧振動を抑制することができる。

（第２の実施形態）
図９は本発明の第２の実施形態の単相ブリッジ回路を示している。

図９の単相ブリッジ回路は２つのパワー半導体素子と、個別のゲート駆動回路を含む。

前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプＳＷ（ＳＷｃ）と、クランプＳＷ制御回路と、クランプＳＷと直列のクランプ抵抗回路（Ｒｃ）と、前記クランプ抵抗回路と並列のダイオードＤｃを含む。換言すれば、クランプ回路は、クランプ抵抗回路Ｒｃ（第１の抵抗）に並列接続されるダイオードＤｃ（第１のダイオード）をさらに備える。図９の例では、ダイオードＤｃ（第１のダイオード）のカソードは、下アームデバイス３０Ｌ（第２のパワーデバイス）のゲートに接続される。

図９の構成では、上アームがターンオン時、クランプスイッチＳＷｃは導通状態となる。このとき、ターンオン期間において、ＶｄｓＬ変動に伴うミラー電流（図７ＢのＰｈ２期間）、及びＩｓＬ変動に伴うコモンソースインダクタンス両端電圧変動ＶｓｓＬに起因するゲート電流（図７ＢのＰｈ１期間）はクランプ抵抗Ｒｃを介して、クランプスイッチＳＷｃでソースにバイパスされる。よって、ターンオン時の負側のゲート振動が低減される。

一方、上アームがターンオフ時、クランプスイッチＳＷｃは導通状態となる。このとき、ターンオフ期間において、ＶｄｓＬ変動に伴うミラー電流（図８のＰｈ１期間）、及びＩｓＬ変動に伴うコモンソースインダクタンス両端電圧変動ＶｓｓＬに起因するゲート電流（図８のＰｈ２期間）はクランプダイオードＤｃを介して、クランプスイッチＳＷｃでソースにバイパスされる。よって、ターンオフ時においても負側のゲート振動が低減される。

以上の構成では、ターンオン、及びターンオフともに負側のゲート振動が低減できる。よって、特にパワー半導体デバイスのゲート負側耐圧が小さい場合に効果的であり、非駆動アームにおける負側のゲート振動を抑制することで、ゲート酸化膜にかかる負担を軽減でき、パワー半導体デバイスの長寿命化の効果がある。

（第３の実施形態）
図１０は本発明の第３の実施形態の単相ブリッジ回路を示している。

図１０の単相ブリッジ回路は２つのパワー半導体素子と、個別のゲート駆動回路を含む。

前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプＳＷ（ＳＷｃ）と、クランプＳＷ制御回路と、クランプＳＷと直列のクランプ抵抗回路（Ｒｃ）と、前記クランプ抵抗回路と並列のダイオードＤｃを含む。

図１０の例では、ダイオードＤｃ（第１のダイオード）のアノードは、下アームデバイス３０Ｌ（第２のパワーデバイス）のゲートに接続される。

図１０の構成では、上アームがターンオン時、クランプスイッチＳＷｃは導通状態となる。このとき、ターンオン期間において、ＶｄｓＬ変動に伴うミラー電流（図７ＢのＰｈ２期間）、及びＩｓＬ変動に伴うコモンソースインダクタンス両端電圧変動ＶｓｓＬに起因するゲート電流（図７ＢのＰｈ１期間）はクランプダイオードＤｃを介して、クランプスイッチＳＷｃでソースにバイパスされる。よって、ターンオン時の正側のゲート振動が低減される。

一方、上アームがターンオフ時、クランプスイッチＳＷｃは導通状態となる。このとき、ターンオフ期間において、ＶｄｓＬ変動に伴うミラー電流（図８のＰｈ１期間）、及びＩｓＬ変動に伴うコモンソースインダクタンス両端電圧変動ＶｓｓＬに起因するゲート電流（図８のＰｈ２期間）はクランプ抵抗Ｒｃを介して、クランプスイッチＳＷｃでソースにバイパスされる。よって、ターンオフ時においても正側のゲート振動が低減される。

以上の構成では、ターンオン、及びターンオフともに正側のゲート振動が低減できる。よって、特にパワー半導体デバイスのしきい値電圧が低い場合に効果的であり、非駆動アームにおける正側のゲート振動を抑制することで、上下アームが同時オンとなることに起因する、短絡電流による素子破壊を防ぐことが可能となる。

（第４の実施形態）
図１１は本発明の第４の実施形態の単相ブリッジ回路を示している。

図１１の単相ブリッジ回路は２つのパワー半導体素子と、個別のゲート駆動回路を含む。前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプＳＷ（ＳＷｃ）と、クランプＳＷ制御回路と、クランプＳＷと直列のクランプ抵抗回路（Ｒｃ１、Ｒｃ２）と、前記クランプ抵抗回路と直列のクランプダイオード（Ｄｃ１、Ｄｃ２）を含む。

クランプ回路は、クランプ抵抗回路Ｒｃ１（第１の抵抗）に直列接続されるクランプダイオードＤｃ１（第１のダイオード）と、クランプスイッチＳＷｃ（スイッチング素子）に直列接続されるクランプ抵抗回路Ｒｃ２（第２の抵抗）と、クランプ抵抗回路Ｒｃ２に直列接続されるクランプダイオードＤｃ２（第２のダイオード）と、をさらに備える。図１１の例では、クランプダイオードＤｃ１のアノードは、下アームデバイス３０Ｌのゲートに接続され、クランプダイオードＤｃ２のカソードは、下アームデバイス３０Ｌのゲートに接続される。

図１１の構成では、上アームがターンオン時、ＶｄｓＬ変動に伴うミラー電流（図７ＢのＰｈ２期間）、及びＩｓＬ変動に伴うコモンソースインダクタンス両端電圧変動ＶｓｓＬに起因するゲート電流（図７ＢのＰｈ１期間）はクランプダイオードＤｃ１とクランプ抵抗Ｒｃ１を介して、クランプスイッチＳＷｃでソースにバイパスされる。

一方、上アームがターンオフ時、ＶｄｓＬ変動に伴うミラー電流（図８のＰｈ１期間）、及びＩｓＬ変動に伴うコモンソースインダクタンス両端電圧変動ＶｓｓＬに起因するゲート電流（図８のＰｈ２期間）はクランプ抵抗Ｒｃ２と、クランプダイオードＤｃ２を介して、クランプスイッチＳＷｃでソースにバイパスされる。

以上の構成では、ターンオン、及びターンオフで個別にクランプライン電圧ＶｃＬを調整可能となる。ターンオフ時、およびターンオン時のスイッチング速度にあわせて、コモンソースインダクタンス起因のゲート振動を個別に低減可能となる。

（第５の実施形態）
図１２は本発明の第５の実施形態の単相ブリッジ回路を示している。

図１２の単相ブリッジ回路は２つのパワー半導体素子と、個別のゲート駆動回路を含む。前記個別のゲート駆動回路は、オフ時にゲートとソース間を接続するクランプＳＷ（ＳＷｃ）と、ターンオン時のゲート容量チャージ電流調整抵抗Ｒｇｏｎと、ターンオフ時のゲート容量ディスチャージ電流調整抵抗Ｒｇｏｆｆと、ゲートドライブ回路ＢＵＦとを含む。

本実施の形態によれば、パワー半導体デバイスからクランプ回路までの配線インダクタンスＬｐ２は、パワー半導体デバイスからゲートドライブ回路までの配線インダクタンスＬｐ１よりも小さくなるように実装される。

図１２に示すように、下アームデバイス３０Ｌ（第２のパワーデバイス）のゲートとクランプ回路とを接続する配線を示すクランプ回路配線のインダクタンスＬｐ２は、下アームデバイス３０Ｌ（第２のパワーデバイス）のゲートとゲート駆動回路とを接続する配線を示すドライブ回路配線のインダクタンスＬｐ１よりも小さい。

クランプ回路配線インダクタンスＬｐ２を、ドライブ回路配線インダクタンスＬｐ１より小さくすることで、非駆動アームにおいて、ドライブ回路抵抗Ｒｇｏｎ／Ｒｇｏｆｆに流れるゲート電流を低減でき、非駆動アームのゲート振動を低減できる。

（第６の実施形態）
図１３は、本発明を適用した電力変換装置（電力変換器）の回路構成の一例を示す図である。

図１３を図２に示した第１の実施形態の回路構成と比較すると、図１３の例では、図２のＤＣリンクコンデンサが互いに直列接続された２つのコンデンサ６０１とコンデンサ６０２から構成され、コンデンサ６０１と６０２との接続点が、交流電源側に接続されるコンデンサ２１００（第１のＡＣフィルタコンデンサ）を介して、Ｒ、Ｓ、Ｔ端子に接続されるとともに、インバータ１０３の出力側（負荷１０８側）に接続されるコンデンサ２０００（第２のＡＣフィルタコンデンサ）を介して、Ｕ、Ｖ、Ｗ端子に接続される。

コンデンサ６０１と６０２との接続点は、コンデンサ２０００及びコンデンサ２１００に接続され、中間電位４０００となっている。また、チョッパ１０４の上アームスイッチング素子１０４−１Ｂと下アームスイッチング素子１０４−２Ｂとの接続中点（接続点）にリアクトル４０６Ａが接続され、上アームスイッチング素子１０４−１Ａと下アームスイッチング素子１０４−２Ａとの接続中点にリアクトル４０６Ｂが接続されている。

図１４は図１３の電力変換装置の回路を基板上に実装したレイアウト（上面図）を示す図である。

コンバータ１０２及びインバータ１０３の冷却風の上流側（風上側）にＤＣリンクコンデンサ６００が配置され、チョッパ１０４の下流側（風下側）にＤＣＡＣリアクトル８００が配置されている。

この構成により、コンバータ１０２及びインバータ１０３の冷却風の上流側にＤＣリンクコンデンサ６００が配置されているので、ＤＣリンクコンデンサ６００に対するコンバータ１０２及びインバータ１０３の動作による発熱の影響（あおり熱の影響）を除去することができる。さらにコンバータとチョッパは同時に最大発熱とならないため、双方間のあおり熱を低減することができる。

さらに、ＤＣＡＣリアクトル８００をコンバータ１０２、インバータ１０３及びチョッパ１０４の冷却風の下流側に配置したので、コンバータ１０２、インバータ１０３及びチョッパ１０４対するＤＣＡＣリアクトル８００による発熱の影響（あおり熱の影響）を除去することができる。

コンバータ１０２Ｕ、１０２Ｖ、１０２Ｗの各パワーデバイス３０を駆動するゲートドライブ回路１０２Ｕ１Ｄ、１０２Ｕ２Ｄ、１０２Ｖ１Ｄ、１０２Ｖ２Ｄ、１０２Ｗ１Ｄ及び１０２Ｗ２Ｄ（コンバータ制御部（電力変換ユニット駆動部）２０４）をそれぞれのパワーデバイス３０の近傍に配置する。

そして、コンバータ１０２は、Ｕ相、Ｖ相、Ｗ相毎に、パワーデバイス３０及び冷却フィン４０との組を２組有しているが、Ｕ相とＶ相とが互いに隣接する位置に配置されたパワーデバイス３０及び冷却フィン４０との組は、それぞれのパワーデバイス３０が互いに対向して配置され、かつ、ゲートドライブ回路１０２Ｕ２Ｄと１０２Ｖ１Ｄとが互いに対向して配置される。さらに、Ｖ相とＷ相とが互いに隣接する位置に配置されたパワーデバイス３０及び冷却フィン４０との組は、それぞれのパワーデバイス３０が互いに対向して配置され、かつ、ゲートドライブ回路１０２Ｖ２Ｄと１０２Ｗ１Ｄとが互いに対向して配置されている。

また、インバータ１０３Ｕ、１０３Ｖ、１０３Ｗの各パワーデバイス３０を駆動するゲートドライブ回路１０３Ｕ１Ｄ、１０３Ｕ２Ｄ、１０３Ｖ１Ｄ、１０３Ｖ２Ｄ、１０３Ｗ１Ｄ及び１０３Ｗ２Ｄ（インバータ制御部（電力変換ユニット駆動部）３０４）をそれぞれのパワーデバイス３０の近傍に配置する。そして、インバータ１０３は、Ｕ相、Ｖ相、Ｗ相毎に、パワーデバイス３０及び冷却フィン４０との組を２組有しているが、Ｕ相とＶ相とが互いに隣接する位置に配置されたパワーデバイス３０及び冷却フィン４０との組は、それぞれのパワーデバイス３０が互いに対向して配置され、かつ、ゲートドライブ回路１０３Ｕ２Ｄと１０３Ｖ１Ｄとが互いに対向して配置される。さらに、Ｖ相とＷ相とが互いに隣接する位置に配置されたパワーデバイス３０及び冷却フィン４０との組は、それぞれのパワーデバイス３０が互いに対向して配置され、かつ、ゲートドライブ回路１０３Ｖ２Ｄと１０３Ｗ１Ｄとが互いに対向して配置されている。

コンバータ１０２のＷ相とインバータ１０３のＵ相とは、互いに隣接して配置されており、互いに隣接する位置に配置されたパワーデバイス３０及び冷却フィン４０との組は、それぞれのパワーデバイス３０が互いに対向して配置され、かつ、ゲートドライブ回路１０２Ｗ２Ｄと１０３Ｕ１Ｄとが互いに対向して配置される。

また、チョッパ１０４−１、１０４−２の各パワーデバイス３０を駆動するゲートドライブ回路１０４−１Ｄ１、１０４−１Ｄ２、１０４−２Ｄ１、１０４−２Ｄ２（チョッパ制御部（電力変換ユニット駆動部）４０５）をそれぞれのパワーデバイス３０の近傍に配置する。

チョッパ１０４は、パワーデバイス３０及び冷却フィン４０との組を有し、チョッパ１０４−１と１０４−２のそれぞれが２組有している。チョッパ１０４−１と１０４−２とが互いに隣接する位置に配置されたパワーデバイス３０及び冷却フィン４０との組は、それぞれのパワーデバイス３０が互いに対向して配置され、かつ、ゲートドライブ回路１０４−１Ｄ２と１０４−２Ｄ１とが互いに対向して配置される。

本構成によれば、パワーデバイス３０とそのゲートドライブ回路（１０２Ｕ１Ｄ〜１０２Ｗ１Ｄ、１０３Ｕ１Ｄ〜１０３Ｗ２Ｄ、１０４−１Ｄ１〜１０４−２Ｄ２）とを互いに近傍に配置したので、ゲートドライブ回路の配線インダクタンスを低減し不要共振を抑制でき、かつ、パワーデバイス３０を高速に駆動することができる。

（第７の実施形態）
図１５は、図１４に示した回路構成における配線レイアウトの一例を示す図である。

図１５に示した配線例は、Ｌ１層（コンバータ１０２とインバ−タ１０３のＡＣ配線）、Ｌ２層（Ｐ極配線）、Ｌ３層（Ｎ極配線）、Ｌ４層（チョッパ１０４のＡＣ配線、中間電位４０００の中間電極配線）の多層構造となっている。換言すれば、電力変換装置１００は、表面から順に第１層、第２層、及び第３層を少なくとも含む多層基板を備える。

図１５Ａに示すように、Ｌ１層は、コンバータ１０２の配線１０２１、１０２２、１０２３が形成されている。さらに、インバータ１０３のＡＣ配線１０３１、１０３２、１０３３が形成されている。

すなわち、電力変換装置１００の交流側端子（Ｕ、Ｖ、Ｗ）にそれぞれ接続される配線を示すＡＣ配線（１０３１、１０３２、１０３３）は、Ｌ１層（第１層）に配置される。これにより、ＡＣ配線の冷却効率を向上することができる。

また、図１５Ｂに示すように、Ｌ２層は、Ｐ極配線３０００Ｐが形成されている。すなわち、電力変換装置１００の直流正側端子（Ｐ）に接続される配線を示すＰ極配線３０００Ｐは、Ｌ２層（第２層）とＬ３層（第３層）の一方に配置される。

また、図１５Ｃに示すように、Ｌ３層は、Ｎ極配線２０００Ｎが形成されている。すなわち、電力変換装置１００の直流負側端子（Ｎ）に接続される配線を示すＮ極配線２０００Ｎは、Ｌ２層（第２層）とＬ３層（第３層）の他方に配置される。

さらに、図１５Ｄに示すように、Ｌ４層は、チョッパＡＣ配線１０４１、１０４２が形成されるとともに、中間電位配線４０００Ｌが形成されている。

図１６は、図１５ＡのＢ−Ｂ’線に沿った断面図（模式図）である。

図１６において、Ｌ４層は、ゲートドライブ配線５０００ＧＬ４、及びＡＣ中間電位配線５０００ＭＬ４が形成され、Ｌ３層は、ゲートドライブ配線５０００ＧＬ３、及びＮ極配線５０００ＭＬ３が形成されている。

また、Ｌ２層は、ゲートドライブ配線５０００ＧＬ２、及びＰ極配線５０００ＭＬ２が形成され、Ｌ１層は、ゲートドライブ配線５０００ＧＬ１、ＡＣ配線５０００ＭＬ１が形成されている。

各層の間には、絶縁層５０００Ｉが配置され、互いに絶縁が図られている。また、Ｌ１層〜Ｌ４層を通じてビア６２００が形成され、ビア６２００内にリード６１００が配置されている。Ｌ１層の上方には、リード６１００に接続された下アームデバイス３０Ｌ、上ア−ムデバイス３０Ｈが接続されている。また、Ｌ１層のゲートドライブ配線５０００ＧＬ１の上部には、ゲートドライブ回路とゲートクランプ回路（クランプ回路）が配置されている。

上記構成とすることにより、ゲートドライブ配線５０００Ｇと、主回路配線５０００Ｍとを層方向に分離し、低ノイズ化を図ることができる。また、主回路配線５０００Ｍを多層配線構造（ラミネート配線構造）とすることで、低インダクタンス化して、スイッチング動作に伴う主回路電圧の跳ね上がりを抑制することができる。

また図１６の配線構成では、パワーデバイスのソースリードと、ゲート駆動回路のソース配線はＬ１層で接続される。換言すれば、ゲート駆動回路５０Ｌと下アームデバイス３０Ｌ（第２のパワーデバイス）のソースとを接続する配線を示すゲートソース配線は、Ｌ１層（第１層）に配置される。この構成により、共通ソースインダクタンスＬＣＭを低減でき、非駆動アームにおいて、共通ソースインダクタンス起因のゲート振動を低減できる。

更に図１６の配線構成のように、ゲート駆動回路のソース配線をＬｐ１で配線し、ゲート駆動回路のゲート配線をＬｐ２で配線し、双方をラミネート構造とすることで、ゲート駆動回路の配線インダクタンスを低減し、非駆動アームにおけるゲート振動を低減できる。

なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

２０…ハーフブリッジ回路
２１、２２…スイッチング素子
２３、２４…整流素子
２５、２６…コンデンサ
３０…パワーデバイス
３０Ｈ…上ア−ムデバイス
３０Ｌ…下アームデバイス
４０…冷却フィン
５０Ｈ、５０Ｌ…ゲート駆動回路
１００…電力変換装置
１０２…コンバータ
１０２Ｕ…コンバータ
１０２Ｕ１Ｄ…ゲートドライブ回路
１０２Ｕ２Ｄ…ゲートドライブ回路
１０２Ｖ…コンバータ
１０２Ｖ１Ｄ…ゲートドライブ回路
１０２Ｖ２Ｄ…ゲートドライブ回路
１０２Ｗ…コンバータ
１０２Ｗ１Ｄ…〜
１０２Ｗ１Ｄ…ゲートドライブ回路
１０２Ｗ２Ｄ…ゲートドライブ回路
１０３…インバ−タ
１０３Ｕ…インバータ
１０３Ｕ１Ｄ…ゲートドライブ回路
１０３Ｕ２Ｄ…ゲートドライブ回路
１０３Ｖ…インバータ
１０３Ｖ１Ｄ…ゲートドライブ回路
１０３Ｖ２Ｄ…ゲートドライブ回路
１０３Ｗ…インバータ
１０３Ｗ１Ｄ…ゲートドライブ回路
１０４…チョッパ
１０４−１…チョッパ
１０４−１Ａ…上アームスイッチング素子
１０４−１Ｂ…上アームスイッチング素子
１０４−１Ｄ１…ゲートドライブ回路
１０４−１Ｄ２…ゲートドライブ回路
１０４−２…チョッパ
１０４−２Ａ…下アームスイッチング素子
１０４−２Ｂ…下アームスイッチング素子
１０４−２Ｄ１…ゲートドライブ回路
１０４−２Ｄ２…ゲートドライブ回路
１０５…上位制御回路
１０６…商用電源（交流電源）
１０７…蓄電池（直流電源）
１０８…負荷
２０１…ハーフブリッジ回路
２０２…ハーフブリッジ回路
２０３…ハーフブリッジ回路
２０４…コンバータ制御部（電力変換ユニット駆動部）
３０１…ハーフブリッジ回路
３０２…ハーフブリッジ回路
３０３…ハーフブリッジ回路
３０４…インバータ制御部（電力変換ユニット駆動部）
４０１…ハーフブリッジ回路
４０５…チョッパ制御部（電力変換ユニット駆動部）
４０６…リアクトル
４０６Ａ…リアクトル
４０６Ｂ…リアクトル
６００…リンクコンデンサ
６０１…コンデンサ
６０２…コンデンサ
８００…リアクトル
２０００…コンデンサ
２１００…コンデンサ
５０００Ｉ…絶縁層
６１００…リード
６２００…ビア

Claims (10)

1. 第１のパワーデバイスとそれに直列接続された第２のパワーデバイスとを含むブリッジ回路と、
   前記第２のパワーデバイスのゲートの容量を充放電するゲート駆動回路と、
   前記第２のパワーデバイスのゲート・ソース間の電圧が所定値より小さい場合、前記第２のパワーデバイスのゲートと前記第２のパワーデバイスのソースとを導通するクランプ回路と、を備え、
   前記クランプ回路は、
   スイッチング素子とそれに直列接続された第１の抵抗から構成される
   ことを特徴とする電力変換装置。
2. 請求項１に記載の電力変換装置であって、
   前記クランプ回路は、
   前記第１の抵抗に並列接続される第１のダイオードをさらに備える
   ことを特徴とする電力変換装置。
3. 請求項２に記載の電力変換装置であって、
   前記第１のダイオードのカソードは、
   前記第２のパワーデバイスのゲートに接続される
   ことを特徴とする電力変換装置。
4. 請求項２に記載の電力変換装置であって、
   前記第１のダイオードのアノードは、
   前記第２のパワーデバイスのゲートに接続される
   ことを特徴とする電力変換装置。
5. 請求項１に記載の電力変換装置であって、
   前記クランプ回路は、
   前記第１の抵抗に直列接続される第１のダイオードと、
   前記スイッチング素子に直列接続される第２の抵抗と、
   前記第２の抵抗に直列接続される第２のダイオードと、をさらに備え、
   前記第１のダイオードのアノードは、
   前記第２のパワーデバイスのゲートに接続され、
   前記第２のダイオードのカソードは、
   前記第２のパワーデバイスのゲートに接続される
   ことを特徴とする電力変換装置。
6. 請求項１に記載の電力変換装置であって、
   前記第２のパワーデバイスのゲートと前記クランプ回路とを接続する配線を示すクランプ回路配線のインダクタンスＬｐ２は、前記第２のパワーデバイスのゲートと前記ゲート駆動回路とを接続する配線を示すドライブ回路配線のインダクタンスＬｐ１よりも小さい
   ことを特徴とする電力変換装置。
7. 請求項６に記載の電力変換装置であって、
   パワーデバイスが搭載される側を表面とし、
   表面から順に第１層、及び第２層を少なくとも含む多層基板をさらに備え、
   前記ゲート駆動回路と前記第２のパワーデバイスのソースとを接続する配線を示すゲートソース配線は、前記第１層に配置される
   ことを特徴とする電力変換装置。
8. 請求項７に記載の電力変換装置であって、
   前記多層基板は、第１層、第２層、及び第３層を少なくとも含む多層基板であり、
   前記電力変換装置の交流側端子に接続される配線を示すＡＣ配線は、前記第１層に配置される
   ことを特徴とする電力変換装置。
9. 請求項８に記載の電力変換装置であって、
   前記電力変換装置の直流正側端子に接続される配線を示すＰ極配線は、
   前記第２層と前記第３層の一方に配置され、
   前記電力変換装置の直流負側端子に接続される配線を示すＮ極配線は、
   前記第２層と前記第３層の他方に配置され、
   ことを特徴とする電力変換装置。
10. 請求項１に記載の電力変換装置であって、
    前記スイッチング素子は、
    オン状態で双方向に電流を流すことができる双方向スイッチング素子である
    ことを特徴とする電力変換装置。

Images