KR101420828B1 - 전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치 - Google Patents

전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치 Download PDF

Info

Publication number
KR101420828B1
KR101420828B1 KR1020070113802A KR20070113802A KR101420828B1 KR 101420828 B1 KR101420828 B1 KR 101420828B1 KR 1020070113802 A KR1020070113802 A KR 1020070113802A KR 20070113802 A KR20070113802 A KR 20070113802A KR 101420828 B1 KR101420828 B1 KR 101420828B1
Authority
KR
South Korea
Prior art keywords
voltage
region
output line
voltage level
control circuit
Prior art date
Application number
KR1020070113802A
Other languages
English (en)
Other versions
KR20090047777A (ko
Inventor
김민수
김병호
박성우
박원호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070113802A priority Critical patent/KR101420828B1/ko
Priority to US12/287,184 priority patent/US7852698B2/en
Publication of KR20090047777A publication Critical patent/KR20090047777A/ko
Application granted granted Critical
Publication of KR101420828B1 publication Critical patent/KR101420828B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 전압 공급 장치는 전원 전압을 승압하고, 상기 승압된 전압을 출력 라인으로 제공하기 위한 전하 펌프 및 상기 출력 라인의 전압 레벨을 목표 전압 레벨로 유지하기 위한 전압 제어 회로를 포함한다. 본 발명에 따른 상기 전압 제어 회로는 웰 상에 형성된 제 1 영역 및 제 2 영역을 포함하고, 상기 제 1 영역 및 제 2 영역 사이의 리치 스루(reach through)를 이용하여 상기 출력 라인의 전압 레벨을 제어하기 위한 리치 스루 소자를 포함한다.

Description

전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치{VOLTAGE SUPPLY DEVICE AND NONVOLATILE MEMORY DEVICE HAVING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 더 상세하게는 출력 전압을 일정하게 유지하는 전압 공급 장치에 관한 것이다.
반도체 장치들은 외부로부터 전원 전압(Vcc)을 공급받아 동작한다. 외부로부터 반도체 장치들로 제공되는 전압은 일정한 레벨을 갖는다. 그런데, 반도체 장치들이 정상적으로 동작하기 위해서는, 반도체 장치들의 내부에서 다양한 레벨의 전압이 요구된다. 예를 들면, 낸드 플래시 메모리 장치의 경우, 읽기 전압, 소거 전압, 쓰기 전압 및 패스 전압들이 사용되며, 각각의 전압 레벨은 상이하다. 일정한 레벨의 전압을 공급받아 다양한 레벨의 전압을 발생하기 위해 전압 공급 장치가 사용된다. 전압 공급 장치는 외부로부터 전압을 전달받고, 반도체 장치에서 요구되는 출력 전압을 출력한다.
본 발명의 목적은 외부로부터 전달되는 전압 레벨이 변해도 출력 전압 레벨을 일정하게 유지하는 전압 공급 장치를 제공하는 데에 있다. 본 발명의 또 다른 목적은 복수의 다이오드들 또는 저항들이 요구되지 않는 전압 공급 장치를 제공하는 데에 있다.
본 발명에 따른 전압 공급 장치는 전원 전압을 승압하고, 상기 승압된 전압을 출력 라인으로 제공하기 위한 전하 펌프; 및 상기 출력 라인의 전압 레벨을 목표 전압 레벨로 유지하기 위한 전압 제어 회로를 포함하되, 상기 전압 제어 회로는 웰 상에 형성된 제 1 영역 및 제 2 영역을 포함하고, 상기 제 1 영역 및 제 2 영역 사이의 리치 스루(reach through)를 이용하여 상기 출력 라인의 전압 레벨을 제어하기 위한 리치 스루 소자를 포함하는 것을 특징으로 한다.
실시 예로서, 상기 제 1 영역은 상기 출력 라인에 연결되고, 상기 제 2 영역은 접지 단자에 연결된다. 상기 전압 제어 회로는 상기 출력 라인의 전압 레벨이 목표 전압에 도달하면 상기 제 1 영역 및 상기 제 2 영역을 전기적으로 연결한다. 상기 목표 전압의 레벨은 상기 제 1 영역 및 상기 제 2 영역 사이의 거리에 의해 결정된다.
실시 예로서, 상기 제 1 영역 및 제 2 영역은 동일한 타입으로 도핑된다. 상기 리치 스루 소자는 바이폴라 트랜지스터이다. 상기 웰은 플로팅 상태다.
본 발명에 따른 불휘발성 메모리 장치는 복수의 워드 라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;상기 워드 라인들을 선택하기 위한 행 디코더; 및 상기 행 디코더에 의해 선택된 워드 라인에 고전압을 제공하기 위한 전압 공급 장치를 포함하되, 상기 전압 공급 장치는 전원 전압을 승압하고, 상기 승압된 전압을 출력 라인으로 제공하기 위한 전하 펌프; 및 상기 출력 라인의 전압 레벨을 목표 전압 레벨로 유지하기 위한 전압 제어 회로를 포함하고, 상기 전압 제어 회로는 웰 상에 형성된 제 1 영역 및 제 2 영역을 포함하고, 상기 제 1 영역 및 제 2 영역 사이의 리치 스루(reach through)를 이용하여 상기 출력 라인의 전압 레벨을 제어하기 위한 리치 스루 소자를 포함한다.
본 발명에 따른 전압 공급 장치의 전압 제어 회로는 하나의 리치 스루 소자로 형성된다. 따라서, 복수의 소자들을 사용할 때에, 다이오드들의 문턱 전압의 산포 또는 저항들의 저항값의 산포로 인해 출력 라인의 전압 레벨에 산포가 발생하는 것이 방지된다. 또한, 본 발명에 따른 전압 공급 장치는 외부로부터 제공되는 전압 레벨이 변화해도 출력 전압의 레벨을 일정하게 유지한다. 따라서, 전압 공급 장치의 신뢰성이 증대된다.
본 발명에 따른 전압 공급 장치의 전압 제어 회로는 소정의 전압 레벨이 인가되면 리치 스루(reach through)가 발생하는 리치 스루 소자(reach through element)를 포함한다. 리치 스루 소자(reach through element)는 출력 라인(Vout) 의 전압 레벨을 목표 전압(target voltage) 레벨로 제어한다. 출력 라인(Vout)의 전압 레벨이 목표 전압에 도달하면, 리치 스루 소자에서 리치 스루가 발생한다. 리치 스루 소자에서 리치 스루(reach through)가 발생하면, 전압 제어 회로의 출력 라인 및 접지 단자가 전기적으로 연결된다. 따라서, 전압 공급 장치의 출력 라인의 전압 레벨은 목표 전압 레벨로 유지된다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 반도체 장치를 보여주는 블록도이다. 도 1을 참조하면, 반도체 장치(10)는 전압 공급 장치(12) 및 내부 회로(14)를 포함한다. 전압 공급 장치(12)는 외부로부터 제공되는 전압(Vcc)을 승압하고, 승압된 전압을 반도체 장치(10)의 내부 회로(14)에서 요구되는 전압 레벨로 제어한다. 전압 공급 장치(12)는 전하 펌프(100) 및 전압 제어 회로(200)를 포함한다. 전하 펌프(100)는 전원 전압(Vcc)을 공급받는다. 전하 펌프(100)는 전원 전압(Vcc)을 승압하고, 승압된 전압을 출력 라인(Vout)에 제공한다. 전압 제어 회로(200)는 출력 라인(Vout) 및 접지 단자의 사이에 연결된다. 전압 제어 회로(200)는 전하 펌프(100)로부터 제공된 전압을 반도체 장치(10)의 내부 회로(12)에서 요구되는 목표 전압 레벨로 제어한다.
도 2는 본 발명에 따른 전압 제어 회로가 적용된 반도체 장치를 보여주는 블록도이다. 도 2의 구성 요소 및 참조 번호는 도 1과 동일하다. 도 2를 참조하면, 본 발명에 따른 전압 제어 회로(200)는 바이폴라 트랜지스터를 포함하는 것으로 도 시되어 있다. 바이폴라 트랜지스터의 컬렉터(collector)는 출력 라인(Vout)에 연결되고, 에미터(emitter)는 접지 단자에 연결된다. 바이폴라 트랜지스터의 베이스(base)는 플로팅(floating) 상태이다. 도 2에서 본 발명에 따른 전압 제어 회로(200)는 바이폴라 트랜지스터를 포함한다. 그러나, 본 발명에 따른 리치 스루 소자(210)는 바이폴라 트랜지스터에 한정되지 않는다. 출력 라인(Vout)의 전압 레벨이 목표 전압에 도달하면, 리치 스루(reach through)를 통해 출력 라인(Vout) 및 접지 단자를 전기적으로 연결하는 구조 및 동작특성을 갖는 모든 소자(element)는 리치 스루 소자(210)로 사용될 수 있다. 리치 스루 소자(210)의 구조 및 동작 특성은 도 3 및 도 4를 참조하여 더 상세하게 설명하기로 한다.
도 3은 본 발명에 따른 리치 스루 소자(210)를 보여주는 다이어그램이다. 도 3을 참조하면, 본 발명에 따른 리치 스루 소자(210)는 N-형으로 도핑된 웰(N-Well), P-형으로 도핑된 제 1 영역(212) 및 제 2 영역(214)을 포함한다. 도 3에는 웰은 N-형으로 그리고 제 1 및 제 2 영역(212, 214)은 P-형으로 도핑된 것으로 도시되어 있다. 그러나, 웰은 P-형으로 그리고 제 1 및 제 2 영역(212, 214)은 N-형으로 도핑될 수도 있음은 자명하다.
제 1 영역(212)은 출력 라인(Vout)에 연결되고, 제 2 영역(214)은 접지 단자(GND)에 연결된다. 제 1 영역(212) 및 제 2 영역(214)은 일정한 거리(S)만큼 이격되어 있다. 리치 스루 소자(210)의 제조 시에, 거리(S)는 출력 라인(Vout)의 전압 레벨이 목표 전압에 도달하면, 제 1 영역(212) 및 제 2 영역(214) 사이에 리치 스루가 발생하도록 형성된다.
출력 라인(Vout)의 전압이 상승하면, 제 1 영역(212) 및 웰(N-Well) 사이의 디플리션 영역(depletion region)이 확장된다. 출력 라인(Vout)의 전압 레벨이 목표 전압에 도달하면, 리치 스루 소자(210)에서 리치 스루(reach through)가 발생한다. 즉, 디플리션 영역이 제 1 영역(212) 및 제 2 영역(214) 사이에 연결될 정도로 확장된다. 따라서, 제 1 영역(212) 및 제 2 영역(214) 사이에 전류가 흐른다. 다시 말하면, 제 1 영역(212) 및 제 2 영역(214) 사이에 리치 스루가 발생하면, 출력 라인(Vout) 및 접지 단자(GND)가 전기적으로 연결된다.
도 4는 도 3에 도시된 리치 스루 소자(210)에서 리치 스루가 발생한 상태를 보여주는 다이어그램이다. 도 4의 구성 요소 및 참조 번호는 도 3과 동일하다. 도 4를 참조하면, 디플리션 영역(216)은 제 1 영역(212) 및 제 2 영역(214) 사이에 연결되어 있다. 제 1 영역(212) 및 제 2 영역(214)의 메이저 캐리어(major carrier)는 홀(hole)이다. 디플리션 영역(216)은 홀의 수가 전자의 수보다 많은 영역이다. 즉, 출력 라인(Vout) 및 접지 단자(GND)는 홀들로 구성된 경로를 통해 전기적으로 연결되어 있다. 따라서, 제 1 영역(212) 및 제 2 영역(214) 사이에 전류가 흐르게 되고, 출력 라인(Vout)의 전압은 목표 전압 레벨로 유지된다.
리치 스루 소자(210)에서 리치 스루가 발생하기 위한 전압 레벨은 제 1 영역(212) 및 제 2 영역(214) 사이의 거리(S, 도 3 참조)에 의해 결정된다. 제 1 영역(212) 및 제 2 영역(214) 사이의 거리(S)가 멀어지면, 제 1 영역(212) 및 제 2 영역(214)이 디플리션 영역(216)으로 연결되기 위한 제 1 영역(212)의 전압 레벨이 높아진다. 반면, 제 1 영역(212) 및 제 2 영역(214) 사이의 거리(S)가 가까워지면, 제 1 영역(212) 및 제 2 영역(214)이 디플리션 영역(216)으로 연결되기 위한 제 1 영역(212)의 전압 레벨이 낮아진다. 따라서, 리치 스루 소자(210)의 제조시에, 제 1 영역(212) 및 제 2 영역(214) 사이의 거리(S)가 조절되면, 목표 전압 레벨이 제어된다.
리치 스루 소자(210)의 제 1 영역(212)에 목표 전압이 인가되면, 리치 스루 소자(210)에서 리치 스루가 발생하여 리치 스루 소자(210)의 제 1 영역(212) 및 제 2 영역(214)이 전기적으로 연결된다. 즉, 본 발명에 따른 리치 스루 소자(210)에는 바이폴라 트랜지스터(bipolar transistor)가 사용될 수 있다. 바이폴라 트랜지스터의 에미터(emitter) 및 컬렉터(collector)는 도 3 및 4에 도시된 리치 스루 소자(210)의 제 1 영역(212) 및 제 2 영역(214)에 대응한다. 바이폴라 트랜지스터의 베이스(base)는 도 3 및 4에 도시된 리치 스루 소자(210)의 웰(N-Well)에 대응한다. 바이폴라 트랜지스터의 에미터 및 컬렉터에 전압이 인가되면, 바이폴라 트랜지스터의 베이스에 디플리션 영역이 형성된다. 에미터 및 컬렉터 사이의 전압 차이가 목표 전압에 도달하면, 에미터 및 컬렉터는 디플리션 영역을 통해 전기적으로 연결된다. 이때, 목표 전압 레벨은 베이스의 폭을 조절함으로써 제어된다.
본 발명에 따른 리치 스루 소자(210)의 구조 및 특성은 바이폴라 트랜지스터와 대응한다. 따라서, 명확한 설명을 위하여, 본 발명에 따른 리치 스루 소자(210)는 바이폴라 트랜지스터로 도시되었다. 그러나, 본 발명에 따른 리치 스루 소자(210)는 바이폴라 트랜지스터에 한정되지 않음은 자명하다.
요약하면, 출력 라인(Vout)에 전압이 제공되지 않은 경우, 출력 라인(Vout) 및 접지 단자(GND)는 전기적으로 분리되어 있다. 출력 라인(Vout)에 전압에 제공되면, 제 1 영역(212) 및 웰(N-Well) 사이에 디플리션 영역(216)이 형성된다. 출력 라인(Vout)의 전압 레벨이 목표 전압에 도달하면, 리치 스루 소자(210)에서 리치 스루가 발생한다. 즉, 제 1 영역(212) 및 제 2 영역(214)이 디플리션 영역(216)을 통해 연결된다. 출력 라인(Vout)이 접지 단자(GND)와 전기적으로 연결되어 있으므로, 출력 라인(Vout)의 전압은 더이상 상승하지 않는다. 이때, 목표 전압 레벨은 제 1 영역(212) 및 제 2 영역(214) 사이의 거리에 의해 결정된다. 따라서, 리치 스루 소자(210)의 제조시에, 제 1 영역(212) 및 제 2 영역(214) 사이의 거리(S)가 조절되면, 목표 전압 레벨이 제어된다.
도 5는 도 1에 도시된 전압 제어 회로의 또 다른 실시 예를 보여주는 블록도이다. 도 5를 참조하면, 전압 제어 회로(300)는 출력 라인(Vout), 전압 유지부(310) 및 NMOS 트랜지스터(320)를 포함한다. 전압 유지부(310)는 출력 라인(Vout) 및 NMOS 트랜지스터(320) 사이에 직렬로 연결된 복수의 다이오드들(311~31n)을 포함한다. NMOS 트랜지스터(320)의 소스 및 드레인은 전압 유지부(310)에 공통으로 연결되고, 게이트는 접지 단자에 연결된다.
출력 라인(Vout)의 전압이 복수의 다이오드들(311~31n)의 문턱 전압의 합보다 높아지면, NMOS 트랜지스터(320)의 소스/드레인에 전압이 전달된다. NMOS 트랜지스터(320)의 소스/드레인에는, 출력 라인(Vout)의 전압 레벨에서 다이오드들(311~31n)의 문턱 전압의 합 만큼 감소된 전압이 전달된다. NMOS 트랜지스터(320)의 소스/드레인은 전압 유지부(310)에 공통으로 연결되고, 게이트는 접지 단자에 연결된다. NMOS 트랜지스터(320)의 소스/드레인에 인가되는 전압이 소정의 전압 레벨보다 높아지면, NMOS 트랜지스터(320)의 소스/드레인 및 접지 단자 사이에서 터널링이 발생한다. 즉, NMOS 트랜지스터(320)의 소스/드레인에 축적된 전하들은 NMOS 트랜지스터(320)의 게이트 절연막 및 게이트를 통해 접지 단자로 유출된다. 따라서, 출력 라인(Vout)의 전압 레벨은 NMOS 트랜지스터(320)에서 터널링이 발생하기 위한 전압 레벨 및 복수의 다이오드들(311~31n)의 문턱 전압의 합으로 유지된다.
도 6은 도 5에 도시된 전압 제어 회로의 동작 특성을 보여주는 다이어그램이다. 도 6을 참조하면, 가로 축은 전하 펌프(100, 도 1 참조)가 제공하는 전압 레벨(Vpp)이고, 세로 축은 전압 제어 회로(300, 도 5 참조)를 통해 유출되는 전류(Ipp)의 양을 나타낸다. 도 6의 다이어그램은 TEG(test element group)를 이용하여 전압 제어 회로(300)를 형성하고, 테스트를 수행한 결과를 나타낸다. 출력 라인(Vout)의 전압 레벨이 참조기호 A에 도달하면, 전압 제어 회로(300)를 통해 유출되는 전류의 양이 대폭 증가한다. 즉, 출력 라인(Vout)의 전압 레벨이 참조기호 A에 도달하면, NMOS 트랜지스터(320, 도 5 참조)에서 터널링이 발생한다.
도 7은 도 3에 도시된 리치 스루 소자(210)의 동작 특성을 보여주는 다이어그램이다. 도 7을 참조하면, 가로 축은 전하 펌프(100, 도 2 참조)가 제공하는 전압 레벨(Vpp)이고, 세로 축은 리치 스루 소자(210)를 통해 유출되는 전류(Ipp)의 양을 나타낸다. 도 7의 다이어그램은 TEG(test element group)를 이용하여 리치 스루 소자(210)를 형성하고, 테스트를 수행한 결과를 나타낸다. 출력 라인(Vout)의 전압 레벨이 참조기호 B에 도달하면, 전압 제어 회로(210)를 통해 유출되는 전류의 양이 대폭 증가한다. 즉, 출력 라인(Vout)의 전압 레벨이 참조기호 B에 도달하면, 리치 스루 소자(210)의 디플리션 영역(216, 도 4 참조)이 제 1 영역(212) 및 제 2 영역(214)을 전기적으로 연결하는 리치 스루(reach through)가 발생한다.
도 3, 5, 6 및 7을 참조하면, 출력 라인(Vout)의 전압이 참조기호 A 및 B에 도달했을 때, 리치 스루 소자(210)를 통해 유출되는 전류의 양의 증가 폭이 전압 제어 회로(300)를 통해 유출되는 전류의 양의 증가 폭보다 크다. 전압 제어 회로(200)는 출력 라인(Vout) 및 접지 단자(GND) 사이에 일정한 전압 차이가 존재하도록 구성되어 있다. 전압 제어 회로(300)는 다이오드들(311~31n) 및 NMOS 트랜지스터(320)를 이용하여 출력 라인(Vout)과 접지 단자(GND) 사이의 전압 차이를 유지한다. 리치 스루 소자(210)는 제 1 영역(212) 및 제 2 영역(214) 사이의 거리(S)를 이용하여 출력 라인(Vout)과 접지 단자(GND) 사이의 전압 차이를 유지한다. 출력 라인(Vout)의 전압 레벨이 요구되는 전압 레벨보다 높아지면, 전압 제어 회로(200)는 출력 라인(Vout)으로부터 전류를 유출하여 출력 라인(Vout)의 전압 레벨을 낮춘다. 즉, 출력 라인(Vout)의 전압 레벨이 요구되는 전압 레벨보다 높아졌을 때, 출력 라인(Vout)으로부터 유출되는 전류의 양의 증가 폭이 크면, 출력 라인(Vout)의 전압 레벨은 보다 안정하게 유지된다. 따라서, 출력 라인(Vout)으로부터 유출되는 전류의 양의 증가 폭이 크면, 출력 라인(Vout)의 전압 레벨의 산포는 감소된다.
도 8은 본 발명에 따른 전압 공급 장치(12, 도 1 참조)를 포함하는 불휘발성 메모리 장치를 보여주는 블록도이다. 도 8을 참조하면, 불휘발성 메모리 장치(400) 는 메모리 셀 어레이(410), 행 디코더(420), 읽기/쓰기 회로(430), 입출력 회로(440), 제어 로직(450) 및 전압 공급 장치(12)를 포함한다.
메모리 셀 어레이(410)는 행 디코더(420) 및 열 셀렉터(430)에 연결된다. 메모리 셀 어레이(410)는 행 디코더(420)에 연결된 복수의 워드 라인들(WL)을 포함한다. 메모리 셀 어레이(410)는 읽기/쓰기 회로(430)에 연결되고, 워드 라인들(WL)과 교차하는 복수의 비트 라인들(BL)을 포함한다. 워드 라인들(WL) 및 비트 라인들(BL)이 교차하는 지점에는 메모리 셀이 형성된다.
행 디코더(420)는 메모리 셀 어레이(410), 제어 로직(450) 및 전압 공급 장치(12)에 연결된다. 행 디코더(420)는 제어 로직(450)에 응답하여 워드 라인들(WL)을 선택한다. 메모리 셀 어레이(410)의 메모리 셀들을 프로그램하기 위해 요구되는 고전압은 전압 공급 장치(12)로부터 제공된다.
읽기/쓰기 회로(430)는 메모리 셀 어레이(410), 입출력 회로(440) 및 제어 로직(450)에 연결된다. 읽기/쓰기 회로는 제어 로직(450)에 응답하여, 비트 라인들(BL)을 통해 메모리 셀 어레이(410)에 데이터를 기입란다. 읽기/쓰기 회로는 제어 로직(450)에 응답하여, 비트 라인들(BL)을 통해 메모리 셀 어레이(410)로부터 데이터를 읽는다. 읽기/쓰기 회로(430)는 입출력 회로(440)와 데이터를 교환한다.
입출력 회로(440)는 읽기/쓰기 회로(430) 및 제어 로직(450)에 연결된다. 입출력 회로는 제어 로직(450)에 응답하여 외부돠 데이터를 교환한다. 입출력 회로는 제어 로직(450)에 응답하여 읽기/쓰기 회로(430)로부터 전달된 데이터를 외부로 출력한다. 입출력 회로(440)는 제어 로직(450)에 응답하여 외부로부터 전달된 데이터 를 읽기/쓰기 회로(430)로 전달한다.
제어 로직(450)은 행 디코더(420), 읽기/쓰기 회로(430), 입출력 회로(440) 및 전압 공급 장치(12)에 연결된다. 제어 로직(450)은 행 디코더(420), 읽기/쓰기 회로(430), 입출력 회로(440) 및 전압 공급 장치(12)를 제어하여 프로그램, 소거 및 읽기 동작을 수행한다. 프로그램, 소거 또는 읽기 동작시에 고전압이 요구되면, 제어 로직(450)은 전압 공급 장치(12)를 제어하여 행 디코더(420)에 고전압이 제공되도록 한다.
전압 공급 장치(12)는 행 디코더(420) 및 제어 로직(450)에 연결된다. 전압 공급 장치(12)는 제어 로직(450)에 응답하여 요구되는 전압을 행 디코더(420)에 제공한다. 전압 공급 장치(12)는 전하 펌프(100) 및 전압 제어 회로(200)를 포함한다. 전하 펌프(100)는 전원 전압(Vcc)을 전달받고, 전원 전압(Vcc)을 승압한다. 승압된 전압은 출력 라인(Vout)에 제공된다. 전압 제어 회로(200)는 출력 라인(Vout)의 전압 레벨을 요구되는 전압 레벨로 제어한다. 전압 공급 장치(12)는 출력 라인(Vout)을 통해 불휘발성 메모리 장치(400)에 전압을 공급한다.
본 발명에 따른 전압 공급 장치(10)의 전압 제어 회로(200)는 하나의 리치 스루 소자(210)로 형성된다. 따라서, 복수의 소자들(예를 들면, 다이오드들 또는 저항들)을 사용할 때에, 다이오드들의 문턱 전압의 산포 또는 저항들의 저항값의 산포로 인해 출력 라인(Vout)의 전압 레벨에 산포가 발생하는 것이 방지된다. 출력 라인(Vout)의 전압 레벨이 목표 전압에 도달하면, 리치 스루 소자(210)에서 리치 스루사 발생한다. 즉, 리치 스루를 통해 출력 라인(Vout) 및 접지 단자(GND) 사이 가 전기적으로 연결된다. 따라서, 출력 라인(Vout)의 전압 레벨은 목표 전압 레벨로 유지된다.
상술한 실시 예에서는, 목표 전압 레벨은 제 1 영역(212) 및 제 2 영역(214) 사이의 거리(S)를 조절함으로써 제어된다. 그러나, 목표 전압 레벨은 제 1 영역(212), 제 2 영역(214), 및 웰(N-Well)의 도핑 밀도를 조절함으로써 제어될 수도 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 자명하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 반도체 장치를 보여주는 블록도이다.
도 2는 본 발명에 따른 전압 제어 회로가 적용된 반도체 장치를 보여주는 블록도이다.
도 2는 도 1에 도시된 전압 제어 회로를 보여주는 블록도이다.
도 3은 본 발명에 따른 리치 스루 소자를 보여주는 다이어그램이다.
도 4는 도 3에 도시된 리치 스루 소자에서 리치 스루가 발생한 상태를 보여주는 다이어그램이다.
도 5는 도 1에 도시된 전압 제어 회로의 또 다른 실시 예를 보여주는 블록도이다.
도 6은 도 5에 도시된 전압 제어 회로의 동작 특성을 보여주는 다이어그램이다.
도 7은 도 2에 도시된 전압 제어 회로의 동작 특성을 보여주는 다이어그램이다.
도 8은 본 발명에 따른 전압 공급 회로를 포함하는 불휘발성 메모리 장치를 보여주는 블록도이다.

Claims (8)

  1. 전원 전압을 승압하고, 상기 승압된 전압을 출력 라인으로 제공하기 위한 전하 펌프; 및
    상기 출력 라인의 전압 레벨을 목표 전압 레벨로 유지하기 위한 전압 제어 회로를 포함하되,
    상기 전압 제어 회로는
    웰 상에 형성된 제 1 영역 및 제 2 영역을 포함하고, 상기 제 1 영역 및 제 2 영역 사이의 리치 스루(reach through)를 이용하여 상기 출력 라인의 전압 레벨을 제어하기 위한 리치 스루 소자를 포함하고,
    상기 전압 제어 회로는 상기 출력 라인의 전압 레벨이 목표 전압에 도달하면 상기 제 1 영역 및 상기 제 2 영역을 전기적으로 연결하는 전압 공급 장치.
  2. 제 1 항에 있어서,
    상기 제 1 영역은 상기 출력 라인에 연결되고, 상기 제 2 영역은 접지 단자에 연결되는 전압 공급 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 목표 전압의 레벨은 상기 제 1 영역 및 상기 제 2 영역 사이의 거리에 의해 결정되는 전압 공급 장치.
  5. 제 1 항에 있어서,
    상기 제 1 영역 및 제 2 영역은 동일한 타입으로 도핑되는 전압 공급 장치.
  6. 제 1 항에 있어서,
    상기 리치 스루 소자는 바이폴라 트랜지스터인 전압 공급 장치.
  7. 제 1 항에 있어서,
    상기 웰은 플로팅 상태인 전압 공급 장치.
  8. 복수의 워드 라인들에 연결된 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 워드 라인들을 선택하기 위한 행 디코더; 및
    상기 행 디코더에 의해 선택된 워드 라인에 고전압을 제공하기 위한 전압 공급 장치를 포함하되,
    상기 전압 공급 장치는 전원 전압을 승압하고, 상기 승압된 전압을 출력 라인으로 제공하기 위한 전하 펌프; 및 상기 출력 라인의 전압 레벨을 목표 전압 레벨로 유지하기 위한 전압 제어 회로를 포함하고,
    상기 전압 제어 회로는 웰 상에 형성된 제 1 영역 및 제 2 영역을 포함하고, 상기 제 1 영역 및 제 2 영역 사이의 리치 스루(reach through)를 이용하여 상기 출력 라인의 전압 레벨을 제어하기 위한 리치 스루 소자를 포함하고,
    상기 전압 제어 회로는 상기 출력 라인의 전압 레벨이 목표 전압에 도달하면 상기 제 1 영역 및 상기 제 2 영역을 전기적으로 연결하는 것을 특징으로 하는 불휘발성 메모리 장치.
KR1020070113802A 2007-11-08 2007-11-08 전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치 KR101420828B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070113802A KR101420828B1 (ko) 2007-11-08 2007-11-08 전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치
US12/287,184 US7852698B2 (en) 2007-11-08 2008-10-07 Voltage supply device and nonvolatile memory device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113802A KR101420828B1 (ko) 2007-11-08 2007-11-08 전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20090047777A KR20090047777A (ko) 2009-05-13
KR101420828B1 true KR101420828B1 (ko) 2014-07-21

Family

ID=40623093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113802A KR101420828B1 (ko) 2007-11-08 2007-11-08 전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US7852698B2 (ko)
KR (1) KR101420828B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438032B1 (en) 2001-03-27 2002-08-20 Micron Telecommunications, Inc. Non-volatile memory with peak current noise reduction
KR20040057911A (ko) * 2002-12-24 2004-07-02 인터내셔널 비지네스 머신즈 코포레이션 바이폴라 트랜지스터, 전자 회로 및 집적 회로
KR100535652B1 (ko) * 2001-12-21 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치
US7508252B2 (en) 2003-05-13 2009-03-24 Fujitsu Microelectronics Limited Semiconductor integrated circuit device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3551338B2 (ja) 1995-08-31 2004-08-04 株式会社安川電機 逆導通電圧クランプ回路
JP2000339046A (ja) 1999-05-26 2000-12-08 Canon Inc シャントレギュレータ
KR20050049104A (ko) 2003-11-21 2005-05-25 삼성전자주식회사 저가형 저전압 레귤레이터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438032B1 (en) 2001-03-27 2002-08-20 Micron Telecommunications, Inc. Non-volatile memory with peak current noise reduction
KR100535652B1 (ko) * 2001-12-21 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치
KR20040057911A (ko) * 2002-12-24 2004-07-02 인터내셔널 비지네스 머신즈 코포레이션 바이폴라 트랜지스터, 전자 회로 및 집적 회로
US7508252B2 (en) 2003-05-13 2009-03-24 Fujitsu Microelectronics Limited Semiconductor integrated circuit device

Also Published As

Publication number Publication date
US7852698B2 (en) 2010-12-14
KR20090047777A (ko) 2009-05-13
US20090121691A1 (en) 2009-05-14

Similar Documents

Publication Publication Date Title
US6807098B2 (en) Nonvolatile semiconductor memory with a programming operation and the method thereof
EP2439746B1 (en) Single polysilicon non-volatile memory
CN110931068B (zh) 非挥发性存储器单元以及非挥发性存储器阵列
US5659516A (en) Voltage regulator for non-volatile semiconductor electrically programmable memory devices
US20150262624A1 (en) Semiconductor nonvolatile memory device
KR100767136B1 (ko) 불휘발성 반도체 기억 장치
JP2014053374A (ja) 半導体集積回路
US7495992B2 (en) System for reducing wordline recovery time
US11024388B2 (en) Methods for programming memory including an overdrive voltage for gating an access line voltage
KR20010003222A (ko) 반도체 메모리 장치
US6574146B2 (en) Circuit and method for timing multi-level non-volatile memories
KR101420828B1 (ko) 전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치
JP6298240B2 (ja) 半導体装置及びその消去方法
KR100715128B1 (ko) 집적 회로 및 집적 회로 동작 방법
JP2007005646A (ja) 半導体集積回路
KR20140074551A (ko) 레귤레이터 및 이를 포함한 반도체 장치
US20230282747A1 (en) Semiconductor device
CN112562765B (zh) 电压调节装置及采用其的存储器
US11133070B2 (en) Nonvolatile memory devices and methods of reading the nonvolatile memory devices
CN113963738A (zh) 反熔丝装置及反熔丝单元的编程方法
US20170337970A1 (en) Electrically programmable read only memory devices having uniform program characteristic and methods of progamming the same
JP2013143166A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190628

Year of fee payment: 6