JP2000339046A - シャントレギュレータ - Google Patents
シャントレギュレータInfo
- Publication number
- JP2000339046A JP2000339046A JP11146261A JP14626199A JP2000339046A JP 2000339046 A JP2000339046 A JP 2000339046A JP 11146261 A JP11146261 A JP 11146261A JP 14626199 A JP14626199 A JP 14626199A JP 2000339046 A JP2000339046 A JP 2000339046A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- shunt regulator
- unit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 出力電圧調整手段における発熱量を軽減する
ことができるシャントレギュレータを提供する。 【解決手段】 シャントレギュレータにおいては、抵抗
Ｒ0と出力端子１２との間には抵抗Ｒａが並列に挿入さ
れ、抵抗Ｒaの一端は出力端子１２に接続される。この
抵抗Ｒaの他端には、入力電圧Ｖinを降下させて出力電
圧Ｖoutを出力端１２に得るためのシャントレギュレー
タＩＣ１５のカソード端子Ｃが接続される。シャントレ
ギュレータＩＣ１５は、カソード端子Ｃとともに、ＧＮ
Ｄ（基準電位）に接続されるアノード端子Ａおよび基準
電圧Ｖrefが印加されるリファレンス端子Ｒを有する。
シャントレギュレータＩＣ１５のリファレンス端子Ｒに
印加される基準電圧Ｖrefは、抵抗Ｒ1および抵抗Ｒ2に
より発生される。
ことができるシャントレギュレータを提供する。 【解決手段】 シャントレギュレータにおいては、抵抗
Ｒ0と出力端子１２との間には抵抗Ｒａが並列に挿入さ
れ、抵抗Ｒaの一端は出力端子１２に接続される。この
抵抗Ｒaの他端には、入力電圧Ｖinを降下させて出力電
圧Ｖoutを出力端１２に得るためのシャントレギュレー
タＩＣ１５のカソード端子Ｃが接続される。シャントレ
ギュレータＩＣ１５は、カソード端子Ｃとともに、ＧＮ
Ｄ（基準電位）に接続されるアノード端子Ａおよび基準
電圧Ｖrefが印加されるリファレンス端子Ｒを有する。
シャントレギュレータＩＣ１５のリファレンス端子Ｒに
印加される基準電圧Ｖrefは、抵抗Ｒ1および抵抗Ｒ2に
より発生される。
Description
【０００１】
【発明の属する技術分野】本発明は、電源入力部から電
圧出力部方向に流れる電流の一部を放出し、電圧出力部
の電圧を所望の値に制御するシャントレギュレータに関
する。
圧出力部方向に流れる電流の一部を放出し、電圧出力部
の電圧を所望の値に制御するシャントレギュレータに関
する。
【０００２】
【従来の技術】高精度の安定した直流電圧を得るための
電源装置との１つとして、電源と出力端との間に挿入さ
れた制御回路を有し、該制御回路により電源電圧を降下
させて出力電圧を出力端に得るシャントレギュレータが
ある。
電源装置との１つとして、電源と出力端との間に挿入さ
れた制御回路を有し、該制御回路により電源電圧を降下
させて出力電圧を出力端に得るシャントレギュレータが
ある。
【０００３】このシャントレギュレータの具体的な構成
について図５を参照しながら説明する。図５は従来のシ
ャントレギュレータの構成を示す回路図である。
について図５を参照しながら説明する。図５は従来のシ
ャントレギュレータの構成を示す回路図である。
【０００４】シャントレギュレータは、図５に示すよう
に、電源からの入力電圧Ｖinを入力する入力側に設けら
れた入力端子５１およびＧＮＤ端子５３と、出力電圧Ｖ
outを出力する出力側に設けられた出力端子５２および
ＧＮＤ端子５４とを有する。入力端子５１と出力端子５
２との間には、入力電圧Ｖinと出力電圧Ｖout間の電位
差を保持するための抵抗Ｒ0が直列に挿入されている。
抵抗Ｒ0の一端は入力端子５１に、その他端は出力端子
５２にそれぞれ接続されている。
に、電源からの入力電圧Ｖinを入力する入力側に設けら
れた入力端子５１およびＧＮＤ端子５３と、出力電圧Ｖ
outを出力する出力側に設けられた出力端子５２および
ＧＮＤ端子５４とを有する。入力端子５１と出力端子５
２との間には、入力電圧Ｖinと出力電圧Ｖout間の電位
差を保持するための抵抗Ｒ0が直列に挿入されている。
抵抗Ｒ0の一端は入力端子５１に、その他端は出力端子
５２にそれぞれ接続されている。
【０００５】また、抵抗Ｒ0と出力端子５２との間に
は、入力電圧Ｖinを降下させて出力電圧Ｖoutを出力端
５２に得るためのシャントレギュレータＩＣ５５が並列
に挿入されている。シャントレギュレータＩＣ５５は、
出力端子５２に接続されるカソード端子Ｃ、基準電位
（ＧＮＤ）に接続されるアノード端子Ａおよび基準電圧
Ｖrefを発生するリファレンス端子Ｒを有する。
は、入力電圧Ｖinを降下させて出力電圧Ｖoutを出力端
５２に得るためのシャントレギュレータＩＣ５５が並列
に挿入されている。シャントレギュレータＩＣ５５は、
出力端子５２に接続されるカソード端子Ｃ、基準電位
（ＧＮＤ）に接続されるアノード端子Ａおよび基準電圧
Ｖrefを発生するリファレンス端子Ｒを有する。
【０００６】シャントレギュレータＩＣ５５のリファレ
ンス端子Ｒに生じる基準電圧Ｖrefは、該シャントレギ
ュレータの動作および該ＩＣの内部構成により、所定の
値に高精度に設定されるから、抵抗Ｒ1および抵抗Ｒ2を
適当に選択することによりカソード端子Ｃ、アノード端
子Ａ間に高精度の所望の出力電圧Ｖoutを発生させるこ
とができる。このとき、この基準電圧Ｖrefと出力電圧
Ｖoutとの関係は、次の（１）式で表される。
ンス端子Ｒに生じる基準電圧Ｖrefは、該シャントレギ
ュレータの動作および該ＩＣの内部構成により、所定の
値に高精度に設定されるから、抵抗Ｒ1および抵抗Ｒ2を
適当に選択することによりカソード端子Ｃ、アノード端
子Ａ間に高精度の所望の出力電圧Ｖoutを発生させるこ
とができる。このとき、この基準電圧Ｖrefと出力電圧
Ｖoutとの関係は、次の（１）式で表される。
【０００７】 Ｖout＝（１＋Ｒ1／Ｒ2）×Ｖref …（１） 一方、抵抗Ｒ0は、上述したように、入力電圧Ｖinと出
力電圧Ｖoutとの電位差を保持するために設けられてお
り、電源からの入力電流をＩinとすると、抵抗Ｒ0の抵
抗値は、次の（２）式により表される。
力電圧Ｖoutとの電位差を保持するために設けられてお
り、電源からの入力電流をＩinとすると、抵抗Ｒ0の抵
抗値は、次の（２）式により表される。
【０００８】 Ｒ0＝（Ｖin−Ｖout）／Ｉin …（２） また、抵抗Ｒ1を介してＧＮＤ方向へ流れる電流をＩ1と
し、カソード端子ＣからシャントレギュレータＩＣ５５
に向けて流れる電流をＩ2とし、出力端子５２から負荷
側への電流をＩoutとすると、入力電流Ｉinは、これら
の和で表される。すなわち、次の（３）式で表される。
し、カソード端子ＣからシャントレギュレータＩＣ５５
に向けて流れる電流をＩ2とし、出力端子５２から負荷
側への電流をＩoutとすると、入力電流Ｉinは、これら
の和で表される。すなわち、次の（３）式で表される。
【０００９】 Ｉin＝Ｉ1＋Ｉ2＋Ｉout …（３）
【００１０】
【発明が解決しようとする課題】上述したシャントレギ
ュレータにおいては、入力電圧Ｖinのばらつき、負荷の
変動を見込み、全ての条件下で負荷への電流供給を確保
するように抵抗Ｒ0などの定数を設定する。しかし、入
力電圧Ｖinが高くかつ負荷が小さいときには、大きな電
流がシャントレギュレータＩＣ５５に流れ込むことにな
り、シャントレギュレータＩＣ５５の発熱量が増大す
る。
ュレータにおいては、入力電圧Ｖinのばらつき、負荷の
変動を見込み、全ての条件下で負荷への電流供給を確保
するように抵抗Ｒ0などの定数を設定する。しかし、入
力電圧Ｖinが高くかつ負荷が小さいときには、大きな電
流がシャントレギュレータＩＣ５５に流れ込むことにな
り、シャントレギュレータＩＣ５５の発熱量が増大す
る。
【００１１】本発明の目的は、出力電圧調整手段におけ
る発熱量を軽減することができるシャントレギュレータ
を提供することにある。
る発熱量を軽減することができるシャントレギュレータ
を提供することにある。
【００１２】
【課題を解決するための手段】請求項１記載の発明は、
電源入力部と電圧出力部とを有し、前記電源入力部から
前記電圧出力部方向へ流れる電流の一部を放出し、前記
電圧出力部の電圧を所望の値に制御するシャントレギュ
レータであって、予め定められた基準電圧を維持する基
準電圧維持部と、前記電源入力部から前記電圧出力方向
に流れる電流の一部を放出し、前記電圧出力部の電圧を
調整制御する出力電圧調整手段とを有し、前記基準電圧
維持部の電圧が前記電圧出力部の電圧を調整することに
よって前記予め定められた基準電圧に維持するように構
成されるとともに、前記電圧出力部と前記出力電圧調整
手段との間に電圧降下を生じさせる電圧降下手段を設け
たことを特徴とする。
電源入力部と電圧出力部とを有し、前記電源入力部から
前記電圧出力部方向へ流れる電流の一部を放出し、前記
電圧出力部の電圧を所望の値に制御するシャントレギュ
レータであって、予め定められた基準電圧を維持する基
準電圧維持部と、前記電源入力部から前記電圧出力方向
に流れる電流の一部を放出し、前記電圧出力部の電圧を
調整制御する出力電圧調整手段とを有し、前記基準電圧
維持部の電圧が前記電圧出力部の電圧を調整することに
よって前記予め定められた基準電圧に維持するように構
成されるとともに、前記電圧出力部と前記出力電圧調整
手段との間に電圧降下を生じさせる電圧降下手段を設け
たことを特徴とする。
【００１３】請求項２記載の発明は、請求項１記載のシ
ャントレギュレータにおいて、前記電圧降下手段は、抵
抗であることを特徴とする。
ャントレギュレータにおいて、前記電圧降下手段は、抵
抗であることを特徴とする。
【００１４】請求項３記載の発明は、請求項１記載のシ
ャントレギュレータにおいて、前記電圧降下手段は、ツ
ェナダイオードであることを特徴とする。
ャントレギュレータにおいて、前記電圧降下手段は、ツ
ェナダイオードであることを特徴とする。
【００１５】請求項４記載の発明は、請求項１記載のシ
ャントレギュレータにおいて、前記電圧降下手段は、抵
抗とツェナダイオードとから構成されることを特徴とす
る。
ャントレギュレータにおいて、前記電圧降下手段は、抵
抗とツェナダイオードとから構成されることを特徴とす
る。
【００１６】請求項５記載の発明は、電源入力部と電圧
出力部とを有し、前記電源入力部から前記電圧出力部方
向へ流れる電流の一部を放出し、前記電圧出力部の電圧
を所望の値に制御するシャントレギュレータであって、
予め定められた基準電圧を維持する基準電圧維持部と、
前記電源入力部から前記電圧出力方向に流れる電流の一
部を放出し、前記電圧出力部の電圧を調整制御する出力
電圧調整手段とを有し、前記基準電圧維持部の電圧が前
記電圧出力部の電圧を調整することによって前記予め定
められた基準電圧に維持するように構成されるととも
に、前記電圧出力部と前記出力電圧調整手段との間に、
前記出力電圧調整手段にかかる電圧を所定の値に調整す
る電圧調整手段を設けたことを特徴とする。
出力部とを有し、前記電源入力部から前記電圧出力部方
向へ流れる電流の一部を放出し、前記電圧出力部の電圧
を所望の値に制御するシャントレギュレータであって、
予め定められた基準電圧を維持する基準電圧維持部と、
前記電源入力部から前記電圧出力方向に流れる電流の一
部を放出し、前記電圧出力部の電圧を調整制御する出力
電圧調整手段とを有し、前記基準電圧維持部の電圧が前
記電圧出力部の電圧を調整することによって前記予め定
められた基準電圧に維持するように構成されるととも
に、前記電圧出力部と前記出力電圧調整手段との間に、
前記出力電圧調整手段にかかる電圧を所定の値に調整す
る電圧調整手段を設けたことを特徴とする。
【００１７】請求項６記載の発明は、請求項５記載のシ
ャントレギュレータにおいて、前記電圧調整手段はトラ
ンジスタを有し、前記トランジスタのベースには予め定
められた一定電圧が供給されるとともに、前記出力電圧
調整手段から放出される電流が前記トランジスタのコレ
クタ、エミッタ間を介して前記出力電圧調整手段に供給
される構成されることを特徴とする。
ャントレギュレータにおいて、前記電圧調整手段はトラ
ンジスタを有し、前記トランジスタのベースには予め定
められた一定電圧が供給されるとともに、前記出力電圧
調整手段から放出される電流が前記トランジスタのコレ
クタ、エミッタ間を介して前記出力電圧調整手段に供給
される構成されることを特徴とする。
【００１８】請求項７記載の発明は、請求項６記載のシ
ャントレギュレータにおいて、前記出力部と前記電圧調
整手段との間に設けられ、前記電圧出力部と前記電圧調
整手段との間で電圧降下を生じさせる第１の電圧降下手
段を有することを特徴とする。
ャントレギュレータにおいて、前記出力部と前記電圧調
整手段との間に設けられ、前記電圧出力部と前記電圧調
整手段との間で電圧降下を生じさせる第１の電圧降下手
段を有することを特徴とする。
【００１９】請求項８記載の発明は、請求項７記載のシ
ャントレギュレータにおいて、前記第１の電圧降下手段
は、抵抗であることを特徴とする。
ャントレギュレータにおいて、前記第１の電圧降下手段
は、抵抗であることを特徴とする。
【００２０】請求項９記載の発明は、請求項７記載のシ
ャントレギュレータにおいて、前記第１の電圧降下手段
は、ツェナダイオードであることを特徴とする。
ャントレギュレータにおいて、前記第１の電圧降下手段
は、ツェナダイオードであることを特徴とする。
【００２１】請求項１０記載の発明は、請求項７記載の
シャントレギュレータにおいて、前記第１の電圧降下手
段は、抵抗とツェナダイオードとから構成されることを
特徴とする。
シャントレギュレータにおいて、前記第１の電圧降下手
段は、抵抗とツェナダイオードとから構成されることを
特徴とする。
【００２２】請求項１１記載の発明は、請求項５ないし
１０のいずれか１つに記載のシャントレギュレータにお
いて、前記電圧調整手段と前記出力電圧調整手段との間
に設けられ、前記電圧調整手段と前記出力電圧調整手段
との間で電圧降下を生じさせる第２の電圧降下手段を有
することを特徴とする。
１０のいずれか１つに記載のシャントレギュレータにお
いて、前記電圧調整手段と前記出力電圧調整手段との間
に設けられ、前記電圧調整手段と前記出力電圧調整手段
との間で電圧降下を生じさせる第２の電圧降下手段を有
することを特徴とする。
【００２３】請求項１２記載の発明は、請求項１１記載
のシャントレギュレータにおいて、前記第２の電圧降下
手段は、抵抗であることを特徴とする。
のシャントレギュレータにおいて、前記第２の電圧降下
手段は、抵抗であることを特徴とする。
【００２４】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図を参照しながら説明する。
いて図を参照しながら説明する。
【００２５】（実施の第１形態）図１は本発明のシャン
トレギュレータの実施の第１形態の構成を示す回路図で
ある。
トレギュレータの実施の第１形態の構成を示す回路図で
ある。
【００２６】シャントレギュレータは、図１に示すよう
に、電源からの入力電圧Ｖinを入力する入力側に設けら
れた入力端子１１およびＧＮＤ端子１３と、出力電圧Ｖ
outを出力する出力側に設けられた出力端子１２および
ＧＮＤ端子１４とを有する。入力端子１１と出力端子１
２との間には、入力電圧Ｖinと出力電圧Ｖout間の電位
差を保持するための抵抗Ｒ0が直列に挿入されている。
抵抗Ｒ0の一端は入力端子１１に、その他端は出力端子
１２にそれぞれ接続されている。
に、電源からの入力電圧Ｖinを入力する入力側に設けら
れた入力端子１１およびＧＮＤ端子１３と、出力電圧Ｖ
outを出力する出力側に設けられた出力端子１２および
ＧＮＤ端子１４とを有する。入力端子１１と出力端子１
２との間には、入力電圧Ｖinと出力電圧Ｖout間の電位
差を保持するための抵抗Ｒ0が直列に挿入されている。
抵抗Ｒ0の一端は入力端子１１に、その他端は出力端子
１２にそれぞれ接続されている。
【００２７】また、抵抗Ｒ0と出力端子１２との間には
抵抗Ｒａが接続され、抵抗Ｒaの一端は出力端子１２に
接続される。この抵抗Ｒaの他端には、入力電圧Ｖinを
降下させて出力電圧Ｖoutを出力端１２に得るためのシ
ャントレギュレータＩＣ１５のカソード端子Ｃが接続さ
れる。シャントレギュレータＩＣ１５は、カソード端子
Ｃとともに、ＧＮＤ（基準電位）に接続されるアノード
端子Ａおよび基準電圧Ｖrefが生じるリファレンス端子
Ｒを有する。
抵抗Ｒａが接続され、抵抗Ｒaの一端は出力端子１２に
接続される。この抵抗Ｒaの他端には、入力電圧Ｖinを
降下させて出力電圧Ｖoutを出力端１２に得るためのシ
ャントレギュレータＩＣ１５のカソード端子Ｃが接続さ
れる。シャントレギュレータＩＣ１５は、カソード端子
Ｃとともに、ＧＮＤ（基準電位）に接続されるアノード
端子Ａおよび基準電圧Ｖrefが生じるリファレンス端子
Ｒを有する。
【００２８】シャントレギュレータＩＣ１５のリファレ
ンス端子Ｒに生じる基準電圧Ｖrefは、出力電圧Ｖout、
抵抗Ｒ1および抵抗Ｒ2により生成される。すなわち、基
準電圧Ｖrefは、出力電圧Ｖoutと抵抗Ｒ1および抵抗Ｒ2
によって分圧した電圧である。一方、シャントレギュレ
ータＩＣ１５は、カソード端子Ｃからの引き込み電流を
制御して、リファレンス端子Ｒに生じる電圧が基準電圧
Ｖrefとなるように動作する。これによって、出力電圧
Ｖoutは、従来例と同様に上記（１）式で表され、カソ
ード端子Ｃからの引き込み電流すなわち抵抗Ｒaに流れ
る電流Ｉ2をとすると、カーソード端子Ｃ、アノード端
子間Ａの電圧をＶcaは、次の（４）式で表される。
ンス端子Ｒに生じる基準電圧Ｖrefは、出力電圧Ｖout、
抵抗Ｒ1および抵抗Ｒ2により生成される。すなわち、基
準電圧Ｖrefは、出力電圧Ｖoutと抵抗Ｒ1および抵抗Ｒ2
によって分圧した電圧である。一方、シャントレギュレ
ータＩＣ１５は、カソード端子Ｃからの引き込み電流を
制御して、リファレンス端子Ｒに生じる電圧が基準電圧
Ｖrefとなるように動作する。これによって、出力電圧
Ｖoutは、従来例と同様に上記（１）式で表され、カソ
ード端子Ｃからの引き込み電流すなわち抵抗Ｒaに流れ
る電流Ｉ2をとすると、カーソード端子Ｃ、アノード端
子間Ａの電圧をＶcaは、次の（４）式で表される。
【００２９】 Ｖca＝Ｖout−Ｒａ×Ｉ2 …（４） さらに、シャントレギュレータＩＣ１５の消費電力Ｐ1
は、次の（５）式で表される。
は、次の（５）式で表される。
【００３０】 Ｐ1＝Ｖca×Ｉ2＝（Ｖout−Ｒa×Ｉ2）×Ｉ2 …（５） これに対し、従来のシャントレギュレータ（図５に示
す）において、シャントレギュレータＩＣ５５が消費す
る電力Ｐは、次の（６）式により表される。
す）において、シャントレギュレータＩＣ５５が消費す
る電力Ｐは、次の（６）式により表される。
【００３１】 Ｐ＝Ｖout×Ｉ2 …（６） よって、上記（５），（６）式により、本実施の形態に
おけるシャントレギュレータＩＣ１５の消費電力Ｐ1と
従来のシャントレギュレータにおけるシャントレギュレ
ータＩＣ５５の消費電力Ｐとの差は、次の（７）式に示
すように、 Ｐ1＝Ｐ−Ｒa×Ｉ2×Ｉ2 …（７） となり、本実施の形態におけるシャントレギュレータＩ
Ｃ１５の消費電力Ｐ1は従来に比してＲa×Ｉ2×Ｉ2分少
なくなる。すなわち、シャントレギュレータＩＣ１５の
発熱量は消費される電力量に応じて比例するから、従来
のシャントレギュレータＩＣ５５に比してＲa×Ｉ2×Ｉ
2分の発熱量を軽減することができる。
おけるシャントレギュレータＩＣ１５の消費電力Ｐ1と
従来のシャントレギュレータにおけるシャントレギュレ
ータＩＣ５５の消費電力Ｐとの差は、次の（７）式に示
すように、 Ｐ1＝Ｐ−Ｒa×Ｉ2×Ｉ2 …（７） となり、本実施の形態におけるシャントレギュレータＩ
Ｃ１５の消費電力Ｐ1は従来に比してＲa×Ｉ2×Ｉ2分少
なくなる。すなわち、シャントレギュレータＩＣ１５の
発熱量は消費される電力量に応じて比例するから、従来
のシャントレギュレータＩＣ５５に比してＲa×Ｉ2×Ｉ
2分の発熱量を軽減することができる。
【００３２】（実施の第２形態）次に、本発明の実施の
第２形態について図２を参照しながら説明する。図２は
本発明のシャントレギュレータの実施の第２形態の構成
を示す回路図である。なお、図中、図１に示す構成部品
と同じ構成部品には同一の符号を付しその説明は省略す
る。
第２形態について図２を参照しながら説明する。図２は
本発明のシャントレギュレータの実施の第２形態の構成
を示す回路図である。なお、図中、図１に示す構成部品
と同じ構成部品には同一の符号を付しその説明は省略す
る。
【００３３】本実施の形態は、図２に示すように、上述
の実施の第１形態に対し、抵抗Ｒａとシャントレギュレ
ータＩＣ１５のカソード端子Ｃとの間にツェナダイオー
ドＺＤ１を直列に挿入した点で異なる。
の実施の第１形態に対し、抵抗Ｒａとシャントレギュレ
ータＩＣ１５のカソード端子Ｃとの間にツェナダイオー
ドＺＤ１を直列に挿入した点で異なる。
【００３４】ここで、ツェナダイオードＺＤ１による電
圧降下をＶz1とすると、シャントレギュレータＩＣ１５
の消費電力Ｐ2は、次の（８）式で表される。
圧降下をＶz1とすると、シャントレギュレータＩＣ１５
の消費電力Ｐ2は、次の（８）式で表される。
【００３５】 Ｐ2＝Ｖca×Ｉ2＝（Ｖout−Ｒa×Ｉ2−Ｖz1）×Ｉ2 ＝Ｐ−（Ｒa×Ｉ2＋Ｖz1）×Ｉ2 …（８） よって、シャントレギュレータＩＣ１５の消費電力Ｐ2
は従来の消費電力Ｐに対して（Ｒa×Ｉ2＋Ｖz1）×Ｉ2
分小さくなり、（Ｒa×Ｉ2＋Ｖz1）×Ｉ2分の発熱量を
軽減することができる。
は従来の消費電力Ｐに対して（Ｒa×Ｉ2＋Ｖz1）×Ｉ2
分小さくなり、（Ｒa×Ｉ2＋Ｖz1）×Ｉ2分の発熱量を
軽減することができる。
【００３６】ただし、本実施の形態の場合、ツェナダイ
オードＺＤ1の消費電力Ｐz1は、次の（９）式に示すよ
うに、 Ｐz1＝Ｖz1×Ｉ2 …（９） となるから、ツェナダイオードＺＤ1が全ての条件にお
いて上記（９）式の電力損失を許容し得るものでなけれ
ばならない。
オードＺＤ1の消費電力Ｐz1は、次の（９）式に示すよ
うに、 Ｐz1＝Ｖz1×Ｉ2 …（９） となるから、ツェナダイオードＺＤ1が全ての条件にお
いて上記（９）式の電力損失を許容し得るものでなけれ
ばならない。
【００３７】（実施の第３形態）次に、本発明の実施の
第３形態について図３を参照しながら説明する。図３は
本発明のシャントレギュレータの実施の第３形態の構成
を示す回路図である。
第３形態について図３を参照しながら説明する。図３は
本発明のシャントレギュレータの実施の第３形態の構成
を示す回路図である。
【００３８】上述の実施の第1形態または第２形態にお
いては、シャントレギュレータＩＣ１５で消費されるは
ずの電力を抵抗ＲaまたはツェナダイオードＺＤ1で負担
して軽減する方法を説明したが、この方法では、ツェナ
ダイオードＺＤ1に大きな電力を負担させることができ
ない。また、シャントレギュレータＩＣ１５での消費電
力は電圧Ｖcaと電流Ｉ2との積により決定されるが、電
圧Ｖcaは電流Ｉ2が大きくなると減少し、電流Ｉ2が小さ
くなると増大するという関係にあるから、シャントレギ
ュレータＩＣ１５での消費電力を一義的に知ることがで
きない。よって、シャントレギュレータＩＣ１５での発
熱量を把握し難いという問題がある。
いては、シャントレギュレータＩＣ１５で消費されるは
ずの電力を抵抗ＲaまたはツェナダイオードＺＤ1で負担
して軽減する方法を説明したが、この方法では、ツェナ
ダイオードＺＤ1に大きな電力を負担させることができ
ない。また、シャントレギュレータＩＣ１５での消費電
力は電圧Ｖcaと電流Ｉ2との積により決定されるが、電
圧Ｖcaは電流Ｉ2が大きくなると減少し、電流Ｉ2が小さ
くなると増大するという関係にあるから、シャントレギ
ュレータＩＣ１５での消費電力を一義的に知ることがで
きない。よって、シャントレギュレータＩＣ１５での発
熱量を把握し難いという問題がある。
【００３９】本実施の形態は、上述の実施の第１形態に
対し、抵抗Ｒaを介してシャントレギュレータＩＣ１５
に一定の電圧が印加されるように電圧調整手段を設け、
これによりシャントレギュレータＩＣ１５での消費電力
を電流Ｉ2の最大値のみで把握可能なように構成した点
で異なる。
対し、抵抗Ｒaを介してシャントレギュレータＩＣ１５
に一定の電圧が印加されるように電圧調整手段を設け、
これによりシャントレギュレータＩＣ１５での消費電力
を電流Ｉ2の最大値のみで把握可能なように構成した点
で異なる。
【００４０】具体的には、図３に示すように、電圧調整
手段は、トランジスタＴｒと、抵抗Ｒbと、ツェナダイ
オードＺＤ２とから構成される。トランジスタＴｒのコ
レクタは抵抗Ｒaに接続され、エミッタはシャントレギ
ュレータＩＣ１５のカソード端子Ｃに接続されている。
抵抗ＲbとツェナダイオードＺＤ２とは互いに直列に接
続され、これらが成す直列回路は、抵抗Ｒa、トランジ
スタＴｒおよびシャントレギュレータＩＣ１５が構成す
る直列回路と並列に配置されている。この抵抗Ｒbとツ
ェナダイオードＺＤ２間に発生する電圧すなわちツェナ
ダイオードＺＤ２の電圧Ｖz2がトランジスタＴrのベー
ス電圧として印加される。また、抵抗Ｒaと出力端子１
２との間には、抵抗Ｒ1と抵抗Ｒ2とから構成される直列
回路が並列に挿入され、これらによる分圧点がシャント
レギュレータＩＣ１５のリファレンス端子Ｒに接続され
る。
手段は、トランジスタＴｒと、抵抗Ｒbと、ツェナダイ
オードＺＤ２とから構成される。トランジスタＴｒのコ
レクタは抵抗Ｒaに接続され、エミッタはシャントレギ
ュレータＩＣ１５のカソード端子Ｃに接続されている。
抵抗ＲbとツェナダイオードＺＤ２とは互いに直列に接
続され、これらが成す直列回路は、抵抗Ｒa、トランジ
スタＴｒおよびシャントレギュレータＩＣ１５が構成す
る直列回路と並列に配置されている。この抵抗Ｒbとツ
ェナダイオードＺＤ２間に発生する電圧すなわちツェナ
ダイオードＺＤ２の電圧Ｖz2がトランジスタＴrのベー
ス電圧として印加される。また、抵抗Ｒaと出力端子１
２との間には、抵抗Ｒ1と抵抗Ｒ2とから構成される直列
回路が並列に挿入され、これらによる分圧点がシャント
レギュレータＩＣ１５のリファレンス端子Ｒに接続され
る。
【００４１】以上の回路構成によれば、シャントレギュ
レータＩＣ１５には一定の電圧が印加されることにな
る。ここで、シャントレギュレータＩＣ１５に印加され
る電圧Ｖcaは、ツェナダイオードＺＤ２の電圧Ｖz2とト
ランジスタＴrのベース−エミッタ間の電圧Ｖbeとによ
り決定され、次の（１０）式により表される。
レータＩＣ１５には一定の電圧が印加されることにな
る。ここで、シャントレギュレータＩＣ１５に印加され
る電圧Ｖcaは、ツェナダイオードＺＤ２の電圧Ｖz2とト
ランジスタＴrのベース−エミッタ間の電圧Ｖbeとによ
り決定され、次の（１０）式により表される。
【００４２】 Ｖca＝Ｖz2−Ｖbe …（１０） 従って、この場合のシャントレギュレータＩＣ１５での
消費電力Ｐ3は、次の（１１）式により表される。
消費電力Ｐ3は、次の（１１）式により表される。
【００４３】 Ｐ3＝Ｖca×Ｉ2＝（Ｖz2−Ｖbe）×Ｉ2 …（１１） この（１１）式によれば、電流Ｉ2の最大値を認識する
ことによって、シャントレギュレータＩＣ１５での最大
電力損失を一義的に知ることができ、上記消費電力Ｐ3
をシャントレギュレータＩＣ１５の許容損失に対して十
分に低くなるように設定しておけば、その発熱を十分安
全なレベルに保持することができる。
ことによって、シャントレギュレータＩＣ１５での最大
電力損失を一義的に知ることができ、上記消費電力Ｐ3
をシャントレギュレータＩＣ１５の許容損失に対して十
分に低くなるように設定しておけば、その発熱を十分安
全なレベルに保持することができる。
【００４４】また、電流Ｉ2によって生じる消費電力Ｐ
は、次の（１２）式によって表される。
は、次の（１２）式によって表される。
【００４５】 Ｐ＝Ｖout×Ｉ2＝（Ｒa×Ｉ2＋Ｖce＋Ｖca）×Ｉ2 ＝（Ｒa×Ｉ2＋Ｖce）×Ｉ2＋Ｐ3 …（１２） ここで、ＶceはトランジスタＴrのコレクタ−エミッタ
間の電圧を示す。
間の電圧を示す。
【００４６】本実施の形態においては、抵抗ＲaではＲa
×Ｉ2×Ｉ2が、トランジスタＴrではＶce×Ｉ2がそれぞ
れ消費されることになり、これらの消費電力に関して抵
抗Ｒa、トランジスタＴrのそれぞれが許容損失内に収ま
るように設定されていることはいうまでもない。
×Ｉ2×Ｉ2が、トランジスタＴrではＶce×Ｉ2がそれぞ
れ消費されることになり、これらの消費電力に関して抵
抗Ｒa、トランジスタＴrのそれぞれが許容損失内に収ま
るように設定されていることはいうまでもない。
【００４７】なお、本実施の形態では、抵抗Ｒaとトラ
ンジスタＴrを用いてシャントレギュレータＩＣ１５で
の消費電力を軽減する回路構成を示したが、この回路構
成に、上述の実施の第２形態に示したツェナダイオード
ＺＤ1を追加した構成を採用することも可能である。
ンジスタＴrを用いてシャントレギュレータＩＣ１５で
の消費電力を軽減する回路構成を示したが、この回路構
成に、上述の実施の第２形態に示したツェナダイオード
ＺＤ1を追加した構成を採用することも可能である。
【００４８】（実施の第４形態）次に、本発明の実施の
第４形態について図４を参照しながら説明する。図４は
本発明のシャントレギュレータの実施の第４形態の構成
を示す回路図である。
第４形態について図４を参照しながら説明する。図４は
本発明のシャントレギュレータの実施の第４形態の構成
を示す回路図である。
【００４９】本実施の形態は、図４に示すように、上述
の実施の第３形態に対し、トランジスタＴrとシャント
レギュレータＩＣ１５との間に抵抗Ｒcを挿入した点で
異なる。
の実施の第３形態に対し、トランジスタＴrとシャント
レギュレータＩＣ１５との間に抵抗Ｒcを挿入した点で
異なる。
【００５０】このような回路構成により、シャントレギ
ュレータＩＣ１５での消費電力Ｐ4は、次の（１３）式
により表される。
ュレータＩＣ１５での消費電力Ｐ4は、次の（１３）式
により表される。
【００５１】 Ｐ4≒Ｖca×Ｉ2＝（Ｖz2−Ｖbe−Ｒc×Ｉ2）×Ｉ2 ＝Ｐ3−Ｒc×Ｉ2×Ｉ2 …（１３） 上述の実施の第3形態では、上記（１１）式から分かる
ように、シャントレギュレータＩＣ１５での電力損失が
電流Ｉ2に比例して増大するが、本実施の形態では、抵
抗Ｒcの挿入により、上記（１３）式に示すように、電
流Ｉ2の増大に伴いシャントレギュレータＩＣ１５での
消費電力に対してＲc×Ｉ2×Ｉ2分の電力を減少させる
ことができるから、さらに、シャントレギュレータＩＣ
１５での電力損失を軽減させることができる。すなわ
ち、シャントレギュレータＩＣ１５での発熱をより効果
的に抑制することができる。
ように、シャントレギュレータＩＣ１５での電力損失が
電流Ｉ2に比例して増大するが、本実施の形態では、抵
抗Ｒcの挿入により、上記（１３）式に示すように、電
流Ｉ2の増大に伴いシャントレギュレータＩＣ１５での
消費電力に対してＲc×Ｉ2×Ｉ2分の電力を減少させる
ことができるから、さらに、シャントレギュレータＩＣ
１５での電力損失を軽減させることができる。すなわ
ち、シャントレギュレータＩＣ１５での発熱をより効果
的に抑制することができる。
【００５２】なお、本実施の形態では、抵抗Ｒa，Ｒcと
トランジスタＴrを用いてシャントレギュレータＩＣ１
５での消費電力を軽減する回路構成を示したが、この回
路構成に、上述の実施の第２形態に示したツェナダイオ
ードＺＤ1を追加した構成を採用することも可能であ
る。
トランジスタＴrを用いてシャントレギュレータＩＣ１
５での消費電力を軽減する回路構成を示したが、この回
路構成に、上述の実施の第２形態に示したツェナダイオ
ードＺＤ1を追加した構成を採用することも可能であ
る。
【００５３】
【発明の効果】以上説明したように、本発明のシャント
レギュレータによれば、予め定められた基準電圧を維持
する基準電圧維持部と、電源入力部から電圧出力方向に
流れる電流の一部を放出し、電圧出力部の電圧を調整制
御する出力電圧調整手段とを有し、基準電圧維持部の電
圧が電圧出力部の電圧を調整することによって予め定め
られた基準電圧に維持するように構成されるとともに、
電圧出力部と出力電圧調整手段との間に電圧降下を生じ
させる電圧降下手段を設けたから、出力電圧調整手段に
おける発熱量を軽減することができる。
レギュレータによれば、予め定められた基準電圧を維持
する基準電圧維持部と、電源入力部から電圧出力方向に
流れる電流の一部を放出し、電圧出力部の電圧を調整制
御する出力電圧調整手段とを有し、基準電圧維持部の電
圧が電圧出力部の電圧を調整することによって予め定め
られた基準電圧に維持するように構成されるとともに、
電圧出力部と出力電圧調整手段との間に電圧降下を生じ
させる電圧降下手段を設けたから、出力電圧調整手段に
おける発熱量を軽減することができる。
【００５４】上記電圧降下手段を、抵抗、ツェナダイオ
ード、または抵抗とツェナダイオードとの組合せから構
成することができる。
ード、または抵抗とツェナダイオードとの組合せから構
成することができる。
【００５５】また、本発明のシャントレギュレータであ
って、予め定められた基準電圧を維持する基準電圧維持
部と、電源入力部から電圧出力方向に流れる電流の一部
を放出し、電圧出力部の電圧を調整制御する出力電圧調
整手段とを有し、基準電圧維持部の電圧が電圧出力部の
電圧を調整することによって予め定められた基準電圧に
維持するように構成されるとともに、電圧出力部と出力
電圧調整手段との間に、出力電圧調整手段にかかる電圧
を所定の値に調整する電圧調整手段を設けたから、出力
電圧調整手段における発熱量を軽減することができる。
って、予め定められた基準電圧を維持する基準電圧維持
部と、電源入力部から電圧出力方向に流れる電流の一部
を放出し、電圧出力部の電圧を調整制御する出力電圧調
整手段とを有し、基準電圧維持部の電圧が電圧出力部の
電圧を調整することによって予め定められた基準電圧に
維持するように構成されるとともに、電圧出力部と出力
電圧調整手段との間に、出力電圧調整手段にかかる電圧
を所定の値に調整する電圧調整手段を設けたから、出力
電圧調整手段における発熱量を軽減することができる。
【００５６】また、電圧調整手段がトランジスタを有
し、トランジスタのベースに予め定められた一定電圧を
供給するとともに、出力電圧調整手段から放出される電
流をトランジスタのコレクタ、エミッタ間を介して出力
電圧調整手段に供給するように構成することができる。
し、トランジスタのベースに予め定められた一定電圧を
供給するとともに、出力電圧調整手段から放出される電
流をトランジスタのコレクタ、エミッタ間を介して出力
電圧調整手段に供給するように構成することができる。
【００５７】電圧出力部と電圧調整手段との間に、電圧
出力部と電圧調整手段との間で電圧降下を生じさせる第
１の電圧降下手段を設けるようにすることができる。
出力部と電圧調整手段との間で電圧降下を生じさせる第
１の電圧降下手段を設けるようにすることができる。
【００５８】第１の電圧降下手段を、抵抗、ツェナダイ
オード、または抵抗とツェナダイオードとの組合せから
構成することができる。
オード、または抵抗とツェナダイオードとの組合せから
構成することができる。
【００５９】電圧調整手段と出力電圧調整手段との間
に、電圧調整手段と出力電圧調整手段との間で電圧降下
を生じさせる第２の電圧降下手段を設けることにより、
出力電圧調整手段における発熱量を更に効果的に軽減す
ることができる。
に、電圧調整手段と出力電圧調整手段との間で電圧降下
を生じさせる第２の電圧降下手段を設けることにより、
出力電圧調整手段における発熱量を更に効果的に軽減す
ることができる。
【００６０】第２の電圧降下手段を、抵抗から構成する
ことができる。
ことができる。
【図１】本発明のシャントレギュレータの実施の第１形
態の構成を示す回路図である。
態の構成を示す回路図である。
【図２】本発明のシャントレギュレータの実施の第２形
態の構成を示す回路図である。
態の構成を示す回路図である。
【図３】本発明のシャントレギュレータの実施の第３形
態の構成を示す回路図である。
態の構成を示す回路図である。
【図４】本発明のシャントレギュレータの実施の第４形
態の構成を示す回路図である。
態の構成を示す回路図である。
【図５】従来のシャントレギュレータの構成を示す回路
図である。
図である。
１１ 入力端子 １２ 出力端子 １５ シャントレギュレータＩＣ Ｒ0，Ｒ1，Ｒ2，Ｒa，Ｒb，Ｒc 抵抗 Ｔr トランジスタ ＺＤ1，ＺＤ2 ツェナダイオード
Claims (12)
- 【請求項１】 電源入力部と電圧出力部とを有し、前記
電源入力部から前記電圧出力部方向へ流れる電流の一部
を放出し、前記電圧出力部の電圧を所望の値に制御する
シャントレギュレータであって、予め定められた基準電
圧を維持する基準電圧維持部と、前記電源入力部から前
記電圧出力方向に流れる電流の一部を放出し、前記電圧
出力部の電圧を調整制御する出力電圧調整手段とを有
し、前記基準電圧維持部の電圧が前記電圧出力部の電圧
を調整することによって前記予め定められた基準電圧に
維持するように構成されるとともに、前記電圧出力部と
前記出力電圧調整手段との間に電圧降下を生じさせる電
圧降下手段を設けたことを特徴とするシャントレギュレ
ータ。 - 【請求項２】 前記電圧降下手段は、抵抗であることを
特徴とする請求項１記載のシャントレギュレータ。 - 【請求項３】 前記電圧降下手段は、ツェナダイオード
であることを特徴とする請求項１記載のシャントレギュ
レータ。 - 【請求項４】 前記電圧降下手段は、抵抗とツェナダイ
オードとから構成されることを特徴とする請求項１記載
のシャントレギュレータ。 - 【請求項５】 電源入力部と電圧出力部とを有し、前記
電源入力部から前記電圧出力部方向へ流れる電流の一部
を放出し、前記電圧出力部の電圧を所望の値に制御する
シャントレギュレータであって、予め定められた基準電
圧を維持する基準電圧維持部と、前記電源入力部から前
記電圧出力方向に流れる電流の一部を放出し、前記電圧
出力部の電圧を調整制御する出力電圧調整手段とを有
し、前記基準電圧維持部の電圧が前記電圧出力部の電圧
を調整することによって前記予め定められた基準電圧に
維持するように構成されるとともに、前記電圧出力部と
前記出力電圧調整手段との間に、前記出力電圧調整手段
にかかる電圧を所定の値に調整する電圧調整手段を設け
たことを特徴とするシャントレギュレータ。 - 【請求項６】 前記電圧調整手段はトランジスタを有
し、前記トランジスタのベースには予め定められた一定
電圧が供給されるとともに、前記出力電圧調整手段から
放出される電流が前記トランジスタのコレクタ、エミッ
タ間を介して前記出力電圧調整手段に供給される構成さ
れることを特徴とする請求項５記載のシャントレギュレ
ータ。 - 【請求項７】 前記出力部と前記電圧調整手段との間に
設けられ、前記電圧出力部と前記電圧調整手段との間で
電圧降下を生じさせる第１の電圧降下手段を有すること
を特徴とする請求項６記載のシャントレギュレータ。 - 【請求項８】 前記第１の電圧降下手段は、抵抗である
ことを特徴とする請求項７記載のシャントレギュレー
タ。 - 【請求項９】 前記第１の電圧降下手段は、ツェナダイ
オードであることを特徴とする請求項７記載のシャント
レギュレータ。 - 【請求項１０】 前記第１の電圧降下手段は、抵抗とツ
ェナダイオードとから構成されることを特徴とする請求
項７記載のシャントレギュレータ。 - 【請求項１１】 前記電圧調整手段と前記出力電圧調整
手段との間に設けられ、前記電圧調整手段と前記出力電
圧調整手段との間で電圧降下を生じさせる第２の電圧降
下手段を有することを特徴とする請求項５ないし１０の
いずれか１つに記載のシャントレギュレータ。 - 【請求項１２】 前記第２の電圧降下手段は、抵抗であ
ることを特徴とする請求項１１記載のシャントレギュレ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146261A JP2000339046A (ja) | 1999-05-26 | 1999-05-26 | シャントレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146261A JP2000339046A (ja) | 1999-05-26 | 1999-05-26 | シャントレギュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000339046A true JP2000339046A (ja) | 2000-12-08 |
Family
ID=15403749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11146261A Withdrawn JP2000339046A (ja) | 1999-05-26 | 1999-05-26 | シャントレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000339046A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008129977A (ja) * | 2006-11-24 | 2008-06-05 | Yokogawa Electric Corp | 電圧シフト回路 |
| US7852698B2 (en) | 2007-11-08 | 2010-12-14 | Samsung Electronics Co., Ltd. | Voltage supply device and nonvolatile memory device having the same |
| KR101071888B1 (ko) | 2005-02-04 | 2011-10-11 | 엘지이노텍 주식회사 | 스위칭 전류 제한회로 |
| JP2015139321A (ja) * | 2014-01-23 | 2015-07-30 | ニチコン株式会社 | 基準電圧出力回路および電源装置 |
-
1999
- 1999-05-26 JP JP11146261A patent/JP2000339046A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101071888B1 (ko) | 2005-02-04 | 2011-10-11 | 엘지이노텍 주식회사 | 스위칭 전류 제한회로 |
| JP2008129977A (ja) * | 2006-11-24 | 2008-06-05 | Yokogawa Electric Corp | 電圧シフト回路 |
| US7852698B2 (en) | 2007-11-08 | 2010-12-14 | Samsung Electronics Co., Ltd. | Voltage supply device and nonvolatile memory device having the same |
| JP2015139321A (ja) * | 2014-01-23 | 2015-07-30 | ニチコン株式会社 | 基準電圧出力回路および電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102860B2 (en) | Power limiting time delay circuit | |
| US7034607B2 (en) | Switching constant-current power device | |
| EP2015158A1 (en) | Paralleling voltage regulators | |
| WO1997034211A1 (en) | Circuit arrangement for producing a d.c. current | |
| JPH1063353A (ja) | 電圧調整デバイス | |
| US6949889B2 (en) | Wide input voltage range light emitting diode driver | |
| CN102541140A (zh) | 高效热稳定稳压器、可调的稳压二极管及调节输出的方法 | |
| US6710584B2 (en) | Series regulator | |
| US7091633B2 (en) | Current-limiting logic interface circuit | |
| US9099917B2 (en) | Constant current source circuit and a sampling circuit | |
| JP2000339046A (ja) | シャントレギュレータ | |
| US8001396B2 (en) | Feedback control device | |
| US20020057583A1 (en) | Switching power supply unit and electronic apparatus using the same | |
| US20020130707A1 (en) | Voltage reference with improved current efficiency | |
| JP2000032755A (ja) | 電源装置 | |
| JP6703088B2 (ja) | 負荷を流れる直流の調整器 | |
| US6501666B1 (en) | Method and apparatus for magnetic amplifier to reduce minimum load requirement | |
| US8760887B2 (en) | Power supply circuit | |
| JP2006127093A (ja) | 定電圧レギュレータ回路 | |
| JP2001037209A (ja) | 電源装置 | |
| JP2009165323A (ja) | スイッチング電源装置 | |
| JP2003150256A (ja) | 定電圧回路 | |
| JPH0248894Y2 (ja) | ||
| JP2006149111A (ja) | Ｐｄｐ駆動回路ｒｃｃスイッチング電源 | |
| JP2004032899A (ja) | チョッパ型レギュレータ回路およびそれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060216 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |