KR100535652B1 - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치 Download PDF

Info

Publication number
KR100535652B1
KR100535652B1 KR10-2001-0082468A KR20010082468A KR100535652B1 KR 100535652 B1 KR100535652 B1 KR 100535652B1 KR 20010082468 A KR20010082468 A KR 20010082468A KR 100535652 B1 KR100535652 B1 KR 100535652B1
Authority
KR
South Korea
Prior art keywords
voltage
pumping
flash memory
signal
memory device
Prior art date
Application number
KR10-2001-0082468A
Other languages
English (en)
Other versions
KR20030052483A (ko
Inventor
주영동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0082468A priority Critical patent/KR100535652B1/ko
Priority to US10/286,973 priority patent/US6762970B2/en
Priority to JP2002352191A priority patent/JP3954482B2/ja
Publication of KR20030052483A publication Critical patent/KR20030052483A/ko
Application granted granted Critical
Publication of KR100535652B1 publication Critical patent/KR100535652B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 독출을 위한 플래쉬 메모리 장치에 관한 것으로, 스탠바이 모드, 독출 모드 및 전원 전압이 셋업될 때 발생되는 인에이블 신호에 따라 전원 전압보다 높은 펌핑 전압을 생성하기 위한 펌핑 회로와, 상기 펌핑 회로의 펌핑 전압에 따른 전위를 충전하기 위한 캐패시터와, 어드레스 신호를 디코딩하여 그에 따른 플래쉬 메모리 셀 어레이의 소정 셀의 워드라인 및 비트라인을 선택하기 위한 워드라인 디코더 및 비트라인 디코더와, 상기 플래쉬 메모리 셀 어레이의 선택된 셀의 워드라인 및 비트라인에 상기 캐패시터에 충전된 전하에 따른 소정 전압을 인가하여 독출 동작을 실시하도록 하기 위한 워드라인 드라이버 및 비트라인 드라이버를 포함하여 이루어져, 독출 모드에서 캐패시터에 충전된 전하에 따른 전압을 워드라인 드라이버 및 비트라인 드라이버에 인가함으로써 워드라인 로딩에 의한 독출 속도의 저하를 상당히 개선할 수 있는 플래쉬 메모리 장치가 제시된다.

Description

플래쉬 메모리 장치{Flash memory device}
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 스탠바이 모드, 독출 모드, 그리고 전원 전압이 셋업될 때 발생되는 인에이블 신호에 의해 펌핑 회로가 구동되도록 하고, 그 출력 전압을 이용하여 용량이 큰 캐패시터를 충전시켜 독출 모드에서 캐패시터에 충전된 전하에 따른 전압을 워드라인 드라이버 및 비트라인 드라이버에 인가함으로써 워드라인 로딩에 의한 독출 속도의 저하를 개선할 수 있는 플래쉬 메모리 장치에 관한 것이다.
플래쉬 메모리 장치의 소정 셀을 독출하기 위해서는 셀의 워드라인에 일정 전압 이상이 가해져야 한다. 현재 개발중인 1.8V의 전원 전압에서 동작되는 플래쉬 메모리 장치의 셀을 독출하기 위해서는 4V의 전압이 인가되어야 한다.
도 1은 종래의 플래쉬 메모리 셀 어레이의 소정 셀을 독출하기 위한 부스팅 회로를 이용한 플래쉬 메모리 장치의 블럭도로서, 그 구성을 설명하면 다음과 같다. 어드레스 천이 검출 신호(ATD)에 따라 구동되는 부스팅 회로(11)는 전원 전압보다 높은 부스팅 전압을 출력한다. 워드라인 디코더(12)는 어드레스 신호를 디코딩하여 플래쉬 메모리 셀 어레이(16)의 소정 셀의 워드라인을 선택한다. 워드라인 드라이버(13)는 워드라인 디코더(12)의 디코딩 신호에 따라 선택된 셀의 워드라인에 부스팅 회로(11)로부터의 부스팅 전압을 인가한다. 한편, 비트라인 드라이버(14)는 외부 전압에 따라 플래쉬 메모리 셀 어레이(16)의 소정 비트라인을 구동시킨다. 비트라인 디코더(15)는 어드레스 신호를 디코딩하여 플래쉬 메모리 셀 어레이(16)의 소정 비트라인을 선택한다.
상기와 같이 구성되는 종래의 플래쉬 메모리 장치는 도 2의 동작 파형도에 도시된 바와 같이 어드레스 신호(add)가 천이되면 어드레스 천이 검출 회로가 이를 검출하여 어드레스 천이 검출 신호(ATD)를 출력한다. 이러한 어드레스 천이 검출 신호(ATD)에 의해 부스팅 회로(11)가 구동되어 전원 전압보다 높은 부스팅 전압을 출력한다. 그리고, 이 부스팅 전압이 워드라인 드라이버(13)를 통해 선택된 셀의 워드라인에 공급된다. 이에 따라 워드라인이 활성화된다. 그런데, 부스팅 회로(11)로부터 워드라인까지의 로딩(loading)이 상당히 크기 때문에 부스팅 회로(11)의 펌핑 캐패시터의 크기가 상당히 커야 하므로 원하는 전압으로 부스팅하는데 상당한 시간이 소모된다. 따라서, 어드레스 천이 검출 신호(ATD)가 출력되고 상당한 지연 시간 후 워드라인이 활성화되기 때문에 독출 속도가 느려지게 된다.
본 발명의 목적은 시간 지연없이 워드라인을 활성화시킬 수 있어 독출 속도를 향상시킬 수 있는 플래쉬 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 독출 모드에서 워드라인을 부스팅하지 않고 스탠바이 모드와 독출 모드에서 부스팅 전압을 발생시켜 독출 속도를 향상시킬 수 있는 플래쉬 메모리 장치를 제공하는데 있다.
본 발명에 따른 플래쉬 메모리 장치는 스탠바이 모드, 독출 모드 및 전원 전압이 셋업될 때 발생되는 인에이블 신호에 따라 전원 전압보다 높은 펌핑 전압을 생성하기 위한 펌핑 회로와, 상기 펌핑 회로의 펌핑 전압에 따른 전위를 충전하기 위한 캐패시터와, 어드레스 신호를 디코딩하여 그에 따른 플래쉬 메모리 셀 어레이의 소정 셀의 워드라인 및 비트라인을 선택하기 위한 워드라인 디코더 및 비트라인 디코더와, 상기 플래쉬 메모리 셀 어레이의 선택된 셀의 워드라인 및 비트라인에 상기 캐패시터에 충전된 전하에 따른 소정 전압을 인가하여 독출 동작을 실시하도록 하기 위한 워드라인 드라이버 및 비트라인 드라이버를 포함하여 이루어진 것을 특징으로 한다.
한편, 상기 펌핑 회로는 상기 인에이블 신호에 따라 구동되며 펌핑 전압에 따라 변화되는 주기의 신호를 출력하기 위한 오실레이터와, 상기 인에이블 신호 및 상기 오실레이터의 출력 신호에 따라 펌핑 동작을 실시하여 전원 전압보다 고전압의 상기 펌핑 전압을 출력하기 위한 포지티브 차지 펌프 회로와, 상기 포지티브 차지 펌프 회로의 상기 펌핑 전압을 분배하기 위한 분배 수단과, 상기 오실레이터의 출력 신호의 라이징 에지를 감지하여 일정 시간 지연시킨 신호를 출력하기 위한 에지 트리거와, 상기 에지 트리거의 출력 신호에 따라 기준 전압을 발생시키기 위한 기준 전압 발생기와, 상기 에지 트리거의 출력 신호에 따라 상기 기준 전압과 상기 분배 전압을 비교하기 위한 차동 증폭기와, 상기 차동 증폭기의 출력 신호에 따라 상기 펌핑 전압에 따른 전하를 상기 캐패시터에 충전시키기 위한 스위칭 수단을 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3은 본 발명에 따른 플래쉬 메모리 셀을 독출하기 위한 플래쉬 메모리 장치의 블럭도로서, 그 구성을 설명하면 다음과 같다.
스탠바이 모드, 독출 모드, 그리고 전원 전압(Vcc)이 셋업되면 발생되는 인에이블 신호(ENABLE)에 따라 펌핑 회로(21)는 소정의 전압을 출력한다. 캐패시터(Crev)는 독출 모드와 스탠바이 모드에서 펌핑 회로(21)의 출력 전압(CVOUT)에 따른 전하를 충전하여 펌핑 회로(21)의 출력 전압의 전위를 유지하는 것으로, 약 500㎊ 이상의 충분히 큰 저장 능력을 갖도록 한다. 따라서, 펌핑 회로(21)는 캐패시터(Crev)의 누설 정도에 따른 전하만 주기적으로 충전하면 되기 때문에 사이즈가 크지 않아도 된다. 워드라인 디코더(22)는 어드레스 신호를 디코딩하여 플래쉬 메모리 셀 어레이(26)의 소정 셀의 워드라인을 선택한다. 워드라인 드라이버(23)는 워드라인 디코더(22)의 디코딩 신호에 따라 캐패시터(Crev)에 의해 유지되는 소정 전압(CVOUT)을 선택된 셀의 워드라인에 인가한다. 한편, 비트라인 드라이버(24) 또한 캐패시터(Crev)에 의해 유지되는 소정 전압(CVOUT)에 따라 플래쉬 메모리 셀 어레이(26)의 소정 비트라인을 구동시킨다. 비트라인 디코더(25)는 어드레스 신호를 디코딩하여 플래쉬 메모리 셀 어레이(26)의 소정 비트라인을 선택한다.
상기와 같이 구성되는 본 발명에 따른 플래쉬 메모리 장치는 도 4의 동작 파형도에 도시된 바와 같이 스탠바이 모드 및 독출 모드에서 펌핑 회로(21)가 구동되어 캐패시터(Crev)에 전하를 충전하여 소정 전압(CVOUT)을 유지한 상태에서 어드레스 신호(add)가 천이되면 어드레스 천이 검출 회로가 이를 검출하여 어드레스 천이 검출 신호(ATD)를 출력한다. 어드레스 천이에 따라 워드라인 디코더(22)가 이 어드레스를 디코딩하여 독출할 셀을 선택하면 워드라인 드라이버(23)는 이를 이용하여 캐패시터(Crev)에 의한 소정 전압(CVOUT)을 선택된 셀의 워드라인에 공급하게 된다. 이때, 비트라인 드라이버(24)도 캐패시터(Crev)에 의한 소정 전압(CVOUT)에 따라 구동되고, 이에 따라 비트라인 디코더(25)에 의해 선택된 비트라인에 소정 전압을 인가하게 된다. 이러한 동작에 의해 어드레스 천이 검출 신호(ATD)가 천이한 후 워드라인이 활성화되는데 소요되는 시간을 줄일 수 있고, 이에 따라 독출 속도를 향상시킬 수 있다.
도 5는 본 발명에 따른 독출을 위한 플래쉬 메모리 장치의 펌핑 회로도로서, 다음과 같이 구성된다.
스탠바이 모드, 독출 모드, 그리고 전원 전압(Vcc)이 셋업될 때 발생되는 인에이블 신호(ENABLE)에 의해 오실레이터(31) 및 포지티브 차지 펌프 회로(32)가 구동된다. 오실레이터(31)는 인에이블 신호(ENABLE)에 따라 구동되며 포지티브 차지 펌프 회로(32)로부터 출력된 펌핑 전압(POUT)에 의해 출력 신호(OSCOUT)의 주기가 변화하는 전류 제어 오실레이터이다. 포지티브 차지 펌프 회로(32)는 인에이블 신호(ENABLE)와 오실레이터(31)의 출력 신호(OSCOUT)에 따라 펌핑 동작을 실시하여 펌핑 전압(POUT)을 출력한다. 포지티브 차지 펌프 회로(32)에서 출력된 펌핑 전압(POUT)은 다수의 다이오드가 직렬 접속되어 구성된 분배 수단(35)에 의해 분배된다. 에지 트리거(33)는 오실레이터(31)의 출력 신호(OSCOUT)의 라이징 에지(rising edge)를 감지하여 일정 시간 지연시킨 출력 신호(AMPEN)를 출력한다. 기준 전압 발생기(34)는 에지 트리거(33)의 출력 신호(AMPEN)에 따라 기준 전압(Vref)를 발생시킨다. 차동 증폭기(36)는 에지 트리거(33)의 출력 신호(AMPEN)에 따라 기준 전압 발생기(34)에서 발생된 기준 전압(Vref)과 분배 수단(35)에 의한 분배 전압(DIV)을 비교하여 그 결과를 출력한다. PMOS 트랜지스터(PM)는 차동 증폭기(36)의 출력 신호에 따라 구동되어 포지티브 차지 펌프 회로(32)에서 생성된 펌핑 전압(POUT)으로 캐패시터(Crev)를 충전시켜 그 노드(N)의 전압(CVOUT)을 정전압으로 만든다.
상기와 같이 구성되는 본 발명에 따른 펌핑 회로의 구동 방법을 도 6의 동작 타이밍도를 이용하여 설명하면 다음과 같다. 도 6은 인에이블 신호(ENABLE)가 하이 상태로 천이한 후 오실레이터(31)의 출력 신호(OSCOUT)와 에지 트리거(33)의 출력 신호(AMPEN)의 변화를 나타낸 것이다.
스탠바이 모드, 독출 모드, 그리고 전원 전압(Vcc)이 셋업될 때 발생되는 인에이블 신호(ENABLE)가 하이 상태로 오실레이터(31) 및 포지티브 차지 펌프 회로(32)로 인가된다. 오실레이터(31)는 인에이블 신호(ENABLE)에 따라 소정 폭의 출력 신호(OSCOUT)를 출력하는데, 이 출력 신호(OSCOUT)는 포지티브 차지 펌프 회로(32)로부터 출력된 펌핑 전압(POUT)에 의해 주기가 변하게 된다. 포지티브 차지 펌프 회로(32)는 인에이블 신호(ENABLE)와 오실레이터(31)의 출력 신호(OSCOUT)에 따라 펌핑 동작을 실시하여 펌핑 전압(POUT)을 출력한다. 포지티브 차지 펌프 회로(32)의 펌핑 전압(POUT)은 다수의 다이오드가 직렬 접속되어 구성된 분배 수단(35)에 의해 분배된다. 한편, 오실레이터(31)의 출력 신호(OSCOUT)를 입력하는 에지 트리거(33)는 오실레이터(31)의 출력 신호(OSCOUT)의 라이징 에지(rising edge)를 감지하여 일정 시간 지연시킨 출력 신호(AMPEN)를 출력한다. 에지 트리거(33)의 출력 신호(AMPEN)에 따라 기준 전압 발생기(34)는 약 1V 정도의 기준 전압(Vref)를 발생시키고, 차동 증폭기(36)는 기준 전압 발생기(34)에서 발생된 기준 전압(Vref)과 분배 수단(35)에 의한 분배 전압(DIV)을 비교한다. 비교 결과 기준 전압(Vref)이 분배 전압(DIV)보다 클 경우, 예를들어 분배 전압(DIV)이 1V 이하일 경우 차동 증폭기(36)는 로우 상태의 신호를 출력하여 PMOS 트랜지스터(PM)를 턴온시킨다. 이에 의해 포지티브 차지 펌프 회로(32)에서 생성된 펌핑 전압(POUT)에 의해 캐패시터(Crev)가 충전되어 그 노드(N)의 전압(CVOUT)을 정전압으로 만든다. 그러나, 분배 전압(DIV)이 기준 전압(Vref)보다 클 경우 차동 증폭기(36)는 하이 상태의 신호를 출력하여 PMOS 트랜지스터(PM)를 턴오프시킨다. 이에 의해 캐패시터(Crev)에 충전된 전위의 전압을 유지하게 된다.
도 7은 본 발명에 따른 독출을 위한 플래쉬 메모리 장치의 시뮬레이션 결과 그래프로서, 펌핑 전압(POUT)이 약 4.5V 정도를 유지하고, 캐패시터(Crev)에 충전된 전하에 의해 그 노드(CVOUT)가 4V의 전위를 유지하게 되는 것을 볼 수 있다. 이 전압은 독출 모드시 워드라인 드라이버와 비트라인 드라이버로 직접 인가된다.
상술한 바와 같이 본 발명에 의하면 스탠바이 모드, 독출 모드, 그리고 전원 전압이 셋업될 때 발생되는 인에이블 신호에 의해 펌핑 회로가 구동되도록 하고, 그 출력 전압을 이용하여 용량이 큰 캐패시터를 충전시켜 독출 모드에서 캐패시터에 충전된 전하에 따른 전압을 워드라인 드라이버 및 비트라인 드라이버에 인가함으로써 워드라인 로딩에 의한 독출 속도의 저하를 상당히 개선할 수 있다. 그리고, 큰 면적을 차지하는 부스팅 펌프 회로가 필요없으므로 면적을 상당히 줄일 수 있고, 차지 펌프 회로에 포함된 에지 트리거에 의하여 전력 소모를 줄일 수 있게 된다.
도 1은 종래의 플래쉬 메모리 셀을 독출하기 위한 부스팅 회로를 이용한 플래쉬 메모리 장치의 블럭도.
도 2는 종래의 플래쉬 메모리 장치의 독출 동작에 따른 출력 파형도.
도 3은 본 발명에 따른 플래쉬 메모리 셀을 독출하기 위한 플래쉬 메모리 장치의 블럭도.
도 4는 본 발명에 따른 플래쉬 메모리 장치의 독출 동작에 따른 출력 파형도.
도 5는 본 발명에 따른 플래쉬 메모리 장치를 구성하는 펌핑 회로도.
도 6은 본 발명에 따른 펌핑 회로의 동작 파형도.
도 7은 본 발명에 따른 펌핑 회로의 출력 및 그에 따른 캐피시터의 충전 전압의 시뮬레이션 결과 그래프.
<도면의 주요 부분에 대한 부호의 설명>
21 : 펌핑 회로 22 : 워드라인 디코더
23 : 워드라인 드라이버 24 : 비트라인 드라이버
25 : 비트라인 디코더 26 : 플래쉬 메모리 셀 어레이
31 : 오실레이터 32 : 포지티브 차지 펌프 회로
33 : 에지 트리거 34 : 기준 전압 발생기
35 : 전압 분배 수단 36 : 차동 증폭기
PM : PMOS 트랜지스터 Crev : 캐패시터

Claims (5)

  1. 스탠바이 모드, 독출 모드, 전원 전압이 셋업될때 발생되는 인에이블 신호에 따라 펌핑 전압과 비교 전압을 비교하여 상기 펌핑 전압이 상기 비교 전압보다 낮을 시 전원 전압보다 높은 상기 펌핑 전압을 출력하는 펌핑회로와,
    상기 펌핑 회로의 펌핑 전압에 따른 전위를 충전하기 위한 캐패시터와,
    어드레스 신호를 디코딩하여 그에 따른 플래쉬 메모리 셀 어레이의 소정 셀의 워드라인 및 비트라인을 선택하기 위한 워드라인 디코더 및 비트라인 디코더와,
    상기 플래쉬 메모리 셀 어레이의 선택된 셀의 워드라인 및 비트라인에 상기 캐패시터에 충전된 전하에 따른 소정 전압을 인가하여 독출 동작을 실시하도록 하기 위한 워드라인 드라이버 및 비트라인 드라이버를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 제 1 항에 있어서, 상기 인에이블 신호는 스탠바이 모드, 독출 모드 및 전원 전압이 셋업될 때 발생되는 신호인 것을 특징으로 하는 플래쉬 메모리 장치.
  3. 제 1 항에 있어서, 상기 펌핑 회로는 상기 인에이블 신호에 따라 구동되며 펌핑 전압에 따라 변화되는 주기의 신호를 출력하기 위한 오실레이터와,
    상기 인에이블 신호 및 상기 오실레이터의 출력 신호에 따라 펌핑 동작을 실시하여 전원 전압보다 고전압의 상기 펌핑 전압을 출력하기 위한 포지티브 차지 펌프 회로와,
    상기 포지티브 차지 펌프 회로의 상기 펌핑 전압을 분배하기 위한 분배 수단과,
    상기 오실레이터의 출력 신호의 라이징 에지를 감지하여 일정 시간 지연시킨 신호를 출력하기 위한 에지 트리거와,
    상기 에지 트리거의 출력 신호에 따라 기준 전압을 발생시키기 위한 기준 전압 발생기와,
    상기 에지 트리거의 출력 신호에 따라 상기 기준 전압과 상기 분배 전압을 비교하기 위한 차동 증폭기와,
    상기 차동 증폭기의 출력 신호에 따라 상기 펌핑 전압에 따른 전하를 상기 캐패시터에 충전시키기 위한 스위칭 수단을 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 장치.
  4. 제 3 항에 있어서, 상기 차동 증폭기는 상기 기준 전압이 상기 분배 전압보다 클 경우 로우 상태의 신호를 출력하고, 상기 기준 전압이 상기 분배 전압보다 작을 경우 하이 상태의 신호를 출력하는 것을 특징으로 하는 플래쉬 메모리 장치.
  5. 제 3 항에 있어서, 상기 스위칭 수단은 PMOS 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 장치.
KR10-2001-0082468A 2001-12-21 2001-12-21 플래쉬 메모리 장치 KR100535652B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0082468A KR100535652B1 (ko) 2001-12-21 2001-12-21 플래쉬 메모리 장치
US10/286,973 US6762970B2 (en) 2001-12-21 2002-11-04 Flash memory device
JP2002352191A JP3954482B2 (ja) 2001-12-21 2002-12-04 フラッシュメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082468A KR100535652B1 (ko) 2001-12-21 2001-12-21 플래쉬 메모리 장치

Publications (2)

Publication Number Publication Date
KR20030052483A KR20030052483A (ko) 2003-06-27
KR100535652B1 true KR100535652B1 (ko) 2005-12-08

Family

ID=19717389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082468A KR100535652B1 (ko) 2001-12-21 2001-12-21 플래쉬 메모리 장치

Country Status (3)

Country Link
US (1) US6762970B2 (ko)
JP (1) JP3954482B2 (ko)
KR (1) KR100535652B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420828B1 (ko) * 2007-11-08 2014-07-21 삼성전자주식회사 전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치
US10719266B2 (en) 2017-07-13 2020-07-21 SK Hynix Inc. Controller to perform pre-pumping operation and operating method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717851B2 (en) * 2000-10-31 2004-04-06 Sandisk Corporation Method of reducing disturbs in non-volatile memory
KR100535652B1 (ko) * 2001-12-21 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치
KR100495854B1 (ko) * 2002-07-11 2005-06-16 주식회사 하이닉스반도체 부스팅 회로
WO2004061854A1 (ja) * 2003-01-06 2004-07-22 Nec Corporation 半導体記憶装置
CN100449648C (zh) * 2003-12-24 2009-01-07 上海贝岭股份有限公司 低工作电压驱动的电荷泵电路
KR100613449B1 (ko) * 2004-10-07 2006-08-21 주식회사 하이닉스반도체 내부전압 공급회로
US7046566B1 (en) * 2004-12-06 2006-05-16 Altera Corporation Voltage-based timing control of memory bit lines
KR100725980B1 (ko) 2005-07-23 2007-06-08 삼성전자주식회사 비휘발성 메모리에 저장된 데이터를 독출하는 속도를개선할 수 있는 반도체 장치와 그 개선방법
KR102663814B1 (ko) * 2017-02-06 2024-05-07 삼성전자주식회사 비휘발성 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980078961A (ko) * 1997-04-30 1998-11-25 윤종용 반도체 장치의 고전압발생회로
JP2001006382A (ja) * 1999-06-23 2001-01-12 Mitsubishi Electric Corp 半導体記憶装置
KR20030052489A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 플래쉬 메모리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058060A (en) * 1998-12-31 2000-05-02 Invox Technology Multi-bit-per-cell and analog/multi-level non-volatile memories with improved resolution and signal-to noise ratio
US6233177B1 (en) * 2000-06-22 2001-05-15 Xilinx, Inc. Bitline latch switching circuit for floating gate memory device requiring zero volt programming voltage
US6249458B1 (en) * 2000-06-22 2001-06-19 Xilinx, Inc. Switching circuit for transference of multiple negative voltages
KR100535652B1 (ko) * 2001-12-21 2005-12-08 주식회사 하이닉스반도체 플래쉬 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980078961A (ko) * 1997-04-30 1998-11-25 윤종용 반도체 장치의 고전압발생회로
JP2001006382A (ja) * 1999-06-23 2001-01-12 Mitsubishi Electric Corp 半導体記憶装置
KR20030052489A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 플래쉬 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420828B1 (ko) * 2007-11-08 2014-07-21 삼성전자주식회사 전압 공급 장치 및 그것을 포함한 불휘발성 메모리 장치
US10719266B2 (en) 2017-07-13 2020-07-21 SK Hynix Inc. Controller to perform pre-pumping operation and operating method thereof

Also Published As

Publication number Publication date
KR20030052483A (ko) 2003-06-27
JP2003203491A (ja) 2003-07-18
US6762970B2 (en) 2004-07-13
US20030117852A1 (en) 2003-06-26
JP3954482B2 (ja) 2007-08-08

Similar Documents

Publication Publication Date Title
US7999605B2 (en) Voltage generator and memory device including of the same
KR0183413B1 (ko) 차지-펌프형 부스터 회로
US6021082A (en) Semiconductor memory device including an internal power supply circuit having standby and activation mode
US7733162B2 (en) Plumping voltage generating circuit
JP3820330B2 (ja) 半導体メモリ装置
KR100535652B1 (ko) 플래쉬 메모리 장치
JP2007312492A (ja) 電源回路
US20040013024A1 (en) Circuits for controlling internal power supply voltages provided to memory arrays based on requested operations and methods of operating
US20050231267A1 (en) High voltage generation circuit
US7301826B2 (en) Memory, processing system and methods for use therewith
KR100884340B1 (ko) 내부전압 발생 장치
JP3751594B2 (ja) 半導体記憶装置
KR100470888B1 (ko) 비휘발성 반도체 기억 장치
JP2012226805A (ja) 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法
KR100624624B1 (ko) 반도체 기억 장치
JP3869690B2 (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
US8054694B2 (en) Voltage generator for memory array
KR19990012426A (ko) 낮은 전원 전압에서 안정된 독출 동작이 가능한 플래시 메모리 장치
US6836178B2 (en) Boosting circuit
KR20050101859A (ko) 고전압 발생 회로
KR20050052877A (ko) 전원 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
KR100390954B1 (ko) 코드 저장 메모리 셀 센싱 회로
KR100906647B1 (ko) 전력 소비를 줄일 수 있는 반도체 메모리 장치
US6072723A (en) Method and apparatus for providing redundancy in non-volatile memory devices
JPH1069796A (ja) 高速試験機能付半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 14