KR20050101859A - 고전압 발생 회로 - Google Patents

고전압 발생 회로 Download PDF

Info

Publication number
KR20050101859A
KR20050101859A KR1020040027092A KR20040027092A KR20050101859A KR 20050101859 A KR20050101859 A KR 20050101859A KR 1020040027092 A KR1020040027092 A KR 1020040027092A KR 20040027092 A KR20040027092 A KR 20040027092A KR 20050101859 A KR20050101859 A KR 20050101859A
Authority
KR
South Korea
Prior art keywords
high voltage
pulse
circuit
pumping
word line
Prior art date
Application number
KR1020040027092A
Other languages
English (en)
Other versions
KR100576924B1 (ko
Inventor
이근일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040027092A priority Critical patent/KR100576924B1/ko
Priority to US10/878,257 priority patent/US7102425B2/en
Publication of KR20050101859A publication Critical patent/KR20050101859A/ko
Application granted granted Critical
Publication of KR100576924B1 publication Critical patent/KR100576924B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 고전압 발생 회로에 관한 것으로, 액티브시 제 1 고전압을 발생시켜 셀의 워드라인에 인가하기 위한 제 1 고전압 발생부와, 프리차지시 소정의 전압을 발생시켜 상기 셀의 워드라인에 상기 제 1 고전압보다 높은 제 2 고전압이 인가되도록 하기 위한 제 2 고전압 발생부를 포함하여 tWR(Write Recovery Time) 마진 부족에 의한 불량을 억제하여 수율을 향상시킬 수 있는 고전압 발생 회로가 제시된다.

Description

고전압 발생 회로{high voltage generation circuit}
본 발명은 고전압 발생 회로에 관한 것으로, 특히 액티브시에는 제 1 고전압을 발생시키고, 프리차지시에는 순간적으로 제 1 고전압보다 높은 제 2 고전압을 발생시킬 수 있어 tWR(Write Recovery Time) 마진 부족에 의한 불량을 억제하여 수율을 향상시킬 수 있는 고전압 발생 회로에 관한 것이다.
DRAM(Dynamic Random Access Memory)은 하나의 트랜지스터와 하나의 캐패시터로 구성된 셀에 데이터를 저장하는 휘발성 메모리 소자이다. 이러한 DRAM 셀에 데이터를 읽고 쓰기 위해서는 외부 전원 전압(Vcc)보다 높은 고전압(Vpp)을 생성하고, 이 고전압(Vpp)을 셀 워드라인에 인가함으로써 셀 트랜지스터를 온/오프한다. 그런데, 고전압(Vpp)이 너무 높게 되면 셀 트랜지스터의 신뢰성에 악영향을 주기 때문에 외부 전원 전압(Vcc)과 셀 트랜지스터의 문턱 전압(Vt)을 합한 전압보다 약간 높은 전압을 사용하고 있다.
이러한 고전압을 생성하기 위해서는 도 1에 도시된 바와 같은 고전압 발생 회로를 이용하는데, 고전압 발생 회로는 기본적으로 발진 회로(oscillator)(11), 펌핑 회로(12) 및 레벨 검출 회로(13)로 구성된다. 발진 회로(11)는 인에이블 신호(EN)에 따라 동작되어 일정한 주기의 발진 신호(OSC)를 발생시키고, 펌핑 회로(12)는 발진 신호(OSC)에 따라 외부 전원 전압(Vcc)을 이용한 펌핑 동작으로 고전압(Vpp)을 생성한다. 그리고, 레벨 검출 회로(13)는 기준 전압과 고전압(Vpp)을 비교하여 고전압(Vpp)이 목표값에 도달하는지를 검출하고, 그 결과에 따라 발진 회로(11)의 동작을 제어하여 고전압(Vpp)이 일정한 전위를 유지하도록 한다.
그러나, 디자인 룰이 작아지면서 셀 트랜지스터의 스토리지 노드 콘택(storage node contact)과 비트라인 콘택(bit line contact) 사이즈가 작아지고, 제조 공정에 따른 셀 문턱 전압의 차이가 커서 일정한 시간 안에 비트라인의 데이터가 셀 캐패시터에 전달되지 못하는 셀들이 다량 분포하게 되어 수율이 감소하게 된다. 특히 데이터 쓰기 동작시 프리차지 전에 데이터가 셀 캐패시터에 저장되도록 정해진 시간인 쓰기 리커버리 시간(write recovery time; tWR)의 마진 부족에 의한 불량은 제조 공정이 점점 미세화되어 가는 최근에 심각한 문제로 대두되고 있다.
본 발명의 목적은 메모리 셀에 데이터를 읽고 쓰는데 이용되는 고전압을 이중으로 생성함으로써 셀의 동작 특성을 개선시키고, 마진 부족에 의해 불량되는 셀을 정상 동작하도록 하여 수율을 증가시킬 수 있는 고전압 발생 회로를 제공하는데 있다.
본 발명의 다른 목적은 액티브시 제 1 전위의 고전압을 생성하고, 프리차지시에는 순간적으로 제 1 전위보다 높은 제 2 전위의 고전압을 생성할 수 있는 고전압 발생 회로를 제공하는데 있다.
본 발명의 일 실시 예에 따른 고전압 발생 회로는 액티브시 제 1 고전압을 발생시켜 셀의 워드라인에 인가하기 위한 제 1 고전압 발생부와, 프리차지시 소정의 전압을 발생시켜 상기 셀의 워드라인에 상기 제 1 고전압보다 높은 제 2 고전압이 인가되도록 하기 위한 제 2 고전압 발생부를 포함한다.
상기 제 1 고전압 발생부는 인에이블 신호에 따라 동작되어 일정한 주기의 발진 신호를 발생시키기 위한 발진 회로와, 상기 발진 신호에 따라 외부 전원 전압을 이용한 펌핑 동작으로 제 1 고전압을 발생시키기 위한 펌핑 회로와, 상기 제 1 고전압과 기준 전압을 비교하고, 상기 비교 결과에 따라 상기 발진 회로의 동작을 제어하여 상기 제 1 고전압이 일정한 전위를 유지하도록 하기 위한 레벨 검출 회로를 포함한다.
상기 제 2 고전압 발생부는 워드라인 프리차지 동작에 따른 프리차지 신호에 따라 소정의 펌핑 펄스를 발생시키기 위한 펄스 발생 회로와, 상기 펌핑 펄스에 따라 외부 전원 전압을 이용한 펌핑 동작으로 소정의 전압 발생시키기 위한 펌핑 회로를 포함한다.
상기 펄스 발생 회로는 상기 프리차지 신호를 반전 및 지연시키기 위한 반전 지연부와, 상기 프리차지 신호 및 상기 반전 지연부의 출력 신호를 입력하여 소정의 펄스를 출력하기 위한 논리부를 포함한다.
상기 논리부는 상기 프리차지 신호와 상기 반전 지연부의 출력 신호를 입력하기 위한 NAND 게이트와, 상기 NAND 게이트의 출력 신호를 반전시키기 위한 인버터를 포함한다.
상기 펌핑 회로는 캐패시터를 포함한다.
상기 고전압 발생 회로는 상기 제 2 고전압 발생부의 출력 신호에 따라 소정의 제어 펄스를 발생시키기 위한 제어부와, 상기 제어 펄스에 따라 상기 셀의 워드라인의 전위를 강하시키기 위한 전류 싱킹 소자를 더 포함한다.
상기 제어부는 상기 펌핑 펄스를 반전 및 지연시키기 위한 반전 지연부와, 상기 프리차지 신호 및 상기 반전 지연부의 출력 신호를 입력하여 소정의 펄스를 출력하기 위한 논리부를 포함한다.
상기 논리부는 NOR 게이트를 포함한다.
상기 전류 싱킹 소자는 NMOS 트랜지스터를 포함한다.
상기 전류 싱킹 소자는 상기 제어부의 출력 신호를 반전시키기 위한 인버터와, 상기 인버터의 출력 신호에 따라 구동되는 PMOS 트랜지스터를 포함한다.
또한, 본 발명의 다른 실시 예에 따른 고전압 발생 회로는 액티브시 인에이블 신호에 따라 제 1 고전압을 발생시켜 셀의 워드라인에 인가하기 위한 제 1 고전압 발생부와, 프리차지시 프리차지 신호에 따라 소정의 펌핑 펄스를 발생시키고, 상기 펌핑 펄스에 따라 소정의 전압 발생시켜 상기 셀의 워드라인에 상기 제 1 고전압보다 높은 제 2 고전압이 인가되도록 하기 위한 제 2 고전압 발생부와, 상기 펌핑 펄스에 따라 소정의 제어 펄스를 발생시키기 위한 제어부와, 상기 제어 펄스에 따라 상기 셀의 워드라인의 전위를 강하시키기 위한 전류 싱킹 소자를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 고전압 발생 회로의 구성도로서, 액티브시에 제 1 고전압(Vpp)을 발생시키는 제 1 고전압 발생부(100)와 프리차지시에 소정의 전압(α)을 발생시켜 셀의 워드라인에 제 1 고전압(Vpp)보다 높은 제 2 고전압(Vpp+α)이 인가되도록 하는 제 2 고전압 발생부(200)로 구성된다.
제 1 고전압 발생부(100)는 발진 회로(110), 제 1 펌핑 회로(120) 및 레벨 검출 회로(130)로 구성되는데, 발진 회로(110)는 인에이블 신호(EN)에 따라 동작되어 일정한 주기의 발진 신호(OSC)를 발생시키고, 제 1 펌핑 회로(120)는 발진 신호(OSC)에 따라 외부 전원 전압(Vcc)을 이용한 펌핑 동작으로 제 1 고전압(Vpp)을 발생시킨다. 그리고, 레벨 검출 회로(130)는 기준 전압과 제 1 고전압(Vpp)을 비교하여 제 1 고전압(Vpp)이 목표값에 도달하는지를 검출하고, 그 결과에 따라 발진 회로(110)의 동작을 제어하여 제 1 고전압(Vpp)이 일정한 전위를 유지하도록 한다.
제 2 고전압 발생부(200)는 펄스 발생 회로(210) 및 제 2 펌핑 회로(220)로 구성되는데, 펄스 발생 회로(210)는 워드라인 프리차지 동작에 따른 프리차지 신호(precharge)에 따라 소정의 펌핑 펄스(pulse)를 발생시키고, 제 2 펌핑 회로(220)는 펌핑 펄스(pulse)에 따른 펌핑 동작으로 소정의 전압(α)을 발생시킨다. 따라서, 프리차지시에 셀의 워드라인은 제 1 고전압(Vpp)과 소정의 전압(α)을 합한 제 2 고전압(Vpp+α)의 전위를 유지하게 된다. 한편, 제 2 펌핑 회로(220)는 하나의 캐패시터를 이용하여 구성하는 것을 포함한다.
상기와 같이 구성되는 본 발명의 일 실시 예에 따른 고전압 발생 회로의 구동 방법을 설명하면 다음과 같다.
액티브시에는 인에이블 신호(EN)에 따라 제 1 고전압 발생부(100)가 인에이블되어 제 1 고전압(Vpp)을 발생시키고, 제 1 고전압(Vpp)은 출력 단자(out)를 통해 셀의 워드라인에 인가된다. 이때, 프리차지 신호(precharge)가 예를들어 로우 레벨로 인가되기 때문에 제 2 고전압 발생부(200)는 디스에이블된다. 따라서, 액티브시에 셀의 워드라인은 제 1 고전압(Vpp)의 전위를 유지하게 된다.
셀의 워드라인에 제 1 고전압(Vpp)이 인가되는 상태에서 프리차지 동작을 위해 프리차지 신호(precharge)가 로우 레벨에서 하이 레벨로 천이하여 인가되면 제 2 고전압 발생부(200)가 인에이블되어 소정의 전압(α)을 발생시킨다. 따라서, 프리차지시에 셀의 워드라인은 제 1 고전압(Vpp)과 소정의 전압(α)을 합한 제 2 고전압(Vpp+α)의 전위를 유지한다. 그런데, 프리차지시에 셀의 워드라인에 인가되는 제 2 고전압(Vpp+α)은 워드라인 디스에이블시 전류 소모가 발생되기 때문에 서서히 감소하게 된다. 이후 워드라인에 인가되는 전압이 제 1 전위의 고전압(Vpp) 이하로 저하되면 제 1 고전압 발생부(100)의 레벨 검출 회로(130)가 이를 검출하여 발진 회로(100)를 동작시키고, 발진 회로(110) 및 제 1 펌핑 회로(120)가 동작되어 워드라인에 제 1 고전압(Vpp)이 인가되도록 한다.
도 3은 본 발명의 일 실시 예에 따른 고전압 발생 회로에 적용되는 펄스 발생 회로의 실시 예를 설명하기 위한 회로도이다. 본 발명에 따른 펄스 발생 회로는 프리차지 신호(precharge)를 소정 시간 지연시키기 위한 지연부(211), 지연부(211)의 출력 신호를 반전시키기 위한 제 1 인버터(212), 프리차지 신호(precharge)와 제 1 인버터(212)의 출력 신호를 입력하는 NAND 게이트(213), NAND 게이트(213)의 출력 신호를 반전시키기 위한 제 3 인버터(214)로 구성되며, 지연부(211)의 지연 시간에 따라 출력 펄스의 폭이 조절되는 일반적인 펄스 발생 회로를 이용한다.
상기와 같이 구성되는 펄스 발생 회로는 프리차지 신호(precharge)가 로우 레벨에서 하이 레벨로 천이하여 인가되고, 지연부(211)를 통한 소정의 지연 시간과 제 1 인버터(212)를 통해 지연부(211)의 출력 신호가 반전되어 하이 레벨의 신호가 출력되는 동안 NAND 게이트(213)는 로우 레벨의 신호를 출력하게 되며, 이 신호가 제 2 인버터(214)를 통해 반전되어 하이 레벨의 신호를 출력하게 되는데, 이 신호에 의해 제 2 펌핑 회로가 펌핑 동작을 수행하도록 한다.
도 4는 본 발명에 따른 고전압 발생 회로로부터 발생된 고전압에 따른 워드라인 전압과 종래의 고전압 발생 회로로부터 발생된 고전압에 따른 워드라인 전압을 비교한 파형도이다. 도시된 바와 같이 1 tCK(clock cycle time) 내에 워드라인에 인가되는 전압이 제 1 고전압(Vpp), 제 2 고전압(Vpp+α) 및 제 1 고전압(Vpp)의 전위를 유지하게 되면 워드라인을 독립적으로 구동하는 뱅크 동작에서 연속적인 액티브/프리차지 명령이 입력되어도 고전압 레벨이 계속 높아지는 현상을 방지할 수 있다. 따라서, 셀 트랜지스터에 고전압을 연속적으로 인가하여 과도한 스트레스를 줌으로써 발생하는 셀 트랜지스터의 신뢰성 저하 현상을 억제하고 비트라인 데이터의 셀 캐패시터 전달 특성을 개선하여 정상적인 동작이 가능하게 함으로써 수율을 증가시킬 수 있다.
한편, 본 발명의 일 실시 예에 따른 고전압 발생 회로에 의해 발생된 고전압에 의해 셀의 워드라인에 인가되는 제 2 고전압(Vpp+α)은 워드라인 디스차지시에 전류 소모에 따라 자연적으로 레벨이 저하된다. 그러나, 고속 동작시에는 레벨 저하가 정상적으로 이루어지지 않아서 고전압 레벨이 계속 상승하는 현상이 발생될 수 있다. 따라서, 도 5에 도시된 바와 같이 전류 싱킹 소자(current sinking device)를 사용하여 고전압 레벨이 지속적으로 상승하는 것을 억제하는 방법을 적용할 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 고전압 발생 회로의 구성도이다.
제 1 고전압 발생부(300)는 발진 회로(310), 제 1 펌핑 회로(320) 및 레벨 검출 회로(330)로 구성되는데, 발진 회로(310)는 인에이블 신호(EN)에 따라 동작되어 일정한 주기의 발진 신호(OSC)를 발생시키고, 제 1 펌핑 회로(320)는 발진 신호(OSC)에 따라 외부 전원 전압(Vcc)을 이용한 펌핑 동작으로 제 1 고전압(Vpp)을 발생시킨다. 그리고, 레벨 검출 회로(330)는 기준 전압과 제 1 고전압(Vpp)을 비교하여 제 1 고전압(Vpp)이 목표값에 도달하는지를 검출하고, 그 결과에 따라 발진 회로(310)의 동작을 제어하여 제 1 고전압(Vpp)이 일정한 전위를 유지하도록 한다.
제 2 고전압 발생부(400)는 펄스 발생 회로(410) 및 제 2 펌핑 회로(420)로 구성되는데, 펄스 발생 회로(410)는 워드라인 프리차지 동작에 따른 프리차지 신호(precharge)에 따라 소정의 펌핑 펄스(pulse)를 발생시키고, 제 2 펌핑 회로(420)는 펌핑 펄스(pulse)에 따른 펌핑 동작으로 소정의 전압(α)을 발생시킨다. 따라서, 프리차지시에 셀의 워드라인은 제 1 고전압(Vpp)과 소정의 전압(α)을 합한 제 2 고전압(Vpp+α)의 전위를 유지하게 된다.
제어부(500)는 제 2 고전압 발생 회로(400)의 펄스 발생 회로(410)로부터 출력된 펌핑 펄스(pulse)에 따라 소정의 펄스를 발생시켜 전류 싱킹 소자(600)의 구동을 제어한다.
전류 싱킹 소자(600)는 셀의 워드라인과 접지 단자(Vss) 사이에 접속된 NMOS 트랜지스터로 구성되어, 액티브시 셀의 워드라인의 전위를 강제적으로 강하시킨다. 또한, 다른 실시 예로서 전류 싱킹 소자(600)는 제어부(500)의 출력 신호를 반전시키기 위한 인버터와 셀의 워드라인과 접지 단자(Vss) 사이에 접속되어 인버터의 출력 신호에 따라 구동되는 PMOS 트랜지스터로 구성된다.
상기와 같이 구성된 본 발명의 다른 실시 예에 따른 고전압 발생 회로는 프리차지 신호(precharge)가 로우 레벨로 인가되어 펄스 발생 회로(410)로부터 발생되는 펌핑 펄스(pulse)가 하이 레벨에서 로우 레벨로 천이하면 짧은 시간 하이 레벨의 펄스를 발생시키고, 하이 레벨의 펄스에 의해 전류 싱킹 소자(600)가 턴온되어 셀 워드라인의 전위를 강제적으로 강하시키기 된다. 이렇게 함으로써 고속 동작에서도 안정적인 전력 공급을 가능하게 하여 셀 동작 특성을 개선할 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 고전압 발생 회로에 적용되는 제어부의 구성도이다. 제어부는 제 2 고전압 발생부(400)의 펄스 발생 회로(410)로부터 출력되는 펌핑 펄스(pulse)를 소정 시간 지연시키기 위한 지연부(510), 지연부(510)의 출력 신호를 반전시키기 위한 인버터(520), 펌핑 펄스(pulse)와 인버터(520)의 출력 신호를 입력하는 NOR 게이트(530)로 구성되며 지연부(211)의 지연 시간에 따라 출력 펄스의 폭이 조절된다.
상기와 같이 구성되는 제어부의 구동 방법을 설명하면 다음과 같다. 프리차지 동작에 따라 펄스 발생 회로(410)로부터 출력되는 펌핑 펄스(pulse)가 하이 레벨에서 로우 레벨로 천이하면, NOR 게이트(530)는 로우 레벨의 펌핑 펄스(pulse)와 이미 로우 레벨로 입력되는 지연부(520)의 출력 신호를 입력하여 하이 레벨의 펄스를 출력한다. 하이 레벨의 펄스에 의해 전류 싱킹 소자(600)는 턴온된다. 이후 지연부(510)를 통한 소정의 지연 시간 후 인버터(520)를 통해 하이 레벨의 신호가 입력되는 NOR 게이트(530)는 로우 레벨의 펄스를 출력하게 되고, 이에 의해 전류 싱킹 소자(600)는 턴오프된다.
상술한 바와 같이 본 발명에 의하면 액티브시에는 제 1 고전압을 발생시키고, 프리차지시에는 순간적으로 제 1 고전압보다 높은 제 2 고전압을 발생시킴으로써 tWR(Write Recovery Time) 마진 부족에 의한 불량을 억제하여 수율을 향상시킬 수 있다.
도 1은 종래의 고전압 발생 회로의 구성도;
도 2는 본 발명의 일 실시 예에 따른 고전압 발생 회로의 구성도;
도 3은 본 발명의 일 실시 예에 따른 고전압 발생 회로에 적용되는 펄스 발생 회로의 실시 예를 설명하기 위한 회로도;
도 4는 본 발명에 따른 고전압 발생 회로로부터 발생된 고전압에 따른 워드라인 전압과 종래의 고전압 발생 회로로부터 발생된 고전압에 따른 워드라인 전압을 비교한 파형도;
도 5는 본 발명의 다른 실시 예에 따른 고전압 발생 회로의 구성도; 및
도 6은 본 발명의 다른 실시 예에 따른 고전압 발생 회로에 적용되는 제어 회로의 실시 예를 설명하기 위한 회로도.
<도면의 주요 부분에 대한 부호의 설명>
100 및 300 : 제 1 고전압 발생부
200 및 400 : 제 2 고전압 발생부
500 : 제어부 600 : 전류 싱킹 소자
110 및 310 : 발진 회로 120 및 320 : 제 1 펌핑 회로
130 및 330 : 레벨 검출 회로 210 및 410 : 펄스 발생 회로
220 및 420 : 제 2 펌핑 회로

Claims (12)

  1. 액티브시 제 1 고전압을 발생시켜 셀의 워드라인에 인가하기 위한 제 1 고전압 발생부; 및
    프리차지시 소정의 전압을 발생시켜 상기 셀의 워드라인에 상기 제 1 고전압보다 높은 제 2 고전압이 인가되도록 하기 위한 제 2 고전압 발생부를 포함하는 고전압 발생 회로.
  2. 제 1 항에 있어서, 상기 제 1 고전압 발생부는 인에이블 신호에 따라 동작되어 일정한 주기의 발진 신호를 발생시키기 위한 발진 회로;
    상기 발진 신호에 따라 외부 전원 전압을 이용한 펌핑 동작으로 제 1 고전압을 발생시키기 위한 펌핑 회로; 및
    상기 제 1 고전압과 기준 전압을 비교하고, 상기 비교 결과에 따라 상기 발진 회로의 동작을 제어하여 상기 제 1 고전압이 일정한 전위를 유지하도록 하기 위한 레벨 검출 회로를 포함하는 고전압 발생 회로.
  3. 제 1 항에 있어서, 상기 제 2 고전압 발생부는 워드라인 프리차지 동작에 따른 프리차지 신호에 따라 소정의 펌핑 펄스를 발생시키기 위한 펄스 발생 회로; 및
    상기 펌핑 펄스에 따라 외부 전원 전압을 이용한 펌핑 동작으로 소정의 전압 발생시키기 위한 펌핑 회로를 포함하는 고전압 발생 회로.
  4. 제 3 항에 있어서, 상기 펄스 발생 회로는 상기 프리차지 신호를 반전 및 지연시키기 위한 반전 지연부; 및
    상기 프리차지 신호 및 상기 반전 지연부의 출력 신호를 입력하여 소정의 펄스를 출력하기 위한 논리부를 포함하는 고전압 발생 회로.
  5. 제 4 항에 있어서, 상기 논리부는 상기 프리차지 신호와 상기 반전 지연부의 출력 신호를 입력하기 위한 NAND 게이트; 및
    상기 NAND 게이트의 출력 신호를 반전시키기 위한 인버터를 포함하는 고전압 발생 회로.
  6. 제 3 항에 있어서, 상기 펌핑 회로는 캐패시터를 포함하는 고전압 발생 회로.
  7. 제 1 항에 있어서, 상기 고전압 발생 회로는 상기 제 2 고전압 발생부의 출력 신호에 따라 소정의 제어 펄스를 발생시키기 위한 제어부; 및
    상기 제어 펄스에 따라 상기 셀의 워드라인의 전위를 강하시키기 위한 전류 싱킹 소자를 더 포함하는 고전압 발생 회로.
  8. 제 7 항에 있어서, 상기 제어부는 상기 펌핑 펄스를 반전 및 지연시키기 위한 반전 지연부; 및
    상기 프리차지 신호 및 상기 반전 지연부의 출력 신호를 입력하여 소정의 펄스를 출력하기 위한 논리부를 포함하는 고전압 발생 회로.
  9. 제 8 항에 있어서, 상기 논리부는 NOR 게이트를 포함하는 고전압 발생 회로.
  10. 제 6 항에 있어서, 상기 전류 싱킹 소자는 NMOS 트랜지스터를 포함하는 고전압 발생 회로.
  11. 제 6 항에 있어서, 상기 전류 싱킹 소자는 상기 제어부의 출력 신호를 반전시키기 위한 인버터; 및
    상기 인버터의 출력 신호에 따라 구동되는 PMOS 트랜지스터를 포함하는 고전압 발생 회로.
  12. 액티브시 인에이블 신호에 따라 제 1 고전압을 발생시켜 셀의 워드라인에 인가하기 위한 제 1 고전압 발생부;
    프리차지시 프리차지 신호에 따라 소정의 펌핑 펄스를 발생시키고, 상기 펌핑 펄스에 따라 소정의 전압 발생시켜 상기 셀의 워드라인에 상기 제 1 고전압보다 높은 제 2 고전압이 인가되도록 하기 위한 제 2 고전압 발생부;
    상기 펌핑 펄스에 따라 소정의 제어 펄스를 발생시키기 위한 제어부; 및
    상기 제어 펄스에 따라 상기 셀의 워드라인의 전위를 강하시키기 위한 전류 싱킹 소자를 포함하는 고전압 발생 회로.
KR1020040027092A 2004-04-20 2004-04-20 고전압 발생 회로 KR100576924B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040027092A KR100576924B1 (ko) 2004-04-20 2004-04-20 고전압 발생 회로
US10/878,257 US7102425B2 (en) 2004-04-20 2004-06-28 High voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027092A KR100576924B1 (ko) 2004-04-20 2004-04-20 고전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20050101859A true KR20050101859A (ko) 2005-10-25
KR100576924B1 KR100576924B1 (ko) 2006-05-03

Family

ID=35095691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040027092A KR100576924B1 (ko) 2004-04-20 2004-04-20 고전압 발생 회로

Country Status (2)

Country Link
US (1) US7102425B2 (ko)
KR (1) KR100576924B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681880B1 (ko) * 2006-02-21 2007-02-15 주식회사 하이닉스반도체 고전압 발생회로

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치
JP4728777B2 (ja) * 2005-11-02 2011-07-20 株式会社東芝 電源回路
TW200820571A (en) * 2006-10-27 2008-05-01 Fitipower Integrated Tech Inc Driving device
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
US7839689B2 (en) * 2008-01-31 2010-11-23 Mosaid Technologies Incorporated Power supplies in flash memory devices and systems
TWI340981B (en) * 2008-11-12 2011-04-21 Ind Tech Res Inst Memory with improved write current
KR102112553B1 (ko) * 2014-01-09 2020-05-20 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3244601B2 (ja) * 1994-12-09 2002-01-07 富士通株式会社 半導体集積回路
KR0144488B1 (ko) 1995-03-24 1998-08-17 김주용 전하 펌프 회로
US5708387A (en) * 1995-11-17 1998-01-13 Advanced Micro Devices, Inc. Fast 3-state booster-circuit
KR100279296B1 (ko) * 1998-06-09 2001-01-15 윤종용 승압 전압 발생 회로
KR100281693B1 (ko) * 1998-09-02 2001-02-15 윤종용 고속 삼상 부스터 회로
US6255900B1 (en) * 1998-11-18 2001-07-03 Macronix International Co., Ltd. Rapid on chip voltage generation for low power integrated circuits
KR100308502B1 (ko) * 1999-06-29 2001-11-01 박종섭 고전압 발생장치
KR100340866B1 (ko) * 1999-12-02 2002-06-20 박종섭 고전위 발생 장치
US7336121B2 (en) * 2001-05-04 2008-02-26 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681880B1 (ko) * 2006-02-21 2007-02-15 주식회사 하이닉스반도체 고전압 발생회로

Also Published As

Publication number Publication date
KR100576924B1 (ko) 2006-05-03
US7102425B2 (en) 2006-09-05
US20050231266A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
US7339847B2 (en) BLEQ driving circuit in semiconductor memory device
JP4802257B2 (ja) 半導体記憶装置
US7733162B2 (en) Plumping voltage generating circuit
KR102392665B1 (ko) 메모리 장치, 이를 포함하는 시스템 온 칩 및 메모리 장치의 동작 방법
KR100753048B1 (ko) 반도체 메모리 장치의 주변영역 전압 발생 장치
US6525972B2 (en) Semiconductor memory device with boosting control circuit and control method
JP2003077273A (ja) 半導体記憶装置の制御方法及び半導体記憶装置
KR100266117B1 (ko) 반도체 기억장치
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
US7315195B2 (en) High voltage generation circuit
US6320457B1 (en) High level voltage generator
KR100576924B1 (ko) 고전압 발생 회로
KR100648280B1 (ko) 반도체 메모리 장치 및 그것의 워드라인 전압 공급 방법
CN111399621B (zh) 电力控制电路、半导体装置和半导体装置的电力控制方法
KR20080066249A (ko) 반도체 메모리 장치의 리프레시 주파수 제어회로
KR100378690B1 (ko) 대기전류를감소시킨반도체메모리용고전원발생장치
US7099177B2 (en) Nonvolatile ferroelectric memory device having power control function
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
KR100937950B1 (ko) 내부전압 방전회로 및 제어방법
KR101026379B1 (ko) 고전압 펌핑장치
KR100976407B1 (ko) 반도체 메모리 장치 및 그의 구동 방법
KR100761371B1 (ko) 액티브 드라이버
KR100303187B1 (ko) 저전력 반도체소자의 고전압 발생장치
KR100529034B1 (ko) 셀데이터의 손실을 감소시킬 수 있는 반도체 메모리 소자
KR100668845B1 (ko) 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee