KR102112553B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102112553B1
KR102112553B1 KR1020140002975A KR20140002975A KR102112553B1 KR 102112553 B1 KR102112553 B1 KR 102112553B1 KR 1020140002975 A KR1020140002975 A KR 1020140002975A KR 20140002975 A KR20140002975 A KR 20140002975A KR 102112553 B1 KR102112553 B1 KR 102112553B1
Authority
KR
South Korea
Prior art keywords
voltage
fuse
rupture
section
target level
Prior art date
Application number
KR1020140002975A
Other languages
English (en)
Other versions
KR20150083341A (ko
Inventor
홍윤석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140002975A priority Critical patent/KR102112553B1/ko
Priority to US14/301,003 priority patent/US9466391B2/en
Publication of KR20150083341A publication Critical patent/KR20150083341A/ko
Application granted granted Critical
Publication of KR102112553B1 publication Critical patent/KR102112553B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402Internal storage of test result, quality data, chip identification, repair information

Abstract

본 기술은 퓨즈 어레이를 포함하는 반도체 장치에 관한 것으로서, 다수의 퓨즈를 포함하며, 퓨즈동작구간 진입상태에서 퓨즈동작전압을 사용하여 동작하는 퓨즈 어레이와, 제1 타겟 레벨을 기준으로 내부전압을 생성하기 위한 제1 전압 생성부와, 퓨즈동작구간 진입상태에서 제2 타겟 레벨을 기준으로 퓨즈동작전압을 생성하고, 퓨즈동작구간 탈출상태에서 제1 타겟 레벨을 기준으로 퓨즈동작전압을 생성하는 제2 전압 생성부, 및 퓨즈동작구간 진입상태에서 내부전압라인과 퓨즈동작전압라인을 연결시키지 않고, 퓨즈동작구간 탈출상태에서 내부전압라인과 퓨즈동작전압라인을 연결시키는 연결제어부를 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로서, 구체적으로 퓨즈 어레이를 포함하는 반도체 장치에 관한 것이다.
반도체 집적회로는 동일한 패턴의 회로를 포함하고 있으며, 공정 변수에 따라 일부의 회로가 불량이 나더라도 양품으로 출시할 수 있도록 리던던시(Redundancy) 회로를 같이 배치하고 있다.
특히, 반도체 메모리 장치의 경우, 하나의 칩에 많은 수의 메모리 셀들이 집적되고 있는데, 이러한 메모리 셀들 중 어느 하나에라도 결함이 있으면, 해당 메모리 칩은 불량품으로 처리되어 사용할 수 없게 된다. 반도체 집적회로의 고집적화에 따라 한정된 크기의 칩에 더 많은 수의 메모리 셀을 집적시키고 있는 추세에서, 어느 하나의 셀에 불량이 발생한 경우 메모리 칩 전체를 불량품으로 처리한다면 폐기될 메모리 칩의 수는 증가할 것이고, 그로 인해 경제성 있는 반도체 메모리 장치의 생산이 불가능하게 된다. 이러한 문제를 해결하기 위해, 통상의 반도체 메모리 장치는 퓨즈회로와 리던던시 셀 어레이를 구비하고 있다.
한편, 반도체 집적회로의 테스트를 통해 결정된 특정 값을 셋팅해야 할 필요가 있을 경우에도 퓨즈회로가 사용된다.
전통적인 퓨즈회로는 금속배선의 형태를 가지는 레이저 퓨즈를 사용하며, 레이저 빔을 사용하여 금속배선을 선택적으로 끊어주는 방식으로 퓨즈를 프로그래밍한다. 즉, 퓨즈의 블로잉 여부에 따라 원하는 정보를 반도체 집적회로에 제공하게 된다.
그러나, 레이저 퓨즈회로는 반도체 집적회로의 고집적화에 따른 라인간 피치(pitch)의 감소로 인한 지속적인 장비 투자를 필요로 하며, 퓨즈 프로그래밍에 소요되는 시간이 많다는 단점이 있다. 또한, 퓨즈 어레이가 차지하는 면적이 적지 않으며, 무엇보다도 웨이퍼 레벨에서만 프로그래밍이 가능하고 패키지 레벨에서는 프로그래밍이 불가능하다는 한계가 있었다.
최근에는 E-퓨즈가 이러한 레이저 퓨즈를 대체하고 있다. E-퓨즈는 앞서 언급한 레이저 퓨즈의 단점을 극복할 수 있는 대안으로 각광받고 있다. E-퓨즈는 기본적으로 트랜지스터 형태를 가지며, 게이트에 고전계를 인가하여 게이트 절연막을 럽쳐(rupture) 시키는 방식으로 프로그래밍한다.
E-퓨즈회로는 다양한 형태로 구현할 수 있지만, 통상적으로 단위 퓨즈 셀을 어레이 형태로 배열한 어레이 E-퓨즈(ARE) 회로(이하, 퓨즈 어레이라 함)가 널리 사용되고 있다. 통상적으로, 반도체 집적회로의 초기화(파워업) 동작시 ARE 회로에 프로그램된 데이터를 리드한 후, 레지스터에 저장하고, 이 저장된 데이터를 이용하게 된다. 프로그램된 ARE 데이터를 레지스터에 저장하는 동작을 부트업(boot up)이라 한다.
한편, E-퓨즈를 럽쳐시키는 동작에는 일반적으로는 잘 사용되지 않는 매우 높은 전위의 고전압을 사용하게 되는데, 이와 같은 고전압을 안정적으로 생성하는 것은 매우 중요한 이슈(issue)이다.
특히, 반도체 메모리 장치와 같이 내부에 데이터를 저장하기 위한 셀 어레이와 같은 회로를 포함하는 경우, E-퓨즈에 사용되는 럽쳐전압이 셀 어레이의 동작에 직접적으로 사용되지 않는 상태에서도 럽쳐전압의 레벨이 매우 높은 것으로 인해 셀 어레이의 내구성 및 신뢰도에 문제가 발생할 수 있다.
본 발명의 실시예는 퓨즈 어레이를 포함하는 반도체 장치에 있어서, 서로 다른 타겟 레벨을 갖는 퓨즈 어레이의 동작전압과 나머지 내부회로의 동작전압으로 인해 퓨즈 어레이와 나머지 내부회로가 서로에게 미치는 영향을 최소화할 수 있는 전압생성회로를 제공한다.
본 발명의 실시예에 따른 반도체 장치는, 다수의 퓨즈를 포함하며, 퓨즈동작구간 진입상태에서 퓨즈동작전압을 사용하여 동작하는 퓨즈 어레이; 제1 타겟 레벨을 기준으로 내부전압을 생성하기 위한 제1 전압 생성부; 상기 퓨즈동작구간 진입상태에서 제2 타겟 레벨을 기준으로 상기 퓨즈동작전압을 생성하고, 상기 퓨즈동작구간 탈출상태에서 상기 제1 타겟 레벨을 기준으로 상기 퓨즈동작전압을 생성하는 제2 전압 생성부; 및 상기 퓨즈동작구간 진입상태에서 내부전압라인과 퓨즈동작전압라인을 연결시키지 않고, 상기 퓨즈동작구간 탈출상태에서 상기 내부전압라인과 상기 퓨즈동작전압라인을 연결시키는 연결제어부를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 장치는, 다수의 퓨즈를 포함하며, 럽쳐구간 진입상태에서 럽쳐전압을 사용하여 설정된 데이터를 럽쳐하는 퓨즈 어레이; 제1 타겟 레벨을 기준으로 승압전압을 생성하기 위한 제1 전압 생성부; 상기 럽쳐구간 진입상태에서 제2 타겟 레벨을 기준으로 상기 럽쳐전압을 생성하고, 상기 럽쳐구간 탈출상태에서 상기 제1 타겟 레벨을 기준으로 상기 럽쳐전압을 생성하는 제2 전압 생성부; 및 상기 럽쳐구간 진입상태에서 승압전압라인과 럽쳐전압라인 연결시키지 않고, 상기 럽쳐구간 탈출상태에서 상기 승압전압라인과 상기 럽쳐전압라인을 연결시키는 제1 연결제어부를 포함할 수 있다.
본 기술은 퓨즈 어레이를 포함하는 반도체 장치에 있어서, 퓨즈 어레이의 동작에 사용되는 전압의 공급라인과 나머지 내부회로에서 사용되는 전압의 공급라인을 구분함으로써, 서로 다른 타겟 레벨을 갖는 퓨즈 어레이의 동작전압과 나머지 내부회로의 동작전압이 서로에 대해 미치는 영향을 최소화하는 효과가 있다.
또한, 퓨즈 어레이의 동작전압 생성회로와 나머지 내부회로의 동작전압 생성회로가 퓨즈 어레이의 동작구간에서는 서로 구분되어 독립적인 동작을 수행하고, 퓨즈 어레이가 동작하지 않는 구간에서는 모두 내부회로의 동작전압을 생성하도록 제어하기 때문에 전압생성회로가 차지하는 면적 및 소모되는 전류를 최소화할 수 있는 효과가 있다.
도 1은 종래기술에 따른 반도체 장치에서 퓨즈 어레이에 사용되는 럽쳐전압을 생성하는 회로를 도시한 블록다이어그램이다.
도 2는 본 발명의 실시예에 따른 반도체 장치에서 퓨즈 어레이에 사용되는 퓨즈동작전압을 생성하는 회로를 도시한 블록다이어그램이다.
도 3은 본 발명의 실시예에 따른 반도체 장치에서 퓨즈 어레이에 사용되는 럽쳐전압 및 리드전압을 생성하는 회로를 도시한 블록다이어그램이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 일반적인 반도체 장치에서 퓨즈 어레이에 사용되는 럽쳐전압을 생성하는 회로를 도시한 블록다이어그램이다.
도 1을 참조하면, 일반적인 반도체 장치는, 전압 검출부(10)와, 제1 전압 생성부(20)와, 제2 전압 생성부(30)와, 내부회로(60), 및 퓨즈 어레이(70)를 구비한다.
전압 검출부(10)는, 승압전압(VPP)라인의 레벨을 설정된 타겟 레벨을 기준으로 검출한다. 이때, 설정된 타겟 레벨은 럽쳐동작신호(RUPTURE)에 응답하여 두 개의 레벨로 가변될 수 있다. 즉, 럽쳐동작신호(RUPTURE)가 활성화되는 럽쳐동작구간 진입상태에서는 상대적으로 높은 레벨을 갖는 제1 노말 타겟 레벨을 기준으로 승압전압(VPP)라인의 레벨을 검출한다. 반면, 럽쳐동작신호(RUPTURE)가 비활성화되는 럽쳐동작구간 탈출상태에서는 상대적으로 낮은 레벨을 갖는 제2 노말 타겟 레벨을 기준으로 승압전압(VPP)라인의 레벨을 검출한다.
제1 전압 생성부(20)는, 전압 검출부(10)의 출력신호(DET)에 응답하여 승압전압(VPP)라인을 설정된 타겟 레벨로 전하펌핑한다. 이때, 전하펌핑동작은 전원전압(VDD)의 레벨을 기준으로 한다. 즉, 전원전압(VDD)을 사용하여 승압전압(VPP)라인을 설정된 타겟 레벨로 전하펌핑한다.
제2 전압 생성부(30)는, 럽쳐동작신호(RUPTURE)의 활성화구간에서 승압전압(VPP)라인의 레벨을 기준으로 럽쳐전압(VRUP)라인을 럽쳐 타겟 레벨로 전하펌핑한다. 즉, 승압전압(VPP)을 사용하여 럽쳐전압(VRUP)라인을 럽쳐 타겟 레벨로 전하펌핑한다.
내부회로(60)는, 상대적으로 낮은 레벨을 갖는 제2 노말 타겟 레벨을 갖는 승압전압(VPP)을 사용하여 설정된 동작을 수행한다.
퓨즈 어레이(70)는, 다수의 퓨즈(미도시)가 어레이 형태로 배치되어 있으며, 럽쳐 타겟 레벨을 갖는 럽쳐전압(VRUP)을 사용하여 다수의 퓨즈(미도시) 각각에 대한 럽쳐동작을 수행한다.
전술한 구성에 따른 반도체 장치는, 내부회로(60)의 설정된 동작에서 사용되는 승압전압(VPP)을 생성하는 제1 전압 생성부(20)와 퓨즈 어레이(70)의 럽쳐동작에서 사용되는 럽쳐전압(VRUP)을 생성하는 제2 전압 생성부(30)의 구성이 분리되어 있는 것을 알 수 있다.
이는 다음과 같은 이유 때문이다.
먼저, 퓨즈 어레이(70)를 럽쳐시키기 위한 럽쳐전압(VRUP)의 레벨은 전원전압(VDD)의 레벨을 기준으로 4배에서 5배 사이의 전압레벨을 갖는다. 예컨대, 전원전압(VDD)의 레벨이 1.8V라고 하면, 럽쳐전압(VRUP)의 레벨은 5.5V 정도의 레벨을 갖는다.
반면, 내부회로(60)에서 설정된 동작을 수행하기 위해 사용되는 승압전압(VPP)의 레벨은 전원전압(VDD)의 레벨을 기준으로 2배에서 3배 사이의 전압레벨을 갖는다. 예컨대, 전원전압(VDD)의 레벨이 1.8V라고 하면, 승압전압(VPP)의 레벨은 3V 정도의 레벨을 갖는다.
즉, 승압전압(VPP)의 타겟 레벨과 럽쳐전압(VRUP)의 타겟 레벨은 그 차이가 매우 크다. 또한, 럽쳐전압(VRUP)의 레벨은 전원전압(VDD)의 레벨보다 4배에서 5배정도 높은 레벨을 가지므로 한 번의 펌핑동작을 통해 생성하기 쉽지 않다. 만약, 한 번의 전하펌핑을 통해 생성한다고 하여도 매우 불안정한 상태가 될 수 있다.
따라서, 도 1에 도시된 것처럼 럽쳐전압(VRUP)은, 이미 전원전압(VDD)을 전하펌핑하여 생성된 승압전압(VPP)의 레벨을 다시 전하펌핑하여 생성하는 방식을 사용하게 된다.
그런데, 승압전압(VPP)을 생성한 후, 이를 다시 사용하여 럽쳐전압(VRUP)을 생성하는 것은 내부회로(60)의 내구성이나 신뢰성이 떨어질 수 있다.
이는, 럽쳐전압(VRUP)의 타겟 레벨이 너무 높기 때문에 럽쳐동작구간 진입상태에서 생성되는 승압전압(VPP)의 타겟 레벨은, 럽쳐동작구간 탈출상태에서 내부회로(60)의 설정된 동작을 위해 사용되는 승압전압(VPP)의 타겟 레벨보다 높은 상태가 되어야 한다. 이를 위해, 전압 검출부(10)는, 럽쳐동작구간의 진입/탈출 여부에 따라 그 타겟 레벨을 상대적으로 높은 제1 노말 타겟 레벨과 상대적으로 낮은 제2 노말 타겟 레벨 사이에서 선택적으로 가변시킨다.
그런데, 내부회로(60)는 럽쳐동작구간 탈출상태에서 상대적으로 낮은 제2 노말 타겟 레벨로 정의된 승압전압(VPP)을 사용하도록 설계되어 있는 것이 일반적이다. 그런데, 럽쳐동작구간 진입상태에서 상대적으로 높은 제2 노말 타겟 레벨로 정의된 승압전압(VPP)이 내부회로(60)로 그대로 흘러가게 되면, 내부회로(60)의 내구성이나 신뢰성이 떨어질 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 장치에서 퓨즈 어레이에 사용되는 퓨즈동작전압을 생성하는 회로를 도시한 블록다이어그램이다.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 장치는, 제1 전압 생성부(210)와, 제2 전압 생성부(230)와, 연결제어부(220)와, 내부회로(260), 및 퓨즈 어레이(270)를 구비한다. 여기서, 제1 전압 생성부(210)는, 제1 전압 검출부(212), 및 제1 펌핑부(214)를 구비한다. 그리고, 제2 전압 생성부(230)는, 제2 전압 검출부(232), 및 제2 펌핑부(234)를 구비한다. 또한, 제2 펌핑부(234)는, 퓨즈검출선택부(2342), 및 퓨즈펌핑동작부(2344)를 구비한다. 또한, 퓨즈펌핑동작부(2344)는, 제1 퓨즈동작펌프(23442), 및 제2 퓨즈동작펌프(23444)를 구비한다.
퓨즈 어레이(270)는, 다수의 퓨즈(미도시)를 포함하며, 퓨즈동작구간 진입상태에서 퓨즈동작전압(VFUSE)을 사용하여 동작한다. 여기서, 퓨즈동작구간의 진입/탈출 여부는 퓨즈동작신호(FUDO)의 값에 따라 결정된다. 즉, 퓨즈동작신호(FUDO)가 활성화되는 구간에서 퓨즈동작구간 진입상태가 되고, 퓨즈동작신호(FUDO)가 비활성화되는 구간에서 퓨즈동작구간 탈출상태가 된다.
내부회로(260)는, 내부전압(VINT)을 사용하여 설정된 동작을 수행한다. 이때, 내부회로(260)의 설정된 동작은 퓨즈동작구간의 진입/탈출에 상관없이 이루어지는 것도 가능하다. 물론, 퓨즈동작구간 진입상태에서 내부회로(260)가 아무런 동작도 수행하지 않고, 퓨즈동작구간 탈출상태에서 내부회로(260)가 설정된 동작을 수행하는 것도 가능하다.
제1 전압 생성부(210)는, 제1 타겟 레벨을 기준으로 내부전압(VINT)을 생성한다. 이때, 내부회로(260)의 설정된 동작이 퓨즈동작구간의 진입/탈출에 상관없이 이루어지는 경우라면, 제1 전압 생성부(210)는 퓨즈동작구간의 진입/탈출 여부에 상관없이 항상 인에이블되어 제1 타겟 레벨을 기준으로 내부전압(VINT)을 생성할 것이다. 물론, 내부회로(260)가 퓨즈동작구간의 진입구간에서 아무런 동작도 수행하지 않고 퓨즈동작구간의 탈출상태에서 설정된 동작을 수행하는 경우라면, 제1 전압 생성부(210)는 퓨즈동작구간의 진입구간에서 디스에이블되어 아무런 동작도 수행하지 않고, 퓨즈동작구간의 탈출상태에서 인에이블되어 제1 타겟 레벨을 기준으로 내부전압(VINT)을 생성할 것이다.
이렇게, 본 발명의 실시예에 따른 반도체 장치에서 퓨즈동작구간의 진입/탈출 여부와 상관없이 제1 전압 생성부(210)의 동작구간이 결정될 수 있는 이유는, 연결제어부(220)에 의해 내부전압(VINT)라인과 퓨즈동작전압(VFUSE)라인이 완전히 분리된 상태에서 동작될 수 있기 때문이다.
구체적으로, 연결제어부(220)는, 퓨즈동작구간 진입상태에서 내부전압(VINT)라인과 퓨즈동작전압(VFUSE)라인을 연결시키지 않고, 퓨즈동작구간 탈출상태에서 내부전압(VINT)라인과 퓨즈동작전압(VFUSE)라인을 연결시킨다. 즉, 연결제어부(220)는, 퓨즈 어레이(270)에서 퓨즈동작전압(VFUSE)이 사용되는 퓨즈동작구간 진입상태에서 퓨즈동작전압(VFUSE)라인과 내부전압(VINT)라인을 연결시키지 않고서 내부전압(VINT)과 퓨즈동작전압(VFUSE)이 완전히 독립된 상태로 사용될 수 있도록 한다. 반대로, 연결제어부(220)는, 퓨즈 어레이(270)에서 퓨즈동작전압(VFUSE)이 사용되지 않는 퓨즈동작구간 탈출상태에서 퓨즈동작전압(VFUSE)라인과 내부전압(VINT)라인을 연결시켜서 내부전압(VINT)과 퓨즈동작전압(VFUSE)이 서로 합해진 상태에서 사용될 수 있도록 한다. 이때, 퓨즈 어레이(270)에서 퓨즈동작전압(VFUSE)이 사용되지 않는 퓨즈동작구간 탈출상태에서 퓨즈동작전압(VFUSE)라인과 내부전압(VINT)라인이 연결되어도 상관없는 이유는, 제2 전압 생성부(230)가 퓨즈동작구간의 진입/탈출 여부에 따라 제1 타겟 레벨을 갖는 퓨즈동작전압(VFUSE)을 생성하거나 제2 타겟 레벨을 갖는 퓨즈동작전압(VFUSE)을 생성하기 때문이다.
구체적으로, 제2 전압 생성부(230)는, 퓨즈동작구간 진입상태에서 제2 타겟 레벨을 기준으로 퓨즈동작전압(VFUSE)을 생성하고, 퓨즈동작구간 탈출상태에서 제1 타겟 레벨을 기준으로 퓨즈동작전압(VFUSE)을 생성한다.
제2 전압 생성부(230)의 구성요소 중 제2 전압 검출부(232)는, 퓨즈동작구간 진입상태에서 퓨즈동작전압(VFUSE)라인의 레벨을 제2 타겟 레벨을 기준으로 검출한다.
제2 전압 생성부(230)의 구성요소 중 제2 펌핑부(234)는, 퓨즈동작구간 탈출상태에서 제1 전압 검출부(212)의 출력신호(DET1)에 응답하여 퓨즈동작전압(VFUSE)라인을 제1 타겟 레벨로 전하펌핑한다. 즉, 제2 펌핑부(234)는, 퓨즈동작구간 탈출상태에서 퓨즈동작전압(VFUSE)라인의 레벨이 내부전압(VINT)라인의 레벨과 동일한 상태가 되도록 한다. 반면, 제2 펌핑부(234)는, 퓨즈동작구간 진입상태에서 제2 전압 검출부(232)의 출력신호(DET2)에 응답하여 퓨즈동작전압(VFUSE)라인을 제2 타겟 레벨로 전하펌핑한다. 즉, 제2 펌핑부(234)는, 퓨즈동작구간 진입상태에서 퓨즈동작전압(VFUSE)라인의 레벨과 내부전압(VINT)라인의 레벨이 서로 다른 상태가 되도록 한다.
제2 펌핑부(234)의 구성요소 중 퓨즈검출선택부(2342)는, 퓨즈동작구간 탈출상태에서 제1 전압 검출부(212)의 출력신호(DET1)를 선택하여 출력(SEL_DET)하고, 퓨즈동작구간 진입상태에서 제2 전압 검출부(232)의 출력신호(DET2)를 선택하여 출력(SEL_DET)한다. 즉, 퓨즈검출선택부(2342)에서 출력(SEL_DET)되는 신호는, 퓨즈동작구간 탈출상태에서 제1 전압 검출부(212)의 출력신호(DET1)가 되고, 퓨즈동작구간 진입상태에서 제2 전압 검출부(232)의 출력신호(DET2)가 된다.
제2 펌핑부(234)의 구성요소 중 퓨즈펌핑동작부(2344)는, 퓨즈동작구간 탈출상태에서 퓨즈검출선택부(2342)에서 출력되는 신호(SEL_DET)에 응답하여 퓨즈동작전압(VFUSE)라인을 제1 타겟 레벨로 전하펌핑한다. 또한, 퓨즈펌핑동작부(2344)는, 퓨즈동작구간 진입상태에서 퓨즈검출선택부(2342)에서 출력되는 신호(SEL_DET)에 응답하여 퓨즈동작전압(VFUSE)라인을 제1 타겟 레벨로 전하펌핑한 뒤 이어서 제2 타겟 레벨로 전하펌핑한다.
즉, 퓨즈펌핑동작부(2344)는, 연결제어부(220)에 의해 퓨즈동작전압(VFUSE)라인과 내부전압(VINT)라인이 서로 연결된 퓨즈동작구간 탈출상태에서 제1 타겟 레벨로 퓨즈동작전압(VFUSE)라인을 전하펌핑한다. 따라서, 퓨즈동작구간 탈출상태에서 퓨즈동작전압(VFUSE)라인과 내부전압(VINT)라인이 동일한 레벨을 갖는 상태가 될 수 있다. 이렇게, 퓨즈동작구간 탈출상태에서 제1 전압 생성부(210)와 제2 전압 생성부(230)에서 생성된 제1 타겟 레벨을 갖는 전압, 즉, 내부전압(VINT)과 퓨즈동작전압(VFUSE)은 내부회로(260)로 인가되어 설정된 동작을 수행하는데 사용되게 된다. 이때, 퓨즈동작구간 탈출상태에서 퓨즈 어레이(270)는 아무런 동작도 수행하지 않으므로 제1 타겟 레벨을 갖는 전압, 즉, 내부전압(VINT)과 퓨즈동작전압(VFUSE)은 퓨즈 어레이(270)로 흘러가지 않는다.
또한, 퓨즈펌핑동작부(2344)는, 연결제어부(220)에 의해 퓨즈동작전압(VFUSE)라인과 내부전압(VINT)라인이 서로 연결되지 않는 퓨즈동작구간 진입상태에서 제2 타겟 레벨로 퓨즈동작전압(VFUSE)라인을 전하펌핑한다. 따라서, 제2 타겟 레벨을 갖는 퓨즈동작전압(VFUSE)은 내부전압(VINT)라인으로 흘러가지 않는다. 때문에, 내부회로(260)는, 제2 타겟 레벨을 갖는 퓨즈동작전압(VFUSE)으로부터 어떠한 영향도 받지 않을 수 있다. 반면, 퓨즈 어레이(270)는, 제2 타겟 레벨을 갖는 퓨즈동작전압(VFUSE)을 인가받아 정상적인 퓨즈동작을 수행할 수 있다. 그리고, 퓨즈펌핑동작부(2344)에서 퓨즈동작전압(VFUSE)라인을 제2 타겟 레벨로 전하펌핑할 때, 제1 타겟 레벨로 전하펌핑한 뒤 이를 다시 제2 타겟 레벨로 전하펌핑하는 것을 알 수 있는데, 이는, 제1 타겟 레벨보다 제2 타겟 레벨이 매우 높을 뿐만 아니라 전원전압(VDD)의 레벨을 한 번에 제2 타겟 레벨까지 안정적으로 펌핑하는 것이 쉽지 않은 경우를 가정한 상태이기 때문이다. 만약, 제1 타겟 레벨보다 제2 타겟 레벨이 낮거나 제1 타겟 레벨보다 제2 타겟 레벨이 높다고 하더라도 전원전압(VDD)의 레벨을 한 번에 제2 타겟 레벨까지 안정적으로 펌핑하는 것이 가능한 경우에서는 퓨즈펌핑동작부(2344)에서 퓨즈동작전압(VFUSE)라인을 한 번에 제2 타겟 레벨로 전하펌핑하는 방식으로 동작하게 된다.
퓨즈펌핑동작부(2344)의 구성요소 중 제1 퓨즈동작펌프(23442)는, 퓨즈검출선택부(2342)의 출력신호(SEL_DET)에 응답하여 퓨즈동작전압(VFUSE)라인 중 펌핑중간라인(VFUSE_MID)을 제1 타겟 레벨로 전하펌핑한다.
퓨즈펌핑동작부(2344)의 구성요소 중 제2 퓨즈동작펌프(23444)는, 퓨즈동작구간 진입상태에서 제1 퓨즈동작펌프(23442)의 동작이 완료된 후 동작을 시작하며, 퓨즈검출선택부(2342)의 출력신호(SEL_DET)에 응답하여 펌핑중간라인(VFUSE_MID)의 전압레벨을 기준으로 퓨즈동작전압(VFUSE)라인 중 펌핑최종라인(VFUSE_FIN)을 제2 타겟 레벨로 전하펌핑한다.
이때, 제1 퓨즈동작펌프(23442)가 퓨즈동작구간의 진입/탈출 여부와 상관없이 항상 동작하는 경우는, 제1 타겟 레벨보다 제2 타겟 레벨이 매우 높을 뿐만 아니라 전원전압(VDD)의 레벨을 한 번에 제2 타겟 레벨까지 안정적으로 펌핑하는 것이 쉽지 않은 경우를 가정한 상태일 때이다. 만약, 제1 타겟 레벨보다 제2 타겟 레벨이 낮거나 제1 타겟 레벨보다 제2 타겟 레벨이 높다고 하더라도 전원전압(VDD)의 레벨을 한 번에 제2 타겟 레벨까지 안정적으로 펌핑하는 것이 가능한 경우에서는, 퓨즈동작전압(VFUSE)라인은 펌핑중간라인(VFUSE_MID)과 펌핑최종라인(VFUSE_FIN)으로 구분되지 않고, 제1 퓨즈동작펌프(23442)가 디스에이블된 상태에서 제2 퓨즈동작펌프(23444)가 직접 퓨즈동작전압(VFUSE)라인을 제2 타겟 레벨로 전하펌핑하는 형태가 될 것이다.
도 3은 본 발명의 실시예에 따른 반도체 장치에서 퓨즈 어레이에 사용되는 럽쳐전압 및 리드전압을 생성하는 회로를 도시한 블록다이어그램이다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 장치는, 제1 전압 생성부(310)와 제2 전압 생성부(330)와 제3 전압 생성부(350)와, 제1 연결제어부(320)와, 제2 연결제어부(340)와, 제3 연결제어부(380)와, 내부회로(360), 및 퓨즈 어레이(370)를 구비한다. 여기서, 제1 전압 생성부(310)는, 제1 전압 검출부(312), 및 제1 펌핑부(314)를 구비한다. 그리고, 제2 전압 생성부(330)는, 제2 전압 검출부(332), 및 제2 펌핑부(334)를 구비한다. 또한, 제2 펌핑부(334)는, 럽쳐검출선택부(3342), 및 럽쳐펌핑동작부(3344)를 구비한다. 또한, 럽쳐펌핑동작부(3344)는, 제1 럽쳐동작펌프(33442), 및 제2 럽쳐동작펌프(33444)를 구비한다. 그리고, 제3 전압 생성부(350)는, 제3 전압 검출부(352), 및 제3 펌핑부(354)를 구비한다. 또한, 제3 펌핑부(354)는, 리드검출선택부(3542), 및 리드동작펌프(3544)를 구비한다.
퓨즈 어레이(370)는, 다수의 퓨즈(미도시)를 포함하며, 럽쳐동작구간 진입상태에서 럽쳐동작전압(VRUP)을 사용하여 동작한다. 여기서, 럽쳐동작구간의 진입/탈출 여부는 럽쳐동작신호(RUPTURE)의 값에 따라 결정된다. 즉, 럽쳐동작신호(RUPTURE)가 활성화되는 구간에서 럽쳐동작구간 진입상태가 되고, 럽쳐동작신호(RUPTURE)가 비활성화되는 구간에서 럽쳐동작구간 탈출상태가 된다.
또한, 퓨즈 어레이(370)는, 부트업구간 진입상태에서 리드동작전압(VREAD)을 사용하여 동작한다. 여기서, 부트업구간의 진입/탈출 여부는 부트업신호(BOOTUP)의 값에 따라 결정된다. 즉, 부트업신호(BOOTUP)가 활성화되는 구간에서 부트업구간 진입상태가 되고, 부트업신호(BOOTUP)가 비활성화되는 구간에서 부트업구간 탈출상태가 된다.
그리고, 퓨즈 어레이(370)는, 럽쳐동작구간과 부트업구간에 동시에 진입한 상태가 될 수 없다. 즉, 럽쳐동작구간에 진입한 상태는 곧 부트업구간에서 탈출한 상태이다. 물론, 부트업구간에 진입한 상태는 곧 럽쳐동작구간에서 탈출한 상태이다. 또한, 럽쳐동작구간과 부트업구간에서 동시에 탈출된 상태가 될 수 있다.
내부회로(360)는, 승압전압(VPP)을 사용하여 설정된 동작을 수행한다. 이때, 내부회로(360)의 설정된 동작은 럽쳐동작구간의 진입/탈출에 상관없이 이루어지는 것도 가능하다. 물론, 럽쳐동작구간 진입상태에서 내부회로(360)가 아무런 동작도 수행하지 않고, 럽쳐동작구간 탈출상태에서 내부회로(360)가 설정된 동작을 수행하는 것도 가능하다. 또한, 내부회로의 설정된 동작은 부트업구간의 진입/탈출에 상관없이 이루어지는 것도 가능하다. 물론, 부트업구간 진입상태에서 내부회로(360)가 아무런 동작도 수행하지 않고, 부트업구간 탈출상태에서 내부회로(360)가 설정된 동작을 수행하는 것도 가능하다. 따라서, 럽쳐동작구간과 부트업구간에서 동시에 탈출된 상태에서는 퓨즈 어레이(370)가 아무런 동작도 수행하지 않고 내부회로(360)만 설정된 동작을 수행하는 상태라고 볼 수 있다.
제1 전압 생성부(310)는, 제1 타겟 레벨을 기준으로 승압전압(VPP)을 생성한다. 이때, 내부회로(360)의 설정된 동작이 럽쳐동작구간의 진입/탈출 및 부트업구간의 진입/탈출에 상관없이 이루어지는 경우라면, 제1 전압 생성부(310)는 럽쳐동작구간의 진입/탈출 및 부트업구간의 진입/탈출 여부에 상관없이 항상 인에이블되어 제1 타겟 레벨을 기준으로 승압전압(VPP)을 생성할 것이다.
물론, 내부회로(360)가 럽쳐동작구간의 진입구간 및 부트업구간의 진입구간에서 아무런 동작도 수행하지 않고 럽쳐동작구간의 탈출상태 또는 부트업구간의 탈출상태에서만 설정된 동작을 수행하는 경우라면, 제1 전압 생성부(310)는 럽쳐동작구간의 진입구간 및 부트업구간의 진입구간에서 디스에이블되어 아무런 동작도 수행하지 않고, 럽쳐동작구간의 탈출상태 및 부트업구간의 탈출상태에서만 인에이블되어 제1 타겟 레벨을 기준으로 승압전압(VPP)을 생성할 것이다.
이렇게, 본 발명의 실시예에 따른 반도체 장치에서 럽쳐동작구간의 진입/탈출 여부와 상관없이 제1 전압 생성부(310)의 동작구간이 결정될 수 있는 이유는, 제1 연결제어부(320)에 의해 승압전압(VPP)라인과 럽쳐동작전압(VRUP)라인이 완전히 분리된 상태에서 동작될 수 있기 때문이다. 또한, 부트업구간의 진입/탈출 여부와 상관없이 제1 전압 생성부(310)의 동작구간이 결정될 수 있는 이유는, 제2 연결제어부(340)에 의해 승압전압(VPP)라인과 리드동작전압(VREAD)라인이 완전히 분리된 상태에서 동작될 수 있고, 제3 연결제어부(380)에 의해 리드동작전압(VREAD)라인이 퓨즈 어레이(370)와 완전히 분리된 상태에서 동작될 수 있기 때문이다.
구체적으로, 제1 연결제어부(320)는, 럽쳐동작구간 진입상태에서 승압전압(VPP)라인과 럽쳐동작전압(VRUP)라인을 연결시키지 않고, 럽쳐동작구간 탈출상태에서 승압전압(VPP)라인과 럽쳐동작전압(VRUP)라인을 연결시킨다. 즉, 제1 연결제어부(320)는, 럽쳐동작전압(VRUP)이 퓨즈 어레이(370)에서 사용되는 럽쳐동작구간 진입상태에서 럽쳐동작전압(VRUP)라인과 승압전압(VPP)라인을 연결시키지 않고서 승압전압(VPP)과 럽쳐동작전압(VRUP)이 완전히 독립된 상태로 사용될 수 있도록 한다. 반대로, 제1 연결제어부(320)는, 럽쳐동작전압(VRUP)이 퓨즈 어레이(370)에서 사용되지 않는 럽쳐동작구간 탈출상태에서 럽쳐동작전압(VRUP)라인과 승압전압(VPP)라인을 연결시켜서 승압전압(VPP)과 럽쳐동작전압(VRUP)이 서로 합해진 상태에서 사용될 수 있도록 한다. 이때, 럽쳐동작전압(VRUP)이 퓨즈 어레이(370)에서 사용되지 않는 럽쳐동작구간 탈출상태에서 럽쳐동작전압(VRUP)라인과 승압전압(VPP)라인이 연결되어도 상관없는 이유는, 제2 전압 생성부(330)가 럽쳐동작구간의 진입/탈출 여부에 따라 선택적으로 제1 타겟 레벨을 갖는 럽쳐동작전압(VRUP)을 생성하거나 제2 타겟 레벨을 갖는 럽쳐동작전압(VRUP)을 생성하기 때문이다.
구체적으로, 제2 전압 생성부(330)는, 럽쳐동작구간 진입상태에서 제2 타겟 레벨을 기준으로 럽쳐동작전압(VRUP)을 생성하고, 럽쳐동작구간 탈출상태에서 제1 타겟 레벨을 기준으로 럽쳐동작전압(VRUP)을 생성한다.
제2 전압 생성부(330)의 구성요소 중 제2 전압 검출부(332)는, 럽쳐동작구간 진입상태에서 럽쳐동작전압(VRUP)라인의 레벨을 제2 타겟 레벨을 기준으로 검출한다.
제2 전압 생성부(330)의 구성요소 중 제2 펌핑부(334)는, 럽쳐동작구간 탈출상태에서 제1 전압 검출부(312)의 출력신호(DET1)에 응답하여 럽쳐동작전압(VRUP)라인을 제1 타겟 레벨로 전하펌핑한다. 즉, 제2 펌핑부(334)는, 럽쳐동작구간 탈출상태에서 럽쳐동작전압(VRUP)라인의 레벨이 승압전압(VPP)라인의 레벨과 동일한 상태가 되도록 한다. 반면, 제2 펌핑부(334)는, 럽쳐동작구간 진입상태에서 제2 전압 검출부(332)의 출력신호(DET2)에 응답하여 럽쳐동작전압(VRUP)라인을 제2 타겟 레벨로 전하펌핑한다. 즉, 제2 펌핑부(334)는, 럽쳐동작구간 진입상태에서 럽쳐동작전압(VRUP)라인의 레벨과 승압전압(VPP)라인의 레벨이 서로 다른 상태가 되도록 한다.
제2 펌핑부(334)의 구성요소 중 럽쳐검출선택부(3342)는, 럽쳐동작구간 탈출상태에서 제1 전압 검출부(312)의 출력신호(DET1)를 선택하여 출력(SEL_DET)하고, 럽쳐동작구간 진입상태에서 제2 전압 검출부(332)의 출력신호(DET2)를 선택하여 출력(SEL_DET)한다. 즉, 럽쳐검출선택부(3342)에서 출력(SEL_DET)되는 신호는, 럽쳐동작구간 탈출상태에서 제1 전압 검출부(312)의 출력신호(DET1)가 되고, 럽쳐동작구간 진입상태에서 제2 전압 검출부(332)의 출력신호(DET2)가 된다.
제2 펌핑부(334)의 구성요소 중 럽쳐펌핑동작부(3344)는, 럽쳐동작구간 탈출상태에서 럽쳐검출선택부(3342)에서 출력되는 신호(SEL_DET)에 응답하여 럽쳐동작전압(VRUP)라인을 제1 타겟 레벨로 전하펌핑한다. 또한, 럽쳐펌핑동작부(3344)는, 럽쳐동작구간 진입상태에서 럽쳐검출선택부(3342)에서 출력되는 신호(SEL_DET)에 응답하여 럽쳐동작전압(VRUP)라인을 제1 타겟 레벨로 전하펌핑한 뒤 이어서 제2 타겟 레벨로 전하펌핑한다.
즉, 럽쳐펌핑동작부(3344)는, 제1 연결제어부(320)에 의해 럽쳐동작전압(VRUP)라인과 승압전압(VPP)라인이 서로 연결된 럽쳐동작구간 탈출상태에서 제1 타겟 레벨로 럽쳐동작전압(VRUP)라인을 전하펌핑한다. 따라서, 럽쳐동작구간 탈출상태에서 럽쳐동작전압(VRUP)라인과 승압전압(VPP)라인이 동일한 레벨을 갖는 상태가 될 수 있다. 이렇게, 럽쳐동작구간 탈출상태에서 제1 전압 생성부(310)와 제2 전압 생성부(330)에서 생성된 제1 타겟 레벨을 갖는 전압, 즉, 승압전압(VPP)과 럽쳐동작전압(VRUP)은 내부회로(360)로 인가되어 설정된 동작을 수행하는데 사용되게 된다. 이때, 럽쳐동작구간 탈출상태에서 퓨즈 어레이(370)는 아무런 동작도 수행하지 않으므로 제1 타겟 레벨을 갖는 전압, 즉, 승압전압(VPP)과 럽쳐동작전압(VRUP)은 퓨즈 어레이(370)로 흘러가지 않는다.
또한, 럽쳐펌핑동작부(3344)는, 제1 연결제어부(320)에 의해 럽쳐동작전압(VRUP)라인과 승압전압(VPP)라인이 서로 연결되지 않는 럽쳐동작구간 진입상태에서 제2 타겟 레벨로 럽쳐동작전압(VRUP)라인을 전하펌핑한다. 따라서, 제2 타겟 레벨을 갖는 럽쳐동작전압(VRUP)은 승압전압(VPP)라인으로 흘러가지 않는다. 때문에, 내부회로(360)는, 제2 타겟 레벨을 갖는 럽쳐동작전압(VRUP)으로부터 어떠한 영향도 받지 않을 수 있다. 반면, 퓨즈 어레이(370)는, 제2 타겟 레벨을 갖는 럽쳐동작전압(VRUP)을 인가받아 설정된 데이터를 내부에 저장하는 럽쳐동작을 수행할 수 있다. 그리고, 럽쳐펌핑동작부(3344)에서 럽쳐동작전압(VRUP)라인을 제2 타겟 레벨로 전하펌핑할 때, 제1 타겟 레벨로 전하펌핑한 뒤 이를 다시 제2 타겟 레벨로 전하펌핑하는 것을 알 수 있는데, 이는, 승압전압(VPP)의 제1 타겟 레벨보다 럽쳐동작전압(VRUP)의 제2 타겟 레벨이 매우 높을 뿐만 아니라 전원전압(VDD)의 레벨을 한 번에 럽쳐동작전압(VRUP)의 제2 타겟 레벨까지 안정적으로 펌핑하는 것이 쉽지 않기 때문이다. 또한, 제1 타겟 레벨보다 제2 타겟 레벨이 높은 레벨이기 때문에 럽쳐동작구간 탈출상태에서 상대적으로 낮은 제1 타겟 레벨을 갖는 승압전압(VPP) 및 럽쳐동작전압(VRUP)이 퓨즈 어레이(370)로 전송된다고 하여도 퓨즈 어레이(370)에 미치는 영향은 거의 없다고 볼 수 있다. 따라서, 럽쳐동작전압(VRUP)라인과 퓨즈 어레이(370) 사이에 별도의 연결제어회로가 존재하지 않아도 상관없다. 물론, 럽쳐동작전압(VRUP)라인과 퓨즈 어레이(370) 사이에 별도의 연결제어회로가 존재할지 여부는 어디까지나 설계자의 선택이며, 존재한다고 하여도 상관없다.
럽쳐펌핑동작부(3344)의 구성요소 중 제1 럽쳐동작펌프(33442)는, 럽쳐검출선택부(3342)의 출력신호(SEL_DET)에 응답하여 럽쳐동작전압(VRUP)라인 중 펌핑중간라인(VRUP_MID)을 제1 타겟 레벨로 전하펌핑한다.
럽쳐펌핑동작부(3344)의 구성요소 중 제2 럽쳐동작펌프(33444)는, 럽쳐동작구간 진입상태에서 제1 럽쳐동작펌프(33442)의 동작이 완료된 후 동작을 시작하며, 럽쳐검출선택부(3342)의 출력신호(SEL_DET)에 응답하여 펌핑중간라인(VRUP_MID)의 전압레벨을 기준으로 럽쳐동작전압(VRUP)라인 중 펌핑최종라인(VRUP_FIN)을 제2 타겟 레벨로 전하펌핑한다.
그리고, 제2 연결제어부(340)는, 부트업구간 진입상태에서 승압전압(VPP)라인과 리드동작전압(VREAD)라인을 연결시키지 않고, 부트업구간 탈출상태에서 승압전압(VPP)라인과 리드동작전압(VREAD)라인을 연결시킨다. 즉, 제2 연결제어부(320)는, 퓨즈 어레이(370)에서 리드동작전압(VREAD)이 사용되는 부트업구간 진입상태에서 리드동작전압(VREAD)라인과 승압전압(VPP)라인을 연결시키지 않고서 승압전압(VPP)과 리드동작전압(VREAD)이 완전히 독립된 상태로 사용될 수 있도록 한다. 반대로, 제2 연결제어부(320)는, 퓨즈 어레이(370)에서 리드동작전압(VREAD)이 사용되지 않는 부트업구간 탈출상태에서 리드동작전압(VREAD)라인과 승압전압(VPP)라인을 연결시켜서 승압전압(VPP)과 리드동작전압(VREAD)이 서로 합해진 상태에서 사용될 수 있도록 한다. 이때, 퓨즈 어레이(370)에서 리드동작전압(VREAD)이 사용되지 않는 부트업구간 탈출상태에서 리드동작전압(VREAD)라인과 승압전압(VPP)라인이 연결되어도 상관없는 이유는, 제3 전압 생성부(330)가 럽쳐동작구간의 진입/탈출 여부에 따라 제1 타겟 레벨을 갖는 리드동작전압(VREAD)을 생성하거나 제3 타겟 레벨을 갖는 리드동작전압(VREAD)을 생성하기 때문이다.
구체적으로 제3 전압 생성부(350)는, 부트업구간 진입상태에서 제3 타겟 레벨을 기준으로 리드동작전압(VREAD)을 생성하고, 부트업구간 탈출상태에서 제1 타겟 레벨을 기준으로 리드동작전압(VREAD)을 생성한다.
제3 전압 생성부(350)의 구성요소 중 제3 전압 검출부(352)는, 부트업구간 진입상태에서 리드동작전압(VREAD)라인의 레벨을 제3 타겟 레벨을 기준으로 검출한다.
제3 전압 생성부(350)의 구성요소 중 제3 펌핑부(354)는, 부트업구간 탈출상태에서 제1 전압 검출부(312)의 출력신호(DET1)에 응답하여 리드동작전압(VREAD)라인을 제1 타겟 레벨로 전하펌핑한다. 즉, 제3 펌핑부(354)는, 부트업구간 탈출상태에서 리드동작전압(VREAD)라인의 레벨이 승압전압(VPP)라인의 레벨과 동일한 상태가 되도록 한다. 반면, 제3 펌핑부(354)는, 부트업구간 진입상태에서 제3 전압 검출부(352)의 출력신호(DET3)에 응답하여 리드동작전압(VREAD)라인을 제3 타겟 레벨로 전하펌핑한다. 즉, 제3 펌핑부(354)는, 부트업구간 진입상태에서 리드동작전압(VREAD)라인의 레벨과 승압전압(VPP)라인의 레벨이 서로 다른 상태가 되도록 한다.
제3 펌핑부(354)의 구성요소 중 리드검출선택부(3542)는, 부트업구간 탈출상태에서 제1 전압 검출부(312)의 출력신호(DET1)를 선택하여 출력(SEL_DET)하고, 부트업구간 진입상태에서 제3 전압 검출부(352)의 출력신호(DET3)을 선택하여 출력(SEL_DET)한다. 즉, 리드검출선택부(3542)에서 출력(SEL_DET)되는 신호는, 부트업구간 탈출상태에서 제1 전압 검출부(312)의 출력신호(DET1)가 되고, 부트업구간 진입상태에서 제3 전압 검출부(352)의 출력신호(DET3)이 된다.
제3 펌핑부(354)의 구성요소 중 리드동작펌프(3544)는, 부트업구간 탈출상태에서 리드검출선택부(3542)에서 출력되는 신호(SEL_DET)에 응답하여 리드동작전압(VREAD)라인을 제1 타겟 레벨로 전하펌핑한다. 또한, 리드동작펌프(3544)는, 부트업구간 진입상태에서 리드검출선택부(3542)에서 출력되는 신호(SEL_DET)에 응답하여 리드동작전압(VREAD)라인을 제3 타겟 레벨로 전하펌핑한다.
즉, 리드동작펌프(3544)는, 제1 연결제어부(320)에 의해 리드동작전압(VREAD)라인과 승압전압(VPP)라인이 서로 연결된 부트업구간 탈출상태에서 제1 타겟 레벨로 리드동작전압(VREAD)라인을 전하펌핑한다. 따라서, 부트업구간 탈출상태에서 리드동작전압(VREAD)라인과 승압전압(VPP)라인과 동일한 레벨을 갖는 상태가 될 수 있다. 이렇게, 부트업구간 탈출상태에서 제1 전압 생성부(310)와 제3 전압 생성부(350)에서 생성된 제1 타겟 레벨을 갖는 전압, 즉, 승압전압(VPP)과 리드동작전압(VREAD)은 내부회로(360)로 인가되어 설정된 동작을 수행하는데 사용되게 된다. 이때, 부트업구간 탈출상태에서 퓨즈 어레이(370)는 아무런 동작도 수행하지 않으므로 제1 타겟 레벨을 갖는 전압, 즉, 승압전압(VPP)과 리드동작전압(VREAD)은 퓨즈 어레이(370)로 흘러가지 않는다.
또한, 리드동작펌프(3544)는, 제1 연결제어부(320)에 의해 리드동작전압(VREAD)라인과 승압전압(VPP)라인이 서로 연결되지 않는 부트업구간 진입상태에서 제3 타겟 레벨로 리드동작전압(VREAD)라인을 전하펌핑한다. 따라서, 제3 타겟 레벨을 갖는 리드동작전압(VREAD)은 승압전압(VPP)라인으로 흘러가지 않는다. 때문에, 내부회로(360)는, 제3 타겟 레벨을 갖는 리드동작전압(VREAD)으로부터 어떠한 영향도 받지 않을 수 있다. 반면, 퓨즈 어레이(370)는, 제3 타겟 레벨을 갖는 리드동작전압(VREAD)을 인가받아 내부에 저장된 데이터를 리드하는 부트업(boot up) 동작을 수행할 수 있다. 그리고, 리드동작펌프(3544)는 럽쳐펌핑동작부(3344)와 다르게 리드동작전압(VREAD)라인을 제3 타겟 레벨로 전하펌핑할 때, 전원전압(VDD)을 사용하여 직접 제3 타겟 레벨로 전하펌핑하는 것을 알 수 있는데, 이는, 제1 타겟 레벨보다 제3 타겟 레벨이 낮은 상태이기 때문에 전원전압(VDD)의 레벨을 한 번에 제3 타겟 레벨까지 안정적으로 펌핑하는 것이 가능하기 때문이다. 또한, 제3 타겟 레벨보다 제1 타겟 레벨이 높은 레벨이기 때문에 리드동작구간 탈출상태에서 상대적으로 높은 제1 타겟 레벨을 갖는 승압전압(VPP) 및 리드동작전압(VREAD)이 퓨즈 어레이(370)로 전송되는 경우 퓨즈 어레이(370)에 영향을 미칠 수 있다. 이를 방지하기 위해, 리드동작전압(VREAD)라인과 퓨즈 어레이(370) 사이에 제3 연결제어부(380)이 존재한다.
구체적으로, 제3 연결제어부(380)는, 부트업구간 진입상태에서 리드동작전압(VREAD)라인과 퓨즈 어레이(370)의 전원입력단을 연결시키고, 부트업구간 탈출상태에서 리드동작전압(VREAD)라인과 퓨즈 어레이(370)의 전원입력단을 연결시키지 않는다. 즉, 제3 연결제어부(380)는, 퓨즈 어레이(370)에서 리드동작전압(VREAD)이 사용되는 부트업구간 진입상태에서 리드동작전압(VREAD)라인과 퓨즈 어레이(370)의 전원입력단을 연결시켜서 제3 타겟 레벨을 갖는 리드동작전압(VREAD)이 퓨즈 어레이(370)로 공급 되도록 제어한다. 따라서, 부트업구간 진입상태에서 퓨즈 어레이(370)는 제3 타겟 레벨을 갖는 리드동작전압(VREAD)을 정상적으로 공급받아 내부에 저장된 데이터를 리드하는 동작을 수행하게 된다. 반대로, 제3 연결제어부(380)는, 퓨즈 어레이(370)에서 리드동작전압(VREAD)이 사용되지 않는 부트업구간 탈출상태에서 리드동작전압(VREAD)라인과 퓨즈 어레이(370)의 전원입력단을 연결시키지 않고서 제1 타겟 레벨을 갖는 리드동작전압(VREAD)이 퓨즈 어레이(370)로 공급되지 않도록 제어한다. 따라서, 부트업구간 탈출상태에서 퓨즈 어레이(370)는 제1 타겟 레벨을 갖는 리드동작전압(VREAD)을 공급받지 않을 수 있고, 내부의 회로가 비정상적으로 동작하는 것을 방지할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예를 적용하면, 퓨즈 어레이(370)를 포함하는 반도체 장치에 있어서, 퓨즈 어레이(370)의 동작에 사용되는 전압(VFUSE, VRUP, VREAD)의 공급라인과 나머지 내부회로(360)에서 사용되는 내부전압(VINT, VPP)의 공급라인을 구분한다.
따라서, 상대적으로 높은 레벨을 갖는 퓨즈 어레이(370)의 럽쳐동작전압(VRUP)으로 인해 상대적으로 낮은 레벨을 갖는 승압전압(VPP)을 사용하는 나머지 내부회로(360)가 내구성이나 신뢰성이 감소하는 현상을 방지할 수 있다.
반대로, 상대적으로 높은 레벨을 갖는 상태로 나머지 내부회로(360)에서 사용되는 승압전압(VPP)으로 인해 상대적으로 낮은 레벨을 사용하는 리드동작전압(VREAD)을 사용하여 동작하는 퓨즈 어레이(370)가 내구성이나 신뢰성이 감소하는 현상을 방지하는 현상을 방지할 수도 있다.
또한, 퓨즈 어레이(370)에서만 사용되는 럽쳐동작전압(VRUP) 및 리드동작전압(VREAD)을 생성하기 위한 전압생성부(330, 350)와 같은 구성요소들이 퓨즈 어레이(370)가 아무런 동작도 수행하지 않는 동작구간에서 내부회로(360)에서 사용되는 승압전압(VPP)을 생성하는 상태로 전환된다. 따라서, 내부회로(360)에서 사용되는 승압전압(VPP)을 생성하기 위한 전압생성부(310)가 차지하는 면적 및 소모되는 전류를 최소화할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
10 : 전압 검출부 20, 210, 310 : 제1 전압 생성부
30, 230, 330 : 제2 전압 생성부 350 : 제3 전압 생성부
60, 260, 360 : 내부회로 70, 270, 370 : 퓨즈 어레이
220 : 연결제어부 320 : 제1 연결제어부
340 : 제2 연결제어부 370 : 제3 연결제어부
212, 312 : 제1 전압 검출부 214, 314 : 제1 펌핑부
232, 332 : 제2 전압 검출부 234, 334 : 제2 펌핑부
352 : 제3 전압 검출부 354 : 제3 펌핑부
2342 : 퓨즈검출선택부 3342 : 럽쳐검출선택부
2344 : 퓨즈펌핑동작부 3344 : 럽쳐펌핑동작부
3542 : 리드검출선택부 3544 : 리드동작펌프
23442 : 제1 퓨즈동작펌프 33442 : 제1 럽쳐동작펌프
23444 : 제2 퓨즈동작펌프 33444 : 제2 럽쳐동작펌프

Claims (19)

  1. 다수의 퓨즈를 포함하며, 퓨즈동작구간 진입상태에서 퓨즈동작전압을 사용하여 동작하는 퓨즈 어레이;
    제1 타겟 레벨을 기준으로 내부전압을 생성하기 위한 제1 전압 생성부;
    상기 퓨즈동작구간 진입상태에서 제2 타겟 레벨을 기준으로 상기 퓨즈동작전압을 생성하고, 상기 퓨즈동작구간 탈출상태에서 상기 제1 타겟 레벨을 기준으로 상기 퓨즈동작전압을 생성하는 제2 전압 생성부; 및
    상기 퓨즈동작구간 진입상태에서 내부전압라인과 퓨즈동작전압라인을 연결시키지 않고, 상기 퓨즈동작구간 탈출상태에서 상기 내부전압라인과 상기 퓨즈동작전압라인을 연결시키는 연결제어부
    를 구비하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 전압 생성부는,
    상기 내부전압라인의 레벨을 상기 제1 타겟 레벨을 기준으로 검출하기 위한 제1 전압 검출부; 및
    상기 제1 전압 검출부의 출력신호에 응답하여 상기 내부전압라인을 상기 제1 타겟 레벨로 전하펌핑하기 위한 제1 펌핑부를 구비하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 제2 전압 생성부는,
    상기 퓨즈동작구간 진입상태에서 상기 퓨즈동작전압라인의 레벨을 상기 제2 타겟 레벨을 기준으로 검출하기 위한 제2 전압 검출부; 및
    상기 퓨즈동작구간 탈출상태에서 상기 제1 전압 검출부의 출력신호에 응답하여 상기 퓨즈동작전압라인을 상기 제1 타겟 레벨로 전하펌핑하고, 상기 퓨즈동작구간 진입상태에서 상기 제2 전압 검출부의 출력신호에 응답하여 상기 퓨즈동작전압라인을 상기 제2 타겟 레벨로 전하펌핑하는 제2 펌핑부를 구비하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 제2 펌핑부는,
    상기 퓨즈동작구간 탈출상태에서 상기 제1 전압 검출부의 출력신호를 선택하여 출력하고, 상기 퓨즈동작구간 진입상태에서 상기 제2 전압 검출부의 출력신호를 선택하여 출력하는 퓨즈검출선택부; 및
    상기 퓨즈동작구간 탈출상태에서 상기 퓨즈검출선택부의 출력신호에 응답하여 상기 퓨즈동작전압라인을 상기 제1 타겟 레벨로 전하펌핑하고, 상기 퓨즈동작구간 진입상태에서 상기 퓨즈검출선택부의 출력신호에 응답하여 상기 퓨즈동작전압라인을 상기 제1 타겟 레벨로 전하펌핑한 뒤 이어서 상기 제2 타겟 레벨로 전하펌핑하는 퓨즈펌핑동작부를 구비하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제4항에 있어서,
    상기 퓨즈펌핑동작부는,
    상기 퓨즈검출선택부의 출력신호에 응답하여 상기 퓨즈동작전압라인 중 펌핑중간라인을 상기 제1 타겟 레벨로 전하펌핑하는 제1 퓨즈동작펌프; 및
    상기 퓨즈동작구간 진입상태에서 상기 제1 퓨즈동작펌프의 동작이 완료된 후 동작을 시작하며, 상기 퓨즈검출선택부의 출력신호에 응답하여 상기 펌핑중간라인의 전압레벨을 기준으로 상기 퓨즈동작전압라인 중 펌핑최종라인을 상기 제2 타겟 레벨로 전하펌핑하는 제2 퓨즈동작펌프를 구비하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 연결제어부는,
    상기 퓨즈동작구간 진입상태에서 상기 내부전압라인과 상기 펌핑중간라인을 연결시키지 않고, 상기 퓨즈동작구간 탈출상태에서 상기 내부전압라인과 상기 펌핑중간라인을 연결시키는 것을 특징으로 하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 전압 생성부는,
    상기 퓨즈동작구간 탈출상태에서 인에이블되어 상기 내부전압을 생성하고,
    상기 퓨즈동작구간 진입상태에서 디스에이블되어 아무런 동작도 수행하지 않는 것을 특징으로 하는 반도체 장치.
  8. 다수의 퓨즈를 포함하며, 럽쳐구간 진입상태에서 럽쳐전압을 사용하여 설정된 데이터를 럽쳐하는 퓨즈 어레이;
    제1 타겟 레벨을 기준으로 승압전압을 생성하기 위한 제1 전압 생성부;
    상기 럽쳐구간 진입상태에서 제2 타겟 레벨을 기준으로 상기 럽쳐전압을 생성하고, 상기 럽쳐구간 탈출상태에서 상기 제1 타겟 레벨을 기준으로 상기 럽쳐전압을 생성하는 제2 전압 생성부; 및
    상기 럽쳐구간 진입상태에서 승압전압라인과 럽쳐전압라인 연결시키지 않고, 상기 럽쳐구간 탈출상태에서 상기 승압전압라인과 상기 럽쳐전압라인을 연결시키는 제1 연결제어부
    를 구비하는 반도체 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제1 전압 생성부는,
    상기 승압전압라인의 레벨을 상기 제1 타겟 레벨을 기준으로 검출하기 위한 제1 전압 검출부; 및
    상기 제1 전압 검출부의 출력신호에 응답하여 상기 승압전압라인을 상기 제1 타겟 레벨로 전하펌핑하기 위한 제1 펌핑부를 구비하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제2 전압 생성부는,
    상기 럽쳐구간 진입상태에서 상기 럽쳐전압라인의 레벨을 상기 제2 타겟 레벨을 기준으로 검출하기 위한 제2 전압 검출부; 및
    상기 럽쳐구간 탈출상태에서 상기 제1 전압 검출부의 출력신호에 응답하여 상기 럽쳐전압라인을 상기 제1 타겟 레벨로 전하펌핑하고, 상기 럽쳐구간 진입상태에서 상기 제2 전압 검출부의 출력신호에 응답하여 상기 럽쳐전압라인을 상기 제2 타겟 레벨로 전하펌핑하는 제2 펌핑부를 구비하는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 제2 펌핑부는,
    상기 럽쳐구간 탈출상태에서 상기 제1 전압 검출부의 출력신호를 선택하여 출력하고, 상기 럽쳐구간 진입상태에서 상기 제2 전압 검출부의 출력신호를 선택하여 출력하는 럽쳐검출선택부; 및
    상기 럽쳐구간 탈출상태에서 상기 럽쳐검출선택부의 출력신호에 응답하여 상기 럽쳐전압라인을 상기 제1 타겟 레벨로 전하펌핑하고, 상기 럽쳐구간 진입상태에서 상기 럽쳐검출선택부의 출력신호에 응답하여 상기 럽쳐전압라인을 상기 제1 타겟 레벨로 전하펌핑한 뒤 이어서 상기 제2 타겟 레벨로 전하펌핑하는 럽쳐펌핑동작부를 구비하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제11항에 있어서,
    상기 럽쳐펌핑동작부는,
    상기 럽쳐검출선택부의 출력신호에 응답하여 상기 럽쳐전압라인 중 펌핑중간라인을 상기 제1 타겟 레벨로 전하펌핑하는 제1 럽쳐동작펌프; 및
    상기 럽쳐구간 진입상태에서 상기 제1 럽쳐동작펌프의 동작이 완료된 후 동작을 시작하며, 상기 럽쳐검출선택부의 출력신호에 응답하여 상기 펌핑중간라인의 전압레벨을 기준으로 상기 럽쳐전압라인 중 펌핑최종라인을 상기 제2 타겟 레벨로 전하펌핑하는 제2 럽쳐동작펌프를 구비하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항에 있어서,
    상기 제1 연결제어부는,
    상기 럽쳐구간 진입상태에서 상기 승압전압라인과 상기 펌핑중간라인을 연결시키지 않고, 상기 럽쳐구간 탈출상태에서 상기 승압전압라인과 상기 펌핑중간라인을 연결시키는 것을 특징으로 하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 퓨즈 어레이는, 상기 럽쳐구간 탈출상태 중 부트업(boot up)구간 진입상태에서 리드전압을 사용하여 내부에 저장된 데이터를 리드하는 것을 특징으로 하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제14항에 있어서,
    상기 부트업(boot up)구간 진입상태에서 제3 타겟 레벨을 기준으로 상기 리드전압을 생성하고, 상기 부트업(boot up)구간 탈출상태에서 상기 제1 타겟 레벨을 기준으로 상기 리드전압을 생성하는 제3 전압 생성부; 및
    상기 부트업(boot up)구간 진입상태에서 리드전압라인과 상기 승압전압라인을 연결시키지 않고, 상기 부트업(boot up)구간 탈출상태에서 상기 리드전압라인과 상기 승압전압라인을 연결시키는 제2 연결제어부를 더 구비하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제3 전압 생성부는,
    상기 부트업(boot up)구간 진입상태에서 상기 리드전압라인의 레벨을 상기 제3 타겟 레벨을 기준으로 검출하기 위한 제3 전압 검출부; 및
    상기 부트업(boot up)구간 탈출상태에서 상기 제1 전압 검출부의 출력신호에 응답하여 상기 리드전압라인을 상기 제1 타겟 레벨로 전하펌핑하고, 상기 부트업(boot up)구간 진입상태에서 상기 제3 전압 검출부의 출력신호에 응답하여 상기 리드전압라인을 상기 제3 타겟 레벨로 전하펌핑하는 제3 펌핑부를 구비하는 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제3 펌핑부는,
    상기 부트업(boot up)구간 탈출상태에서 상기 제1 전압 검출부의 출력신호를 선택하여 출력하고, 상기 부트업(boot up)구간 진입상태에서 상기 제3 전압 검출부의 출력신호를 선택하여 출력하는 리드검출선택부; 및
    상기 리드검출선택부의 출력신호에 응답하여 상기 리드전압라인을 상기 제1 타겟 레벨 또는 상기 제3 타겟 레벨로 전하펌핑하는 리드동작펌프를 구비하는 반도체 장치.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 제1 전압 생성부는,
    상기 럽쳐구간 탈출상태 및 상기 부트업(boot up)구간 탈출상태에서 인에이블되어 상기 승압전압을 생성하고,
    상기 럽쳐구간 진입상태 또는 상기 부트업(boot up)구간 진입상태에서 디스에이블되어 아무런 동작도 수행하지 않는 것을 특징으로 하는 반도체 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제15항에 있어서,
    상기 부트업(boot up)구간 진입상태에서 상기 리드전압라인과 상기 퓨즈 어레이의 전원입력단을 연결시키고, 상기 부트업(boot up)구간 탈출상태에서 상기 리드전압라인과 상기 퓨즈 어레이의 전원입력단을 연결시키지 않는 제3 연결제어부를 더 구비하는 반도체 장치.
KR1020140002975A 2014-01-09 2014-01-09 반도체 장치 KR102112553B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140002975A KR102112553B1 (ko) 2014-01-09 2014-01-09 반도체 장치
US14/301,003 US9466391B2 (en) 2014-01-09 2014-06-10 Semiconductor device having fuse array with disconnectable voltage generator and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140002975A KR102112553B1 (ko) 2014-01-09 2014-01-09 반도체 장치

Publications (2)

Publication Number Publication Date
KR20150083341A KR20150083341A (ko) 2015-07-17
KR102112553B1 true KR102112553B1 (ko) 2020-05-20

Family

ID=53495722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140002975A KR102112553B1 (ko) 2014-01-09 2014-01-09 반도체 장치

Country Status (2)

Country Link
US (1) US9466391B2 (ko)
KR (1) KR102112553B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8769048B2 (en) * 2008-06-18 2014-07-01 Commvault Systems, Inc. Data protection scheduling, such as providing a flexible backup window in a data protection system
US10074499B2 (en) * 2016-12-27 2018-09-11 Nanya Technology Corporation System and method for blowing a fuse
US10026690B1 (en) * 2017-07-18 2018-07-17 Nanya Technology Corporation Fuse blowing method and fuse blowing system
CN113496720B (zh) * 2020-04-03 2024-01-05 铁电存储器股份有限公司 电压供应电路、存储器单元装置、晶体管装置及其方法
TWI776765B (zh) * 2022-01-04 2022-09-01 華邦電子股份有限公司 電源啟動讀取電路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240033B1 (en) * 1999-01-11 2001-05-29 Hyundai Electronics Industries Co., Ltd. Antifuse circuitry for post-package DRAM repair
KR100576924B1 (ko) * 2004-04-20 2006-05-03 주식회사 하이닉스반도체 고전압 발생 회로
KR100696958B1 (ko) * 2005-04-29 2007-03-20 주식회사 하이닉스반도체 내부 전압 발생 회로
KR100904468B1 (ko) * 2007-11-28 2009-06-24 주식회사 하이닉스반도체 안티퓨즈 리페어 전압 제어 회로
KR20110060719A (ko) * 2009-11-30 2011-06-08 주식회사 하이닉스반도체 펌핑전압 생성회로
KR101666551B1 (ko) * 2010-09-10 2016-10-25 삼성전자주식회사 전압 발생기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 전압 발생 방법
KR20120070440A (ko) 2010-12-21 2012-06-29 에스케이하이닉스 주식회사 반도체 장치
KR101890427B1 (ko) * 2011-12-28 2018-08-22 에스케이하이닉스 주식회사 내부전압생성회로
KR20140029952A (ko) * 2012-08-31 2014-03-11 에스케이하이닉스 주식회사 메모리 장치 및 집적회로

Also Published As

Publication number Publication date
US20150194221A1 (en) 2015-07-09
KR20150083341A (ko) 2015-07-17
US9466391B2 (en) 2016-10-11

Similar Documents

Publication Publication Date Title
KR102112553B1 (ko) 반도체 장치
KR101890820B1 (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
JP4676752B2 (ja) 多重動作電圧を提供する半導体素子カード
JP2005071582A (ja) ウェーハレベルのテストまたはポストパッケージのテストで選択的にプログラムされる半導体メモリ装置のリペア装置及びそのリペア方法
CN109658973B (zh) 半导体器件及其操作方法
JP5082334B2 (ja) 電気ヒューズ回路、メモリ装置及び電子部品
KR20140124548A (ko) 집적회로 및 메모리 장치
KR20140029952A (ko) 메모리 장치 및 집적회로
KR20140026222A (ko) 저항성 메모리 장치 및 이의 프로그램 방법
JP2007172720A (ja) 半導体装置、半導体記憶装置、制御信号生成方法、及び救済方法
KR20110006238A (ko) 리던던시 회로, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 리페어 방법
US20140063894A1 (en) E-fuse array circuit and programming method of the same
US20150162094A1 (en) Semiconductor device and method for driving the same
JP2008053259A (ja) 半導体集積回路及びその試験方法
US8817519B2 (en) Integrated circuit including e-fuse array circuit
US20140159792A1 (en) Voltage generation circuit
KR102087759B1 (ko) 반도체 메모리 장치의 동작방법 및 다수의 반도체 메모리 장치를 포함하는 반도체 메모리 모듈의 동작방법
US9159453B2 (en) Memory device and method for measuring resistance of memory cell
KR20130119196A (ko) 반도체 장치
KR20100063294A (ko) 보호 회로를 구비하는 안티 퓨즈 회로
KR101240256B1 (ko) 반도체 집적회로
US9196376B2 (en) Semiconductor devices and semiconductor systems including the same
US20060152991A1 (en) Non-volatile memory storage of fuse information
US10248427B2 (en) Semiconductor device performing boot-up operation on nonvolatile memory circuit and method of operating the same
US9991786B2 (en) Power control device and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant