KR20140026222A - 저항성 메모리 장치 및 이의 프로그램 방법 - Google Patents

저항성 메모리 장치 및 이의 프로그램 방법 Download PDF

Info

Publication number
KR20140026222A
KR20140026222A KR1020120146326A KR20120146326A KR20140026222A KR 20140026222 A KR20140026222 A KR 20140026222A KR 1020120146326 A KR1020120146326 A KR 1020120146326A KR 20120146326 A KR20120146326 A KR 20120146326A KR 20140026222 A KR20140026222 A KR 20140026222A
Authority
KR
South Korea
Prior art keywords
reference voltage
resistive memory
data
voltage
latch
Prior art date
Application number
KR1020120146326A
Other languages
English (en)
Other versions
KR102047958B1 (ko
Inventor
김윤철
정정수
강용구
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20140026222A publication Critical patent/KR20140026222A/ko
Application granted granted Critical
Publication of KR102047958B1 publication Critical patent/KR102047958B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)

Abstract

저항성 메모리의 프로그램 방법은, 저항성 메모리 소자를 프로그램하는 제1단계; 상기 저항성 메모리 소자에 흐르는 전류에 의해 생성되는 전압과 노멀 리드 동작시 사용되는 리드 기준전압보다 더 높은 검증 기준전압을 비교하여 검증 데이터를 생성하는 제2단계; 및 상기 검증 데이터에 따라 프로그램 동작의 완료 여부를 결정하는 제3단계를 포함한다.

Description

저항성 메모리 장치 및 이의 프로그램 방법{RESISTIVE MEMORY DEVICE AND PROGRAMMING METHOD OF THE SAME}
본 발명은 저항성 메모리 장치에 관한 것이며, 더욱 자세하게는 저항성 메모리 장치의 프로그램 방법에 관한 것이다.
일반적인 퓨즈는 레이져에 의해 퓨즈가 컷팅되었느냐/아니냐에 따라 데이터를 구분하기에 웨이퍼 상태에서는 퓨즈를 프로그래밍하는 것이 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다.
이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(e-fuse)인데, 이-퓨즈는 트랜지스터를 이용하여 게이트와 드레인/소스간의 저항을 변경시켜 데이터를 저장하는 퓨즈를 말한다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면이다.
도 1을 참조하면, 이-퓨즈는 트랜지스터(T)로 구성되며 게이트(G)에 전원전압이 인가되고 드레인(D)/소스(S)에 접지전압을 인가된다.
게이트(G)에 트랜지스터(T)가 견딜 수 있는 보통의 전원전압이 인가되면 이-퓨즈는 캐패시터(C)로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 흐르는 전류가 없다. 그러나 게이트(G)에 트랜지스터(T)가 견딜 수 없는 높은 전원전압이 인가되면 트랜지스터(T)의 게이트 옥사이드(gate oxide)가 파되되면서 게이트(G)와 드레인/소스(D/S)가 쇼트(short)되어 이-퓨즈는 저항(R)으로 동작한다. 따라서 게이트(G)와 드레인/소스(D/S) 간에 전류가 흐르게 된다. 이러한 현상을 이용하여 이-퓨즈의 게이트(G)와 드레인/소스(D/S) 간의 저항값을 통해 안티퓨즈의 데이터를 인식하게 된다. 이때 이-퓨즈의 데이터를 인식하기 위해서는 (1)트랜지스터(T)의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, (2)트랜지스터(T)의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터(T)에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터(T)의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
도 2는 저항성 메모리 소자인 이-퓨즈로 구성된 메모리 장치의 간단한 구성을 도시한 도면이다.
도 2를 참조하면, 메모리 장치는 저항성 메모리 소자(M), 데이터 라인(DL), 부하(210), 센스앰프(220), 및 래치부(230)를 포함한다. 이하에서는 저항성 메모리 소자(M)를 프로그램하는 동작과, 저항성 메모리 소자(M)에 저장된 데이터를 리드하는 동작에 대해 알아보기로 한다.
프로그램시에(럽쳐시에), 저항성 메모리 소자(M)의 게이트(G)에는 게이트 옥사이드를 파괴시킬 정도로 높은 전압(전원전압을 펌핑해 생성한 높은 전압)이 인가된다. 따라서, 저항성 메모리 소자(M)는 저항(상대적으로 작은 저항값을 가짐)으로 동작하게 된다. 프로그램되지 않은 저항성 메모리 소자(M)는 캐패시터(상대적으로 높은 저항값을 가짐)로 동작한다.
리드시에, 저항성 메모리 소자(M)의 게이트(G)에는 리드 동작에 적절한 전압(일반적으로, 전원전압)이 인가된다. 따라서 저항성 메모리 소자(M)로부터 데이터 라인(DL)과 부하(210)를 통해 전류패스가 형성된다. 저항성 메모리 소자(M)가 프로그램된 경우에는 저항성 메모리 소자(M)가 저항으로 동작하므로 부하(210)에 전류가 흐르고 이에 의한 전압강하에 의해 데이터 전압(데이터 라인의 전압)의 레벨이 높아진다. 저항성 메모리 소자(M)가 프로그램되지 않은 경우에는 저항성 메모리 소자(M)가 캐패시터로 동작하므로 부하(210)에 전류가 거의 흐르지 않기 때문에 데이터 전압은 낮은 레벨을 유지한다. 센스앰프(220)는 기준전압(VREF)과 데이터 전압을 비교해 데이터(DATA)를 생성하고, 래치부(230)는 저항성 메모리 소자(M)의 게이트(G)에 전원전압이 인가된 시점으로부터 적절한 시간이 지난 후에 활성화되는 래치신호(LAT_EN)에 응답해 데이터(DATA)를 래치한다.
저항성 메모리 소자(M)의 특성에 따라 게이트 옥사이드는 쉽게 파괴되기도/잘 파괴되지 않기도 한다. 따라서, 저항성 메모리 소자(M)를 프로그램한 이후에는 데이터를 읽어 프로그램이 제대로 되었는지를 확인하고, 프로그램이 제대로 되지 않은 경우에는 다시 프로그램하는 방식을 사용한다.
본 발명의 실시예는 저항성 메모리 장치의 프로그램시에, 프로그램 여부를 신뢰성있게 검증하는 방법을 제공한다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 저항성 메모리 장치의 프로그램 방법은, 저항성 메모리 소자를 프로그램하는 제1단계; 상기 저항성 메모리 소자에 흐르는 전류에 의해 생성되는 전압과 노멀 리드 동작시 사용되는 리드 기준전압보다 더 높은 검증 기준전압을 비교하여 검증 데이터를 생성하는 제2단계; 및 상기 검증 데이터에 따라 프로그램 동작의 완료 여부를 결정하는 제3단계를 포함한다.
또한, 본 발명의 다른 실시예에 따른 저항성 메모리 장치의 프로그램 방법은, 저항성 메모리 소자를 프로그램하는 제1단계; 상기 저항성 메모리 소자에 흐르는 전류에 의해 생성되는 전압과 검증 기준전압을 비교하여 검증 데이터를 생성하는 제2단계; 상기 저항성 메모리 소자에 전류가 흐르기 시작한 시점으로부터 검증 마진시간 이후에 상기 검증 데이터를 래치하는 제3단계 -여기서, 상기 검증 마진시간은 노멀 리드 동작시에 상기 저항성 메모리 소자에 전류가 흐르기 시작한 시점으로부터 리드 데이터가 래치되기까지의 시간보다 더 짧음-; 및 상기 래치된 검증 데이터에 따라 프로그램 동작의 완료 여부를 결정하는 제4단계를 포함한다.
또한, 본 발명의 일실시예에 따른 저항성 메모리 장치는, 리드/검증 동작시에 동작전압을 인가받으며, 프로그램 동작시에 상기 동작전압보다 높은 고전압을 인가받는 저항성 메모리 소자; 상기 저항성 메모리 소자로부터 흐르는 전류를 전달하기 위한 데이터 라인; 상기 데이터 라인에 연결된 부하; 리드 동작시에는 제1레벨의 기준전압을 생성하고 검증 동작시에는 상기 제1레벨보다 높은 제2레벨의 기준전압을 생성하는 기준전압 생성부; 및 상기 기준전압 생성부에 의해 생성된 기준전압과 상기 데이터 라인의 전압을 비교해 데이터를 생성하는 센스앰프를 포함한다.
또한, 본 발명의 다른 실시예에 따른 저항성 메모리 장치는, 리드/검증 동작시에 동작전압을 인가받으며, 프로그램 동작시에 상기 동작전압보다 높은 고전압을 인가받는 저항성 메모리 소자; 상기 저항성 메모리 소자로부터 흐르는 전류를 전달하기 위한 데이터 라인; 상기 데이터 라인에 연결된 부하; 기준전압을 생성하는 기준전압 생성부; 상기 기준전압 생성부에 의해 생성된 기준전압과 상기 데이터 라인의 전압을 비교해 데이터를 생성하는 센스앰프; 리드 동작시에는 래치신호를 제1시점에 활성화하고, 검증 동작시에는 상기 래치신호를 상기 제1시점보다 더 빠른 제2시점에 활성화하는 래치 제어부; 및 상기 래치신호에 응답해 상기 센스앰프에서 생성된 데이터를 래치하는 래치부를 포함한다.
또한, 본 발명의 또 다른 실시예에 따른 저항성 메모리 장치는, 각각 저항성 메모리 소자와 스위치 소자를 포함하는 다수의 메모리 셀을 포함하는 메모리 어레이; 상기 메모리 어레이에서 선택된 로우의 메모리 소자들에 리드/검증 동작시에는 동작전압을 인가하고 프로그램 동작시에는 상기 동작전압보다 높은 고전압을 인가하며, 상기 선택된 로우의 스위치 소자들을 턴온시켜 상기 선택된 로우의 메모리 소자들을 컬럼 라인들과 전기적으로 연결하는 로우 제어회로; 상기 메모리 어레이에서 선택된 컬럼 라인을 데이터 라인과 전기적으로 연결하는 컬럼 제어회로; 상기 데이터 라인에 연결된 부하; 리드 동작시에는 제1레벨의 기준전압을 생성하고 검증 동작시에는 상기 제1레벨보다 높은 제2레벨의 기준전압을 생성하는 기준전압 생성부; 및 상기 기준전압 생성부에 의해 생성된 기준전압과 상기 데이터 라인의 전압을 비교해 데이터를 생성하는 센스앰프를 포함한다.
또한, 본 발명의 또 다른 실시예에 따른 저항성 메모리 장치는, 각각 저항성 메모리 소자와 스위치 소자를 포함하는 다수의 메모리 셀을 포함하는 메모리 어레이; 상기 메모리 어레이에서 선택된 로우의 메모리 소자들에 리드/검증 동작시에는 동작전압을 인가하고 프로그램 동작시에는 상기 동작전압보다 높은 고전압을 인가하며, 상기 선택된 로우의 스위치 소자들을 턴온시켜 상기 선택된 로우의 메모리 소자들을 컬럼 라인들과 전기적으로 연결하는 로우 제어회로; 상기 메모리 어레이에서 선택된 컬럼 라인을 데이터 라인과 전기적으로 연결하는 컬럼 제어회로; 상기 데이터 라인에 연결된 부하; 기준전압을 생성하는 기준전압 생성부; 상기 기준전압 생성부에 의해 생성된 기준전압과 상기 데이터 라인의 전압을 비교해 데이터를 생성하는 센스앰프; 리드 동작시에는 래치신호를 제1시점에 활성화하고, 검증 동작시에는 상기 래치신호를 상기 제1시점보더 더 빠른 제2시점에 활성화하는 래치 제어부; 및 상기 래치신호에 응답해 상기 센스앰프에서 생성된 데이터를 래치하는 래치부를 포함한다.
본 발명의 실시예에 따르면, 저항성 메모리의 프로그램 동작이 제대로 수행되었는지를 알아보는 검증과정에서, 데이터 인식의 기준이 되는 기준전압의 레벨을 변경하거나, 데이터의 래치 타이밍을 변경한다. 따라서, 저항성 메모리가 노멀 리드 동작시에 충분한 마진을 가지고 동작할 수 있다는 장점이 있다.
도 1은 트랜지스터로 구성되는 이-퓨즈와 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면.
도 2는 저항성 메모리 소자인 이-퓨즈로 구성된 메모리 장치의 간단한 구성을 도시한 도면.
도 3은 본 발명에 따른 저항성 메모리 장치의 일실시예 구성도.
도 4는 도 3의 저항성 메모리 장치의 프로그램 동작을 도시한 순서도.
도 5는 본 발명에 따른 저항성 메모리 장치의 다른 실시예 구성도.
도 6은 도 5의 저항성 메모리 장치의 프로그램 동작을 도시한 순서도.
도 7은 어레이로 구성된 저항성 메모리 소자를 포함하는 저항성 메모리 장치에 본 발명의 스킴이 적용된 실시예를 도시한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 저항성 메모리 장치의 일실시예 구성도이다.
도 3을 참조하면, 저항성 메모리 장치는, 저항성 메모리 소자(M), 데이터 라인(DL), 부하(210), 기준전압 생성부(340), 센스앰프(220), 및 래치부(230)를 포함한다.
기준전압 생성부(340)는 본 실시예에서 추가된 구성으로, 검증동작(프로그램을 검증하기 위한 리드동작)시와 노멀 리드동작시에 기준전압(VREF)의 레벨을 다르게 생성한다. 상세하게, 기준전압 생성부(340)는 검증동작임을 알리는 검증신호(VERIFY)가 활성화되면 기준전압(VREF)의 레벨을 검증신호(VERIFY)가 비활성화된 경우보다 높인다. 예를 들어, 노멀 리드동작시의 기준전압(VREF)의 레벨이 0.4V라면 검증동작시에는 기준전압(VREF)의 레벨이 0.45V가 된다.
기준전압(VREF)의 레벨이 높아지면, 센스앰프(220)가 저항성 메모리 소자(M)의 데이터를 프로그램 데이터로 인식하는 것이 더 힘들어진다. 따라서, 기준전압(VREF)이 높아진 상태에서도 센스앰프(220)가 저항성 메모리 소자(M)의 데이터를 프로그램 데이터로 인식한다면, 노멀 리드 동작에서 센스앰프(220)가 저항성 메모리 소자(M)의 데이터를 잘못 인식할 가능성이 줄어든다.
이와 같은 원리로, 기준전압 생성부(340)가 노멀 리드동작시에 생성하는 기준전압(VREF)의 레벨과 검증동작시에 생성하는 기준전압(VREF)의 레벨 간의 차이는 메모리 장치의 마진으로 작용하며, 이러한 마진에 의해 메모리 장치는 더욱 안정적으로 동작할 수 있다.
도 4는 도 3의 저항성 메모리 장치의 프로그램 동작을 도시한 순서도이다.
도 4를 참조하면, 단계(S410)에서 저항성 메모리 소자(M)가 프로그램된다. 저항성 메모리 소자(M)의 프로그램은 메모리 소자(M)의 게이트(G)에 높은 전압(전원전압을 펌핑해 생성한 높은 전압)을 인가하는 것에 의해 이루어질 수 있다.
단계(S420)에서 저항성 메모리 소자(M)의 프로그램 여부를 확인하는 검증동작이 수행된다. 여기서 기준전압 생성부(340)에 의해 기준전압(VREF)의 레벨은 리드 동작시보다 높게 생성된다. 검증동작시에 저항성 메모리 소자(M)의 게이트(G)에 리드 동작에 적절한 전압(일반적으로 전원전압)이 인가되고, 저항성 메모리 소자(M)로부터 데이터 라인(DL)과 부하(210)를 통해 전류패스가 형성된다. 저항성 메모리 소자(M)가 제대로 프로그램된 경우에는 저항성 메모리 소자(M)를 통해 부하(210)에 전류가 흐르고, 부하(210)에 발생하는 전압강하에 의해 데이터 라인(DL)의 전압(데이터 전압)이 높아져 센스앰프(220)가 '하이' 레벨의 데이터(DATA)를 출력하게 된다. 그리고 센스앰프(220)에서 출력된 데이터는 래치부(230)에 의해 래치된다.
단계(S430)에서 래치부(230)에 저장된 데이터가 확인되고, 래치부(230)에 저장된 데이터가 '하이' 데이터(프로그램 데이터)이면 프로그램 동작이 종료된다. 그리고, 래치부(230)에 저장된 데이터가 '로우' 데이터(프로그램 데이터가 아님)이면 단계(S410) 내지 단계(S430)가 다시 수행된다.
이와 같은 과정을 거쳐서 프로그램 동작이 완료되면, 노멀 리드 동작시보다 더욱 엄격한 상황에서 프로그램 여부가 검증되기에, 노멀 리드 동작시에는 메모리장치가 안정적으로 동작할 수 있다. 참고로, 노멀 리드 동작은 검증 동작시보다 더 낮은 기준전압(VREF)의 레벨에서, 단계(S420)와 동일하게 이루어진다.
도 5는 본 발명에 따른 저항성 메모리 장치의 다른 실시예 구성도이다.
도 5를 참조하면, 저항성 메모리 장치는, 저항성 메모리 소자(M), 데이터 라인(DL), 부하(210), 센스앰프(220), 래치 제어부(550), 및 래치부(230)를 포함한다.
래치 제어부(550)는 본 실시예에서 추가된 구성으로, 검증동작시와 노멀 리드 동작시에 래치신호(LAT_EN)의 활성화시점을 다르게 제어한다. 상세하게, 래치 제어부(550)는 검증동작임을 알리는 검증신호(VERIFY)가 활성화되면 래치신호(LAT_EN)를 검증신호(VERIFY)가 비활성화된 경우보다 먼저 활성화시킨다. 예를 들어, 노멀 리드 동작시에 저항성 메모리 소자(M)의 게이트(G)에 동작전압이 인가된 시점으로부터 A만큼의 시간이 지난 후에 래치신호(LAT_EN)가 활성화되었다면, 검증 동작시에는 저항성 메모리 소자(M)의 게이트(G)에 동작전압이 인가된 시점으로부터 A-α만큼의 시간이 지난 후에 래치신호(LAT_EN)가 활성화된다.
센스앰프(220)가 저항성 메모리 소자(M)의 데이터를 올바르게 인식하기 위해서는 저항성 메모리 소자(M)의 게이트에 동작전압이 인가된 시점으로부터 일정시간이 지나야 한다. 그 이유는 저항성 메모리 소자(M)로부터 흐르는 전류에 의해 데이터 라인(DL)의 전압이 높아지기까지의 일정 시간이 필요하기 때문이다. 따라서, 검증동작시에 래치부(230)가 센스앰프(220)의 출력데이터(DATA)를 래치하는 시간을 앞당기면, 노멀 리드 동작시보다 더욱 엄격한 상황하에서의 검증이 이루어진다.
이와 같은 원리로, 래치 제어부(550)가 노멀 리드동작시에 래치신호(LAT_EN)를 활성화하는 시점과 검증동작시에 래치신호(LAT_EN)를 활성화하는 시점 간의 차이는 메모리 장치의 마진으로 작용하며, 이러한 마진에 의해 메모리 장치는 더욱 안정적으로 동작할 수 있다.
도 6은 도 5의 저항성 메모리 장치의 프로그램 동작을 도시한 순서도이다.
도 6을 참조하면, 단계(S610)에서 저항성 메모리 소자가 프로그램된다. 저항성 메모리 소자의 프로그램은 메모리 소자의 게이트(G)에 높은 전압을 인가하는 것에 의해 이루어질 수 있다.
단계(S620)에서 저항성 메모리 소자(M)의 프로그램 여부를 확인하는 검증동작이 수행된다. 저항성 메모리 소자(M)의 게이트(G)에 리드 동작에 적절한 전압이 인가되고, 저항성 메모리 소자(M)로부터 데이터 라인(DL)과 부하(210)를 통해 전류패스가 형성된다. 부하(210)를 통해 흐르는 전류에 의해 데이터 라인(DL)의 전압은 점점 높아지고, 이는 센스앰프(220)에 의해 기준전압(VREF)과 비교된다. 그리고, 래치 제어부(550)에 의해 노멀 동작시보다 빠른 시점에 래치 신호(LAT_EN)가 활성화되면 센스앰프(220)의 데이터(DATA)가 래치부(LAT_EN)에 의해 래치된다. 여기서, 저항성 메모리 소자(M)가 제대로 프로그램된 경우에는 래치부(230)에 '하이' 레벨의 데이터가 저장되고, 그렇지 않은 경우에는 래치부(230)에 '로우'레벨의 데이터가 저장된다.
단계(S630)에서 래치부(230)에 저장된 데이터가 확인되고, 래치부(230)에 저장된 데이터가 '하이' 데이터이면 프로그램 동작이 종료된다. 그리고, 래치부(230)에 저장된 데이터가 '로우' 데이터(프로그램 데이터가 아님)이면 단계(S610) 내지 단계(S630)가 다시 수행된다.
이와 같은 과정을 거쳐서 프로그램 동작이 완료되면, 노멀 리드 동작시보다 더욱 엄격한 상황에서 프로그램 여부가 검증되기에, 노멀 리드 동작시에는 메모리장치가 안정적으로 동작할 수 있다. 참고로, 노멀 리드 동작에서는 래치신호(LAT_EN)가 검증동작시보다 더 늦은 시점에 활성화되고, 단계(S620)와 동일하게 이루어진다.
도 3 내지 도 4에서는 기준전압 생성부(340)에 의해 기준전압(VREF)의 레벨을 조절하여 검증동작시의 마진을 확보하는 스킴에 대해서 설명했으며, 도 5 내지 도 6에서는 래치 제어부(550)에 의해 래치 시점을 조절하여 검증동작시의 마진을 확보하는 스킴에 대해서 설명했다. 이들 2가지의 스킴은 독립적으로도 적용될 수 있으나, 동시에 적용될 수도 있다. 예를 들어, 저항성 메모리 장치에 기준전압 생성부(340)와 래치 제어부(550)가 모두 포함될 수 있다.
도 7은 어레이로 구성된 저항성 메모리 소자를 포함하는 저항성 메모리 장치에 본 발명의 스킴이 적용된 실시예를 도시한 도면이다.
도 7을 참조하면, 메모리 장치는, 다수의 메모리 셀(701, 702, 703, 704)을 포함하는 셀어레이, 로우 제어회로(710), 전압 제공부(720), 컬럼 제어회로(730), 부하(210), 기준전압 생성부(340), 센스앰프(220), 래치 제어부(550), 및 래치부(230)를 포함한다.
다수의 메모리 셀(701, 702, 703, 704) 각각은 저항성 메모리 소자(M1, M2, M3, M4)와 스위치 소자(S1, S2, S3, S4)를 포함한다. 저항성 메모리 소자(M1, M2, M3, M4)는 럽처(rupture) 여부에 따라 저항 또는 캐패시터의 성질을 갖다. 스위치 소자(S1, S2, S3, S4)는 로우 라인(WLR0, WLR1)의 제어에 따라 저항성 메모리 소자(M1, M2, M3, M4)와 컬럼 라인(BL0, BL1)을 전기적으로 연결한다.
로우 제어회로(710)는 로우 디코더(711)와 다수의 전압 변환부(712, 713)를 포함한다. 로우 디코더(711)는 어드레스(ADD)를 디코딩해 로우 라인(WLR0, WLR1) 중 선택된 라인을 '하이'레벨로 활성화해 해당 로우의 스위치 소자가 턴온되도록 한다. 전압 변환부(712, 713)는 자신에게 입력된 로우 라인(WLR0, WLR1)이 비활성화되면 프로그램/리드 라인(WLP0, WLP1)의 전압을 로우 레벨로 구동하고, 자신에게 입력된 로우 라인(WLR0, WLR1)이 활성화되면 전압 제공부(720)로부터 제공된 전압(P/R BIAS)을 프로그램/리드 라인(WLP0, WLP1)으로 제공한다.
전압 제공부(720)는 프로그램 동작시(퓨즈의 럽쳐 동작시)에는 이-퓨즈(M1, M2, M3, M4)의 게이트 옥사이드를 파괴시킬 정도로 높은 전압(전원전압을 펌핑해 생성한 높은 전압)을 전압 변환부(712, 713)에 제공하고, 리드 동작시와 검증 동작시에는 리드 동작에 적절한 전압(일반적으로, 전원전압)을 전압 변환부(212, 213)에 제공한다.
컬럼 제어회로(730)는 컬럼 디코더(731)와 스위치들(732, 733)을 포함한다. 컬럼 디코더(731)는 어드레스(ADD)를 디코딩해 컬럼 라인(BL0, BL1) 중 선택된 라인이 데이터 라인과 연결되도록 스위치들(732, 733)을 제어한다.
부하(210)는 바이어스 전압(BIAS)을 인가받아 동작하는 트랜지스터로 구성된다. 부하(210)가 전류 리미터(current limiter) 방식으로 구현되었을 뿐, 부하(210)의 역할은 도 3 및 도 5의 실시예에서와 동일하다. 기준전압 생성부(340)는 검증동작(프로그램을 검증하기 위한 리드동작)시와 노멀 리드동작시에 기준전압(VREF)의 레벨을 다르게 생성한다. 상세하게, 기준전압 생성부(340)는 검증동작임을 알리는 검증신호(VERIFY)가 활성화되면 기준전압(VREF)의 레벨을 검증신호(VERIFY)가 비활성화된 경우보다 높인다. 센스앰프(220) 데이터 라인(DL)의 전압 레벨과 기준전압(VREF)의 전압 레벨을 비교하여 데이터(DATA)를 생성한다. 래치 제어부(550)는 검증동작시와 노멀 리드 동작시에 래치신호(LAT_EN)의 활성화시점을 다르게 제어한다. 상세하게, 래치 제어부(550)는 검증동작임을 알리는 검증신호(VERIFY)가 활성화되면 래치신호(LAT_EN)를 검증신호(VERIFY)가 비활성화된 경우보다 먼저 활성화시킨다. 래치부(230)는 래치신호(LAT_EN)에 응답하여 센스앰프(220)에서 출력되는 데이터(DATA)를 래치한다.
도 7의 실시예에서는 저항성 메모리 소자(M1, M2, M3, M4)가 어레이 형태로 구성되며, 저항성 메모리 소자들(M1, M2, M3, M4) 중 어드레스(ADD)에 의해 선택된 저항성 메모리 소자에만, 프로그램, 검증, 리드 동작이 수행된다는 점만을 제외하면, 도 7의 실시예는 도 3 및 도 5의 실시예와 동일하게 동작하므로, 여기서는 더 이상의 상세한 설명을 생략하기로 한다. 한편, 이-퓨즈 어레이로 구성되는 저항성 메모리 장치의 일반적인 구성은 미국 등록특허 7269047을 참조하여서도 이해될 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
M: 저항성 메모리 소자 210: 부하
220: 센스앰프 230: 래치부
349: 기준전압 생성부

Claims (11)

  1. 저항성 메모리 소자를 프로그램하는 제1단계;
    상기 저항성 메모리 소자에 흐르는 전류에 의해 생성되는 전압과 노멀 리드 동작시 사용되는 리드 기준전압보다 더 높은 검증 기준전압을 비교하여 검증 데이터를 생성하는 제2단계; 및
    상기 검증 데이터에 따라 프로그램 동작의 완료 여부를 결정하는 제3단계
    를 포함하는 저항성 메모리 장치의 프로그램 방법.
  2. 제 1항에 있어서,
    상기 제3단계에서 검증 데이터가 프로그램 데이터이면 프로그램 동작을 완료하고, 그렇지 않으면 상기 제1단계 내지 제3단계를 다시 수행하는
    저항성 메모리 장치의 프로그램 방법.
  3. 저항성 메모리 소자를 프로그램하는 제1단계;
    상기 저항성 메모리 소자에 흐르는 전류에 의해 생성되는 전압과 검증 기준전압을 비교하여 검증 데이터를 생성하는 제2단계;
    상기 저항성 메모리 소자에 전류가 흐르기 시작한 시점으로부터 검증 마진시간 이후에 상기 검증 데이터를 래치하는 제3단계 -여기서, 상기 검증 마진시간은 노멀 리드 동작시에 상기 저항성 메모리 소자에 전류가 흐르기 시작한 시점으로부터 리드 데이터가 래치되기까지의 시간보다 더 짧음-;
    상기 래치된 검증 데이터에 따라 프로그램 동작의 완료 여부를 결정하는 제4단계
    를 포함하는 저항성 메모리 장치의 프로그램 방법.
  4. 제 3항에 있어서,
    상기 검증 기준전압은 노멀 리드동작시의 리드 기준전압과 동일한 레벨인
    저항성 메모리 장치의 프로그램 방법.
  5. 제 3항에 있어서,
    상기 검증 기준전압은 노멀 리드동작시의 리드 기준전압보다 더 낮은 레벨인
    저항성 메모리 장치의 프로그램 방법.
  6. 리드/검증 동작시에 동작전압을 인가받으며, 프로그램 동작시에 상기 동작전압보다 높은 고전압을 인가받는 저항성 메모리 소자;
    상기 저항성 메모리 소자로부터 흐르는 전류를 전달하기 위한 데이터 라인;
    상기 데이터 라인에 연결된 부하;
    리드 동작시에는 제1레벨의 기준전압을 생성하고 검증 동작시에는 상기 제1레벨보다 높은 제2레벨의 기준전압을 생성하는 기준전압 생성부; 및
    상기 기준전압 생성부에 의해 생성된 기준전압과 상기 데이터 라인의 전압을 비교해 데이터를 생성하는 센스앰프
    를 포함하는 저항성 메모리 장치.
  7. 제 6항에 있어서,
    리드 동작시에는 래치신호를 제1시점에 활성화하고, 검증 동작시에는 상기 래치신호를 상기 제1시점보다 더 빠른 제2시점에 활성화하는 래치 제어부; 및
    상기 래치신호에 응답해 상기 센스앰프에서 생성된 데이터를 래치하는 래치부
    를 더 포함하는 저항성 메모리 장치.
  8. 리드/검증 동작시에 동작전압을 인가받으며, 프로그램 동작시에 상기 동작전압보다 높은 고전압을 인가받는 저항성 메모리 소자;
    상기 저항성 메모리 소자로부터 흐르는 전류를 전달하기 위한 데이터 라인;
    상기 데이터 라인에 연결된 부하;
    기준전압을 생성하는 기준전압 생성부;
    상기 기준전압 생성부에 의해 생성된 기준전압과 상기 데이터 전압을 비교해 데이터를 생성하는 센스앰프;
    리드 동작시에는 래치신호를 제1시점에 활성화하고, 검증 동작시에는 상기 래치신호를 상기 제1시점보다 더 빠른 제2시점에 활성화하는 래치 제어부; 및
    상기 래치신호에 응답해 상기 센스앰프에서 생성된 데이터를 래치하는 래치부
    를 포함하는 저항성 메모리 장치.
  9. 각각 저항성 메모리 소자와 스위치 소자를 포함하는 다수의 메모리 셀을 포함하는 메모리 어레이;
    상기 메모리 어레이에서 선택된 로우의 메모리 소자들에 리드/검증 동작시에는 동작전압을 인가하고 프로그램 동작시에는 상기 동작전압보다 높은 고전압을 인가하며, 상기 선택된 로우의 스위치 소자들을 턴온시켜 상기 선택된 로우의 메모리 소자들을 컬럼 라인들과 전기적으로 연결하는 로우 제어회로;
    상기 메모리 어레이에서 선택된 컬럼 라인을 데이터 라인과 전기적으로 연결하는 컬럼 제어회로;
    상기 데이터 라인에 연결된 부하;
    리드 동작시에는 제1레벨의 기준전압을 생성하고 검증 동작시에는 상기 제1레벨보다 높은 제2레벨의 기준전압을 생성하는 기준전압 생성부; 및
    상기 기준전압 생성부에 의해 생성된 기준전압과 상기 데이터 라인의 전압을 비교해 데이터를 생성하는 센스앰프
    를 포함하는 저항성 메모리 장치.
  10. 제 9항에 있어서,
    리드 동작시에는 래치신호를 제1시점에 활성화하고, 검증 동작시에는 상기 래치신호를 상기 제1시점보다 더 빠른 제2시점에 활성화하는 래치 제어부; 및
    상기 래치신호에 응답해 상기 센스앰프에서 생성된 데이터를 래치하는 래치부
    를 더 포함하는 저항성 메모리 장치.
  11. 각각 저항성 메모리 소자와 스위치 소자를 포함하는 다수의 메모리 셀을 포함하는 메모리 어레이;
    상기 메모리 어레이에서 선택된 로우의 메모리 소자들에 리드/검증 동작시에는 동작전압을 인가하고 프로그램 동작시에는 상기 동작전압보다 높은 고전압을 인가하며, 상기 선택된 로우의 스위치 소자들을 턴온시켜 상기 선택된 로우의 메모리 소자들을 컬럼 라인들과 전기적으로 연결하는 로우 제어회로;
    상기 메모리 어레이에서 선택된 컬럼 라인을 데이터 라인과 전기적으로 연결하는 컬럼 제어회로;
    상기 데이터 라인에 연결된 부하;
    기준전압을 생성하는 기준전압 생성부;
    상기 기준전압 생성부에 의해 생성된 기준전압과 상기 데이터 라인의 전압을 비교해 데이터를 생성하는 센스앰프;
    리드 동작시에는 래치신호를 제1시점에 활성화하고, 검증 동작시에는 상기 래치신호를 상기 제1시점보더 더 빠른 제2시점에 활성화하는 래치 제어부; 및
    상기 래치신호에 응답해 상기 센스앰프에서 생성된 데이터를 래치하는 래치부
    를 포함하는 저항성 메모리 장치.
KR1020120146326A 2012-08-22 2012-12-14 저항성 메모리 장치 및 이의 프로그램 방법 KR102047958B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/591,812 US8780612B2 (en) 2012-08-22 2012-08-22 Resistive memory device and programming method thereof
US13/591,812 2012-08-22

Publications (2)

Publication Number Publication Date
KR20140026222A true KR20140026222A (ko) 2014-03-05
KR102047958B1 KR102047958B1 (ko) 2019-11-22

Family

ID=50147885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120146326A KR102047958B1 (ko) 2012-08-22 2012-12-14 저항성 메모리 장치 및 이의 프로그램 방법

Country Status (2)

Country Link
US (1) US8780612B2 (ko)
KR (1) KR102047958B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046211A (ja) * 2013-08-29 2015-03-12 マイクロン テクノロジー， インク． 半導体装置
KR102150469B1 (ko) * 2014-04-04 2020-09-02 에스케이하이닉스 주식회사 저항성 메모리 장치
TWI595485B (zh) * 2015-03-03 2017-08-11 華邦電子股份有限公司 電阻式隨機存取記憶體的操作方法
CN106033680B (zh) * 2015-03-17 2019-03-15 华邦电子股份有限公司 电阻式随机存取存储器的操作方法
US10140413B2 (en) * 2015-04-21 2018-11-27 Synopsys, Inc. Efficient resolution of latch race conditions in emulation
US10490270B2 (en) * 2015-10-28 2019-11-26 Hewlett Packard Enterprise Development Lp Reference column sensing for resistive memory
US10637692B2 (en) * 2017-09-26 2020-04-28 Micron Technology, Inc. Memory decision feedback equalizer
CN111833941B (zh) * 2019-04-15 2022-09-02 中电海康集团有限公司 存储器的读电路与存储器
US11404118B1 (en) * 2021-01-27 2022-08-02 Nxp Usa, Inc. Memory with sense amplifiers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040389A (ko) * 2002-11-06 2004-05-12 샤프 가부시키가이샤 비휘발성 반도체 기억장치
US20100027326A1 (en) * 2008-07-30 2010-02-04 Ho Jung Kim Memory device, memory system having the same, and programming method of a memory cell
KR20100123395A (ko) * 2009-05-15 2010-11-24 주식회사 하이닉스반도체 상변화 메모리 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040040389A (ko) * 2002-11-06 2004-05-12 샤프 가부시키가이샤 비휘발성 반도체 기억장치
US20100027326A1 (en) * 2008-07-30 2010-02-04 Ho Jung Kim Memory device, memory system having the same, and programming method of a memory cell
KR20100123395A (ko) * 2009-05-15 2010-11-24 주식회사 하이닉스반도체 상변화 메모리 장치

Also Published As

Publication number Publication date
KR102047958B1 (ko) 2019-11-22
US20140056054A1 (en) 2014-02-27
US8780612B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
KR102047958B1 (ko) 저항성 메모리 장치 및 이의 프로그램 방법
US8817518B2 (en) E-fuse array circuit and programming method of the same
KR102047947B1 (ko) 집적회로 칩, 메모리 장치 및 이-퓨즈 어레이 회로
CN109658973B (zh) 半导体器件及其操作方法
JP2006236511A (ja) 半導体集積回路装置
KR20130084922A (ko) 반도체 메모리 장치의 메모리 셀 구조 및 그의 구동 방법
KR102031075B1 (ko) 이-퓨즈 어레이 회로를 포함하는 집적회로
KR20140029952A (ko) 메모리 장치 및 집적회로
JP2008053259A (ja) 半導体集積回路及びその試験方法
US20130279282A1 (en) E-fuse array circuit
US20150162094A1 (en) Semiconductor device and method for driving the same
JP2002217295A (ja) 半導体装置
US8755215B2 (en) Resistive memory device
US9263150B2 (en) One-time programmable memory
KR20140035790A (ko) 원-타임 프로그램 셀 어레이 회로 및 이를 포함하는 메모리 장치
US9589662B2 (en) Resistive memory device with variable cell current amplification
US9378841B2 (en) Semiconductor fuses and methods of operating the same
KR102509586B1 (ko) 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법
US20140177364A1 (en) One-time programmable memory and test method thereof
KR102031163B1 (ko) 이-퓨즈 어레이 회로
US10248427B2 (en) Semiconductor device performing boot-up operation on nonvolatile memory circuit and method of operating the same
KR102133356B1 (ko) 반도체 장치 및 그 동작방법
KR20060039483A (ko) 퓨즈의 프로그램 여부 판단방법 및 이를 위한 퓨즈의프로그램 여부 판단회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant