TWI595485B - 電阻式隨機存取記憶體的操作方法 - Google Patents
電阻式隨機存取記憶體的操作方法 Download PDFInfo
- Publication number
- TWI595485B TWI595485B TW104106601A TW104106601A TWI595485B TW I595485 B TWI595485 B TW I595485B TW 104106601 A TW104106601 A TW 104106601A TW 104106601 A TW104106601 A TW 104106601A TW I595485 B TWI595485 B TW I595485B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage pulse
- random access
- access memory
- resistive random
- reset
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
Landscapes
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Description
本發明係關於電阻式隨機存取記憶體的操作方法。更詳細地說,本發明係關於改善電阻式隨機存取記憶體之讀取準確度的操作方法。
一般而言,記憶體主要可分為揮發性記憶體(Volatile memory)和非揮發性記憶體(Non-Volatile memory)。就非揮發性記憶體而言,現今使用最廣泛的是快閃記憶體(Flash Memory)。然而,快閃記憶體具有高操作電壓、操作速度慢及低耐久度等缺點。在先進的記憶體研究中,電阻式隨機存取記憶體(RRAM)是當中受到廣泛研究的項目之一。電阻式隨機存取記憶體具有結構簡單、低操作電壓、操作時間快速、可多位元記憶、耐久性佳、記憶元件面積縮小、非破壞性讀取和低成本等優點。
雖然RRAM的程式化電壓脈衝在設定(set)狀態時大約為20奈秒(ns),在重設(reset)狀態時大約為50ns,但是RRAM的電阻值的分布非常廣泛。為了能夠有效控制電阻值,需要在程式化的電壓脈衝之間進行讀取確認(read verification)。由於氧氣在缺陷(trap)之間的擴散以及緊縮/鬆緩效應的影響,使得RRAM的讀取並不穩定,而造成讀取
的錯誤。第1A圖為重設電流(Ireset)與讀取次數的示意圖。第1B圖為第一次的重設電流與第二次的重設電流的示意圖。假設預設電流值為1微安培(uA),當重設電流大於此預設電流值,就表示確認失敗(verification failure)。由第1A圖可得知,第1位元在讀取第二次之後就確認失敗了,而第2位元與第3位元則確認成功。此外,第1B圖顯示了第一次與第二次的重設電流之關聯係數R為0.92。詳細而言,第一次的重設電流幾乎都小於1uA,但第二次的重設電流有一部分是大於1uA。由此可知重設電流不穩定,並且分布範圍較大。
有鑑於此,需要一種RRAM的操作方法來降低讀取時的確認失敗,並且增加讀取的穩定度。
本發明提供一種電阻式隨機存取記憶體的操作方法,包括:提供一重設電壓脈衝至一電阻式隨機存取記憶體;提供一仿真電壓脈衝至電阻式隨機存取記憶體;以及提供一確認電壓脈衝至電阻式隨機存取記憶體,並且在提供確認電壓脈衝時,讀取電阻式隨機存取記憶體之重設電流,其中確認電壓脈衝之一電壓準位係大於提供一讀取電壓脈衝以讀取電阻式隨機存取記憶體的一電壓準位。
在一實施例中,電阻式隨機存取記憶體之第一側係連接於一位元線,並且重設電壓脈衝、仿真電壓脈衝以及確認電壓脈衝係輸入至位元線。電阻式隨機存取記憶體之第二側係連接於一字元線,並且第一側係不同於第二側。此外,電阻式隨機存取記憶體係包括一電晶體元件以及電阻元件,
電晶體元件之閘極連接於第二側,電晶體元件之源極或汲極連接於第一側,電阻元件係連接於第一側。
在另一實施例中,重設電壓脈衝與提供確認電壓
脈衝之間係間隔一等待時間。仿真電壓脈衝之電壓準位係小於或等於確認電壓脈衝之電壓準位。此外,電阻式隨機存取記憶體的操作方法更包括判斷重設電流是否小於或等於一預設電流值。當重設電流小於預設電流值時,則判斷為確認成功。當重設電流大於預設電流值時,則判斷為確認失敗,並且提供重設電壓脈衝至電阻式隨機存取記憶體。
本發明提供一種電阻式隨機存取記憶體的操作
方法,包括:提供一重設電壓脈衝至一電阻式隨機存取記憶體;以及提供一確認電壓脈衝至電阻式隨機存取記憶體,並且在提供確認電壓脈衝時,讀取電阻式隨機存取記憶體之電流,其中確認電壓脈衝之一電壓準位係大於提供一讀取電壓脈衝以讀取電阻式隨機存取記憶體的一電壓準位,並且提供重設電壓脈衝與提供確認電壓脈衝之間係間隔一等待時間。
10‧‧‧電阻式隨機存取記憶體
12‧‧‧電晶體元件
14‧‧‧電阻元件
BL‧‧‧位元線
Vd、Vr、Vn‧‧‧電壓準位
Vcell‧‧‧電壓脈衝
RS‧‧‧重設階段
VPA‧‧‧確認電壓脈衝
VPD‧‧‧仿真電壓脈衝
VPR‧‧‧重設電壓脈衝
VS‧‧‧確認階段
WL‧‧‧字元線
第1A圖為電阻式隨機存取記憶體之重設電流與讀取次數的示意圖;第1B圖為電阻式隨機存取記憶體之第一次的重設電流與第二次的重設電流的示意圖;第2圖為本發明所提供之電阻式隨機存取記憶體的示意
圖;第3圖為本發明所提供之用於電阻式隨機存取記憶體的電壓脈衝之示意圖;第4圖為本發明所提供之電阻式隨機存取記憶體的操作方法的流程圖;第5圖為本發明所提供之另一種電阻式隨機存取記憶體的操作方法的流程圖;第6圖為本發明所提供之另一種電阻式隨機存取記憶體的操作方法的流程圖;第7A圖為本發明所提供之電阻式隨機存取記憶體之第一次的重設電流與第二次的重設電流的示意圖;第7B圖為本發明所提供之電阻式隨機存取記憶體之第二次的重設電流與第三次的重設電流的示意圖;第8圖為本發明所提供之電阻式隨機存取記憶體的重設電流與確認百分比的示意圖。
為讓本發明之目的、特徵和優點能更明顯易懂,下文特舉出本發明之具體實施例,並配合所附圖式,作詳細說明如下。本發明雖以較佳實施例揭露如下,然其並非用以限定本發明的範圍,任何熟習此項技藝者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視申請專利範圍所界定者為準。
第2圖為本發明所提供之電阻式隨機存取記憶體10的示意圖。在一實施例中,電阻式隨機存取記憶體10係包
括一電晶體元件12以及電阻元件14。舉例而言,電阻元件14為可調式電阻。如第2圖所示,電晶體元件12之汲極(亦即第一側)連接電阻元件14以及位元線BL,亦即電阻元件14係位於位元線BL以及電晶體元件12的汲極之間。電晶體元件12之閘極(亦即第二側)則連接於字元線WL。另一方面,電晶體元件12之源極(亦可為第一側)也可連接電阻元件14以及位元線BL,亦即電阻元件14係位於位元線BL以及電晶體元件12之源極之間,本發明並不加以限定。
第3圖為本發明所提供之用於電阻式隨機存取記憶體10的電壓脈衝Vcell之示意圖。為了能夠有效控制電阻式隨機存取記憶體10的電阻值,在設定電壓脈衝與重設電壓脈衝之間會配置確認電壓脈衝進行讀取確認(read verification)。
因此,電壓脈衝Vcell包括重設階段RS(reset stage)以及確認階段VS(verification stage)。在一實施例中,在重設階段RS時提供一重設電壓脈衝VPR至電阻式隨機存取記憶體10。然後,進入確認階段VS,提供一仿真電壓脈衝VPD至電阻式隨機存取記憶體10。然後,提供一確認電壓脈衝VPA至電阻式隨機存取記憶體10。值得注意的是,上述電壓脈衝Vcell之重設電壓脈衝VPR、仿真電壓脈衝VPD以及確認電壓脈衝VPA係輸入至位元線BL而驅動電阻式隨機存取記憶體10。在另一實施例中,上述電壓脈衝Vcell之重設電壓脈衝VPR、仿真電壓脈衝VPD以及確認電壓脈衝VPA係輸入至源極線SL而驅動電阻式隨機存取記憶體10,而源極線SL係連接電晶體元件12之源極。此外,在另一實施例中,電壓脈衝Vcell的確認階
段VS僅包括確認電壓脈衝VPA,而沒有包括確認電壓脈衝VPA之前的仿真電壓脈衝VPD。同樣地,上述電壓脈衝Vcell之重設電壓脈衝VPR以及確認電壓脈衝VPA係輸入至位元線BL而驅動電阻式隨機存取記憶體10。在另一實施例中,上述電壓脈衝Vcell之重設電壓脈衝VPR以及確認電壓脈衝VPA係輸入至源極線SL而驅動電阻式隨機存取記憶體10,而源極線SL係連接電晶體元件12之源極。
值得注意的是,在提供確認電壓脈衝VPA時,會讀取電阻式隨機存取記憶體10之重設電流(Ireset)。詳細而言,當位元線BL提供仿真電壓脈衝VPD至電阻式隨機存取記憶體10時,不需用讀取電阻式隨機存取記憶體10之重設電流。之後,當位元線BL提供確認電壓脈衝VPA至電阻式隨機存取記憶體10時,才需用讀取電阻式隨機存取記憶體10之重設電流。由於仿真脈衝電壓的極性與讀取脈衝電壓的極性相同,提供仿真脈衝電壓有助於對電阻式隨機存取記憶體10的電場進行塑形。因此,在提供仿真脈衝電壓之後提供確認脈衝電壓,能夠提升電阻式隨機存取記憶體10的穩定度、以及降低讀取錯誤。
在一實施例中,確認電壓脈衝VPA之一電壓準位Vr係大於提供一讀取電壓脈衝以讀取該電阻式隨機存取記憶體10的一電壓準位Vn。如第3圖所示,確認電壓脈衝VPA之電壓準位Vr係大於讀取電壓脈衝的電壓準位Vn。舉例而言,確認電壓脈衝VPA之電壓準位Vr約為0.4伏特(V),讀取電壓脈衝之電壓準位Vn約為0.2V,而字元線WL所提供之電壓脈
衝的電壓準位大約為3V。雖然確認電壓脈衝VPA之電壓準位Vr係大於讀取電壓脈衝的電壓準位Vn,但是確認電壓脈衝VPA之電壓準位Vr不會大於設定電阻式隨機存取記憶體10時的電壓準位,以避免電阻式隨機存取記憶體10進入設定狀態。對於電阻式隨機存取記憶體10的讀取穩定度而言,降低重設電流能夠降低讀取錯誤。由此可知,應盡量提高電阻式隨機存取記憶體10的電阻值。然而,如此一來可能會造成電流太低而難以感測、並且增加電路設計的複雜度。因此,增加確認電壓脈衝VPA的電壓準位Vr有助於增加感測電流,並且提升電阻式隨機存取記憶體10的操作速度、以及降低讀取錯誤。此外,在另一實施例中,仿真電壓脈衝VPD之電壓準位Vd係小於或等於確認電壓脈衝VPA之電壓準位Vn。
在另一實施例中,提供重設電壓脈衝VPR與提供確認電壓脈衝VPA之間係間隔一等待時間。換句話說,當重設電阻式隨機存取記憶體10時,經過等待時間才施加確認電壓脈衝VPA與讀取重設電流,而非立即施加確認電壓脈衝VPA並讀取重設電流。舉例而言,上述等待時間約為一分鐘。對於電阻式隨機存取記憶體10而言,氧原子(oxygen atom)與真空(vacancy)的釋放是導致電阻式隨機存取記憶體10不穩定的原因之一。在等待時間之中,上述氧原子與真空能夠重新分布,達到比較穩定的狀態。因此,在重設電壓脈衝VPR與確認電壓脈衝VPA之間安排一等待時間,能夠提升電阻式隨機存取記憶體10的穩定度、以及降低讀取錯誤等問題。
第4圖為本發明所提供之電阻式隨機存取記憶體
10的操作方法的流程圖。在步驟S40中,提供重設電壓脈衝VPR至電阻式隨機存取記憶體10。然後在步驟S42中,提供仿真電壓脈衝VPD至電阻式隨機存取記憶體。然後在步驟S44中,提供確認電壓脈衝VPA至電阻式隨機存取記憶體10。
值得注意的是,在提供該確認電壓脈衝VPA時,讀取電阻式隨機存取記憶體10之重設電流。此外,確認電壓脈衝VPA之電壓準位係大於提供讀取電壓脈衝以讀取該電阻式隨機存取記憶體10的電壓準位。
第5圖為本發明所提供之另一種電阻式隨機存取記憶體10的操作方法的流程圖。在步驟S50中,提供重設電壓脈衝VPR至電阻式隨機存取記憶體10。然後在步驟S52中,提供確認電壓脈衝VPA至電阻式隨機存取記憶體10,並且在提供該確認電壓脈衝VPA時,讀取電阻式隨機存取記憶體之電流。詳細而言,確認電壓脈衝VPA之電壓準位係大於提供讀取電壓脈衝以讀取電阻式隨機存取記憶體10的電壓準位,並且提供重設電壓脈衝VPR與提供確認電壓脈衝VPA之間係間隔一等待時間。
第6圖為本發明所提供之另一種電阻式隨機存取記憶體10的操作方法的流程圖。在一實施例中,電阻式隨機存取記憶體10具有複數個晶片需要進行讀取確認。首先在步驟S600,開始重設。然後在步驟S602,Loop值為1,Flag值為1。詳細而言,Loop值係表示處理複數個晶片中的第幾個晶片,而Flag值係表示是否進行讀取確認。然後在步驟S604,初始位址,亦即對第一個晶片進行處理。接著進入步驟S606,
判斷Loop值是否大於1。如果Loop值大於1,則執行步驟S620。
如果Loop值沒有大於1,則執行步驟S608。在步驟S608中,施加重設電壓脈衝VPR至電阻式隨機存取記憶體10。然後在步驟S610中,判斷是否結束位址,亦即是否處理完最後一個晶片。如果沒有結束位址,則執行步驟S608,繼續施加重設電壓脈衝VPR至電阻式隨機存取記憶體10。如果結束位址,則執行步驟S612。在步驟S612中,Loop值增加1(亦即Loop=Loop+1)。然後,進入步驟S614,判斷Loop值是否大於最大值,或是Flag值是否等於0。如果Loop值沒有大於最大值,或是Flag值沒有等於0,則執行步驟S604。如果Loop值大於最大值,或是Flag值等於0,則執行步驟S640,結束此操作方法之流程。
此外,在步驟S620,Flag值為0,表示將進行讀取確認。然後進入步驟S622,施加仿真電壓脈衝VPD至電阻式隨機存取記憶體10。接著,執行步驟S624,施加確認電壓脈衝VPA至電阻式隨機存取記憶體10。然後執行步驟S626,判斷重設電流是否小於或等於預設電流值。如果重設電流小於或等於預設電流值,則執行步驟S630。如果重設電流並未小於或等於預設電流值,則執行步驟S628。舉例而言,預設電流值可以是1uA或是2uA。換言之,此操作方法係判斷重設電流是否小於或等於一預設電流值。當重設電流小於該預設電流值時,則判斷為確認成功。當重設電流大於預設電流值時,則判斷為確認失敗,並且提供重設電壓脈衝VPR至電阻式隨機存取記憶體10。由此可知,在步驟S628中,施加重
設電壓脈衝VPR至電阻式隨機存取記憶體10,並且設定Flag值為1表示讀取確認完成。然後進入步驟S630,判斷是否結束位址,亦即是否處理完最後一個晶片。如果沒有結束位址,則執行步驟S622,繼續施加仿真電壓脈衝VPD至電阻式隨機存取記憶體10。如果結束位址,則執行步驟S612。
值得注意的是,在第6圖所示的電阻式隨機存取記憶體10的操作方法的流程圖中,步驟S608以及S610係對應於重設階段RS,而步驟S622、S624以及S626係對應於確認階段VS。在一實施例中,執行重設階段RS之步驟以及執行確認階段VS之步驟係間隔一等待時間,以提升電阻式隨機存取記憶體10的穩定度。在另一實施例中,可執行兩次以上步驟S622所示的施加仿真電壓脈衝VPD,以進一步降低電阻式隨機存取記憶體10的讀取錯誤。此外,確認電壓脈衝VPA之電壓準位係大於提供讀取電壓脈衝以讀取該電阻式隨機存取記憶體的電壓準位。
第7A圖為本發明所提供之電阻式隨機存取記憶體10之第一次的重設電流與第二次的重設電流的示意圖。在第7A圖所示的實施例中,提供重設電壓脈衝VPR與提供確認電壓脈衝VPA之間係間隔一等待時間。詳細而言,第一次與第二次的重設電流之關聯係數R為0.97,大於第1B圖所示之關聯係數R(R=0.92)。由此可知,等待時間確實有助於提升電阻式隨機存取記憶體10的穩定度,使得第二次的重設電流與第一次的重設電流更趨於一致。
第7B圖為本發明所提供之電阻式隨機存取記憶
體10之第二次的重設電流與第三次的重設電流的示意圖。在第7B圖所示的實施例中,提供仿真電壓脈衝VPD至電阻式隨機存取記憶體10。詳細而言,由於施加仿真電壓脈衝VPD時並未讀取第一次的重設電流,因此僅在施加確認電壓脈衝VPA時讀取第二次與第三次的重設電流。如第7B圖所示,第二次與第三次的重設電流之關聯係數R為0.975,大於第1B圖所示之關聯係數R(R=0.92)。由此可知,提供仿真電壓脈衝VPD至電阻式隨機存取記憶體確實有助於提升電阻式隨機存取記憶體10的穩定度以及降低讀取錯誤等問題,使得第三次的重設電流與第二次的重設電流更趨於一致。
第8圖為本發明所提供之電阻式隨機存取記憶體10的重設電流與確認百分比的示意圖。第8圖所示的兩條曲線分別是確認電壓脈衝VPA的電壓準位Vr為0.2V以及0.4V時,所對應之重設電流的曲線。從第8圖可以得知,兩條曲線為平行位移,並沒有形狀或曲率上的改變。因此當確認電壓脈衝VPA的電壓準位Vr從0.2V增加為0.4V時,並未改變電阻式隨機存取記憶體10的元件特性。此外,從確認百分比為80%來看,兩條曲線所對應的重設電流之數值分別約為1uA以及3uA。換言之,當確認電壓脈衝VPA的電壓準位Vr從0.2V增加為0.4V時,能夠感測到的電流也增加了。因此,增加確認電壓脈衝VPA的電壓準位Vr有助於增加感測電流,並且降低隨機存取記憶體10的讀取錯誤、提升其操作速度。
雖然本發明的各種實施例已詳細揭露如上,然要理解的是,這些實施例是用於說明非用以限定本發明。例如
軟體能夠執行此處所述裝置與方法的功能、製程、模型、模擬、描述及/或測試。此等軟體可安裝於任何已知的電腦可用媒體例如磁碟、半導體、磁片或光碟片、網路、線路、無線或其他媒體。此外,此處所述的裝置與方法可為結合硬體與軟體的實施例。本發明之保護範圍並未侷限於說明書內所述特定實施例中,而應依據接續的申請專利範圍及其相關內容。最後,任何所屬技術領域具有通常知識者也可理解與上述等同的結構或製程並未脫離本發明精神和保護範圍內。
Vd、Vr、Vn‧‧‧電壓準位
Vcell‧‧‧電壓脈衝
RS‧‧‧重設階段
VPA‧‧‧確認電壓脈衝
VPD‧‧‧仿真電壓脈衝
VPR‧‧‧重設電壓脈衝
VS‧‧‧確認階段
Claims (6)
- 一種電阻式隨機存取記憶體(RRAM)的操作方法,包括:提供一重設電壓脈衝至一電阻式隨機存取記憶體;提供一仿真電壓脈衝至該電阻式隨機存取記憶體;以及提供一確認電壓脈衝至該電阻式隨機存取記憶體,並且在提供該確認電壓脈衝時,讀取該電阻式隨機存取記憶體之重設電流,其中該確認電壓脈衝之一電壓準位係大於提供一讀取電壓脈衝以讀取該電阻式隨機存取記憶體的一電壓準位,並且該仿真電壓脈衝之電壓準位係小於該確認電壓脈衝之電壓準位。
- 如申請專利範圍第1項所述之電阻式隨機存取記憶體的操作方法,其中該電阻式隨機存取記憶體之第一側係連接於一位元線,並且該重設電壓脈衝、該仿真電壓脈衝以及該確認電壓脈衝係輸入至該位元線。
- 如申請專利範圍第1項所述之電阻式隨機存取記憶體的操作方法,其中提供該重設電壓脈衝與提供該確認電壓脈衝之間係間隔一等待時間。
- 一種電阻式隨機存取記憶體(RRAM)的操作方法,包括:提供一重設電壓脈衝至一電阻式隨機存取記憶體;提供一仿真電壓脈衝至該電阻式隨機存取記憶體;以及提供一確認電壓脈衝至該電阻式隨機存取記憶體,並且在提供該確認電壓脈衝時,讀取該電阻式隨機存取記憶體之電流,其中該確認電壓脈衝之一電壓準位係大於提供一讀 取電壓脈衝以讀取該電阻式隨機存取記憶體的一電壓準位,並且提供該重設電壓脈衝與提供該確認電壓脈衝之間係間隔一等待時間,並且該仿真電壓脈衝之電壓準位係小於該確認電壓脈衝之電壓準位。
- 如申請專利範圍第4項所述之電阻式隨機存取記憶體的操作方法,其中該電阻式隨機存取記憶體之第一側係連接於一位元線,並且該重設電壓脈衝、該仿真電壓脈衝以及該確認電壓脈衝係輸入至該位元線。
- 如申請專利範圍第4項所述之電阻式隨機存取記憶體的操作方法,更包括判斷該重設電流是否小於或等於一預設電流值,當該重設電流小於該預設電流值時,則判斷為確認成功。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104106601A TWI595485B (zh) | 2015-03-03 | 2015-03-03 | 電阻式隨機存取記憶體的操作方法 |
US15/040,456 US9659643B2 (en) | 2015-03-03 | 2016-02-10 | Operation method for RRAM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104106601A TWI595485B (zh) | 2015-03-03 | 2015-03-03 | 電阻式隨機存取記憶體的操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201633308A TW201633308A (zh) | 2016-09-16 |
TWI595485B true TWI595485B (zh) | 2017-08-11 |
Family
ID=56851068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104106601A TWI595485B (zh) | 2015-03-03 | 2015-03-03 | 電阻式隨機存取記憶體的操作方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9659643B2 (zh) |
TW (1) | TWI595485B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090207652A1 (en) * | 2008-02-19 | 2009-08-20 | Renesas Technology Corp. | Semiconductor device including resistance storage element |
US20100232199A1 (en) * | 2009-03-16 | 2010-09-16 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
US20120147658A1 (en) * | 2009-09-02 | 2012-06-14 | Samsung Electronics Co., Ltd. | System of measuring a resistance of a resistive memory device |
US20130301337A1 (en) * | 2012-05-11 | 2013-11-14 | Axon Technologies Corporation | Resistive Devices and Methods of Operation Thereof |
US8599600B2 (en) * | 2008-05-20 | 2013-12-03 | Seagate Technology Llc | Write verify method for resistive random access memory |
US20140056054A1 (en) * | 2012-08-22 | 2014-02-27 | Youncheul Kim | Resistive memory device and programming method thereof |
US20140254237A1 (en) * | 2013-03-07 | 2014-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Operating RRAM Memory |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9001553B1 (en) * | 2012-11-06 | 2015-04-07 | Adesto Technologies Corporation | Resistive devices and methods of operation thereof |
-
2015
- 2015-03-03 TW TW104106601A patent/TWI595485B/zh active
-
2016
- 2016-02-10 US US15/040,456 patent/US9659643B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090207652A1 (en) * | 2008-02-19 | 2009-08-20 | Renesas Technology Corp. | Semiconductor device including resistance storage element |
US8599600B2 (en) * | 2008-05-20 | 2013-12-03 | Seagate Technology Llc | Write verify method for resistive random access memory |
US20100232199A1 (en) * | 2009-03-16 | 2010-09-16 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
US20120147658A1 (en) * | 2009-09-02 | 2012-06-14 | Samsung Electronics Co., Ltd. | System of measuring a resistance of a resistive memory device |
US20130301337A1 (en) * | 2012-05-11 | 2013-11-14 | Axon Technologies Corporation | Resistive Devices and Methods of Operation Thereof |
US20140056054A1 (en) * | 2012-08-22 | 2014-02-27 | Youncheul Kim | Resistive memory device and programming method thereof |
US20140254237A1 (en) * | 2013-03-07 | 2014-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for Operating RRAM Memory |
Also Published As
Publication number | Publication date |
---|---|
TW201633308A (zh) | 2016-09-16 |
US20160260480A1 (en) | 2016-09-08 |
US9659643B2 (en) | 2017-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9443587B1 (en) | Resistive memory apparatus and writing method thereof | |
US10573389B2 (en) | Storage device having parameter calibration function, and operating method thereof | |
US9773551B2 (en) | Memory programming methods and memory systems | |
JP5536245B2 (ja) | アナログメモリセルのための改良型プログラミング及び消去機構 | |
US8441861B2 (en) | Self-check calibration of program or erase and verify process using memory cell distribution | |
TW201232542A (en) | Word line kicking when sensing non-volatile storage | |
TW201333956A (zh) | 缺陷字線偵測 | |
TWI640011B (zh) | 非揮發性記憶體裝置及對其驗證的錯誤補償方法 | |
TWI696181B (zh) | 半導體記憶裝置 | |
US9508435B1 (en) | Writing method for resistive memory apparatus | |
KR20160071120A (ko) | 반도체 메모리 장치 그것의 동작 방법 | |
TW201812773A (zh) | 記憶裝置 | |
WO2014114180A1 (zh) | 一种开启电压的测试方法及系统 | |
TWI595485B (zh) | 電阻式隨機存取記憶體的操作方法 | |
TWI588976B (zh) | Non-volatile semiconductor memory device | |
TWI601146B (zh) | 半導體記憶體裝置 | |
KR20150142921A (ko) | 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 | |
CN111755060B (zh) | 失效数据修复电路和方法、非挥发性存储器、可读存储介质 | |
US20160307627A1 (en) | Method for programming memory device and associated memory device | |
CN106033680B (zh) | 电阻式随机存取存储器的操作方法 | |
US20150055423A1 (en) | Semiconductor memory apparatus | |
CN114450749A (zh) | 集成电路存储器中的读取尖峰减轻 | |
TW202113839A (zh) | 記憶體裝置及其資料讀取方法 | |
JP2019215944A (ja) | 半導体集積回路および検査方法 | |
US11955188B2 (en) | Semiconductor storage device and erase verification method |