CN106033680B - 电阻式随机存取存储器的操作方法 - Google Patents
电阻式随机存取存储器的操作方法 Download PDFInfo
- Publication number
- CN106033680B CN106033680B CN201510115523.5A CN201510115523A CN106033680B CN 106033680 B CN106033680 B CN 106033680B CN 201510115523 A CN201510115523 A CN 201510115523A CN 106033680 B CN106033680 B CN 106033680B
- Authority
- CN
- China
- Prior art keywords
- random access
- access memory
- voltage pulse
- resistive random
- confirmation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供了一种电阻式随机存取存储器的操作方法,包括:提供一重设电压脉冲至一电阻式随机存取存储器;提供一仿真电压脉冲至该电阻式随机存取存储器;以及提供一确认电压脉冲至该电阻式随机存取存储器,并且在提供该确认电压脉冲时,读取该电阻式随机存取存储器的重设电流,其中该确认电压脉冲的一电压电平大于提供一读取电压脉冲以读取该电阻式随机存取存储器的一电压电平。本发明能够降低读取时的确认失败,并且增加读取的稳定度。
Description
技术领域
本发明关于电阻式随机存取存储器(RRAM)的操作方法。更详细地说,本发明关于改善电阻式随机存取存储器的读取准确度的操作方法。
背景技术
一般而言,存储器主要可分为易失性存储器(Volatile memory)和非易失性存储器(Non-Volatile memory)。就非易失性存储器而言,现今使用最广泛的是快闪存储器(Flash Memory)。然而,快闪存储器具有高操作电压、操作速度慢及低耐久度等缺点。在先进的存储器研究中,电阻式随机存取存储器(RRAM)是当中受到广泛研究的项目之一。电阻式随机存取存储器具有结构简单、低操作电压、操作时间快速、可多位元记忆、耐久性佳、记忆元件面积缩小、非破坏性读取和低成本等优点。
虽然RRAM的程序化电压脉冲在设定(set)状态时大约为20奈秒(ns),在重设(reset)状态时大约为50ns,但是RRAM的电阻值的分布非常广泛。为了能够有效控制电阻值,需要在程序化的电压脉冲之间进行读取确认(read verification)。由于氧气在缺陷(trap)之间的扩散以及紧缩/松缓效应的影响,使得RRAM的读取并不稳定,而造成读取的错误。图1A为重设电流(Ireset)与读取次数的示意图。图1B为第一次的重设电流与第二次的重设电流的示意图。假设预设电流值为1微安培(uA),当重设电流大于此预设电流值,就表示确认失败(verification failure)。由图1A可得知,第1位元在读取第二次之后就确认失败了,而第2位元与第3位元则确认成功。此外,图1B显示了第一次与第二次的重设电流的关联系数R为0.92。详细而言,第一次的重设电流几乎都小于1uA,但第二次的重设电流有一部分是大于1uA。由此可知重设电流不稳定,并且分布范围较大。
有鉴于此,需要一种RRAM的操作方法来降低读取时的确认失败,并且增加读取的稳定度。
发明内容
本发明提供一种电阻式随机存取存储器的操作方法,解决了现有技术中读取电阻式随机存取存储器时经常出现确认失败,并且读取稳定度差的问题。
本发明提供一种电阻式随机存取存储器的操作方法,包括:提供一重设电压脉冲至一电阻式随机存取存储器;提供一仿真电压脉冲至电阻式随机存取存储器;以及提供一确认电压脉冲至电阻式随机存取存储器,并且在提供确认电压脉冲时,读取电阻式随机存取存储器的重设电流,其中确认电压脉冲的一电压电平大于提供一读取电压脉冲以读取电阻式随机存取存储器的一电压电平。
在一实施例中,电阻式随机存取存储器的第一侧连接于一位线,并且重设电压脉冲、仿真电压脉冲以及确认电压脉冲输入至位线。电阻式随机存取存储器的第二侧连接于一字线,并且第一侧不同于第二侧。此外,电阻式随机存取存储器包括一晶体管元件以及电阻元件,晶体管元件的栅极连接于第二侧,晶体管元件的源极或漏极连接于第一侧,电阻元件连接于第一侧。
在另一实施例中,重设电压脉冲与提供确认电压脉冲之间间隔一等待时间。仿真电压脉冲的电压电平小于或等于确认电压脉冲的电压电平。此外,电阻式随机存取存储器的操作方法还包括判断重设电流是否小于或等于一预设电流值。当重设电流小于预设电流值时,则判断为确认成功。当重设电流大于预设电流值时,则判断为确认失败,并且提供重设电压脉冲至电阻式随机存取存储器。
本发明提供一种电阻式随机存取存储器的操作方法,包括:提供一重设电压脉冲至一电阻式随机存取存储器;以及提供一确认电压脉冲至电阻式随机存取存储器,并且在提供确认电压脉冲时,读取电阻式随机存取存储器的电流,其中确认电压脉冲的一电压电平大于提供一读取电压脉冲以读取电阻式随机存取存储器的一电压电平,并且提供重设电压脉冲与提供确认电压脉冲之间间隔一等待时间。
本发明提供一种电阻式随机存取存储器的操作方法,能够提升电阻式随机存取存储器的稳定度、并提升电阻式随机存取存储器的操作速度,以及降低读取错误。
附图说明
图1A为电阻式随机存取存储器的重设电流与读取次数的示意图;
图1B为电阻式随机存取存储器的第一次的重设电流与第二次的重设电流的示意图;
图2为本发明所提供的电阻式随机存取存储器的示意图;
图3为本发明所提供的用于电阻式随机存取存储器的电压脉冲的示意图;
图4为本发明所提供的电阻式随机存取存储器的操作方法的流程图;
图5为本发明所提供的另一种电阻式随机存取存储器的操作方法的流程图;
图6为本发明所提供的另一种电阻式随机存取存储器的操作方法的流程图;
图7A为本发明所提供的电阻式随机存取存储器的第一次的重设电流与第二次的重设电流的示意图;
图7B为本发明所提供的电阻式随机存取存储器的第二次的重设电流与第三次的重设电流的示意图;
图8为本发明所提供的电阻式随机存取存储器的重设电流与确认百分比的示意图。
符号说明:
10~电阻式随机存取存储器;
12~晶体管元件;
14~电阻元件;
BL~位线;
Vd、Vr、Vn~电压电平;
Vcell~电压脉冲;
RS~重设阶段;
VPA~确认电压脉冲;
VPD~仿真电压脉冲;
VPR~重设电压脉冲;
VS~确认阶段;
WL~字线。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂,下文特举出本发明的具体实施例,并配合所附附图,作详细说明如下。本发明虽以较佳实施例揭露如下,然其并非用以限定本发明的范围,任何本领域技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视申请专利范围所界定者为准。
图2为本发明所提供的电阻式随机存取存储器10的示意图。在一实施例中,电阻式随机存取存储器10包括一晶体管元件12以及电阻元件14。举例而言,电阻元件14为可调式电阻。如图2所示,晶体管元件12的漏极(也即第一侧)连接电阻元件14以及位线BL,也即电阻元件14位于位线BL以及晶体管元件12的漏极之间。晶体管元件12的栅极(也即第二侧)则连接于字线WL。另一方面,晶体管元件12的源极(也可为第一侧)也可连接电阻元件14以及位线BL,也即电阻元件14位于位线BL以及晶体管元件12的源极之间,本发明并不加以限定。
图3为本发明所提供的用于电阻式随机存取存储器10的电压脉冲Vcell的示意图。为了能够有效控制电阻式随机存取存储器10的电阻值,在设定电压脉冲与重设电压脉冲之间会配置确认电压脉冲进行读取确认(read verification)。因此,电压脉冲Vcell包括重设阶段RS(reset stage)以及确认阶段VS(verification stage)。在一实施例中,在重设阶段RS时提供一重设电压脉冲VPR至电阻式随机存取存储器10。然后,进入确认阶段VS,提供一仿真电压脉冲VPD至电阻式随机存取存储器10。然后,提供一确认电压脉冲VPA至电阻式随机存取存储器10。值得注意的是,上述电压脉冲Vcell的重设电压脉冲VPR、仿真电压脉冲VPD以及确认电压脉冲VPA输入至位线BL而驱动电阻式随机存取存储器10。在另一实施例中,上述电压脉冲Vcell的重设电压脉冲VPR、仿真电压脉冲VPD以及确认电压脉冲VPA输入至源极线SL而驱动电阻式随机存取存储器10,而源极线SL连接晶体管元件12的源极。此外,在另一实施例中,电压脉冲Vcell的确认阶段VS仅包括确认电压脉冲VPA,而没有包括确认电压脉冲VPA之前的仿真电压脉冲VPD。同样地,上述电压脉冲Vcell的重设电压脉冲VPR以及确认电压脉冲VPA输入至位线BL而驱动电阻式随机存取存储器10。在另一实施例中,上述电压脉冲Vcell的重设电压脉冲VPR以及确认电压脉冲VPA输入至源极线SL而驱动电阻式随机存取存储器10,而源极线SL连接晶体管元件12的源极。
值得注意的是,在提供确认电压脉冲VPA时,会读取电阻式随机存取存储器10的重设电流(Ireset)。详细而言,当位线BL提供仿真电压脉冲VPD至电阻式随机存取存储器10时,不需用读取电阻式随机存取存储器10的重设电流。之后,当位线BL提供确认电压脉冲VPA至电阻式随机存取存储器10时,才需用读取电阻式随机存取存储器10的重设电流。由于仿真脉冲电压的极性与读取脉冲电压的极性相同,提供仿真脉冲电压有助于对电阻式随机存取存储器10的电场进行塑形。因此,在提供仿真脉冲电压之后提供确认脉冲电压,能够提升电阻式随机存取存储器10的稳定度、以及降低读取错误。
在一实施例中,确认电压脉冲VPA的一电压电平Vr大于提供一读取电压脉冲以读取该电阻式随机存取存储器10的一电压电平Vn。如图3所示,确认电压脉冲VPA的电压电平Vr大于读取电压脉冲的电压电平Vn。举例而言,确认电压脉冲VPA的电压电平Vr约为0.4伏特(V),读取电压脉冲的电压电平Vn约为0.2V,而字线WL所提供的电压脉冲的电压电平大约为3V。虽然确认电压脉冲VPA的电压电平Vr大于读取电压脉冲的电压电平Vn,但是确认电压脉冲VPA的电压电平Vr不会大于设定电阻式随机存取存储器10时的电压电平,以避免电阻式随机存取存储器10进入设定状态。对于电阻式随机存取存储器10的读取稳定度而言,降低重设电流能够降低读取错误。由此可知,应尽量提高电阻式随机存取存储器10的电阻值。然而,如此一来可能会造成电流太低而难以感测、并且增加电路设计的复杂度。因此,增加确认电压脉冲VPA的电压电平Vr有助于增加感测电流,并且提升电阻式随机存取存储器10的操作速度、以及降低读取错误。此外,在另一实施例中,仿真电压脉冲VPD的电压电平Vd小于或等于确认电压脉冲VPA的电压电平Vn。
在另一实施例中,提供重设电压脉冲VPR与提供确认电压脉冲VPA之间间隔一等待时间。换句话说,当重设电阻式随机存取存储器10时,经过等待时间才施加确认电压脉冲VPA与读取重设电流,而非立即施加确认电压脉冲VPA并读取重设电流。举例而言,上述等待时间约为一分钟。对于电阻式随机存取存储器10而言,氧原子(oxygen atom)与真空(vacancy)的释放是导致电阻式随机存取存储器10不稳定的原因之一。在等待时间之中,上述氧原子与真空能够重新分布,达到比较稳定的状态。因此,在重设电压脉冲VPR与确认电压脉冲VPA之间安排一等待时间,能够提升电阻式随机存取存储器10的稳定度、以及降低读取错误等问题。
图4为本发明所提供的电阻式随机存取存储器10的操作方法的流程图。在步骤S40中,提供重设电压脉冲VPR至电阻式随机存取存储器10。然后在步骤S42中,提供仿真电压脉冲VPD至电阻式随机存取存储器。然后在步骤S44中,提供确认电压脉冲VPA至电阻式随机存取存储器10。值得注意的是,在提供该确认电压脉冲VPA时,读取电阻式随机存取存储器10的重设电流。此外,确认电压脉冲VPA的电压电平大于提供读取电压脉冲以读取该电阻式随机存取存储器10的电压电平。
图5为本发明所提供的另一种电阻式随机存取存储器10的操作方法的流程图。在步骤S50中,提供重设电压脉冲VPR至电阻式随机存取存储器10。然后在步骤S52中,提供确认电压脉冲VPA至电阻式随机存取存储器10,并且在提供该确认电压脉冲VPA时,读取电阻式随机存取存储器的电流。详细而言,确认电压脉冲VPA的电压电平大于提供读取电压脉冲以读取电阻式随机存取存储器10的电压电平,并且提供重设电压脉冲VPR与提供确认电压脉冲VPA之间间隔一等待时间。
图6为本发明所提供的另一种电阻式随机存取存储器10的操作方法的流程图。在一实施例中,电阻式随机存取存储器10具有多个芯片需要进行读取确认。首先在步骤S600,开始重设。然后在步骤S602,Loop值为1,Flag值为1。详细而言,Loop值表示处理多个芯片中的第几个芯片,而Flag值表示是否进行读取确认。然后在步骤S604,初始地址,也即对第一个芯片进行处理。接着进入步骤S606,判断Loop值是否大于1。如果Loop值大于1,则执行步骤S620。如果Loop值没有大于1,则执行步骤S608。在步骤S608中,施加重设电压脉冲VPR至电阻式随机存取存储器10。然后在步骤S610中,判断是否结束地址,也即是否处理完最后一个芯片。如果没有结束地址,则执行步骤S608,继续施加重设电压脉冲VPR至电阻式随机存取存储器10。如果结束地址,则执行步骤S612。在步骤S612中,Loop值增加1(也即Loop=Loop+1)。然后,进入步骤S614,判断Loop值是否大于最大值,或是Flag值是否等于0。如果Loop值没有大于最大值,或是Flag值没有等于0,则执行步骤S604。如果Loop值大于最大值,或是Flag值等于0,则执行步骤S640,结束此操作方法的流程。
此外,在步骤S620,Flag值为0,表示将进行读取确认。然后进入步骤S622,施加仿真电压脉冲VPD至电阻式随机存取存储器10。接着,执行步骤S624,施加确认电压脉冲VPA至电阻式随机存取存储器10。然后执行步骤S626,判断重设电流是否小于或等于预设电流值。如果重设电流小于或等于预设电流值,则执行步骤S630。如果重设电流并未小于或等于预设电流值,则执行步骤S628。举例而言,预设电流值可以是1uA或是2uA。换言之,此操作方法判断重设电流是否小于或等于一预设电流值。当重设电流小于该预设电流值时,则判断为确认成功。当重设电流大于预设电流值时,则判断为确认失败,并且提供重设电压脉冲VPR至电阻式随机存取存储器10。由此可知,在步骤S628中,施加重设电压脉冲VPR至电阻式随机存取存储器10,并且设定Flag值为1表示读取确认完成。然后进入步骤S630,判断是否结束地址,也即是否处理完最后一个芯片。如果没有结束地址,则执行步骤S622,继续施加仿真电压脉冲VPD至电阻式随机存取存储器10。如果结束地址,则执行步骤S612。
值得注意的是,在图6所示的电阻式随机存取存储器10的操作方法的流程图中,步骤S608以及S610对应于重设阶段RS,而步骤S622、S624以及S626对应于确认阶段VS。在一实施例中,执行重设阶段RS的步骤以及执行确认阶段VS的步骤间隔一等待时间,以提升电阻式随机存取存储器10的稳定度。在另一实施例中,可执行两次以上步骤S622所示的施加仿真电压脉冲VPD,以进一步降低电阻式随机存取存储器10的读取错误。此外,确认电压脉冲VPA的电压电平大于提供读取电压脉冲以读取该电阻式随机存取存储器的电压电平。
图7A为本发明所提供的电阻式随机存取存储器10的第一次的重设电流与第二次的重设电流的示意图。在图7A所示的实施例中,提供重设电压脉冲VPR与提供确认电压脉冲VPA之间间隔一等待时间。详细而言,第一次与第二次的重设电流的关联系数R为0.97,大于图1B所示的关联系数R(R=0.92)。由此可知,等待时间确实有助于提升电阻式随机存取存储器10的稳定度,使得第二次的重设电流与第一次的重设电流更趋于一致。
图7B为本发明所提供的电阻式随机存取存储器10的第二次的重设电流与第三次的重设电流的示意图。在图7B所示的实施例中,提供仿真电压脉冲VPD至电阻式随机存取存储器10。详细而言,由于施加仿真电压脉冲VPD时并未读取第一次的重设电流,因此仅在施加确认电压脉冲VPA时读取第二次与第三次的重设电流。如图7B所示,第二次与第三次的重设电流的关联系数R为0.975,大于图1B所示的关联系数R(R=0.92)。由此可知,提供仿真电压脉冲VPD至电阻式随机存取存储器确实有助于提升电阻式随机存取存储器10的稳定度以及降低读取错误等问题,使得第三次的重设电流与第二次的重设电流更趋于一致。
图8为本发明所提供的电阻式随机存取存储器10的重设电流与确认百分比的示意图。图8所示的两条曲线分别是确认电压脉冲VPA的电压电平Vr为0.2V以及0.4V时,所对应的重设电流的曲线。从图8可以得知,两条曲线为平行位移,并没有形状或曲率上的改变。因此当确认电压脉冲VPA的电压电平Vr从0.2V增加为0.4V时,并未改变电阻式随机存取存储器10的元件特性。此外,从确认百分比为80%来看,两条曲线所对应的重设电流的数值分别约为1uA以及3uA。换言之,当确认电压脉冲VPA的电压电平Vr从0.2V增加为0.4V时,能够感测到的电流也增加了。因此,增加确认电压脉冲VPA的电压电平Vr有助于增加感测电流,并且降低随机存取存储器10的读取错误、提升其操作速度。
虽然本发明的各种实施例已详细揭露如上,然要理解的是,这些实施例是用于说明非用以限定本发明。例如软件能够执行此处所述装置与方法的功能、工艺、模型、模拟、描述及/或测试。此等软件可安装于任何已知的电脑可用媒体例如磁盘、半导体、磁片或光碟片、网络、线路、无线或其他媒体。此外,此处所述的装置与方法可为结合硬件与软件的实施例。本发明的保护范围并未局限于说明书内所述特定实施例中,而应依据申请专利范围及其相关内容。最后,任何所属技术领域技术人员也可理解与上述等同的结构或工艺并未脱离本发明精神和保护范围内。
Claims (6)
1.一种电阻式随机存取存储器的操作方法,其特征在于,所述电阻式随机存取存储器的操作方法包括:
提供一重设电压脉冲至一电阻式随机存取存储器;
提供一仿真电压脉冲至该电阻式随机存取存储器;以及
提供一确认电压脉冲至该电阻式随机存取存储器,并且在提供该确认电压脉冲时,读取该电阻式随机存取存储器的重设电流,其中该确认电压脉冲的一电压电平大于提供一读取电压脉冲以读取该电阻式随机存取存储器的一电压电平,并且该仿真电压脉冲的电压电平小于该确认电压脉冲的电压电平。
2.如权利要求1所述的电阻式随机存取存储器的操作方法,其特征在于,该电阻式随机存取存储器的第一侧连接于一位线,并且该重设电压脉冲、该仿真电压脉冲以及该确认电压脉冲输入至该位线。
3.如权利要求1所述的电阻式随机存取存储器的操作方法,其特征在于,提供该重设电压脉冲与提供该确认电压脉冲之间间隔一等待时间。
4.一种电阻式随机存取存储器的操作方法,其特征在于,所述电阻式随机存取存储器的操作方法包括:
提供一重设电压脉冲至一电阻式随机存取存储器;
提供一仿真电压脉冲至该电阻式随机存取存储器;以及
提供一确认电压脉冲至该电阻式随机存取存储器,并且在提供该确认电压脉冲时,读取该电阻式随机存取存储器的重设电流,其中该确认电压脉冲的一电压电平大于提供一读取电压脉冲以读取该电阻式随机存取存储器的一电压电平,并且提供该重设电压脉冲与提供该确认电压脉冲之间间隔一等待时间,并且该仿真电压脉冲的电压电平小于该确认电压脉冲的电压电平。
5.如权利要求4所述的电阻式随机存取存储器的操作方法,其特征在于,该电阻式随机存取存储器的第一侧连接于一位线,并且该重设电压脉冲、该仿真电压脉冲以及该确认电压脉冲输入至该位线。
6.如权利要求4所述的电阻式随机存取存储器的操作方法,其特征在于,所述电阻式随机存取存储器的操作方法还包括:
判断该重设电流是否小于或等于一预设电流值,当该重设电流小于该预设电流值时,则判断为确认成功。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510115523.5A CN106033680B (zh) | 2015-03-17 | 2015-03-17 | 电阻式随机存取存储器的操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510115523.5A CN106033680B (zh) | 2015-03-17 | 2015-03-17 | 电阻式随机存取存储器的操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106033680A CN106033680A (zh) | 2016-10-19 |
CN106033680B true CN106033680B (zh) | 2019-03-15 |
Family
ID=57150937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510115523.5A Active CN106033680B (zh) | 2015-03-17 | 2015-03-17 | 电阻式随机存取存储器的操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106033680B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112802521B (zh) * | 2019-11-13 | 2024-02-23 | 华邦电子股份有限公司 | 熟化电阻式随机存取存储器的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104299645A (zh) * | 2014-10-22 | 2015-01-21 | 中国科学院微电子研究所 | 一种阻变存储器写操作电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5082130B2 (ja) * | 2008-02-19 | 2012-11-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4806046B2 (ja) * | 2009-03-16 | 2011-11-02 | 株式会社東芝 | 半導体記憶装置 |
KR101571148B1 (ko) * | 2009-09-02 | 2015-11-23 | 삼성전자주식회사 | 저항 메모리 소자의 저항 측정 방법 및 저항 측정 시스템 |
US8780612B2 (en) * | 2012-08-22 | 2014-07-15 | SK Hynix Inc. | Resistive memory device and programming method thereof |
-
2015
- 2015-03-17 CN CN201510115523.5A patent/CN106033680B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104299645A (zh) * | 2014-10-22 | 2015-01-21 | 中国科学院微电子研究所 | 一种阻变存储器写操作电路 |
Also Published As
Publication number | Publication date |
---|---|
CN106033680A (zh) | 2016-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6420504B2 (ja) | メモリデバイスにおける異なるセンスノード電圧を使用するベリファイ動作 | |
US10134468B2 (en) | Cross point memory control | |
JP4653833B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
CN108417238A (zh) | 检测存储器阵列中的错位并调整读取和验证定时参数 | |
WO2016160158A1 (en) | Apparatus and method for drift cancellation in a memory | |
CN100458977C (zh) | 一种自适应控制闪存接口读写速度的装置和方法 | |
CN106462480A (zh) | 用于处理持久存储器中的错误的技术 | |
EP2587362A3 (en) | Systems and methods for obtaining and using nonvolatile memory health information | |
CN106033680B (zh) | 电阻式随机存取存储器的操作方法 | |
US20150234977A1 (en) | Method of verifying layout of mask rom | |
WO2023098145A1 (en) | Memory device, memory system, and program operation method thereof | |
JP2017520074A (ja) | ソフトデータの判定 | |
US20110228585A1 (en) | Variable resistance memory device and related method of operation | |
KR20160071946A (ko) | 반도체 메모리 장치 | |
US20180197607A1 (en) | Overlapping write schemes for cross-point non-volatile memory devices | |
US20160372196A1 (en) | Writing method for resistive memory apparatus | |
CN104934060A (zh) | 半导体存储装置及存储器控制器 | |
CN104641417A (zh) | 非易失性存储装置及其控制方法 | |
CN105825884B (zh) | 存储器操作方法及相关的存储器装置 | |
US20210366540A1 (en) | Read Spike Mitigation in Integrated Circuit Memory | |
US20160307627A1 (en) | Method for programming memory device and associated memory device | |
CN106158015A (zh) | 阻变式存储器装置、读/写电路单元及其操作方法 | |
US11380394B2 (en) | Voltage profile for reduction of read disturb in memory cells | |
TW202312175A (zh) | 未選擇子區塊之程式化相依偏壓 | |
TWI595485B (zh) | 電阻式隨機存取記憶體的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |