CN104641417A - 非易失性存储装置及其控制方法 - Google Patents

非易失性存储装置及其控制方法 Download PDF

Info

Publication number
CN104641417A
CN104641417A CN201380048634.8A CN201380048634A CN104641417A CN 104641417 A CN104641417 A CN 104641417A CN 201380048634 A CN201380048634 A CN 201380048634A CN 104641417 A CN104641417 A CN 104641417A
Authority
CN
China
Prior art keywords
resistance state
memory element
resistive memory
writing
low resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380048634.8A
Other languages
English (en)
Other versions
CN104641417B (zh
Inventor
岩崎友子
宫地幸祐
竹内健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuo University
Original Assignee
Chuo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuo University filed Critical Chuo University
Publication of CN104641417A publication Critical patent/CN104641417A/zh
Application granted granted Critical
Publication of CN104641417B publication Critical patent/CN104641417B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06—Acceleration testing

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明的目的是在防止电阻式存储元件中发生干扰的同时提高读取速度和写入速度。根据本发明的非易失性存储装置(100)包括：存储器(102)，其包括至少一个非易失性的电阻式存储元件；以及控制单元(104)，其被配置为向所述电阻式存储元件写入高电阻状态或低电阻状态，其中，所述控制单元(104)使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反。

Description

非易失性存储装置及其控制方法
相关申请的交叉引用
本申请要求(2012年9月18日提交的)日本专利申请2012-204340的优先权和权益，该申请的全部内容通过引用包含于此。
技术领域
本发明涉及一种非易失性存储装置及其控制方法，更具体地，涉及一种包括诸如电阻式随机存取存储器(ReRAM：Resistance Random AccessMemory)等的非易失性存储器和用于控制该电阻式随机存取存储器的控制单元的非易失性存储装置以及该非易失性存储装置的控制方法。
背景技术
近来，ReRAM作为能够代替闪速存储器的非易失性存储器而受到关注。ReRAM具有快速写入和高密度的特性，因此有望用作用于商业目的或用于移动系统的非易失性存储器。
通常，ReRAM由配置成矩阵形式的多个存储器单元所构成，并且各存储器单元包括非易失性电阻式存储元件。存储器单元具有仅包括一个电阻式存储元件的结构(1R型)，或具有包括一个晶体管和一个电阻式存储元件的另一种结构(1T1R型)。图9示出1T1R型的存储器单元的结构的示例。1T1R型的存储器单元包括漏极、栅极和源极这三个端子。非易失性存储装置向特定的存储器单元的栅极施加电压，由此选择该存储器单元以向其写入数据或从中读取数据。
图10是示出电阻式存储元件的结构的示例的图。电阻式存储元件具有将存储器层设于漏电极与源电极之间的结构。电阻式存储元件具有能够通过在漏电极与源电极之间施加电压脉冲来改变存储器层的电阻的特性。电阻式存储元件基于电阻的大小来存储信息。具有高电阻的状态被称为高电阻状态(HRS：High Resistance State)，并且具有低电阻的状态被称为低电阻状态(LRS：Low Resistance State)。
图11示出向电阻式存储元件写入时所施加的电压脉冲的示例。图11(a)示出在向电阻式存储元件写入LRS的操作(以下称为“设置”)中、漏极与源极之间施加的电压脉冲的示例。横轴表示时间，纵轴表示Vds。这里，符号Vds表示以源极电压为基准的漏极电压。因此，在Vds为正的情况下，漏极电压高于源极电压，并且在Vds为负的情况下，源极电压高于漏极电压。在如图11(a)所示进行设置时，施加宽度为50ns且Vds为2V的电压脉冲。
图11(b)示出在向电阻式存储元件写入HRS的操作(以下称为“复位”)中、漏极与源极之间施加的电压脉冲的示例。在复位时，施加宽度为20ns且Vds为-2V的电压脉冲。这样，进行设置时以及进行复位时漏极与源极之间施加的电压脉冲的方向彼此相反。下文中，将与进行设置时所施加的电压脉冲相同的方向、即正的Vds方向称为“正向偏压”，并且将与进行复位时所施加的电压脉冲相同的方向、即负的Vds方向称为“反向偏压”。
向电阻式存储元件写入LRS或HRS的特性是：通过施加一次电压脉冲未必能成功写入。因此，在向电阻式存储元件写入LRS或HRS时，通过在施加设置/复位脉冲后进行读取来执行被称为用于确认写入是否成功的验证(verification)的操作(参见下述的非专利文献1)。在作为验证结果而判断为写入失败的情况下，再次施加设置/复位脉冲，随后执行验证。重复该过程，直至成功执行写入为止。
为了发现向电阻式存储元件写入了HRS和LRS中的哪一个，可以通过在漏极与源极之间施加电压并检测电流来读取HRS或LRS。图12(a)示出流至电阻式存储元件的电流对于Vds的依赖性。在图12(a)中，白色圆表示流至已写入LRS的电阻式存储元件的电流，黑色圆表示流至已写入HRS的电阻式存储元件的电流。图12(b)是纵轴表示根据图12(a)的电流所计算出的电阻的曲线图。在图12(b)中，白色圆表示已写入LRS的电阻式存储元件的电阻，黑色圆表示已写入HRS的电阻式存储元件的电阻。图12(b)所示，由于HRS和LRS之间电阻显著不同，因此可以基于电阻的大小来识别HRS和LRS。
现有技术文献
非专利文献
非专利文献1：Kazuhide Higuchi等,“Investigation of Verify-ProgrammingMethods to Achieve 10Million Cycles for 50nm Hf02ReRAM”,IEEEInternational Memory Workshop(IMW),pp.119-122,2012
发明内容
发明要解决的问题
为了提高ReRAM的读取速度，可以增大读取时漏极与源极之间施加的电压，以便增大读取电流。然而，增大读取电流可能引起所谓的干扰(disturb)这一问题。这里，干扰是指由于读取时在漏极与源极之间流动的电流而导致电阻在不期望的大小方向上发生变化的现象。也就是说，干扰是已写入HRS的电阻式存储元件的电阻减小或已写入LRS的电阻式存储元件的电阻增大的现象。由于干扰可能会导致存储在电阻式存储元件中的数据被破坏，因此不期望出现该干扰。
图13示出在电阻式存储元件的漏极与源极之间连续施加正向偏压的情况下的电阻变化。对于HRS，施加三个电压：Vds为0.1V、0.3V和0.5V，分别采用黑色三角形、黑色方形和黑色圆表示。对于LRS，仅施加0.5V的Vds，采用白色圆表示。
在向已写入HRS的电阻式存储元件连续施加正向偏压的情况下，在Vds为0.1V和0.3V的情况下没有发生干扰。另一方面，在Vds为0.5V的情况下，在施加时间为100～1000秒期间电阻变低，引起干扰。
在向已写入LRS的电阻式存储元件连续施加正向偏压的情况下，施加作为相对高的电压的0.5V的Vds，未引起电阻增大，因此没有干扰。
图14示出在电阻式存储元件的漏极与源极之间连续施加反向偏压的情况下的电阻变化。对于HRS，施加-0.5V的Vds，采用黑色圆表示。对于LRS，施加三个电压：Vds为-0.1V、-0.3V和-0.5V，分别采用白色三角形、白色方形和白色圆表示。
在向已写入HRS的电阻式存储元件连续施加反向偏压的情况下，施加作为相对高的电压的-0.5V的Vds，未引起电阻增大，因此没有干扰。
在向已写入LRS的电阻式存储元件连续施加反向偏压的情况下，尽管在Vds为-0.1V的情况下没有发生干扰，但在Vds为-0.3V和-0.5V的情况下，在施加时间10～1000秒期间电阻增大，由此引起干扰。
如上所述，在Vds增大而使读取电流增大的情况下，正向偏压在已写入HRS的电阻式存储元件中引起干扰。此外，在Vds增大而使读取电流增大的情况下，反向偏压在已写入LRS的电阻式存储元件中引起干扰。
也就是说，为提高读取速度而增大施加电压可能引起干扰，而为防止干扰而降低施加电压会减慢读取速度。因此，读取速度与干扰的发生存在折衷关系。通常，优先防止干扰的发生，并通过施加诸如约为0.1V的Vds等的低电压作为正向偏压来执行读取。结果，存在以下问题：读取时流向电阻式存储元件的电流小，相应地减慢了读取速度。
此外，在向电阻式存储元件写入时，执行用于确认写入是否成功的验证，其中，与数据的读取类似，向电阻式存储元件的漏极与源极之间施加电压并检测电流。因此，向电阻式存储元件写入也具有与读取类似的折衷关系的问题，并且为了防止干扰，通过施加诸如约为0.1V的Vds等的低电压作为正向偏压来执行验证。结果，存在以下问题：验证速度降低，相应地减慢了写入速度。
因此，考虑到上述问题，本发明的目的是提供一种非易失性存储装置，其在能够在防止电阻式存储元件中发生干扰的同时提高读取速度和写入速度，并且还提供该非易失性存储装置的控制方法。
解决问题的技术手段
为了解决上述问题，根据本发明的非易失性存储装置，包括：存储器，其包括至少一个非易失性的电阻式存储元件；以及控制单元，其被配置为向所述电阻式存储元件写入高电阻状态或低电阻状态，其中，所述控制单元使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反。
根据本发明的非易失性存储装置，优选地，所述控制单元在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件施加反向偏压，在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件施加正向偏压。
根据本发明的非易失性存储装置，优选地，所述控制单元在写入所述高电阻状态时及写入所述高电阻状态之后的验证操作时向所述电阻式存储元件的源极施加相同的电压，在写入所述低电阻状态时及写入所述低电阻状态之后的验证操作时向所述电阻式存储元件的源极施加相同的电压。
根据本发明的非易失性存储装置，优选地，所述控制单元在从所述存储器中读取数据时，向所述电阻式存储元件施加反向偏压。
根据本发明的非易失性存储装置，优选地，所述控制单元在从所述存储器中读取数据时，在判断为写入了所述低电阻状态的电阻式存储元件中发生了干扰的情况下，向该电阻式存储元件写入所述低电阻状态。
根据本发明的非易失性存储装置，优选地，所述控制单元在判断为发生了干扰并且向所述电阻式存储元件写入所述低电阻状态的情况下，向所述电阻式存储元件的源极施加与从所述存储器中读取数据时所施加的电压相同的电压。
根据本发明的非易失性存储装置，优选地，所述控制单元基于写入了所述低电阻状态的电阻式存储元件的电阻是否比通常的低电阻状态的电阻值高预定比例以上，来判断是否发生干扰。
为了解决上述问题，根据本发明的非易失性存储装置的控制方法是包括具有至少一个非易失性的电阻式存储元件的存储器的非易失性存储装置的控制方法，所述控制方法包括以下步骤：写入步骤，用于向所述电阻式存储元件写入高电阻状态或低电阻状态；以及验证步骤，用于在所述写入步骤之后，验证是否正常写入了所述高电阻状态或所述低电阻状态，其中，在所述验证步骤中，使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反。
发明的效果
根据本发明，可以提供能够在防止电阻式存储元件中发生干扰的同时提高读取速度和写入速度的非易失性存储装置以及该非易失性存储装置的控制方法。
附图说明
图1示出根据本发明的一个实施例的非易失性存储装置的示意结构的图；
图2是示出根据本发明的一个实施例的写入时所施加的偏压和验证时所施加的偏压的图；
图3是示出根据本发明的一个实施例的验证时所施加的偏压的表；
图4是示出根据本发明的一个实施例的非易失性存储装置的复位时的写入时间的图；
图5是示出根据本发明的一个实施例的非易失性存储装置的设置时的写入时间的图；
图6是示出根据本发明的一个实施例的非易失性存储装置写入一页所用的时间的图；
图7是示出根据本发明的一个实施例的读取时所施加的偏压和回写(write-back)时所施加的偏压的图；
图8是根据本发明的一个实施例的读取操作的流程图；
图9是示出1T1R型的存储器单元的结构的图；
图10是示出电阻式存储元件的结构的示例的图；
图11是示出写入时所施加的电压脉冲的示例的图；
图12是示出流至电阻式存储元件的电流的读取电压依赖性以及电阻式存储元件的电阻的读取电压依赖性的图；
图13是示出在向电阻式存储元件长时间施加正向偏压的情况下的电阻变化的图；
图14是示出在向电阻式存储元件长时间施加反向偏压的情况下的电阻变化的图。
具体实施方式
以下将参照附图对本发明的实施例进行说明。
图1示出根据本发明的一个实施例的非易失性存储装置的示意结构的图。非易失性存储装置100包括存储器102和控制单元104。
存储器102包括配置成矩阵形式的至少一个存储器单元，并且各存储器单元包括非易失性存储元件。例如，存储器单元为如图9所示的1T1R型。1T1R型的存储器单元包括漏极、栅极和源极这三个端子，并且能够在向栅极电压施加正电压的状态下通过在漏极与源极之间施加电压来读取或写入数据。存储器单元的漏极连接至位线，并且源极连接至源极线。源极线通常由多个存储器单元共用，因此具有大的寄生电容。
控制单元104对向存储器102中的存储器单元所施加的电压进行控制。控制单元104通过向存储器单元的栅极施加电压来选择进行数据的写入/读取所用的存储器单元，并且通过在存储器单元的漏极与源极之间施加电压来写入/读取数据。
控制单元104包括第一检测放大器106和第二检测放大器108。第一检测放大器106和第二检测放大器108检测流过控制单元104所选择的存储器单元的电流。第一检测放大器106和第二检测放大器108的操作将在后面描述。
写入
图2示出根据本发明的一个实施例的写入时所施加的偏压和验证时所施加的偏压的图。图2(a)示出复位时的偏压。在通过施加复位脉冲向电阻式存储元件写入HRS的情况下，控制单元104施加将源极线设置为2.0V并将位线设置为0V的电压脉冲。此外，在复位时的验证中，控制单元104向电阻式存储元件施加反向偏压。例如，如图2(a)所示，控制单元104向源极线施加2.0V电压，并向位线施加1.5V电压。在如上所述向已写入HRS的电阻式存储元件施加反向偏压的情况下，如图14所示，施加高于0.1V的电压不会引起干扰。控制单元104通过施加0.5V的电压(高于传统的0.1V的施加电压)执行验证，可以与传统的验证速度相比提高验证速度，结果提高了写入速度。
在复位以及复位的验证时，控制单元104向源极线施加2.0V的固定电压。由于控制单元104不改变向具有大的寄生电容的源极线所施加的电压，因此可以缩短从复位到复位的验证的转变时间。
图2(b)示出设置时所施加的偏压。在通过施加设置脉冲来向电阻式存储元件写入LRS的情况下，控制单元104施加将源极线设置为0V并将位线设置为2.0V的电压脉冲。此外，在设置时的验证中，控制单元104向电阻式存储元件施加正向偏压。如图2(b)所示，例如，控制单元104向源极线施加0V电压，并向位线施加0.3V电压。在如上所述向已写入LRS的电阻式存储元件施加正向偏压的情况下，如图13所示，施加高于0.1V的电压不会引起干扰。控制单元104通过施加0.3V的电压(高于传统的0.1V的施加电压)来执行验证，可以与传统的验证速度相比提高验证速度，结果提高了写入速度。
此外，在设置时以及设置的验证时，控制单元104向源极线施加0V的固定电压。由于控制单元104不改变向具有大的寄生电容的源极线所施加的电压，因此可以缩短从设置到设置的验证的转变时间。
如上所述，在向存储器102写入数据时，写入HRS和LRS中的哪一个是已知的。因此，控制单元104可以在合适的方向施加比传统的施加电压高的电压来进行验证。因此，可以在避免发生干扰的同时提高写入速度。
图3示出根据本发明的一个实施例的验证时所施加的偏压的表。图3(a)示出HRS的验证时所施加的偏压的条件在现有技术和本实施例之间的比较。在HRS的验证时，现有技术施加0.1V的正向偏压，而本实施例施加0.5V的反向偏压。因此，现有技术的读取电流为0.5μA，而本实施例的读取电流为4μA，本实施例的读取电流是现有技术的读取电流的8倍。
此外，图3(b)示出LRS的验证时所施加的偏压的条件在现有技术和本实施例之间的比较。在LRS的验证时，现有技术施加0.1V的正向偏压，而本实施例施加0.3V的正向偏压。因此，现有技术的读取电流为2μA，而本实施例的读取电流为10μA，本实施例的读取电流是现有技术的读取电流的5倍。
如上所述，根据本实施例，在HRS的验证以及LRS的验证时，能够在防止发生干扰的同时增大读取电流。因此，可以提高向存储器102写入的写入速度。
图4示出施加一次复位脉冲以及执行一次验证的时间。尽管复位脉冲的施加时间在现有技术和本实施例之间没有不同，但根据本实施例的从复位脉冲施加状态到验证用的偏压设置的转变时间比现有技术的转变时间短。这是因为，现有技术的上述转变是通过改变具有大的寄生电容的源极线的电压来实现的，而本实施例的从复位脉冲施加状态到验证用的偏压设置的转变是在源极线的电压固定的状态下实现的。
此外，关于验证时间，由于本实施例在漏极与源极之间施加的0.5V电压高于传统的0.1V施加电压，因此与现有技术相比，可以显著降低验证时间。
图5示出施加一次设置脉冲以及执行一次验证的时间。尽管设置脉冲的施加时间在现有技术和本实施例之间没有不同，但根据本实施例的从设置脉冲施加状态到验证用的偏压设置的转变时间比现有技术的转变时间短。这是因为，现有技术的上述转变是通过将位线的电压从2.0V变为0.1V来实现的，而本实施例的转变是通过将位线的电压从2.0V变为0.3V来实现的，本实施例的电压变化较小。
此外，关于验证时间，由于本实施例在漏极与源极之间施加的0.3V电压高于传统的0.1V的施加电压，因此，与现有技术相比，可以显著降低验证时间。
图6是示出根据本发明的一个实施例的非易失性存储装置写入一页(设置3次和复位3次)所用的时间的图。在图6所示的例子中，写入时间从2.3μs减少为0.8μs，减少了大约68％。
读取
接下来，将对控制单元104从存储器102读取数据的操作进行说明。在控制单元104从存储器102读取数据时，写入至电阻式存储元件的是HRS还是LRS是未知的。因此，与数据写入的验证时不同，无法基于写入至电阻式存储元件的是HRS还是LRS来选择合适的偏压方向。
因此，控制单元104通过施加反向偏压来从存储器102中读取数据，并且执行回写(write back)。这里，“回写”是指在电阻式存储元件的状态由于干扰而劣化的情况下进行再次写入的操作。
图7是示出根据本发明的一个实施例的读取时所施加的偏压以及回写时所施加的偏压的图。
如图7(a)所示，控制单元104设置向源极线施加0.3V电压并向位线施加0V电压的偏压，也就是说，向电阻式存储元件施加反向偏压，由此从存储器102读取数据。在这种情况下，虽然在向电阻式存储元件写入HRS的情况下没有发生干扰，但在向电阻式存储元件写入LRS的情况下存在发生干扰的可能性。
因此，在向电阻式存储元件写入LRS并且发生干扰的情况下，如图7(b)所示，控制单元104通过设置将源极线设置为0.3V并将位线设置为2.0V的偏压来执行回写。因此，控制单元104可以恢复存储器102中被干扰的LRS的原始状态。在这种情况下，如图7(a)和图7(b)所示，由于控制单元104没有改变具有大的寄生电容的源极线的电压，因此可以迅速地进行从图7(a)的偏压状态到图7(b)的偏压状态的转变。
以下说明在控制单元104从存储器102读取数据时是否发生干扰的判断方法。
如图1所示，控制单元104包括第一检测放大器106和第二检测放大器108。第一检测放大器106和第二检测放大器108与控制单元104所选择的存储器单元连接，并且使用不同的参考值同时检测流向所选择的存储器单元的电流。注意，在本实施例中，仅以示例的方式说明了控制单元104包括用于检测电流的两个放大器(第一检测放大器106和第二检测放大器108)。可选地，控制单元104可以包括使用不同的参考值测量两次的一个检测放大器，即被配置为既用作第一检测放大器106、也用作第二检测放大器108的一个检测放大器。
第一检测放大器106用于正常读取，并检测流向所选择的存储器单元的电流。
第二检测放大器108判断在写入LRS的存储器单元中是否发生干扰。例如，第二检测放大器108根据流至所选择的存储器单元的电流来计算该存储器单元的电阻，并且在该电阻比LRS的正常电阻值高预定比例以上(例如，20％以上)的情况下，判断为发生了干扰。注意，该判断方法仅是一种示例，并且还可以采用不同的标准来进行该判断。
参照图8所示的流程图，对非易失性存储装置100读取数据的处理进行说明。
控制单元104从存储器102选择要读取的存储器单元(步骤S101)。控制单元104向所选择的存储器单元施加反向偏压并由此读取数据(步骤S102)。
第二检测放大器108判断写入LRS的存储器单元中是否发生干扰，即电阻是否比LRS的正常电阻值高20％以上(步骤S103)。
在步骤S103判断为是的情况下，控制单元104对已读取的存储器单元执行回写(步骤S104)。然后，控制单元104选择要读取的另一存储器单元(步骤S105)，并返回至步骤S102。
在步骤S103确定为否的情况下，控制单元104选择要读取的另一存储器单元(步骤S105)，并返回至步骤S102。
如上所述，根据本发明的非易失性存储装置100，基于向电阻式存储元件写入HRS还是LRS来适当选择验证时施加偏压的方向。由此，可以在防止干扰发生的同时，通过施加高电压来提高写入速度。
此外，由于非易失性存储装置100在设置时以及设置的验证时向源极线施加相同的电压，因此缩短了从设置到设置验证的转变时间。此外，由于非易失性存储装置100在复位时以及复位的验证时向源极线施加相同的电压，因此缩短了从复位到复位验证的转变时间。
此外，根据本发明的非易失性存储装置100判断在从电阻式存储元件读取数据时是否发生了干扰，并且在发生了干扰的情况下执行回写。因此，非易失性存储装置100可以通过在读取时向电阻式存储元件施加高电压来提高读取速度。
此外，根据本发明的非易失性存储装置100在从电阻式存储元件读取数据时以及在执行回写时向源极线施加相同的电压。因此，能够缩短从读取到回写的转变时间。
此外，根据本发明的非易失性存储装置100可以基于已写入LRS的电阻式存储元件的电阻是否增加了预定比例以上来判断是否发生干扰。
尽管已根据附图和实施例对本发明进行了说明，但应该理解的是，本领域普通技术人员也可以基于本发明公开内容进行各种修改和改变。因此，这样的修改和改变都包括在本发明的范围内。
例如，虽然上述实施例采用1T1R型的存储器单元，但本发明不限于此，本发明可以使用1R型的存储器单元或者其它结构。
此外，虽然上述实施例中施加了特定的偏压，但这些值仅以示例的方式被使用，并且可以根据实际使用的存储器单元的特性来选择适当的值。
此外，虽然在上述实施例中采用ReRAM作为示例，但本发明不限于此。本发明可以适用于对偏压具有相同的依赖性的非易失性存储器。
此外，在上述实施例中，虽然在HRS的验证时施加反向偏压以及在LRS的验证时施加正向偏压，但在电阻式存储元件示出与上述实施例中说明的干扰特性相反的干扰特性(即，在HRS的验证时施加正向偏压时以及在LRS的验证时施加反向偏压的情况下，不发生干扰)的情况下，也可以在HRS的验证时施加正向偏压并且在LRS的验证时施加反向偏压。
附图标记说明
100 非易失性存储装置
102 存储器
104 控制单元
106 第一检测放大器
108 第二检测放大器

Claims (10)

1.一种非易失性存储装置，包括：
存储器，其包括至少一个非易失性的电阻式存储元件；以及
控制单元，其被配置为向所述电阻式存储元件写入高电阻状态或低电阻状态，
其中，所述控制单元使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反。
2.根据权利要求1所述的非易失性存储装置，其特征在于，所述控制单元在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件施加反向偏压，在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件施加正向偏压。
3.根据权利要求1所述的非易失性存储装置，其特征在于，所述控制单元在写入所述高电阻状态时及写入所述高电阻状态之后的验证操作时向所述电阻式存储元件的源极施加相同的电压，在写入所述低电阻状态时及写入所述低电阻状态之后的验证操作时向所述电阻式存储元件的源极施加相同的电压。
4.根据权利要求2所述的非易失性存储装置，其特征在于，所述控制单元在写入所述高电阻状态时及写入所述高电阻状态之后的验证操作时向所述电阻式存储元件的源极施加相同的电压，在写入所述低电阻状态时及写入所述低电阻状态之后的验证操作时向所述电阻式存储元件的源极施加相同的电压。
5.根据权利要求1所述的非易失性存储装置，其特征在于，所述控制单元在从所述存储器中读取数据时，向所述电阻式存储元件施加反向偏压。
6.根据权利要求5所述的非易失性存储装置，其特征在于，所述控制单元在从所述存储器中读取数据时，在判断为写入了所述低电阻状态的电阻式存储元件中发生了干扰的情况下，向该电阻式存储元件写入所述低电阻状态。
7.根据权利要求6所述的非易失性存储装置，其特征在于，所述控制单元在判断为发生了干扰并且向所述电阻式存储元件写入所述低电阻状态的情况下，向所述电阻式存储元件的源极施加与从所述存储器中读取数据时所施加的电压相同的电压。
8.根据权利要求6所述的非易失性存储装置，其特征在于，所述控制单元基于写入了所述低电阻状态的电阻式存储元件的电阻是否比通常的低电阻状态的电阻值高预定比例以上，来判断是否发生干扰。
9.根据权利要求7所述的非易失性存储装置，其特征在于，所述控制单元基于写入了所述低电阻状态的电阻式存储元件的电阻是否比通常的低电阻状态的电阻值高预定比例以上，来判断是否发生干扰。
10.一种非易失性存储装置的控制方法，所述非易失性存储装置包括具有至少一个非易失性的电阻式存储元件的存储器，所述控制方法包括以下步骤：
写入步骤，用于向所述电阻式存储元件写入高电阻状态或低电阻状态；以及
验证步骤，用于在所述写入步骤之后，验证是否正常写入了所述高电阻状态或所述低电阻状态，
其中，在所述验证步骤中，使得在写入所述高电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向与在写入所述低电阻状态之后的验证操作时向所述电阻式存储元件所施加的偏压的方向彼此相反。
CN201380048634.8A 2012-09-18 2013-08-09 非易失性存储装置及其控制方法 Expired - Fee Related CN104641417B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012204340 2012-09-18
JP2012-204340 2012-09-18
PCT/JP2013/004823 WO2014045512A1 (ja) 2012-09-18 2013-08-09 不揮発性記憶装置およびその制御方法

Publications (2)

Publication Number Publication Date
CN104641417A true CN104641417A (zh) 2015-05-20
CN104641417B CN104641417B (zh) 2018-04-03

Family

ID=50340854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380048634.8A Expired - Fee Related CN104641417B (zh) 2012-09-18 2013-08-09 非易失性存储装置及其控制方法

Country Status (5)

Country Link
US (1) US9947396B2 (zh)
JP (1) JP6202576B2 (zh)
KR (1) KR20150046169A (zh)
CN (1) CN104641417B (zh)
WO (1) WO2014045512A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140405A (zh) * 2015-08-14 2018-06-08 斯平转换技术公司 用于双极存储器写入验证的方法和装置
CN108288479A (zh) * 2017-01-10 2018-07-17 爱思开海力士有限公司 半导体器件
CN108475519A (zh) * 2015-11-04 2018-08-31 美光科技公司 包含存储器及其操作的设备及方法
US11482280B2 (en) 2016-08-08 2022-10-25 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576652B1 (en) * 2016-01-11 2017-02-21 Winbond Electronics Corp. Resistive random access memory apparatus with forward and reverse reading modes
JP2021036483A (ja) * 2019-08-30 2021-03-04 ソニーセミコンダクタソリューションズ株式会社 メモリチップ及びメモリチップの制御方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953096A (zh) * 2005-10-19 2007-04-25 株式会社瑞萨科技 抑制数据读出时的误写入的非易失存储装置
US20090067212A1 (en) * 2006-08-31 2009-03-12 Yuui Shimizu Magnetic random access memory and data read method of the same
CN101789262A (zh) * 2009-01-22 2010-07-28 索尼公司 可变电阻存储装置
CN101802922A (zh) * 2007-09-21 2010-08-11 株式会社东芝 变电阻存储器装置
CN102347064A (zh) * 2010-07-29 2012-02-08 索尼公司 可变电阻存储器件
JP2012064286A (ja) * 2010-09-17 2012-03-29 Sharp Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
CN102637454A (zh) * 2011-02-15 2012-08-15 索尼公司 存储设备和用于操作该存储设备的操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251576B2 (ja) 2006-07-28 2009-04-08 シャープ株式会社 不揮発性半導体記憶装置
JP5642649B2 (ja) * 2011-10-07 2014-12-17 シャープ株式会社 半導体記憶装置及び半導体装置
US8711646B2 (en) * 2012-05-08 2014-04-29 Samsung Electronics Co., Ltd. Architecture, system and method for testing resistive type memory
US9070424B2 (en) * 2012-06-29 2015-06-30 Samsung Electronics Co., Ltd. Sense amplifier circuitry for resistive type memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953096A (zh) * 2005-10-19 2007-04-25 株式会社瑞萨科技 抑制数据读出时的误写入的非易失存储装置
US20090067212A1 (en) * 2006-08-31 2009-03-12 Yuui Shimizu Magnetic random access memory and data read method of the same
CN101802922A (zh) * 2007-09-21 2010-08-11 株式会社东芝 变电阻存储器装置
CN101789262A (zh) * 2009-01-22 2010-07-28 索尼公司 可变电阻存储装置
CN102347064A (zh) * 2010-07-29 2012-02-08 索尼公司 可变电阻存储器件
JP2012064286A (ja) * 2010-09-17 2012-03-29 Sharp Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
CN102637454A (zh) * 2011-02-15 2012-08-15 索尼公司 存储设备和用于操作该存储设备的操作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140405A (zh) * 2015-08-14 2018-06-08 斯平转换技术公司 用于双极存储器写入验证的方法和装置
CN108140405B (zh) * 2015-08-14 2023-03-28 芯成半导体(开曼)有限公司 用于双极存储器写入验证的方法和装置
CN108475519A (zh) * 2015-11-04 2018-08-31 美光科技公司 包含存储器及其操作的设备及方法
US11615844B2 (en) 2015-11-04 2023-03-28 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US11482280B2 (en) 2016-08-08 2022-10-25 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US11798620B2 (en) 2016-08-08 2023-10-24 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
CN108288479A (zh) * 2017-01-10 2018-07-17 爱思开海力士有限公司 半导体器件
CN108288479B (zh) * 2017-01-10 2021-09-07 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
CN104641417B (zh) 2018-04-03
JP6202576B2 (ja) 2017-09-27
KR20150046169A (ko) 2015-04-29
JPWO2014045512A1 (ja) 2016-08-18
US9947396B2 (en) 2018-04-17
WO2014045512A1 (ja) 2014-03-27
US20150228339A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
US9613691B2 (en) Apparatus and method for drift cancellation in a memory
CN104641417A (zh) 非易失性存储装置及其控制方法
CN107492391A (zh) 基于单元电流的位线电压
US12002526B2 (en) Defect detection during program verify in a memory sub-system
US9442797B2 (en) Memory system
US11081178B2 (en) Memory, information processing system, and method of controlling memory
CN110010163B (zh) 一种磁盘数据保持能力测试方法及相关装置
CN102696018B (zh) 用于基于自旋扭矩的存储装置的参考基元
CN104751885B (zh) Flash芯片及应对flash芯片异常掉电的擦除或编程方法
US8670269B2 (en) Resistive memory device and method of writing data using multi-mode switching current
CN108074615B (zh) 一种提高nor型flash稳定性的方法及装置
WO2016155323A1 (zh) 一种具有复位功能的阻变型随机存储器模型及存储方法
CN106158015A (zh) 阻变式存储器装置、读/写电路单元及其操作方法
US11139027B1 (en) Apparatus, system and method to reduce a read voltage across a memory cell and improve read sense margin
US20220059166A1 (en) Device, system and method to float a decoder for deselected address lines in a three-dimensional crosspoint memory architecture
KR101773660B1 (ko) 메모리 내부의 자체 에러 검출을 통한 선택적 리프레시를 이용한 메모리 제어 방법, 장치 및 시스템
CN106653080B (zh) 快闪存储器与增进快闪存储器可靠性的方法
US12087374B2 (en) Managing compensation for cell-to-cell coupling and lateral migration in memory devices using segmentation
CN109767800A (zh) 恢复过抹除记忆胞的快闪存储器装置及其方法
CN104751898B (zh) Nor型flash数据恢复的方法
US12046298B2 (en) Managing compensation for charge coupling and lateral migration in memory devices
US20240069749A1 (en) Asymmetric pass through voltage for reduction of cell-to-cell interference
US20150138899A1 (en) Data storage device and operating method thereof
US20220101932A1 (en) String current reduction during multistrobe sensing to reduce read disturb
CN109215717B (zh) Nand型浮栅存储器的读取方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180403

Termination date: 20200809

CF01 Termination of patent right due to non-payment of annual fee