CN106158015A - 阻变式存储器装置、读/写电路单元及其操作方法 - Google Patents

阻变式存储器装置、读/写电路单元及其操作方法 Download PDF

Info

Publication number
CN106158015A
CN106158015A CN201510208461.2A CN201510208461A CN106158015A CN 106158015 A CN106158015 A CN 106158015A CN 201510208461 A CN201510208461 A CN 201510208461A CN 106158015 A CN106158015 A CN 106158015A
Authority
CN
China
Prior art keywords
reference value
circuit unit
read
verification operation
storage arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510208461.2A
Other languages
English (en)
Inventor
尹正赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106158015A publication Critical patent/CN106158015A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种阻变式存储器装置可以包括存储器单元阵列。该阻变式存储器装置可以包括读/写电路单元。读/写电路单元可以被配置成被控制使得：在响应于所述写入命令而执行预设次数的编程和验证(PNV)循环时，最后的验证操作的参考值具有与除了最后的验证操作之外的验证操作的参考值不同的电平。

Description

阻变式存储器装置、读/写电路单元及其操作方法
相关申请的交叉引用
本申请要求于2014年10月16日向韩国知识产权局提交的韩国申请第10-2014-0139835的优先权，其整体内容通过引用合并于此。
技术领域
各种实施例总体涉及半导体装置，更具体地，涉及阻变式存储器装置、读/写电路单元及其操作方法。
背景技术
在诸如相变RAM(PRAM)或电阻RAM(ReRAM)的阻变式存储器件中，根据数据存储材料的电阻状态限定信息存储状态。阻变式存储器件可以在编程操作期间施加编程电流。编程电流具有数据存储材料所需的电阻状态。
编程和验证(PNV)方法是用于提高编程操作的精度的编程方法的示例。在PNV方法中，按指定次数重复将编程脉冲施加到要编程的存储器单元的处理和读取并验证存储器单元的数据的处理。
当存储器单元的数据被验证时，可以将从存储器单元读取的单元数据与参考值进行比较。因而，为了准确地确定单元数据的逻辑电平，设定参考值是重要问题。
发明内容
在一个实施例中，一种阻变式存储器装置可以包括存储器单元阵列和读/写电路单元。读/写电路单元可以被配置成被控制使得：在响应于存储器单元阵列的写入命令而执行预设次数的编程和验证(PNV)循环时，最后的验证操作的参考值具有与除了最后的验证操作之外的验证操作的参考值不同的电平。
在一个实施例中，一种读/写电路单元可以包括写入电路单元，其被配置成响应于写入命令而将输入数据编程到选中的存储器单元。该读/写电路单元可以包括读取电路单元。该读取电路单元可以被配置成被控制使得：在响应于所述写入命令而执行预设次数的编程和验证PNV循环时，最后的验证操作的参考值具有与除了最后的验证操作之外的验证操作的参考值不同的电平。
在一个实施例中，提供了一种包括读/写电路单元的阻变式存储器装置的操作方法。该操作方法可以包括控制读/写电路单元，使得：在响应于所述写入命令而执行预设次数的编程和验证PNV循环时，最后的验证操作的参考值具有与除了最后的验证操作之外的验证操作的参考值不同的电平。
附图说明
图1是根据一个实施例的阻变式存储器件的表示的配置图。
图2是根据一个实施例的读/写电路单元的表示的配置图。
图3是根据一个实施例的读取电路单元的表示的配置图。
图4是根据一个实施例的参考值提供器的表示的配置图。
图5是根据一个实施例的控制信号发生器的表示的配置图。
图6是根据一个实施例的读取电路单元的表示的配置图。
图7是根据一个实施例的参考提供器的表示的配置图。
图8和9是用于说明根据一个实施例的阻变式存储器装置的操作方法的表示的概念视图。
图10图示了采用根据以上针对图1-9讨论的实施例的阻变式存储器装置和/或读/写电路单元的系统的表示的示例的框图。
具体实施方式
在下文中，将通过实施例的各种示例参照附图描述根据本公开的阻变式存储器装置、读/写电路单元及其操作方法。
参照图1，根据一个实施例的阻变式存储器装置1可以包括存储器单元阵列10、行选择单元20和列选择单元30。阻变式存储器装置1可以包括读/写电路单元40、输入/输出(I/O)缓冲单元50和控制器60。
存储器单元阵列10可以包括耦接在多个位线BL0至BLn(其中n是大于0的整数)和多个字线WL0至WLm(其中m是大于0的整数)之间的多个存储器单元。每个存储器单元可以包括选择元件和数据存储单元，但是不限于此。
行选择单元20可以对从阻变式存储器装置1外部提供的行地址信号进行解码，并且将解码的行地址信号驱动到字线WL0至WLm。列选择单元30可以对从阻变式存储器装置1的外部提供的列地址信号解码，并且根据操作模式驱动位线BL0至BLn。
读/写电路单元40可以在读取操作期间从存储器单元阵列10的选中的存储器单元读取数据并且输出读取的数据。此外，读/写电路单元40可以在写入操作期间向选中的存储器单元写入数据。
IO缓冲单元50可以在写入操作期间从阻变式存储器装置1的外部接收数据DATA并且将接收到的数据提供给读/写电路单元40。此外，IO缓冲单元50可以在读取操作期间从读/写电路单元40接收数据并且将数据输出到外部。
控制器60可以被配置成控制阻变式存储器装置1的整体操作。
在一个实施例中，读/写电路单元40可以在写入操作期间根据控制器60的控制按指定次数重复PNV循环。在按指定次数执行PNV循环时，读/写电路单元40可以控制验证操作如下：最后的验证操作的参考值具有与其他验证操作的参考值不同的电平。
在一个实施例中，除了最后的验证操作之外的验证操作的参考值可以具有比最后的验证操作的参考值高的电平。此外，除了最后的验证操作之外的验证操作的参考值可以具有相同的电平或者实质上相同的电平。
图2是是根据一个实施例的读/写电路单元的表示的配置图。
读/写电路单元40-1可以包括读取电路单元410和写入电路单元420。
读取电路单元410可以产生数据输出信号OUT。响应于读取命令RD，可以通过将基于在选中的存储器单元中流动的电流的单元数据与参考值进行比较利用读取电路单元410来产生数据输出信号OUT。读取命令RD可以包括正常读取命令或验证读取命令。
写入电路单元420可以响应于写入命令WT而接收写入数据DATA_IN并且将接收到的数据编程到存储器单元。可以从图1中所示的IO缓冲单元50提供写入数据DATA_IN。
读/写电路单元40-1还可以包括第一至第三开关元件T1和T3。可以响应于位线选择信号BLS而驱动第一开关元件T1。第一开关元件T1可以将读取电路单元410电耦接到存储器单元或者使读取电路单元410与存储器单元分离。可以响应于位线选择信号BLS而驱动第二开关元件T2。第二开关元件T2可以将写入电路单元420电耦接到存储器单元Cell或者使写入电路单元420与存储器单元Cell分离。第三开关元件T3可以响应于字线选择信号WLS而形成穿过存储器单元的电流路径。
在PNV操作期间，通过写入电路单元420将数据编程到存储器单元的操作以及通过读取电路单元410验证单元数据的操作可以按指定次数重复。此外，相比于其他验证操作的参考值，最后的验证操作的参考值可以被设定为不同电平。
图3是根据一个实施例的读取电路单元100的表示的配置图。读取电路单元100可以包括感测放大器(sense amplifier)110和参考值提供器120。
感测放大器110可以产生数据输出信号OUT。可以响应于读取命令RD而通过将单元数据(即在存储器单元中流动的读取电流I_RD)与参考值REF进行比较利用感测放大器产生数据输出信号OUT(参见图2)。
参考值提供器120可以响应于参考值控制信号PNV_LAST而向感测放大器110提供参考值REF。可以在执行PNV循环时确定参考值REF。在一个实施例中，参考值提供器120可以在除了最后的验证操作之外的验证操作期间提供具有第一电平的第一参考值作为参考值REF。此外，参考值提供器120可以在最后的验证操作期间提供具有比第一电平低的第二电平的第二参考值作为参考值REF。
因而，在最后的验证操作之前，感测放大器110可以通过将第一参考值与读取电流I_RD进行比较来产生数据输出信号OUT。在最后的验证操作期间，感测放大器110可以通过将第二参考值与读取电流I_RD进行比较来产生输出信号OUT。
图4是根据一个实施例的参考值提供器的表示的配置图。
参考值提供器120-1可以包括第一参考值提供器121和第二参考值提供器123。
第一参考值提供器121可以产生在第一电平的第一参考值REF1。
第二参考值提供器123可以产生在第二电平的第二参考值REF2。第二电平可以低于第一电平。在一个实施例中，第二参考值REF2可以包括用于正常读取操作的参考值，但是不限于此。第二参考值REF2可以被设定为低于第一参考值REF1的电平。
参考值提供器120-1还可以包括耦接在第一参考值提供器121的输出端子与参考值REF的输出节点之间的第一开关127以及耦接在第二参考值提供器123的输出端子与参考值REF的输出节点之间的第二开关129。第一开关127和第二开关129可以被控制成根据参考值控制信号PNV_LAST而导通/断开。
可以响应于PNV循环的次数而产生参考值控制信号PNV_LAST。在除了最后的验证操作之外的验证操作期间，可以产生参考值控制信号PNV_LAST以提供第一参考值REF1作为参考值REF。此外，在最后的验证操作期间，可以产生参考值控制信号PNV_LAST以提供第二参考值REF2作为参考值REF。
根据参考值控制信号PNV_LAST的电平，可以将第一参考值REF1或第二参考值REF2作为参考值REF提供给感测放大器110，并且随后将其与单元数据I_RD进行比较。
图5是根据一个实施例的控制信号发生器的表示的配置图。
控制信号发生器200可以被配置成产生参考值控制信号PNV_LAST。响应于时钟信号CLK、输入数据DATA_IN和从感测放大器110接收到的数据输出信号OUT而可以利用控制信号发生器200来产生参考值控制信号PNV_LAST。
控制信号发生器200可以根据数据输出信号OUT的电平对PNV循环的次数进行计数，并且在PNV操作达到最后的循环之前，产生在用以导通第一开关127的电平的参考值控制信号PNV_LAST。当PNV操作达到最后的循环时，控制信号发生器200可以产生在用以导通第二开关129的电平的参考值控制信号PNV_LAST。
参照图5，根据一个实施例的控制信号发生器200可以包括验证单元210、计数器220和比较单元230。
响应于时钟信号CLK，验证单元210可以根据数据输出信号OUT是否等于输入数据DATA_IN来输出验证通过信号PASS和计数控制信号CLK_CNT。例如，当在PNV操作期间成功完成编程操作时，验证单元210可以使能验证通过信号PASS，并且禁用计数控制信号CLK_CNT。
例如，当PNV操作没有被执行指定次数的循环并且编程操作失败时，验证单元210可以禁用验证通过信号PASS，并且使能计数控制信号CLK_CNT。此外，当PNV操作被执行指定次数的循环但是编程操作失败时，验证单元210可以使能错误标志信号F_ERR，并且禁用计数控制信号CLK_CNT。
计数器220可以执行计数操作。可以响应于计数控制信号CLK_CNT而执行由计数器220执行的计数操作。
比较单元230可以将计数器220的输出信号与指定的PNV循环次数N-Cycle进行比较，并且产生参考值控制信号PNV_LAST。当PNV操作没有达到指定次数循环时，比较单元230可以产生在用以导通第一开关127的电平的参考值控制信号PNV_LAST。当PNV操作达到指定次数的循环时，比较单元230可以产生在用以导通第二开关129的电平的参考值控制信号PNV_LAST。
因而，当在执行PNV操作时数据输出信号OUT不同于输入数据DATA_IN时，可以产生在用以导通第一开关127的电平的参考值控制信号PNV_LAST，并且参考值提供器120可以响应于参考值控制信号PNV_LAST输出第一参考值REF1作为参考值REF。当PNV操作达到最后的循环时，可以产生在用以导通第二开关129的电平的参考值控制信号PNV_LAST，并且参考值提供器120可以响应于参考值控制信号PNV_LAST而输出第二参考值REF2作为参考值REF。
当在执行PNV操作时数据输出信号与输入数据DATA_IN相等时，可以禁用验证单元210产生的计数控制信号CLK_CNT以停止参考值REF的产生。随后，PNV操作可以完成。然而，当PNV操作被执行指定次数的循环但是数据输出信号OUT不等于输入数据DATA_IN时，可以使能错误标志信号F_ERR。
控制信号发生器200可以被包括在例如控制器60中，但是不限于此。根据各种修改，控制信号发生器200可以被包括在例如读取电路单元410中。
图6是根据一个实施例的读取电路单元的表示的配置图。
根据一个实施例的读取电路单元100-1可以包括感测放大器110和参考值提供器130。
感测放大器110可以响应于读取命令RD而通过将单元数据(即在存储器单元中流动的读取电流I_RD)与参考值REF进行比较来产生数据输出信号OUT。
参考值提供器130可以向感测放大器110提供参考值REF。可以响应于验证计数信号PNV_CNT由参考值提供器130将参考值REF提供给感测放大器110。在执行PNV循环时可以确定参考值REF。
在一个实施例中，如图7中所示，参考值提供器130(即130-1)可以包括第一参考值提供器131、第二参考值提供器133和选择器135。
第一参考值提供器131可以产生在第一电平的第一参考值REF1。
第二参考值提供器133可以产生在第二电平的第二参考值REF2。第二电平可以低于第一电平。
选择器135可以在除了最后的验证操作之外的验证操作期间响应于验证计数信号PNV_CNT而选择第一参考值作为参考值REF。选择器135可以在最后的验证操作期间响应于验证计数信号PNV_CNT而选择第二参考值作为参考值REF。
在最后的验证操作之前，感测放大器110(参见图6)可以通过将第一参考值与读取电流I_RD进行比较来产生数据输出信号OUT。在最后的验证操作期间，感测放大器110可以通过将第二参考值与读取电流I_RD比较来产生数据输出信号OUT。
控制器60(即，参见图1)可以例如根据预设的PNV循环次数产生验证计数信号PNV_CNT，但是不限于此。
图8和9是用于说明根据一个实施例的阻变式存储器装置的操作方法的表示的概念视图。
在下面的描述中，假设将阻变式存储器单元编程到第一电阻状态R0或第二电阻状态R1。
随着使用次数或时间的增加，可以通过阻变式存储器装置的内部元件中的各种变化来调整阻变式存储器装置的相对或绝对电阻状态。因而，在一个实施例中，当如图8和9中所示PNV操作被执行指定次数X时，在除了最后的验证操作之外的验证操作VFY-RD1至VFY-RD(x-1)期间第一参考值REF1可以用作参考值REF。在最后的验证操作VFY-RD(x)期间，第二参考值REF2可以用作参考值REF。
在图9中，预读取操作Pre-RD可以指在执行编程操作之前在先读取选中的存储器单元的数据的操作。
第一参考值REF1可以被设定为比用以确定存储器单元的电阻状态的参考值高的电平。因而，可以使用可实质上等于正常读取操作期间的参考值的参考值REF2来执行最后的验证操作。在这些示例中，基于第二参考值REF2被确定为通过的存储器单元可以被视为被成功编程。
以上讨论的阻变式存储器装置和/或读/写电路单元和/或操作方法(参见图1至9)在存储器件、处理器和计算机系统的设计中是特别有用的。例如，参照图10，采用根据各实施例的阻变式存储器装置和/或读/写电路单元和/或操作方法的系统的框图被图示并总体上由附图标记1000标记。系统1000可以包括一个或更多个处理器或中央处理单元(CPU)1100。CPU 1100可以单独使用或者与其他CPU组合使用。尽管CPU 1100将主要以单数形式被引用，但是本领域技术人员将理解可以实现具有任何数目的物理或逻辑CPU的系统。
芯片组1150可以可操作地耦接到CPU 1100。芯片组1150是CPU 1100和系统1000的其他部件之间的信号的通信通路，其他部件可以包括存储器控制器1200、输入/输出(I/O)总线1250和盘驱动器控制器1300。根据系统配置，许多不同信号中的任何一个信号可以通过芯片组1150传送，并且本领域技术人员将认识到，在不改变系统的底层本质的情况下可以容易地调整信号遍及系统1000的路由。
如上文所述，存储器控制器1200可以可操作地耦接到芯片组1150。存储器控制器1200可以包括至少一个如上文参照图1至9讨论的阻变式存储器装置和/或读/写电路单元和/或操作方法。因而，存储器控制器1200可以通过芯片组1150接收从CPU 1100提供的请求。在替选实施例中，存储器控制器1200可以集成到芯片组1150中。存储器控制器1200可以可操作地耦接到一个或更多个存储器件1350。在一个实施例中，存储器件1350可以包括至少一个如上文参照图1至9讨论的阻变式存储器装置和/或读/写电路单元和/或操作方法，存储器装置1350可以包括用于限定多个存储器单元的多条字线和多条位线。存储器件1350可以是许多个工业标准存储器类型中的任何一个，包括但不限于，单内嵌存储器模块(SIMM)和双内嵌存储器模块(DIMM)。此外，存储器件1350可以通过存储指令和数据二者而便于外部数据存储器件的安全移除。
芯片组1150还可以耦接到I/O总线1250。I/O总线1250可以用作从芯片组1150到I/O器件1410、1420和1430的信号的通信通路。I/O器件1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以采用许多通信协议中的任何一个通信协议与I/O器件1410、1420和1430通信。此外，I/O总线1250可以集成到芯片组1150中。
盘驱动控制器1450(即，内部盘驱动器)也可以可操作地耦接到芯片组1150。盘驱动控制器1450可以用作芯片组1150和一个或更多个内部盘驱动器1450之间的通信通路。内部盘驱动器1450可以通过存储指令和数据二者而便于外部数据存储器件的连接断开。盘驱动器控制器1300和内部盘驱动器1450可以事实上使用任何类型的通信协议，包括上文针对I/O总线1250提及的所有通信协议，来彼此通信或者与芯片组1150通信。
重要的是，注意上文针对图10描述的系统1000仅是采用如上文参照图1至9讨论的阻变式存储器装置和/或读/写电路单元和/或操作方法的系统的一个示例。在诸如蜂窝电话或数字相机的替选实施例中，各部件可以不同于图10中所示的实施例。
尽管上文已描述了某些实施例，但是本领域技术人员将理解，所描述的实施例仅作为示例。因此，这里描述的半导体装置不应基于所描述的实施例而受到限制。相反，在这里描述的半导体装置应仅受结合以上描述和附图的所附权利要求的限制。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种阻变式存储器装置，包括：
存储器单元阵列；和
读/写电路单元，被配置成被控制使得：在响应于所述存储器单元阵列的写入命令而执行预设次数的编程和验证PNV循环时，最后的验证操作的参考值具有与除了所述最后的验证操作之外的验证操作的参考值不同的电平。
技术方案2.根据技术方案1所述的阻变式存储器装置，其中所述读/写电路单元包括参考值提供器，所述参考值提供器被配置成响应于参考值控制信号而确定第一参考值或第二参考值作为所述参考值。
技术方案3.根据技术方案2所述的阻变式存储器装置，其中所述读/写电路单元包括感测放大器，所述感测放大器被配置成将存储器单元中的读取电流与所述参考值进行比较，并且产生数据输出信号。
技术方案4.根据技术方案2所述的阻变式存储器装置，其中所述参考值提供器包括：
第一参考值提供器，其被配置成输出所述第一参考值；
第一开关，其被配置成响应于所述参考值控制信号而提供所述第一参考值作为所述参考值；
第二参考值提供器，其被配置成输出所述第二参考值；以及
第二开关，其被配置成响应于所述参考值控制信号而提供所述第二参考值作为所述参考值。
技术方案5.根据技术方案2所述的阻变式存储器装置，其中所述第二参考值被设定至比所述第一参考值低的电平。
技术方案6.根据技术方案2所述的阻变式存储器装置，其中所述第二参考值具有与正常读取操作的参考值实质上相同的电平，并且所述第一参考值被设定至比所述第二参考值低的电平。
技术方案7.根据技术方案2所述的阻变式存储器装置，还包括控制信号发生器，所述控制信号生成发生器被配置成：响应于验证读取命令而根据从选中的存储器单元读取的单元数据的电平来对PNV循环的次数进行计数，并且产生所述参考值控制信号用于在所述最后的验证操作之前选择所述第一参考值作为所述参考值、以及在所述最后的验证操作期间选择所述第二参考值作为参考值。
技术方案8.根据技术方案7所述的阻变式存储器装置，其中所述控制信号发生器包括：
验证单元，被配置成响应于时钟信号而根据所述单元数据是否等于输入数据来输出计数控制信号；
计数器，被配置成响应于所述计数控制信号来执行计数；以及
比较单元，被配置成将所述计数器的输出信号与预设的PNV循环次数进行比较并且产生所述参考值控制信号。
技术方案9.根据技术方案8所述的阻变式存储器装置，其中所述验证单元被配置成：当执行预设次数的PNV循环时所述单元数据等于所述输入数据时，使能验证通过信号并且禁用所述计数控制信号。
技术方案10.根据技术方案8所述的阻变式存储器装置，其中所述验证单元被配置成：当执行预设次数的PNV循环时所述单元数据不等于所述输入数据时，禁用验证通过信号并且使能所述计数控制信号。
技术方案11.根据技术方案8所述的阻变式存储器装置，其中所述验证单元被配置成：当预设次数的PNV循环完成之后所述单元数据不等于所述输入数据时，使能错误标志信号并且禁用所述计数控制信号。
技术方案12.根据技术方案1所述的阻变式存储器装置，其中所述读/写电路单元包括参考值提供器，所述参考值提供器被配置成输出所述参考值，以及
所述参考值提供器包括：
第一参考值提供器，被配置成输出第一参考值；
第二参考值提供器，被配置成输出第二参考值；以及
选择器，被配置成：响应于验证计数信号来选择所述第一参考值或所述第二参考值作为所述参考值，所述验证计数信号基于PNV循环已被执行多少次来产生。
技术方案13.一种读/写电路单元，包括：
写入电路单元，被配置成响应于写入命令而将输入数据编程到选中的存储器单元；以及
读取电路单元，被配置成被控制使得：在响应于所述写入命令而执行预设次数的编程和验证PNV循环时，最后的验证操作的参考值具有与除了所述最后的验证操作之外的验证操作的参考值不同的电平。
技术方案14.根据技术方案13所述的读/写电路单元，其中所述读取电路单元包括参考值提供器，所述参考值提供器被配置成响应于验证计数信号而确定第一参考值或第二参考值作为所述参考值。
技术方案15.根据技术方案14所述的读/写电路单元，其中所述读/写电路单元包括感测放大器，所述感测放大器被配置成将读取电流与参考值进行比较，并且产生数据输出信号。
技术方案16.根据技术方案13所述的读/写电路单元，其中所述读取电路单元包括参考值提供器，所述参考值提供器被配置成响应于参考值控制信号而确定第一参考值或第二参考值作为所述参考值。
技术方案17.根据技术方案16所述的读/写电路单元，其中所述参考值提供器包括：
第一参考值提供器，其被配置成输出所述第一参考值；
第一开关，其被配置成响应于所述参考值控制信号而提供所述第一参考值作为所述参考值；
第二参考值提供器，其被配置成输出所述第二参考值；以及
第二开关，其被配置成响应于所述参考值控制信号而提供所述第二参考值作为所述参考值。
技术方案18.根据技术方案16所述的读/写电路单元，其中所述第二参考值被设定至比所述第一参考值低的电平。
技术方案19.根据技术方案16所述的读/写电路单元，其中所述第二参考值具有与正常读取操作的参考值实质上相同的电平，并且所述第一参考值被设定至比所述第二参考值低的电平。
技术方案20.根据技术方案13所述的读/写电路单元，进一步包括参考值提供器，所述参考值提供器被配置成输出参考值，以及
所述参考值提供器包括：
第一参考值提供器，其被配置成输出第一参考值；
第二参考值提供器，其被配置成输出第二参考值；以及
选择器，其被配置成：响应于验证计数信号来选择所述第一参考值或第二参考值作为所述参考值，所述验证计数信号基于PNV循环已被执行多少次来产生。
技术方案21.根据技术方案20所述的读/写电路单元，其中所述第二参考值具有与正常读取操作的参考值实质上相同的电平，并且所述第一参考值被设定至比所述第二参考值低的电平。
技术方案22.一种包括读/写电路单元的阻变式存储器装置的操作方法，
控制所述读/写电路单元，使得：在响应于写入命令而执行预设次数的编程和验证PNV循环时，最后的验证操作的参考值具有与除了所述最后的验证操作之外的验证操作的参考值不同的电平。
技术方案23.根据技术方案22所述的操作方法，其中除了所述最后的验证操作之外的验证操作的参考值具有比所述最后的验证操作的参考值高的电平。
技术方案24.根据技术方案23所述的操作方法，其中所述最后的验证操作的参考值具有与正常读取操作的参考值实质上相同的电平。

Claims (10)

1.一种阻变式存储器装置，包括：
存储器单元阵列；和
读/写电路单元，被配置成被控制使得：在响应于所述存储器单元阵列的写入命令而执行预设次数的编程和验证PNV循环时，最后的验证操作的参考值具有与除了所述最后的验证操作之外的验证操作的参考值不同的电平。
2.根据权利要求1所述的阻变式存储器装置，其中所述读/写电路单元包括参考值提供器，所述参考值提供器被配置成响应于参考值控制信号而确定第一参考值或第二参考值作为所述参考值。
3.根据权利要求2所述的阻变式存储器装置，其中所述读/写电路单元包括感测放大器，所述感测放大器被配置成将存储器单元中的读取电流与所述参考值进行比较，并且产生数据输出信号。
4.根据权利要求2所述的阻变式存储器装置，其中所述参考值提供器包括：
第一参考值提供器，其被配置成输出所述第一参考值；
第一开关，其被配置成响应于所述参考值控制信号而提供所述第一参考值作为所述参考值；
第二参考值提供器，其被配置成输出所述第二参考值；以及
第二开关，其被配置成响应于所述参考值控制信号而提供所述第二参考值作为所述参考值。
5.根据权利要求2所述的阻变式存储器装置，其中所述第二参考值被设定至比所述第一参考值低的电平。
6.根据权利要求2所述的阻变式存储器装置，其中所述第二参考值具有与正常读取操作的参考值实质上相同的电平，并且所述第一参考值被设定至比所述第二参考值低的电平。
7.根据权利要求2所述的阻变式存储器装置，还包括控制信号发生器，所述控制信号生成发生器被配置成：响应于验证读取命令而根据从选中的存储器单元读取的单元数据的电平来对PNV循环的次数进行计数，并且产生所述参考值控制信号用于在所述最后的验证操作之前选择所述第一参考值作为所述参考值、以及在所述最后的验证操作期间选择所述第二参考值作为参考值。
8.根据权利要求7所述的阻变式存储器装置，其中所述控制信号发生器包括：
验证单元，被配置成响应于时钟信号而根据所述单元数据是否等于输入数据来输出计数控制信号；
计数器，被配置成响应于所述计数控制信号来执行计数；以及
比较单元，被配置成将所述计数器的输出信号与预设的PNV循环次数进行比较并且产生所述参考值控制信号。
9.一种读/写电路单元，包括：
写入电路单元，被配置成响应于写入命令而将输入数据编程到选中的存储器单元；以及
读取电路单元，被配置成被控制使得：在响应于所述写入命令而执行预设次数的编程和验证PNV循环时，最后的验证操作的参考值具有与除了所述最后的验证操作之外的验证操作的参考值不同的电平。
10.一种包括读/写电路单元的阻变式存储器装置的操作方法，
控制所述读/写电路单元，使得：在响应于写入命令而执行预设次数的编程和验证PNV循环时，最后的验证操作的参考值具有与除了所述最后的验证操作之外的验证操作的参考值不同的电平。
CN201510208461.2A 2014-10-16 2015-04-28 阻变式存储器装置、读/写电路单元及其操作方法 Pending CN106158015A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140139835A KR20160044847A (ko) 2014-10-16 2014-10-16 저항변화 메모리 장치, 이를 위한 읽기쓰기 회로부 및 동작 방법
KR10-2014-0139835 2014-10-16

Publications (1)

Publication Number Publication Date
CN106158015A true CN106158015A (zh) 2016-11-23

Family

ID=55749558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510208461.2A Pending CN106158015A (zh) 2014-10-16 2015-04-28 阻变式存储器装置、读/写电路单元及其操作方法

Country Status (3)

Country Link
US (1) US20160111151A1 (zh)
KR (1) KR20160044847A (zh)
CN (1) CN106158015A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016110049A1 (de) * 2016-05-31 2017-11-30 Infineon Technologies Ag Ermitteln eines Zustands einer Speicherzelle
US10847221B2 (en) * 2018-10-30 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method thereof
KR102591808B1 (ko) * 2020-04-29 2023-10-23 한국전자통신연구원 컴퓨팅 시스템 및 그 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4838399B2 (ja) * 2010-03-30 2011-12-14 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
KR101787612B1 (ko) * 2011-07-12 2017-10-19 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법
KR102030330B1 (ko) * 2012-12-11 2019-10-10 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102081590B1 (ko) * 2013-01-29 2020-04-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102187485B1 (ko) * 2014-02-21 2020-12-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 센싱 방법

Also Published As

Publication number Publication date
US20160111151A1 (en) 2016-04-21
KR20160044847A (ko) 2016-04-26

Similar Documents

Publication Publication Date Title
US10885976B2 (en) Semiconductor memory device including phase change memory device and method of accessing phase change memory device
JP6176996B2 (ja) 抵抗性メモリのテスト方法、システム及びアーキテクチャー
CN105320471A (zh) 操作存储装置的方法和操作存储系统的方法
CN103680616A (zh) 可变电阻存储器件及其操作方法
US9424916B2 (en) Semiconductor memory device and method for reading the same using a memory cell array including resistive memory cells to perform a single read command
CN102760493B (zh) 非易失性存储装置及其验证方法
EP3350809A1 (en) Cross point memory control
US11282564B1 (en) Selective wordline scans based on a data state metric
CN105244055A (zh) 电阻型存储器装置和电阻型存储器装置的操作方法
US11081178B2 (en) Memory, information processing system, and method of controlling memory
US10761980B2 (en) Trim setting determination on a memory device
CN111316360A (zh) 存储器装置上的可选修整设置
JP2011198439A (ja) 半導体記憶装置およびその制御方法
US20140219014A1 (en) Nonvolatile Memory Device and Writing Method Thereof
CN103578527A (zh) 写入驱动器电路、使用其的半导体装置以及存储系统
CN111316362A (zh) 存储器装置上的可配置修整设置
WO2023034459A1 (en) Optimized seasoning trim values based on form factors in memory sub-system manufacturing
CN106158015A (zh) 阻变式存储器装置、读/写电路单元及其操作方法
CN105374385A (zh) 半导体存储器装置
CN105304128A (zh) 储存数据数值在存储单元的方法及存储器
CN105825884B (zh) 存储器操作方法及相关的存储器装置
CN104575598A (zh) 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统
US9489298B2 (en) Nonvolatile memory apparatus, operating method thereof, and data processing system having the same
US11664079B2 (en) Intervallic dynamic start voltage and program verify sampling in a memory sub-system
US11238950B1 (en) Reliability health prediction by high-stress seasoning of memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161123

WD01 Invention patent application deemed withdrawn after publication