CN111316360A - 存储器装置上的可选修整设置 - Google Patents

存储器装置上的可选修整设置 Download PDF

Info

Publication number
CN111316360A
CN111316360A CN201880071820.6A CN201880071820A CN111316360A CN 111316360 A CN111316360 A CN 111316360A CN 201880071820 A CN201880071820 A CN 201880071820A CN 111316360 A CN111316360 A CN 111316360A
Authority
CN
China
Prior art keywords
memory device
trim
programming
memory
trim settings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880071820.6A
Other languages
English (en)
Inventor
A·提鲁文加达姆
D·L·洛伦斯
P·费利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111316360A publication Critical patent/CN111316360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • G06F16/18—File system types
    • G06F16/1847—File system types specifically adapted to static storage, e.g. adapted to flash memory or SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Read Only Memory (AREA)

Abstract

本发明包含与存储器装置上的可选修整设置相关的设备及方法。实例设备可存储数个修整设置组且基于存储器单元阵列的所要操作特性来选择所述数个修整设置组中的特定修整设置组。

Description

存储器装置上的可选修整设置
技术领域
本发明大体上涉及存储器系统，且更特定来说涉及在存储器装置上具有可选修整设置的设备及方法。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部、半导体、集成电路及/或外部可移除装置。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可能需要电源来维持其数据且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在不加电时保留存储数据来提供持久数据且可包含NAND闪存、NOR闪存、只读存储器(ROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)及可编程导电存储器等等。
存储器装置可用作用于需要高存储器密度、高可靠性及低功耗的广泛范围的电子应用的易失性及非易失性存储器。非易失性存储器可用于例如个人计算机、便携式存储棒、固态驱动器(SSD)、数码相机、蜂窝电话、例如MP3播放器的便携式音乐播放器及电影播放器，以及其它电子装置中。
电阻可变存储器装置可包含可基于存储元件(例如，具有可变电阻的电阻性存储器元件)的电阻状态来存储数据的电阻性存储器单元。因而，可通过改变电阻性存储器元件的电阻电平来对电阻性存储器单元进行编程以存储对应于目标数据状态的数据。可通过将例如正或负电脉冲(例如，正或负电压或电流脉冲)的电场或能量源施加到电阻性存储器单元(例如，所述单元的电阻性存储器元件)达特定持续时间来将所述单元编程为目标数据状态(例如，对应于特定电阻状态)。可通过响应于所施加询问电压而感测通过电阻性存储器单元的电流来确定所述单元的状态。基于所述单元的电阻电平变动的所感测电流可指示所述单元的状态。
可针对电阻性存储器单元设置数种数据状态(例如，电阻状态)中的一者。例如，单级存储器单元(SLC)可被编程为两种不同数据状态中的目标状态，所述目标状态可由二进制单位1或0表示且可取决于所述单元是否被编程为高于或为低于特定电平的电阻。作为额外实例，一些电阻性存储器单元可被编程为两种以上数据状态中的目标状态(例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110)。此类单元可被称为多状态存储器单元、多单位单元或多级单元(MLC)。MLC可提供更高密度存储器而不会增加存储器单元数，因为每一单元可表示一个以上数字(例如，一个以上位)。
附图说明
图1是根据本发明的一或多个实施例的系统的框图，所述系统包含呈计算装置的形式的设备及呈存储器装置的形式的设备。
图2是根据本发明的数个实施例的可交换地耦合到系统的主机的框图，所述系统包含呈计算装置的形式的设备及呈存储器装置的形式的设备。
图3是包含说明根据本发明的数个实施例的存储器装置的数个修整设置配置的表的图。
图4是包含具有根据本发明的数个实施例的与存储器装置的操作特性相关联的修整设置参数的表的图。
具体实施方式
本发明包含与存储器装置上的可选修整设置相关的设备及方法。实例设备可存储数个修整设置组且基于存储器单元阵列的所要操作特性来选择数个修整设置组中的特定修整设置组。
在数个实施例中，控制器可包含可由存储器装置使用的数个修整设置组(例如，修整设置配置)。可针对耦合到控制器的特定存储器装置选择数个修整设置组中的一者。特定存储器装置可使用选定修整设置组来操作且具有与选定修整设置组相关联的操作特性。
在本发明的以下详细描述中，参考形成本发明的部分的附图，且在附图中以说明方式展示可如何实践本发明的一或多个实施例。足够详细地描述这些实施例以使所属领域一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下进行工艺、电及/或结构改变。如本文中所使用，尤其是相对于附图中的参考数字的指定符“M”、“N”及“X”指示可包含如此指定的特定特征数。如本文中所使用，“数个”特定事物可指此类事物中的一或多者(例如，数个存储器装置可指一或多个存储器装置)。
本文中的图遵循编号惯例，其中第一数字或若干第一数字对应于附图图号且其余数字识别附图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。例如，120可在图1中指代元件“20”，且类似元件可在图2中被指代为220。应明白，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的数个额外实施例。
图1是根据本发明的一或多个实施例的系统100的框图，所述系统100包含呈计算装置102的形式的设备及呈存储器装置110的形式的设备。如本文中所使用，“设备”可指但不限于多种结构或结构组合中的任一者，举例来说例如电路(circuit或circuitry)、裸片(die或dice)、模块(module或modules)、装置(device或devices)或系统(system或systems)。在图1中所说明的实施例中，系统100可包含具有控制器104的计算装置102及存储器装置110。计算装置102及存储器装置110可经由通信信道108进行通信。存储器装置110可包含阵列112，所述阵列112可包含易失性存储器及/或非易失性存储器。
控制器104及/或存储器装置110上的控制器可包含控制电路，例如硬件、固件及/或软件。在一或多个实施例中，控制器104及/或存储器装置110上的控制器可为耦合到包含物理接口的印刷电路板的专用集成电路(ASIC)。
存储器装置110可为系统100提供主存储器或可用作整个系统100的额外存储器或存储装置。系统100可包含存储器装置110及/或数个存储器装置，其中每一存储器装置可包含一或多个存储器单元阵列112，例如非易失性及/或易失性存储器单元。所述阵列可为例如具有NAND架构的闪存阵列。实施例不限于特定类型的存储器装置。例如，存储器装置可包含RAM、ROM、DRAM、SDRAM、PCRAM、RRAM及/或闪存等等。
图1的实施例可包含未说明的额外电路以免模糊本发明的实施例。例如，系统100可包含地址电路以锁存通过I/O电路在I/O连接上方提供的地址信号。地址信号可由行解码器及列解码器接收及解码以存取存储器装置110。所属领域技术人员将明白，地址输入连接数可取决于存储器装置110的密度及架构。
在数个实施例中，控制存储器装置110的性能的修整位于存储器装置110上。控制器104可包含寄存器、缓冲器及/或存储器以将定义数据修整的修整设置106存储在存储器装置110中。也可将修整设置106存储在存储器装置110中。修整设置106可包含可控制存储器装置的操作及性能的数个参数。例如，修整设置可包含以下参数：例如存储器装置的编程信号幅度(例如，电压及/或电流电平)、擦除信号幅度(例如，电压及/或电流电平)、感测信号幅度(例如，电压及/或电流电平)、编程信号长度、擦除信号长度、感测信号长度、每个单元的位数、编程操作中的编程信号数、感测操作中的感测信号数及/或许可编程操作速率。修整设置可包含针对数个参数中的每一者的数个设置。
修整设置可控制存储器装置110的操作特性。存储器装置的操作特性可包含存储器装置110的寿命、存储器装置110中的数据的数据保留特性、存储器装置110的存储密度(例如，存储的位数)、存储器装置110中的数据的干扰特性、存储器装置110的编程速度、存储器装置110的功耗、存储器装置110的感测速度、存储器装置110的操作温度及/或存储器装置110的编程操作速率，以及其它操作特性。
在数个实施例中，修整设置106可包含可控制存储器装置110的操作特性的数个修整设置参数配置。修整设置配置可包含将数个修整设置参数中的每一者设置为特定级以提供存储器装置110的特定操作特性。特定修整设置配置可与存储器装置的特定操作特性相关联。用于操作存储器装置110的修整设置配置可基于存储器装置110的所要操作特性120、阵列112的裸片信息及/或存储器装置110中的数据的元数据。
控制器104上的修整设置106可包含查找表，所述查找表包含数个修整设置配置。修整设置106中的数个修整设置配置中的特定修整设置配置可在操作期间发送到存储器装置110且由存储器装置110使用以提供与特定修整设置配置相关联的存储器装置110的操作特性。由存储器装置110使用的修整设置配置可控制存储器装置110的操作特性，使得存储器装置110可以所要操作特性执行。
可通过修整设置106中的修整设置参数来控制存储器装置110的操作特性。例如，存储器装置110的寿命的操作特性可取决于修整设置参数，举例来说例如许可编程操作速率及编程信号幅度。存储器装置110的寿命可取决于许可编程操作速率(例如，在某个时间段内执行的编程操作数)及编程信号幅度，因为存储器装置具有可在存储器装置的存储器单元出故障之前对存储器单元进行编程的有限次数，这继而可取决于用于对存储器单元进行编程的编程信号的幅度。因此，存储器装置110的修整设置参数可包含以每分钟特定编程操作数来设置许可编程操作速率以基于存储器装置的先前操作特性、由存储器装置使用的先前修整设置配置及/或存储器装置的所要操作特性来允许存储器装置具有特定寿命。
在图1中，修整设置106可包含修整设置1(TS-1)109-1、修整设置2(TS-2)109-2及修整设置N(TS-N)109-N。修整设置109-1可与存储器装置100以第一组操作特性操作相关联，修整设置109-1可与存储器装置100以第二组操作特性操作相关联，且修整设置109-N可与存储器装置100以第N组操作特性操作相关联。修整设置109-1、109-2及109-N中的一者可基于存储器装置110的所要操作特性来选择且发送到存储器装置110。
图2是根据本发明的数个实施例的可交换地耦合到系统200的主机201的框图，所述系统200包含呈计算装置202的形式的设备及呈存储器装置210的形式的设备。主机201可将选择信号(SS)211发送到计算装置202的控制器以选择存储器装置210的修整设置配置。选择信号211可选择存储在计算装置202上的数个修整设置配置中的一者(例如，图1中的修整设置配置109-1、109-2及109-N或图3中的修整设置配置309-1、309-2及309-N)。存储器装置210可使用选定修整设置配置来操作且接着继而，具有与选定修整设置配置相关联的操作特性。
图3是包含说明根据本发明的数个实施例的存储器装置的数个修整设置配置的表的图。在图3中，修整设置配置309-1、309-2及309-N可包含修整设置参数：编程信号幅度370、感测信号幅度371、擦除信号幅度372、编程信号长度373、擦除信号长度374、感测信号长度375、每个单元的位数376、编程操作中的编程信号数377、感测操作中的感测信号数378及许可编程操作速率379。在数个实施例中，可针对存储器装置及/或若干存储器装置选择数个修整设置配置309-1、309-2及309-N中的一者。可将选定修整设置配置发送到存储器装置及/或若干存储器装置。
在图3中，修整设置1 309-1可包含2级编程信号幅度370、2级感测信号幅度371、2级擦除信号幅度372、2级编程信号长度373、2级擦除信号长度374、2级感测信号长度375、每个单元的位数(每个存储器单元1位)376、编程操作中的编程信号数(每个编程操作1个编程信号)377、感测操作中的感测信号数(每个感测操作1个感测信号)378及许可编程操作速率(每分钟100个编程操作)379。
可针对用于存储可在各种环境中编程及感测的静态及/或动态数据的存储器装置选择修整设置1 309-1。编程信号幅度370、感测信号幅度371、擦除信号幅度372、编程信号长度373、擦除信号长度374、感测信号长度375均处于2级，使得信号提供针对多种操作条件的数据保留及干扰特性、刷新操作及/或更换指示。每个存储器单元的位数是每个存储器单元1位，因此可使用仅1个编程信号对存储器单元进行编程，与使用更多位及信号编程的存储器单元相比，这可允许存储器单元的编程速度更快且功耗更低。例如，控制器可将数据发送到使用修整设置1 309-1的存储器装置的部分，其中所述数据具有适合于使用修整设置1309-1中的修整设置进行操作(例如，读取及/或写入数据)的特性。
在图3中，修整设置1 309-2可包含3级编程信号幅度370、3级感测信号幅度371、3级擦除信号幅度372、3级编程信号长度373、3级擦除信号长度374、3级感测信号长度375、每个单元的位数(每个存储器单元3位)376、编程操作中的编程信号数(每个编程操作3个编程信号)377、感测操作中的感测信号数(每个感测操作1个感测信号)378及许可编程操作速率(每分钟20个编程操作)379。
可针对用于存储静态数据的存储器装置选择修整设置2 309-2，所述静态数据将存储在存储器装置上而无需频繁地更新且可保留在多种环境中。编程信号幅度370、感测信号幅度371、擦除信号幅度372、编程信号长度373、擦除信号长度374、感测信号长度375均处于3级，使得信号提供针对多种更极端操作条件的数据保留、干扰特性、刷新操作及/或更换指示(例如，编程操作与感测操作之间的温度变动)。每个存储器单元的位数是每个存储器单元3位且可使用3个编程信号对存储器单元进行编程，这可允许存储器单元中的数据稳定。
在图3中，修整设置1 309-N可包含1级编程信号幅度370、1级感测信号幅度371、1级擦除信号幅度372、1级编程信号长度373、1级擦除信号长度374、1级感测信号长度375、每个单元的位数(每个存储器单元3位)376、编程操作中的编程信号数(每个编程操作1个编程信号)377、感测操作中的感测信号数(每个感测操作1个感测信号)378及许可编程操作速率(每分钟500个编程操作)379。
可针对用于存储动态数据的存储器装置选择修整设置N 309-N，所述动态数据将存储在存储器装置上达较短时间段及/或频繁地更新。编程信号幅度370、感测信号幅度371、擦除信号幅度372、编程信号长度373、擦除信号长度374、感测信号长度375均处于1级，使得信号提供编程速度及感测速度以比将保留达较长时间段的数据更频繁地写入及存取数据。每个存储器单元的位数是每个存储器单元3位，因此存储器装置的存储容量高于每个存储器单元存储1位且可使用1个编程信号对存储器单元进行编程，这允许快速地对数据进行编程但是降低数据保留特性。
图4是包含具有根据本发明的数个实施例的与存储器装置的操作特性相关联的修整设置参数的表的图。在图4中，存储器装置的操作特性包含寿命461、数据保留462、存储密度463、干扰特性464、编程速度465、功耗466、感测速度467及温度468。图4中的操作特性以及其它操作特性可受修整设置参数影响及/或控制。在图4中，与存储器装置的操作特性相关联的修整设置参数包含编程信号幅度470、感测信号幅度471、擦除信号幅度472、编程信号长度473、擦除信号长度474、感测信号长度475、每个单元的位数476、编程操作中的编程信号数477、感测操作中的感测信号数478及许可编程操作速率479。本发明的实施例不限于图4中的修整设置参数且可包含与存储器装置的操作特性相关联的其它修整设置参数。
在图4中，存储器装置的寿命461可与许可编程操作速率479、编程信号幅度471及编程信号长度相关联。存储器装置的存储器单元可在其将出故障之前被编程有限次数。存储器单元可被编程的次数也与用于对存储器单元进行编程的编程信号的幅度及持续时间相关联。修整设置配置可包含设置许可编程操作速率479，以及编程信号幅度471及编程信号长度以影响存储器装置的寿命461。
在图4中，存储器装置中的数据保留462可与编程信号幅度471及编程信号长度相关联。存储器装置中的数据保留462是在对存储器单元进行编程之后可无误地读取存储在存储器单元中的数据位的时间长度。编程信号的幅度及将编程信号施加到存储器单元的长度可能影响存储器装置的数据保留462特性。例如，编程信号的电压可具有特定幅度，使得可在某个时间段内读取存储器单元，尽管存在影响存储器单元中的数据的读取的电压漂移及/或干扰。而且，可关联编程信号的长度以确保编程操作将存储器单元编程为所要电压以具有所要数据保留特性。修整设置配置可包含设置编程信号幅度471及编程信号长度473以影响存储器装置中的数据保留462特性。
在图4中，存储器装置的存储密度463可与每个单元的位数476及编程操作中的编程信号数477相关联。存储器装置的存储密度463可包含每个存储器单元存储的位数。存储器装置的第一部分可每个存储器单元存储第一位数且存储器装置的第二部分可每个存储器单元存储第二位数。包含设置存储器装置的存储密度463的修整设置配置可能影响存储器装置的编程速度、可存储在存储器装置上的数据量及/或存储器装置的功耗，以及存储器装置的其它操作特性。存储器装置可包含修整设置配置，所述修整设置配置包含每个存储器单元的位数476及编程操作中的编程信号数477以影响存储器装置的存储密度463。
在图4中，存储器装置的干扰464特性可与编程信号幅度470、感测信号幅度471、擦除信号幅度472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数478、编程操作中的编程信号数477及每个存储器单元的位数476相关联。存储器单元可能受存储器装置中的其它存储器单元影响。例如，存储器单元的电压及将其编程为那个电压的方式可能影响其它存储器单元的电压。而且，感测及/或擦除存储器单元的方式可能影响其它存储器单元的电压。由于存储器单元干扰其它存储器单元，因此在存储器装置中存储器单元对彼此的影响可被称为存储器装置的干扰特性464。存储器装置可包含修整设置配置，所述修整设置配置包含存储器装置的编程信号幅度470、感测信号幅度471、擦除信号幅度472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数478、编程操作中的编程信号数477及每个存储器单元的位数476以影响存储器装置的干扰464特性。
在图4中，存储器装置的编程速度465可与编程操作中的编程信号数477、许可编程操作速率479、编程信号幅度470及编程信号长度473相关联。包含设置存储器装置的编程速度465的修整设置配置可能影响存储器装置中的数据保留、存储器装置的寿命及/或存储器装置的功耗，以及存储器装置的其它操作特性。存储器装置可包含修整设置配置，所述修整设置配置包含编程操作中的编程信号数477、许可编程操作速率479、编程信号幅度470及编程信号长度473以影响存储器装置的编程速度465。
在图4中，存储器装置的功耗466可与编程信号幅度470、感测信号幅度471、擦除信号幅度472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数478及编程操作中的编程信号数477相关联。存储器装置的功耗466可受用于编程、擦除及感测存储器单元的电压电平以及用于编程、擦除及感测存储器单元的信号的持续时间及信号数影响。存储器装置可包含修整设置配置，所述修整设置配置包含存储器装置的编程信号幅度470、感测信号幅度471、擦除信号幅度472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数478、编程操作中的编程信号数477以影响存储器装置的功耗466。
在图4中，存储器装置的感测速度467可与感测操作中的感测信号数478、感测信号幅度471及感测信号长度475相关联。包含设置存储器装置的感测速度467的修整设置配置可能影响与在存储器装置上执行读取操作相关联的延时。存储器装置可包含修整设置配置，所述修整设置配置包含感测操作中的感测信号数478、感测信号幅度471及感测信号长度475以影响存储器装置的感测速度467。
在图4中，存储器装置的温度468可与编程信号幅度470、感测信号幅度471、擦除信号幅度472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数478及编程操作中的编程信号数477相关联。存储器单元可能受存储器装置的温度影响。例如，当存储器单元被编程及/或读取时存储器装置的温度可能影响用于编程、擦除及感测存储器单元的信号。而且，当数据被编程及/或读取时存储器装置的温度可能影响存储器装置的数据保留特性、编程速度、感测速度、功耗及寿命。存储器装置可包含修整设置配置，所述修整设置配置包含存储器装置的编程信号幅度470、感测信号幅度471、擦除信号幅度472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数478及编程操作中的编程信号数477以解释存储器装置的温度468。
尽管本文中已说明及描述特定实施例，但是所属领域一般技术人员将明白，经计算以实现相同结果的布置可替换所展示的特定实施例。本发明意在涵盖本发明的各种实施例的调适或变动。应理解，以上描述已以说明性方式且非限制性方式进行。在审阅以上描述后，以上实施例的组合及本文中未具体描述的其它实施例对于所属领域技术人员将是显而易见的。本发明的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，本发明的各种实施例的范围应参考所附权利要求书以及此权利要求书被授予的等效物的全范围来确定。
在前文具体实施方式中，出于简化本发明的目的，在单个实施例中将各种特征分组在一起。本发明方法不应被解释为反映以下意图：本发明的所揭示实施例必须使用比每一项权利要求中明确引述的特征更多的特征。相反，如所附权利要求书所反映，发明主题在于少于单个所揭示实施例的所有特征。因此，以下权利要求书由此被并入具体实施方式中，其中每一项权利要求独立地作为单独实施例。

Claims (20)

1.一种设备，其包括：
存储器单元阵列；及
控制器，其中所述控制器经耦合到所述存储器单元阵列且包含经配置以进行以下动作的控制电路：
存储数个修整设置组；及
基于所述存储器单元阵列的所要操作特性来选择所述数个修整设置组中的特定修整设置组。
2.根据权利要求1所述的设备，其中所述数个修整设置组各自经配置以提供所述存储器单元阵列的特定操作特性。
3.根据权利要求1所述的设备，其中所述操作特性包含所述存储器单元阵列的编程操作速度、寿命、数据保留特性及存储密度特性。
4.根据权利要求1至3中任一权利要求所述的设备，由主机选择所述特定修整设置组。
5.一种设备，其包括：
存储器单元阵列；及
控制器，其中所述控制器经耦合到所述存储器单元阵列且包含经配置以进行以下动作的控制电路：
使用基于所述存储器单元阵列的所要操作特性选择的特定修整设置组来操作所述存储器单元阵列。
6.根据权利要求5所述的设备，其中基于与所述特定修整设置组相关联的所述所要操作特性来从数个修整设置组选择所述特定修整设置组。
7.根据权利要求5所述的设备，其中所述特定修整设置组经配置以提供静态数据的所要数据保留特性。
8.根据权利要求5所述的设备，其中所述特定修整设置组经配置以提供动态数据的所要编程速度特性。
9.根据权利要求5至8中任一权利要求所述的设备，其中从存储为所述控制器中的查找表的一组修整设置组选择所述特定修整设置组且其中每一特定修整设置组提供所述存储器单元阵列的特定操作特性。
10.一种方法，其包括：
接收选择存储器装置的修整设置组的输入；及
将由所述输入指示的所述修整设置组发送到所述存储器装置，其中所述存储器装置具有与所述修整设置组相关联的数个操作特性。
11.根据权利要求10所述的方法，其进一步包含基于将使用所述存储器装置的方式且基于将使用所述存储器装置之处来选择所述修整设置组。
12.根据权利要求10至11中任一权利要求所述的方法，其进一步包含基于所述存储器装置的所要功耗来选择所述修整设置组。
13.根据权利要求10至11中任一权利要求所述的方法，其中选择所述修整设置组包含针对所述存储器装置的寿命选择修整设置。
14.一种方法，其包括：
基于存储器装置的所要操作特性从一组修整设置组选择所述存储器装置的修整设置组，其中所述修整设置组包含数个修整设置参数。
15.根据权利要求14所述的方法，其进一步包含以特定许可编程操作速率、特定编程信号幅度及特定编程信号长度来选择所述修整设置组以管理所述存储器装置的寿命。
16.根据权利要求14所述的方法，其进一步包含以特定编程信号幅度及特定编程信号长度来选择所述修整设置组以管理所述存储器装置的数据保留特性。
17.根据权利要求14所述的方法，其进一步包含以每个存储器单元的特定位数及编程操作中的特定编程信号数来选择所述修整设置组以管理所述存储器装置的存储密度。
18.根据权利要求14所述的方法，其进一步包含以特定编程信号幅度、特定感测信号幅度、特定擦除信号幅度、特定编程信号长度、特定擦除信号长度、特定感测信号长度、感测操作中的特定感测信号数、编程操作中的特定编程信号数及每个存储器单元的特定位数来选择所述修整设置组以管理所述存储器装置的干扰特性。
19.根据权利要求14所述的方法，其进一步包含以编程操作中的特定编程信号数、特定许可编程操作速率、特定编程信号幅度及特定编程信号长度来选择所述修整设置组以管理所述存储器装置的编程速度且管理所述存储器装置的感测速度。
20.根据权利要求14所述的方法，其进一步包含以特定编程信号幅度、特定感测信号幅度、特定擦除信号幅度、特定编程信号长度、特定擦除信号长度、特定感测信号长度、感测操作中的特定感测信号数、编程操作中的特定编程信号数来选择所述修整设置组以管理所述存储器装置的功耗且解释所述存储器装置的温度。
CN201880071820.6A 2017-11-03 2018-11-02 存储器装置上的可选修整设置 Pending CN111316360A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/802,521 2017-11-03
US15/802,521 US10431319B2 (en) 2017-11-03 2017-11-03 Selectable trim settings on a memory device
PCT/US2018/058852 WO2019090021A1 (en) 2017-11-03 2018-11-02 Selectable trim settings on a memory device

Publications (1)

Publication Number Publication Date
CN111316360A true CN111316360A (zh) 2020-06-19

Family

ID=66327597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880071820.6A Pending CN111316360A (zh) 2017-11-03 2018-11-02 存储器装置上的可选修整设置

Country Status (4)

Country Link
US (3) US10431319B2 (zh)
EP (1) EP3704701A4 (zh)
CN (1) CN111316360A (zh)
WO (1) WO2019090021A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375310C (zh) * 1999-12-21 2008-03-12 造型逻辑有限公司 喷墨制作的集成电路
US10431319B2 (en) 2017-11-03 2019-10-01 Micron Technology, Inc. Selectable trim settings on a memory device
US11036631B2 (en) * 2017-11-03 2021-06-15 Micron Technology, Inc. Configurable trim settings on a memory device
US10324839B2 (en) * 2017-11-03 2019-06-18 Micron Technology, Inc. Trim setting determination on a memory device
US10705758B2 (en) * 2018-05-22 2020-07-07 Western Digital Technologies, Inc. Multiple sets of trim parameters
KR102621778B1 (ko) * 2019-08-12 2024-01-09 에스케이하이닉스 주식회사 데이터 저장 장치, 이를 위한 내부전압 트리밍 회로 및 트리밍 방법
KR102630096B1 (ko) * 2019-08-23 2024-01-29 에스케이하이닉스 주식회사 데이터 저장 장치, 이를 위한 내부전압 트리밍 회로 및 트리밍 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090316486A1 (en) * 2005-09-01 2009-12-24 Micron Technology, Inc. Program and read trim setting
US20130044546A1 (en) * 2011-08-16 2013-02-21 Micron Technology, Inc. Determining system lifetime characteristics

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512507B2 (en) * 2006-03-23 2009-03-31 Micron Technology, Inc. Die based trimming
US7463520B2 (en) 2006-03-24 2008-12-09 Micron Technology, Inc. Memory device with variable trim settings
KR101596830B1 (ko) * 2009-04-02 2016-02-24 삼성전자주식회사 비휘발성 메모리 장치의 쓰기 방법
US8363477B2 (en) 2011-03-09 2013-01-29 Ememory Technology Inc. Method of setting trim codes for a flash memory and related device
US8687428B2 (en) 2011-10-31 2014-04-01 Freescale Semiconductor, Inc. Built-in self trim for non-volatile memory reference current
US9176862B2 (en) 2011-12-29 2015-11-03 Sandisk Technologies Inc. SLC-MLC wear balancing
US9323667B2 (en) 2012-04-12 2016-04-26 Violin Memory Inc. System and method for managing trim operations in a flash memory system using mapping tables and block status tables
US9251067B1 (en) 2012-11-01 2016-02-02 Western Digital Technologies, Inc. High speed trim command processing in a solid state drive
US9257182B2 (en) * 2012-12-21 2016-02-09 Micron Technology, Inc. Memory devices and their operation having trim registers associated with access operation commands
US9251881B2 (en) 2013-09-27 2016-02-02 Qualcomm Incorporated System and method to trim reference levels in a resistive memory
US9594516B2 (en) 2014-02-14 2017-03-14 Sony Semiconductor Solutions Corporation Memory device with variable trim parameters
US9158681B1 (en) 2014-09-02 2015-10-13 Sandisk Technologies Inc. Process and apparatus to reduce declared capacity of a storage device by conditionally trimming
CN106843742A (zh) 2015-12-03 2017-06-13 广明光电股份有限公司 固态硬盘及其执行删除命令的方法
CN108701084B (zh) * 2017-01-23 2022-08-12 美光科技公司 部分写入块处理
US10552254B2 (en) * 2017-08-15 2020-02-04 Micron Technology, Inc. Partially written superblock treatment
US11036631B2 (en) * 2017-11-03 2021-06-15 Micron Technology, Inc. Configurable trim settings on a memory device
US10431319B2 (en) * 2017-11-03 2019-10-01 Micron Technology, Inc. Selectable trim settings on a memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090316486A1 (en) * 2005-09-01 2009-12-24 Micron Technology, Inc. Program and read trim setting
US20170053701A1 (en) * 2005-09-01 2017-02-23 Micron Technology, Inc. Program and read trim setting
US20130044546A1 (en) * 2011-08-16 2013-02-21 Micron Technology, Inc. Determining system lifetime characteristics

Also Published As

Publication number Publication date
US10431319B2 (en) 2019-10-01
US10777292B2 (en) 2020-09-15
WO2019090021A1 (en) 2019-05-09
EP3704701A4 (en) 2021-07-07
EP3704701A1 (en) 2020-09-09
US20200027517A1 (en) 2020-01-23
US20190139618A1 (en) 2019-05-09
US11854634B2 (en) 2023-12-26
US20200395091A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
US11854634B2 (en) Selectable trim settings on a memory device
US11853207B2 (en) Configurable trim settings on a memory device
KR20140066988A (ko) 메모리의 동작 조건에 영향을 주는 파라미터를 포함하는 메모리 명령어
CN111316364B (zh) 存储器装置上的微调设置确定
US11817164B2 (en) Trim setting determination for a memory device
CN111198657A (zh) 存储器控制器、操作存储器控制器的方法和存储器系统
US10191666B1 (en) Write parameter switching in a memory device
KR102341698B1 (ko) 메모리 동작을 위한 전용 명령
WO2023047149A1 (en) Improved ecc configuration in memories
US20240161846A1 (en) Trim setting determination for a memory device
US20240135996A1 (en) Apparatus with multi-bit cell read mechanism and methods for operating the same
CN117917736A (zh) 具有多位单元读取机制的设备及用于操作所述设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination