CN111316364B - 存储器装置上的微调设置确定 - Google Patents

存储器装置上的微调设置确定 Download PDF

Info

Publication number
CN111316364B
CN111316364B CN201880071382.3A CN201880071382A CN111316364B CN 111316364 B CN111316364 B CN 111316364B CN 201880071382 A CN201880071382 A CN 201880071382A CN 111316364 B CN111316364 B CN 111316364B
Authority
CN
China
Prior art keywords
memory device
memory
trim
trim settings
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880071382.3A
Other languages
English (en)
Other versions
CN111316364A (zh
Inventor
A·提鲁文加达姆
D·L·洛伦斯
P·费利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111316364A publication Critical patent/CN111316364A/zh
Application granted granted Critical
Publication of CN111316364B publication Critical patent/CN111316364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/10—File systems; File servers
    • G06F16/18—File system types
    • G06F16/1847—File system types specifically adapted to static storage, e.g. adapted to flash memory or SSD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Abstract

本公开包含与确定存储器装置上的微调设置有关的设备和方法。实例设备可基于存储器单元阵列的操作特性确定所述存储器单元阵列的一组微调设置，其中所述组微调设置与所述存储器单元阵列的所要操作特性相关联。

Description

存储器装置上的微调设置确定
技术领域
本公开大体上涉及存储器系统，且更明确地说涉及用以确定存储器装置上的微调设置的设备和方法。
背景技术
通常将存储装置提供为计算装置或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，用户数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过当未被供电时保持所存储数据来提供持久的数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)以及其它存储器。
存储器系统可包含高速缓冲存储器，其可比系统的其它存储器(例如，DRAM、NAND、磁盘存储装置、固态驱动器(SSD)等，其可被称为主存储器)小且/或快。作为实例，高速缓冲存储器可包括DRAM存储器。存储器系统可高速缓存数据来改进存储器系统的性能。因此，需要提供为存储器系统提供改进的性能的高速缓冲存储器。改进高速缓冲存储器的时延及命中率是可提供存储器系统的改进的性能的性能特性。
附图说明
图1是根据本公开的一或多个实施例包含呈计算装置的形式的设备和呈存储器装置的形式的设备的系统的框图。
图2是根据本公开的若干实施例包含呈计算装置的形式的设备和呈存储器装置的形式的若干设备的系统的框图。
图3是根据本公开的若干实施例包含呈控制器的形式的设备和呈现场可编程门阵列(FPGA)的形式的设备的计算装置的框图。
图4是根据本公开的若干实施例包含具有与存储器装置的操作特性相关联的微调设置参数的表的图式。
具体实施方式
本公开包含与确定存储器装置上的微调设置有关的设备和方法。实例设备可基于存储器单元阵列的操作特性确定存储器单元阵列的一组微调设置，其中所述组微调设置与存储器单元阵列的所要操作特性相关联。
在若干实施例中，现场可编程门阵列(FPGA)和/或控制器可包含用以确定存储器装置的若干微调设置的电路系统。控制器和/或FPGA可包含可重新配置的构造，其可充当用以确定存储器装置的微调设置的专用集成电路(ASIC)。所述可重新配置的构造可以若干不同设置配置若干不同次以确定存储器装置的微调设置。微调设置可由控制器确定为后台和/或前台操作。
FPGA和/或控制器可接收存储器装置的所监视和/或所要操作特性、存储器装置中的阵列的裸片信息，和/或存储器装置中的数据的元数据，且使用此信息来确定存储器装置的微调设置。FPGA和/或控制器可将所确定的微调设置传送到控制器上的存储器，且控制器可将所确定的微调设置存储和/或发送到存储器装置。
在本公开的以下详细描述中，参考形成本公开的部分的附图，且图中通过图示的方式展示了可实践本公开的一或多个实施例的方式。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实施例，且可在不脱离本公开的范围的情况下进行工艺、电气和/或结构改变。如本文所使用，指定符“M”、“N”及“X”尤其关于图式中的参考标号指示可包含若干如此指定的特定特征。如本文所使用，“若干”特定事物可指一或多个此类事物(例如，若干存储器装置可指一或多个存储器装置)。
本文中的图遵循编号定则，其中第一一或多个数字对应于图号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。举例来说，120可参考图1中的元件“20”，且类似元件在图2中可标记为220。如应了解，可添加、交换和/或去除本文中的各种实施例中展示的元件，从而提供本公开的若干额外实施例。
图1是根据本公开的一或多个实施例包含呈计算装置102的形式的设备和呈存储器装置110的形式的设备的系统100的框图。如本文所使用，“设备”可以指但不限于多种结构或结构的组合中的任何一种，例如电路或电路系统、一或多个裸片、一或多个模块、一或多个装置，或者一或多个系统。在图1中示出的实施例中，系统102可包含计算装置102，以及控制器104和存储器装置110。计算装置102和存储器装置108可经由通信信道108通信。存储器装置110可包含阵列112，其可包含易失性存储器和/或非易失性存储器。
控制器104和/或存储器装置110上的控制器可包含控制电路系统，例如硬件、固件和/或软件。在一或多个实施例中，控制器104和/或存储器装置110上的控制器可包含耦合到包含物理接口的印刷电路板的逻辑和/或专用集成电路(ASIC)。控制器104可包含可重新配置的构造，其可充当用以确定存储器装置的微调设置的专用集成电路(ASIC)。所述可重新配置的构造可以若干不同设置配置若干不同次以确定存储器装置的微调设置。
存储器装置110可为系统100提供主存储器，或可用作整个系统100中的额外存储器或存储装置。系统100可包含存储器装置110和/或若干存储器装置，其中每一存储器装置可包含例如非易失性和/或易失性存储器单元等存储器单元112的一或多个阵列。举例来说，阵列可以是具有NAND架构的快闪阵列。实施例不限于特定类型的存储器装置。举例来说，存储器装置可以包含RAM、ROM、DRAM、SDRAM、PCRAM、RRAM和/或快闪存储器以及其它存储器。
图1的实施例可包含为避免使本公开的实施例模糊不清而未示出的额外电路系统。举例来说，系统100可包含地址电路系统，以锁存经由I/O电路系统在I/O连接上提供的地址信号。地址信号可由行解码器和列解码器接收和解码以存取存储器装置110。所属领域的技术人员应了解，地址输入连接的数目可取决于存储器装置110的密度和架构。
在若干实施例中，控制器104可包含寄存器、缓冲器和/或存储器来存储微调设置106、存储器装置110的操作特性120、阵列112的裸片信息142，以及存储器装置110中的数据的元数据144。微调设置106可包含可控制存储器装置的操作和性能的若干参数。举例来说，微调设置可包含例如编程信号量值(例如，电压和/或电流电平)、擦除信号量值(例如，电压和/或电流电平)、感测信号量值(例如，电压和/或电流电平)、编程信号长度、擦除信号长度、感测信号长度、每单元位数目、编程操作中的编程信号的数目、感测操作中的感测信号的数目，和/或存储器装置的可允许的编程操作速率等参数。微调设置可包含针对若干参数中的每一个的若干设置。
微调设置可控制存储器装置110的操作特性。存储器装置的操作特性可包含存储器装置110的使用寿命、存储器装置110中的数据的数据保持特性、存储器装置110的存储密度(例如，所存储位数目)、存储器装置110中的数据的扰乱特性、存储器装置110的编程速度、存储器装置110的功率消耗、存储器装置110的感测速度、存储器装置110的操作温度，和/或存储器装置110的编程操作速率，以及其它操作特性。存储器装置110可由控制器104监视，且存储在控制器104上的存储器装置110的操作特性120可包含所监视操作特性。并且，存储在控制器104上的操作特性120可包含所要操作特性。所要操作特性可从主机输入到控制器104，和/或由控制器104基于存储器装置110的所监视操作特性来确定。
在若干实施例中，微调设置106可包含可控制和/或管理存储器装置110的操作特性的微调设置参数的若干配置。微调设置配置可包含将若干微调设置参数中的每一个设置在特定层级以提供存储器装置110的特定操作特性。特定微调设置配置可与存储器装置的特定操作特性相关联。用于操作存储器装置110的微调设置配置可基于存储器装置110的所监视和/或所要操作特性120、阵列112的裸片信息142，和/或存储器装置110中的数据的元数据144。
控制器104上的微调设置106可包含包括若干微调设置配置的查找表。并且，控制器104中的微调设置106可包含通过执行算法确定的微调设置配置，所述算法基于存储器装置110的所监视和/或所要操作特性120、阵列112的裸片信息142和/或存储器装置110中的数据的元数据144来计算存储器装置110的微调设置配置。微调设置106中的若干微调设置配置的特定微调设置配置可发送到存储器装置110，且由存储器装置110在操作期间使用以提供与所述特定微调设置配置相关联的存储器装置110的操作特性。
由存储器装置110使用的微调设置配置可控制存储器装置110的操作特性，使得存储器装置110可相比于存储器装置110的先前操作特性以所要操作特性和/或更接近所要的操作特性来运行。
存储器装置110的操作特性可由微调设置106中的微调设置参数来控制。举例来说，存储器装置110的使用寿命的操作特性可例如取决于比如可允许的编程操作速率和编程信号量值等微调设置参数。存储器装置110的使用寿命可取决于可允许的编程操作速率(例如，在某一时间周期内执行的编程操作的数目)和编程信号量值，因为存储器装置具有在存储器单元发生故障之前存储器装置的存储器单元可被编程的有限次数，这又可取决于用于对存储器单元进行编程的编程信号的量值。因此，存储器装置110的微调设置参数可包含基于存储器装置的先前操作特性、由存储器装置使用的先前微调设置配置和/或存储器装置的所要操作特性将可允许的编程操作速率设置在每分钟特定编程操作数目以允许存储器装置具有特定使用寿命。
图2是根据本公开的若干实施例包含呈计算装置的形式的设备和呈存储器装置的形式的若干设备的系统的框图。计算装置202及控制器204可经由通信信道208-1与存储器装置210-1通信，经由通信信道208-2与存储器装置210-2通信，且经由通信信道208-W与存储器装置210-X通信。存储器装置可包含存储器阵列212-1，存储器装置210-2可包含存储器阵列212-2，且存储器装置210-X可包含存储器阵列212-Y。存储器装置210-1、210-2和210-X可包含例如易失性和/或非易失性存储器等任何类型的存储器的任何数目的存储器阵列。
控制器204可包含缓冲器、寄存器和或存储器来存储存储器装置210-1、210-2和210-X的微调设置206。微调设置206可由控制器204基于存储器装置210-1、210-2和210-X的操作特性206、存储器装置210-1、210-2和210-X上的阵列的裸片信息242和/或存储器装置210-1、210-2和210-X上存储的数据的元数据来配置。裸片信息242可包含关于存储器装置210-1、210-2和210-X的制造数据，例如阵列的可较适合于特定类型的数据的部分和/或阵列的不太可靠的部分。存储器装置210-1、210-2和210-X上存储的数据的元数据244可包含例如存储器装置上的数据为热还是冷(例如，数据是否最近已更新，或数据是否已处于存储器装置上持续特定时间周期)等信息。
控制器204可监视存储器装置210-1、210-2和210-X以确定存储器装置210-1、210-2和210-X的操作特性。并且，存储器装置210-1、210-2和210-X可将操作特性发送到控制器204。
控制器204可将初始微调设置配置发送到存储器装置210-1、210-2和210-X，且存储器装置210-1、210-2和210-X可使用那些初始微调设置配置操作。控制器可监视存储器装置210-1、210-2和210-X以确定存储器装置210-1、210-2和210-X的操作特性，且继而配置和确定可用于改变存储器装置210-1、210-2和210-X的操作特性的新微调设置配置。
控制器204可配置微调设置使得存储器装置210-1、210-2和210-X将以所要操作特性操作或将其操作特性改变为较接近所要操作特性。所要操作特性220可基于存储器装置210-1、210-2和210-X上存储的数据的类型和/或存储器装置210-1、210-2和210-X所处的环境。所要操作特性220可由控制器204基于所监视操作特性220和/或基于来自主机的输入而确定。
在图2中，微调设置1(TS-1)209-1可发送到存储器装置210-1，微调设置2(TS-2)209-2可发送到存储器装置209-2，且微调设置N(TS-N)209-N可发送到存储器装置210-X。可由控制器204基于控制器204所监视的存储器装置209-1的先前操作特性来针对存储器装置209-1配置微调设置1 209-1。可由控制器204基于控制器204所监视的存储器装置209-2的先前操作特性来针对存储器装置209-2配置微调设置2 209-2。可由控制器204基于控制器204所监视的存储器装置209-N的先前操作特性来针对存储器装置209-N配置微调设置N209-N。
图3是根据本公开的若干实施例包含呈控制器304的形式的设备和呈现场可编程门阵列(FPGA)305的形式的设备的计算装置302的框图。在若干实施例中，控制器可包含电路系统以确定存储器装置的若干微调设置306。微调设置可由控制器304确定为后台操作(例如，当控制器不在存储器装置上执行读取、写入和/或擦除操作时)。微调设置可由控制器304确定为前台操作(例如，当控制器正在存储器装置上执行读取、写入和/或擦除操作时)。控制器304可包含电路系统，其中所述电路系统的一部分可用于在存储器装置上执行读取、写入和/或擦除操作，而所述电路系统的另一部分用于确定存储器装置的微调设置306。
在若干实施例中，控制器可包含现场可编程门阵列(FPGA)305来确定存储器装置的若干微调设置306。FPGA 305可包含可重新配置的构造，其可充当用以确定存储器装置的微调设置的专用集成电路(ASIC)。所述可重新配置的构造可以若干不同设置配置若干不同次以确定存储器装置的微调设置。FPGA 305可接收存储器装置的所监视和/或所要操作特性、存储器装置中的阵列的裸片信息，和/或存储器装置中的数据的元数据，且使用此信息来确定存储器装置的微调设置。FPGA 305可确定存储器装置的若干微调设置306，而控制器304可用于在存储器装置上执行读取、写入和/或擦除操作。FPGA 305可将所确定的微调设置传送到控制器304，且控制器304可将所确定的微调设置存储和/或发送到存储器装置。
图4是根据本公开的若干实施例包含具有与存储器装置的操作特性相关联的微调设置参数的表的图式。在图4中，存储器装置的操作特性包含使用寿命461、数据保持462、存储密度463、扰乱特性464、编程速度465、功率消耗466、感测速度467和温度468。在其它操作特性当中，图4中的操作特性可能受微调设置参数影响和/或控制。在图4中，与存储器装置的操作特性相关联的微调设置参数包含编程信号量值470、感测信号量值471、擦除信号量值472、编程信号长度473、擦除信号长度474、感测信号长度475、每单元位数目476、编程操作中的编程信号数目477、感测操作中的感测信号数目478和可允许的编程操作速率479。本公开的实施例不限于图4中的微调设置参数，且可包含与存储器装置的操作特性相关联的其它微调设置参数。
在图4中，存储器装置的使用寿命461可与可允许的编程操作速率479、编程信号量值471和编程信号长度相关联。存储器装置的存储器单元可在其将发生故障之前被编程有限次数。存储器单元可被编程的次数还与用于对存储器单元进行编程的编程信号的量值和持续时间相关联。微调设置配置可包含设置可允许的编程操作速率479连同编程信号量值471及编程信号长度来影响存储器装置的使用寿命461。
在图4中，存储器装置中的数据保持462可与编程信号量值471和编程信号长度相关联。存储器装置中的数据保持462是在存储器单元被编程之后存储在存储器单元中的数据位可无错地读取的时间长度。编程信号的量值和编程信号应用于存储器单元的长度可能影响存储器装置的数据保持462特性。举例来说，编程信号的电压可以是特定量值，使得存储器单元可在某一时间周期内读取，而不管影响存储器单元中的数据读取的电压漂移和/或扰乱如何。并且，编程信号的长度可关联，从而确保编程操作正在将存储器单元编程到所要电压以具有所要数据保持特性。微调设置配置可包含设置编程信号量值471和编程信号长度473来影响存储器装置中的数据保持462特性。
在图4中，存储器装置的存储密度463可与每单元位数目476和编程操作中的编程信号数目477相关联。存储器装置的存储密度463可包含每存储器单元存储的位数目。存储器装置的第一部分可存储每存储器单元第一位数目，且存储器装置的第二部分可存储每存储器单元第二位数目。包含设置存储器装置的存储密度463的微调设置配置可能影响存储器装置的编程速度、存储器装置上可存储的数据量，和/或存储器装置的功率消耗，以及存储器装置的其它操作特性。存储器装置可包含微调设置配置来影响存储器装置的存储密度463，所述微调设置配置包含每存储器单元位数目476和编程操作中的编程信号数目477。
在图4中，存储器装置的扰乱464特性可与编程信号量值470、感测信号量值471、擦除信号量值472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数目478、编程操作中的编程信号数目477和每存储器单元位数目476相关联。存储器单元可能受存储器装置中的其它存储器单元影响。举例来说，存储器单元的电压和其被编程到所述电压的方式可能影响其它存储器单元的电压。并且，存储器单元如何被感测和/或擦除可能影响其它存储器单元的电压。存储器装置中的存储器单元对于彼此的影响可称为存储器装置的扰乱特性464，因为存储器单元会扰乱其它存储器单元。存储器装置可包含微调设置配置来影响存储器装置的扰乱464特性，所述微调设置配置包含编程信号量值470、感测信号量值471、擦除信号量值472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数目478、编程操作中的编程信号数目477以及存储器装置的每存储器单元位数目476。
在图4中，存储器装置的编程速度465可与编程操作中的编程信号数目477、可允许的编程操作速率479、编程信号量值470和编程信号长度473相关联。包含设置存储器装置的编程速度465的微调设置配置可能影响存储器装置中的数据保持、存储器装置的使用寿命和/或存储器装置的功率消耗，以及存储器装置的其它操作特性。存储器装置可包含微调设置配置来影响存储器装置的编程速度465，所述微调设置配置包含编程操作中的编程信号数目477、可允许的编程操作速率479、编程信号量值470和编程信号长度473。
在图4中，存储器装置的功率消耗466可与编程信号量值470、感测信号量值471、擦除信号量值472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数目478以及编程操作中的编程信号数目477相关联。存储器装置的功率消耗466可能受用于对存储器单元进行编程、擦除和感测的电压电平以及用于对存储器单元进行编程、擦除和感测的信号的持续时间及数目影响。存储器装置可包含微调设置配置来影响存储器装置的功率消耗466，所述微调设置配置包含存储器装置的编程信号量值470、感测信号量值471、擦除信号量值472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数目478、编程操作中的编程信号数目477。
在图4中，存储器装置的感测速度467可与感测操作中的感测信号数目478、感测信号量值471和感测信号长度475相关联。包含设置存储器装置的感测速度467的微调设置配置可能影响与在存储器装置上执行读取操作相关联的时延。存储器装置可包含微调设置配置来影响存储器装置的感测速度467，所述微调设置配置包含感测操作中的感测信号数目478、感测信号量值471和感测信号长度475。
在图4中，存储器装置的温度468可与编程信号量值470、感测信号量值471、擦除信号量值472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数目478以及编程操作中的编程信号数目477相关联。存储器单元可能受存储器装置的温度影响。举例来说，当存储器单元被编程和/或读取时存储器装置的温度可能影响用于对存储器单元进行编程、擦除和感测的信号。并且，当数据被编程和/或读取时存储器装置的温度可能影响存储器装置的数据保持特性、编程速度、感测速度、功率消耗和使用寿命。存储器装置可包含微调设置配置来虑及存储器装置的温度468，所述微调设置配置包含存储器装置的编程信号量值470、感测信号量值471、擦除信号量值472、编程信号长度473、擦除信号长度474、感测信号长度475、感测操作中的感测信号数目478以及编程操作中的编程信号数目477。
尽管已在本文中说明并描述了特定实施例，但所属领域的一般技术人员应了解，预计实现相同结果的布置可取代所展示的特定实施例。本公开希望涵盖本公开的各种实施例的调适或变化。应理解，以上描述是以说明性方式进行的，而不是限制性的。在查阅以上描述后，以上实施例和本文未具体描述的其它实施例的组合对于所属领域的技术人员来说将显而易见。本公开的各种实施例的范围包含其中使用以上结构和方法的其它应用。因此，本公开的各种实施例的范围应参考所附权利要求书以及此类权利要求被赋予的等效物的完整范围而确定。
在前述具体实施方式中，出于简化本公开的目的而将各种特征一起分组在单个实施例中。本公开的这一方法不应被理解为反映本公开的所公开实施例必须比在每项权利要求中明确叙述那样使用更多特征的意图。事实上，如所附权利要求书所反映，本发明主题在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例存在。

Claims (20)

1.一种存储器装置，其包括：
存储器单元阵列；以及
控制器，其中所述控制器耦合到所述存储器单元阵列且包含控制电路系统，所述控制电路系统被配置成：
监视所述存储器装置的若干操作特性；以及
基于所述存储器单元阵列的所述若干操作特性确定所述存储器单元阵列的一组微调设置，其中基于所述存储器单元阵列的所监视操作特性，所述组微调设置与所述存储器单元阵列的所要操作特性相关联，且其中所述组微调设置经配置以将所述存储器单元阵列的所述若干操作特性从所述所监视操作特性改变为所述存储器单元阵列的所述所要操作特性。
2.根据权利要求1所述的存储器装置，其中所述控制电路系统被配置成周期性地确定将所述组微调设置。
3.根据权利要求1所述的存储器装置，其中所述控制电路系统被配置成将所述组微调设置确定为后台操作。
4.根据权利要求1所述的存储器装置，其中所述控制电路系统被配置成将所述组微调设置确定为前台操作。
5.根据权利要求1所述的存储器装置，其中所述控制电路系统被配置成在执行来自主机的命令的同时确定所述组微调设置。
6.根据权利要求1所述的存储器装置，其中所述控制电路系统被配置成将所确定的组微调设置存储在所述控制器上。
7.根据权利要求1所述的存储器装置，其中所述控制电路系统被配置成将所确定的所述组微调设置存储在所述控制器上的查找表中。
8.一种用于操作存储器装置的方法，其包括：
监视所述存储器装置的若干操作特性；
基于所述存储器装置的所监视的所述若干操作特性确定所述存储器装置的一组微调设置；
基于所述存储器装置的所监视的所述若干操作特性配置所述存储器装置的所述组微调设置，其中所述组微调设置包含若干微调设置参数；以及
配置所述组微调设置包括设置编程信号量值和编程信号长度。
9.根据权利要求8所述的方法，其中配置所述组微调设置包括改变与所述存储器装置的特定操作特性相关联的所述若干微调设置参数。
10.根据权利要求8所述的方法，其中配置所述组微调设置包含设置可允许的编程操作速率、所述编程信号量值和所述编程信号长度来管理所述存储器装置的使用寿命。
11.根据权利要求8所述的方法，其中配置所述组微调设置包含设置所述编程信号量值和所述编程信号长度来管理所述存储器装置的数据保持特性。
12.根据权利要求8所述的方法，其中配置所述组微调设置包括设置编程操作中的编程信号数目、可允许的编程操作速率、所述编程信号量值和所述编程信号长度来管理所述存储器装置的编程速度。
13.一种用于操作存储器装置的方法，其包括：
监视所述存储器装置的若干操作特性；
基于所述存储器装置的所监视的所述若干操作特性确定所述存储器装置的一组微调设置；
基于所述存储器装置的所监视的所述若干操作特性配置所述存储器装置的所述组微调设置，其中所述组微调设置包含若干微调设置参数；以及
配置所述组微调设置包括设置感测信号量值及感测信号长度。
14.根据权利要求13所述的方法，其中配置所述组微调设置包含设置每存储器单元位数目和编程操作中的编程信号数目来管理所述存储器装置的存储密度。
15.根据权利要求13所述的方法，其中配置所述组微调设置包含设置所述感测信号量值、擦除信号量值、擦除信号长度、所述感测信号长度、感测操作中的感测信号数目、编程操作中的编程信号数目以及每存储器单元位数目来管理所述存储器装置的扰乱特性。
16.根据权利要求13所述的方法，其中配置所述组微调设置包含设置所述感测信号量值、擦除信号量值、擦除信号长度、所述感测信号长度、感测操作中的感测信号数目、编程操作中的编程信号数目来管理所述存储器装置的功率消耗。
17.根据权利要求13所述的方法，其中配置所述组微调设置包含设置感测操作中的感测信号数目、所述感测信号量值及所述感测信号长度来管理所述存储器装置的感测速度。
18.根据权利要求13所述的方法，其中配置所述组微调设置包含设置所述感测信号量值、擦除信号量值、擦除信号长度、所述感测信号长度、感测操作中的感测信号数目以及编程操作装置中的编程信号数目来虑及所述存储器装置的温度。
19.根据权利要求13所述的方法，其中所述方法包括响应于在所述存储器装置的所述操作特性中的改变而更新所配置组微调设置。
20.根据权利要求13所述的方法，进一步包括使用所配置组微调设置来操作所述存储器装置以改变所述存储器装置的所述操作特性。
CN201880071382.3A 2017-11-03 2018-11-02 存储器装置上的微调设置确定 Active CN111316364B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/802,652 2017-11-03
US15/802,652 US10324839B2 (en) 2017-11-03 2017-11-03 Trim setting determination on a memory device
PCT/US2018/058882 WO2019090036A1 (en) 2017-11-03 2018-11-02 Trim setting determination on a memory device

Publications (2)

Publication Number Publication Date
CN111316364A CN111316364A (zh) 2020-06-19
CN111316364B true CN111316364B (zh) 2022-07-26

Family

ID=66328509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880071382.3A Active CN111316364B (zh) 2017-11-03 2018-11-02 存储器装置上的微调设置确定

Country Status (4)

Country Link
US (4) US10324839B2 (zh)
EP (1) EP3704704A4 (zh)
CN (1) CN111316364B (zh)
WO (1) WO2019090036A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11036631B2 (en) * 2017-11-03 2021-06-15 Micron Technology, Inc. Configurable trim settings on a memory device
US10324839B2 (en) * 2017-11-03 2019-06-18 Micron Technology, Inc. Trim setting determination on a memory device
US10705758B2 (en) 2018-05-22 2020-07-07 Western Digital Technologies, Inc. Multiple sets of trim parameters
KR20210039075A (ko) * 2019-10-01 2021-04-09 삼성전자주식회사 비휘발성 메모리 장치의 초기화 제어 방법 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11604601B2 (en) * 2020-10-12 2023-03-14 Micron Technology, Inc. Trim value loading management in a memory sub-system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011800A (zh) * 2011-12-28 2014-08-27 英特尔公司 用于非易失性存储器阵列的存储器单元的循环耐久性延展

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873286A (en) 1973-06-20 1975-03-25 Oscar A Wurtenberg Gas filter assembly
US7447847B2 (en) * 2004-07-19 2008-11-04 Micron Technology, Inc. Memory device trims
DE602005021344D1 (de) * 2005-07-28 2010-07-01 St Microelectronics Srl Konfigurierung eines Multibit-Flashspeichers
US7580287B2 (en) 2005-09-01 2009-08-25 Micron Technology, Inc. Program and read trim setting
US7463520B2 (en) * 2006-03-24 2008-12-09 Micron Technology, Inc. Memory device with variable trim settings
KR100909358B1 (ko) * 2007-04-16 2009-07-24 삼성전자주식회사 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법
KR100845530B1 (ko) * 2007-07-02 2008-07-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
JP5377526B2 (ja) 2011-01-13 2013-12-25 株式会社東芝 不揮発性半導体記憶装置
US8363477B2 (en) 2011-03-09 2013-01-29 Ememory Technology Inc. Method of setting trim codes for a flash memory and related device
US8804428B2 (en) 2011-08-16 2014-08-12 Micron Technology, Inc. Determining system lifetime characteristics
US8687428B2 (en) 2011-10-31 2014-04-01 Freescale Semiconductor, Inc. Built-in self trim for non-volatile memory reference current
US9323667B2 (en) 2012-04-12 2016-04-26 Violin Memory Inc. System and method for managing trim operations in a flash memory system using mapping tables and block status tables
US9251067B1 (en) 2012-11-01 2016-02-02 Western Digital Technologies, Inc. High speed trim command processing in a solid state drive
US9575683B2 (en) * 2012-11-30 2017-02-21 Sandisk Technologies Llc Processing shaped data
US9007867B2 (en) * 2013-02-28 2015-04-14 Micron Technology, Inc. Loading trim address and trim data pairs
US9221679B2 (en) * 2013-03-12 2015-12-29 Freescale Semiconductor, Inc. Compensation and calibration for MEMS devices
US9251881B2 (en) 2013-09-27 2016-02-02 Qualcomm Incorporated System and method to trim reference levels in a resistive memory
US9594516B2 (en) * 2014-02-14 2017-03-14 Sony Semiconductor Solutions Corporation Memory device with variable trim parameters
US9158681B1 (en) 2014-09-02 2015-10-13 Sandisk Technologies Inc. Process and apparatus to reduce declared capacity of a storage device by conditionally trimming
US9589645B2 (en) * 2014-10-06 2017-03-07 Sandisk Technologies Llc Block refresh to adapt to new die trim settings
US9251891B1 (en) * 2014-11-11 2016-02-02 Sandisk Technologies Inc. Devices and methods to conditionally send parameter values to non-volatile memory
US10430112B2 (en) * 2014-12-22 2019-10-01 Sandisk Technologies Llc Memory block cycling based on memory wear or data retention
US9324441B1 (en) * 2015-01-20 2016-04-26 Sandisk Technologies Inc. Fast adaptive trimming of operating parameters for non-volatile memory devices
US9583196B2 (en) * 2015-01-28 2017-02-28 Sandisk Technologies Llc Immediate feedback before or during programming
US9564216B2 (en) * 2015-01-30 2017-02-07 Macronix International Co., Ltd. Stress trim and modified ISPP procedures for PCM
CN106843742A (zh) 2015-12-03 2017-06-13 广明光电股份有限公司 固态硬盘及其执行删除命令的方法
US9927999B1 (en) * 2016-09-09 2018-03-27 Western Digital Technologies, Inc. Trim management in solid state drives
US11036631B2 (en) * 2017-11-03 2021-06-15 Micron Technology, Inc. Configurable trim settings on a memory device
US10324839B2 (en) * 2017-11-03 2019-06-18 Micron Technology, Inc. Trim setting determination on a memory device
US10535415B2 (en) * 2017-11-03 2020-01-14 Micron Technology, Inc. Trim setting determination for a memory device
US10431319B2 (en) * 2017-11-03 2019-10-01 Micron Technology, Inc. Selectable trim settings on a memory device
US10600496B1 (en) * 2018-10-18 2020-03-24 Micron Technology, Inc. Modifying memory bank operating parameters
US11403195B2 (en) * 2019-08-07 2022-08-02 Micron Technology, Inc. Application of dynamic trim strategy in a die-protection memory sub-system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011800A (zh) * 2011-12-28 2014-08-27 英特尔公司 用于非易失性存储器阵列的存储器单元的循环耐久性延展

Also Published As

Publication number Publication date
US20190303290A1 (en) 2019-10-03
US10324839B2 (en) 2019-06-18
US20200394135A1 (en) 2020-12-17
EP3704704A4 (en) 2021-11-03
EP3704704A1 (en) 2020-09-09
CN111316364A (zh) 2020-06-19
US10761980B2 (en) 2020-09-01
US11226896B2 (en) 2022-01-18
US20190138443A1 (en) 2019-05-09
WO2019090036A1 (en) 2019-05-09
US11836078B2 (en) 2023-12-05
US20220138100A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
CN111316364B (zh) 存储器装置上的微调设置确定
US10372342B2 (en) Multi-level cell solid state device and method for transferring data between a host and the multi-level cell solid state device
US10777292B2 (en) Selectable trim settings on a memory device
US9905300B2 (en) Memory device with variable trim parameters
US11853207B2 (en) Configurable trim settings on a memory device
EP3368990B1 (en) Apparatuses and methods for adjusting write parameters based on a write count
US11817164B2 (en) Trim setting determination for a memory device
US11868266B2 (en) Bank redistribution based on power consumption
WO2015026489A1 (en) Memory system with application of delays in programming cycles to comply with target programming time
US20210064277A1 (en) Managing threshold voltage drift based on operating characteristics of a memory sub-system
WO2023047149A1 (en) Improved ecc configuration in memories

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant