CN104575598A - 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统 - Google Patents

Abstract

一种电阻式存储器件，包括：存储器单元阵列，包括多个电阻式存储器单元；地址解码器，适于对地址信号进行解码并且选择电阻式存储器单元；读/写控制电路，适于将数据编程至存储器单元阵列或从存储器单元阵列读取数据；电压发生器，适于产生操作电压并且将操作电压提供至地址解码器；以及控制器，适于响应于写入命令和多个写入数据而控制地址解码器、读/写控制电路和电压发生器以执行写入操作。

Description

电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统

相关申请的交叉引用

本申请要求在2013年10月23日向韩国知识产权局提交的申请号为10-2013-0126635的韩国专利申请优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种实施例涉及一种半导体装置(更确切地，一种电阻式存储装置)、其操作方法以及一种具有该半导体装置的系统。

背景技术

针对具有非易失性而重复执行读取/写入操作的存储器件已经存在日益增长的需求，并且已经针对所述存储器件进行了持续地研究。

作为研究的结果，出现了电阻式存储器件。

在各种电阻式存储器件之中，相变存储器件包括用于储存数据的电阻元件和访问元件。当通过字线驱动访问元件来写入数据时，可以从位线向电阻元件施加写入电流来将电阻元件的电阻状态改变为结晶状态(低电阻状态)或非晶状态(高电阻状态)。

形成电阻元件的相变材料的电阻由于各种原因而增大。这被称为电阻漂移。

更具体地，尽管在电阻状态的目标范围内对存储器单元进行编程，但是由于电阻漂移而导致了存储器单元的电阻值随时间而逐渐增大。然后，在经过一定时间之后，存储器单元的电阻值可以超过目标电阻范围而到达另一状态的电阻范围。这时，存储器单元会丢失其中所存储的数据，并且存储器单元可以保留数据的时间长度被称作为保留时间。当保留时间过短时，不能保证存储器件的稳定操作。

图1是用于解释电阻式存储器单元随时间的电阻漂移的示图。

通常，电阻式存储器件通过编程与验证操作在存储器单元中写入所需要的数据。编程与验证操作指将数据编程至存储器单元并且验证编程数据的操作，重复所述操作直到存储器单元的电阻值落入电阻状态的目标范围内。

图1示出了其中存储器单元被编程以具有电阻状态R1或R2以及在约125ns之后执行验证读取操作的情形。参照图1，可以看出在电阻状态R1或R2的目标范围内的存储器单元的电阻随时间增大。特别地，在被编程为具有高电阻状态R2的存储器单元中明显地出现电阻漂移。

随着时间的推移，被编程以具有电阻状态R1的存储器单元的电阻持续地增大。当存储器单元的电阻超过参考电阻Ref时，即使存储器单元的数据随电阻状态R1被写入，该数据也不能被参考电阻Ref所区分开。

图2A和2B是用于解释电阻式存储器单元的电阻漂移的示图。

图2A示出了电阻随着时间推移而变化，以及图2B示出了电压随着时间推移而变化。

参照图2A和图2B，可以看出数据随电阻状态R1或R2被写入存储器单元之后电阻立即明显地改变。照此，可以知道：如以下的方程1所表达的，由电阻漂移引起的电阻变化与时间成指数式正比。

[方程1]

R(t)＝R(t₀)(t/t₀)^v

在本文中，t₀表示从写入操作的完成至初始读取操作所经历的时间量，R(t₀)表示初始电阻值，v表示漂移系数，以及t表示在时刻t₀之后直到电阻元件的电阻值被读取的时间间隔。

因此，在基于编程与验证方法的写入操作期间，为了判定针对对应的存储器单元的编程操作的合格或失败，在编程操作之后立即执行验证读取操作。即使完成了写入操作，电阻的幅度也在非常短的时间内快速增大，并且直到到达另一状态的电阻区所经历的时间非常短。也就是说，存储器单元的保留时间必然减少。

被配置成储存两个比特数据或更多比特数据的存储器单元被称作为多级单元(MLC)。为了增大存储器件的容量，已使用MLC来配置存储器件。

为了增大保留时间，用于判定各自电阻状态的参考电阻值之差可以被设作大值。然而，当参考电阻值之差增大时，难以实现能够存储三个比特数据或更多比特数据的MLC。因此，需要用于减少电阻漂移的方法来实现稳定的MLC。

发明内容

在本发明的一个实施例中，电阻式存储器件包括：存储器单元阵列，包括多个电阻式存储器单元；地址解码器，适于对地址信号进行解码并且选择电阻式存储器单元；读/写控制电路，适于将数据编程至存储器单元阵列或从存储器单元阵列中读取数据；电压发生器，适于产生操作电压并且将操作电压提供至地址解码器；以及控制器，适于响应于写入命令和多个写入数据而控制地址解码器、读/写控制电路以及电压发生器以执行写入操作，其中在写入操作中，在多个写入数据被顺序编程至各自的电阻式存储器单元之后，顺序验证被编程的电阻式存储器单元是否处于目标电阻级别。

在本发明的一个实施例中，处理器包括：控制单元，适于响应于命令信号而产生控制信号；计算单元，适于响应于控制信号而对数据执行操作；以及储存单元，包括具有多个电阻式存储器单元的存储器单元阵列；以及控制器，适于响应于控制信号而执行写入操作以将数据储存在各自的存储器单元中，其中在写入操作中，在数据被顺序地编程至各自存储器单元之后，顺序验证被编程的存储器单元是否处于目标电阻级别。

在本发明的一个实施例中，数据处理系统包括：主控制器，适于对从外部装置输入的命令进行解码以输出控制信号；接口，适于在外部装置和控制器之间交换命令和数据；主存储器件，适于储存应用程序、控制信号和数据；以及辅助存储器件，适于储存程序代码或数据，其中主存储器件和辅助存储器件中的至少一种包括具有多个电阻式存储器单元的存储器单元阵列和适于响应于控制信号而执行写入操作以将数据储存在各自的存储器单元中的控制器，并且其中在写入操作中，在数据被顺序编程至各自的存储器单元之后，顺序验证被编程的存储器单元是否处于目标电阻级别。

在本发明的一个实施例中，电子系统包括：电阻式存储器件，包括具有多个电阻式存储器单元的存储器单元阵列；以及控制器，适于响应于写入命令和多个写入数据而执行写入操作；以及存储器控制器，适于响应于外部装置的请求而通过产生写入命令和多个写入数据来访问电阻式存储器件，其中在写入操作中，在多个数据被顺序编程至各自的电阻式存储器单元之后，顺序验证被编程的电阻式存储器单元是否处于目标电阻级别。

在本发明的一个实施例中，提供了一种电阻式存储器件的操作方法，其包括：分别将多个写入数据分别顺序编程至多个电阻式存储器单元；以及在所述多个写入数据被顺序编程至各自的存储器单元之后，顺序验证被编程的电阻式存储器单元是否处于目标电阻级别。

附图说明

结合附图来描述特征、方面和实施例，在附图中：

图1是用于解释电阻式存储器单元随时间的电阻漂移的示图；

图2A和图2B是用于解释电阻式存储器单元的电阻漂移的示图；

图3是示出了根据本发明的一个实施例的电阻式存储器件的配置图；

图4是用于解释根据本发明的一个实施例的电阻式存储器件的操作方法的示图；

图5是用于解释根据本发明的实施例的在电阻式存储器件中的存储器单元的电阻漂移的示图；

图6A-7B是用于解释有赖于电阻式存储器件的操作方法的PNV操作的平均数量的示图；

图8是示出了根据本发明的一个实施例的处理器的配置图；

图9和图10是示出了根据本发明的一个实施例的数据处理系统的配置图；以及

图11和图12是示出了根据本发明的实施例的电子系统的配置图。

具体实施方式

在下文中，将参照附图通过示例性实施例来描述根据本发明的电阻式存储器件、其操作方法和具有所述电阻式存储器件的系统。贯穿本公开，附图标记直接对应于在本发明的各个附图和实施例的相同标记部分。另外，只要未在句子中特意提到，单数形式可以包括复数形式。

图3是根据本发明的一个实施例的电阻式存储器件的配置图。

根据本发明的实施例的电阻式存储器件10可以包括存储器单元阵列110、行解码器120、列解码器130、读/写控制电路140、控制器150和电压发生器160。

可以通过在字线和位线之间以阵列布置存储器单元来配置存储器单元阵列110。电阻式存储器单元可以包括：使用硫属化物的相变存储器单元，使用磁隧穿效应的磁存储器单元，使用过渡金属氧化物的电阻式存储器单元，聚合物存储器单元，使用钙钛矿结构的存储器单元，以及使用铁电电容器等的铁电存储器单元等，但并不限于此。此外，电阻式存储器单元可以包括多级单元(MLC)以储存两个比特数据或更多比特数据。

行解码器120和列解码器130是被配置成接收外部地址信号的地址解码器。行解码器120和列解码器130可以在控制器150的控制下将外部地址信号分别解码成在存储器单元阵列110内待被访问的存储器单元的行地址和列地址，即，字线地址和位线地址。

读/写控制电路140可以在控制器150的控制下从数据输入/输出电路块(未示出)中接收数据以及将数据写入存储器单元阵列110中、或在控制器150的控制下将从存储器单元阵列110的选中的存储器单元中读取的数据提供至数据输入/输出电路块。

控制器150可以响应于从外部装置或主机输入的写入命令而控制行解码器120、列解码器130和读/写控制电路140以将数据写入存储器单元阵列110中。可以根据编程与验证(PNV)方法来执行写入操作。

电压发生器160在控制器150的控制下可以产生诸如用于写入操作的编程电压、验证读取电压、或用于读取操作的读取电压等的操作电压，并且可以将所产生的操作电压提供至行解码器120、和列解码器130等。

在示例性实施例中，随着从外部装置或主机输入写入命令、地址以及多个写入数据，控制器150控制地址解码器120和地址解码器130以及读/写控制电路140来分别将写入数据顺序编程至存储器单元。此外，在数据被编程至全部存储器单元之后，对各自的存储器单元顺序执行验证操作。因此，针对存储器单元的每一个存储器单元的验证操作是在针对先于相应的存储器单元而被编程的存储器单元执行编程与验证操作时、以及在针对晚于相应的存储器单元而被编程的存储器单元仅执行编程操作时执行的。

多个写入数据可以被分成一个或多个数据组。在这种情形下，可以通过对具有数据组的存储器单元顺序执行编程操作以及对相应的单元顺序执行验证操作来执行写入操作。可以针对数据组的每一个重复执行写入操作。

例如，当输入(n+1)个比特写入数据时，可以分别对存储器单元0至n顺序执行编程操作，并且接着可以分别对存储器单元0至n顺序执行验证操作。可选地，当输入(n+1)个比特写入数据时，数据可以被分成两个或更多个组，并且可以针对每一个组重复执行写入操作，在所述写入操作中，顺序的编程操作和顺序的验证操作被执行。

在通常的PNV方法中，在编程操作之后立即执行验证操作。然而，在电阻式存储器单元中，由于在编程操作之后立即的漂移现象会导致出现明显的电阻增大。随着时间的推移，电阻增大的程度减小。如以下表1中所示，当存储器单元0至7被编程为落入电阻状态的目标范围内、并且验证读取操作在紧接在编程操作之后的时刻t0处被执行时，随着对应于电阻状态的数据被编程，他们在编程操作之后的时刻t0处被读取。然而，当在经历一定时间之后的时刻t1处输入读取命令并且读取存储器单元3至5的数据时，存储器单元3至5的电阻漂移并且改变至其他的电阻状态。因而，在时刻t1处的读取操作期间，从存储器单元3至5中读不出对应于电阻状态R1或R2的数据，从而读取操作失败。

[表1]

在编程操作之后立即明显地出现由于漂移现象导致的电阻增大。因而，根据本发明的实施例的控制器150在PNV操作期间在编程操作之后不立即执行验证读取操作，而在存储器单元的电阻可能增大的期间等待初始阶段之后执行验证读取操作。

如果控制器150对一个存储器单元编程、并且接着在存储器单元的电阻由于漂移而增大期间仅等待而没有任何其他操作，，则读/写控制电路140处于空闲状态，并且电阻式存储器件10的写入操作所需的时间必然被增大。因而，在控制器150对一个存储器单元进行编程之后等待期间，控制器150可以针对另一存储器单元执行编程操作。以这种方式，可以针对多个存储器单元执行顺序编程操作和顺序验证操作。也就是说，由于在漂移等待时间期间可以执行针对另一存储器单元的交错操作，所以可以执行PNV操作而不明显增大总的写入时间。

当在方程1中t₁＝10ⁿ·t₀时，建立以下的方程2。

[方程2]

$R\left(t\right)=R\left(t_1\right){\left(\frac{t}{t_1}\right)}^v=R\left(t_1\right){({10}^{-n}\·\frac{t}{t_0})}^v=R\left(t_1\right){\left(\frac{{10}^{-n}\·t}{t_0}\right)}^v$

因此，如果自编程操作经历了时间t1之后执行验证读取操作并且R(t₁)被包括在目标电阻范围中，则由于漂移而导致的电阻增大可被减至1/10ⁿ。

表2示出了在PNV操作期间当在编程操作之后的时刻t₁处执行验证读取操作时的单元数据。

[表2]

在用于PNV操作的初始编程操作期间，存储器单元3至5的电阻状态不具有目标电阻状态。然而，在时间接近用于验证读取操作的时刻t1期间，出现电阻漂移，使得存储器单元3、4和5的电阻状态达到目标电阻状态。最终，存储器单元3、4和5可被判定为在时刻t1(执行验证读取操作的时刻)具有目标电阻状态。此外，与时刻t0处的电阻增大程度相比，时刻t1之后由于漂移而导致的电阻增大程度可显著地减轻。

因而，当在PNV操作期间，充分确保了在编程操作和验证读取操作之间的时间间隔时，通过电阻漂移出现之后的电阻状态可以区分出存储器单元的状态。因而，可以增大数据保留时间。

图4是用于解释根据本发明的一个实施例的电阻式存储器件的操作方法的示图。

随着从外部装置或主机输入(n+1)个比特写入数据，在步骤S100处，针对(n+1)个存储器单元分别顺序执行编程操作。

对于另一实例，在步骤S100处，随着从外部装置或主机输入m*(n+1)个比特写入数据，输入的写入数据被分成多个数据组，例如，m个数据组，其中m是等于或大于2的自然数，并且针对第一数据组的(n+1)个存储器单元分别顺序执行编程操作。

然后，在步骤S200至S20n处，从第一个存储器单元0至最后的存储器单元n顺序执行验证操作。

用于各自的存储器单元的验证操作S200至S20n中的每一个验证操作可以包括：在步骤S21处，针对对应的存储器单元执行验证读取操作、在步骤S23处判定存储器单元是合格还是不合格、在步骤S25处对不合格的存储器单元重新编程、以及在步骤S27处将合格的存储器单元设置作为编程禁止单元。

参照图4，在存储器单元0被编程之后，不验证存储器单元0，而等待直到存储器单元1至n被编程。因而，在所有的存储器单元0至n被编程之后，在步骤S200处执行针对存储器单元0的验证操作，并且其间存储器单元0的电阻状态可以充分漂移。

因而，在验证操作S200的验证读取步骤S21期间，在电阻充分漂移之后的状态读取存储器单元0的数据级别，并且在步骤S23处根据读取的数据级别来判定存储器单元0是否合格。然后，当存储器单元0合格时，也就是说，当存储器单元0被编程为所需的电阻状态时，在步骤S27处将存储器单元0设置为编程禁止状态。否则，在步骤S25处对存储器单元0进行重新编程。

在针对存储器单元0进行验证操作S200之后以同样的方式执行针对存储器单元1的验证操作S201，并且对存储器单元2至n顺序执行验证操作S202至S20n。

当针对存储器单元n的验证操作S20n完成时，可以为在先前验证操作期间不合格的存储器单元针对重新编程操作执行验证操作。

针对每一存储器单元的验证操作是在针对先于对应的存储器单元而被编程的存储器单元执行验证操作之后、以及在针对晚于对应的存储器单元而被编程的存储器单元执行验证操作之前执行的。因而，以编程操作之后充分反映电阻漂移的状态来执行验证操作。也就是说，在紧接在编程操作之后的时间内(在该时间内迅速出现电阻漂移)不执行验证操作，而在电阻充分漂移之后执行验证操作。由于可以以反映了电阻漂移的状态来区分存储器单元的数据级别，所以数据保留时间可以被增大。

当输入m*(n+1)个比特写入数据时，数据可以被分成m个数据组来执行PNV操作。在这种情况下，可以将上述的过程重复被划分的数据组的数量次。

图5是用于解释根据本发明的实施例的电阻式存储器件中的存储器单元的电阻漂移的示图。

图5示出了在用于写入操作的PNV操作期间在编程操作之后的预定时间(例如，10μs)执行验证操作的情形。

相比于图1，可以看出被编程为目标电阻状态R1的存储器单元的数据保留时间增大了2个数量级。

换言之，如图1所示，当在编程操作之后过去125ns的时刻执行验证读取操作时，被编程为电阻状态R1的存储器单元的电阻在按对数标度(log-scaling)转换的6μs之后超过参考电阻Ref而导致不合格。然而，在本实施例中，在自编程操作开始的预定的等待时间之后执行验证读取操作。因而，存储器单元的电阻在按对数标度转换的8μs之后超过参考电阻Ref。因此，相比于传统的电阻式存储器件，数据保留时间可以确保2个数量级。

图6A-7B是用于解释有赖于电阻式存储器件的操作方法的PNV操作的平均数量的示图。

图6A和6B是用于解释在传统的电阻式存储器件中的PNV操作的平均数量的示图。图6A示出了被编程为低电阻状态R1的存储器单元的PNV操作的平均数量，并且该平均数量是4.2707。图6B示出了被编程为高电阻状态R2的存储器单元的PNV操作的平均数量，并且该平均数量是3.9935。

图7A和图7B是用于解释根据本发明的实施例的电阻式存储器件中的PNV操作的平均数量的示图。图7A示出了被编程为低电阻状态R1的存储器单元的PNV操作的平均数量，并且该平均数量是4.1756。图7B示出了被编程为高电阻状态R2的存储器单元的PNV操作的平均数量，并且该平均数量是4.0696。

如图6A-7B所示，即使在根据本发明的实施例在编程操作之后的预定时间中执行验证操作的时候，写入操作也可以被执行而不将PNV数量增大超过传统的电阻式存储器件。也就是说，在保持电阻式存储器件的性能的同时，可以增大数据保留时间。

图8是示出了根据本发明的实施例的处理器的配置图。

参照图8，处理器20可以包括控制单元210、计算单元220、储存单元230和高速缓冲存储单元240。

控制单元210被配置成从外部装置接收诸如命令或数据等的信号，并且对命令进行解码或输入、输出或处理该数据。也就是说，控制单元210控制处理器20的总体操作。

计算单元220被配置成根据控制单元的解码结果来执行各种计算操作。计算单元220可以包括一个或多个算术与逻辑单元(ALU)。

储存单元230可以用作寄存器并且被配置为在处理器20中储存数据。储存单元230可以包括数据寄存器、地址寄存器、浮点寄存器以及各种其他寄存器。储存单元230可以储存待被计算单元220计算的数据、计算结果数据和储存那些数据的地址。

储存单元230可以包括：包括电阻式存储器单元的存储器单元阵列、地址解码器、控制器和电压发生器等。在本发明的一个实施例中，储存单元230可以包括图3的电阻式存储器件。因而，随着从控制器210输入写入命令和多个写入数据，储存单元230将数据分别顺序编程至存储器单元。然后，在数据被编程至各自的存储器单元之后，针对各自的存储器单元顺序执行验证操作。多个写入数据可以被分成一个或多个数据组。在这种情况下，通过针对数据组顺序编程存储器单元以及顺序验证存储器单元，可以执行写入操作。可以针对每一数据组来重复执行写入操作。

高速缓冲存储单元240用作暂时储存空间。

如图8所示的处理器20可以用作电子装置的中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)或应用处理器(AP)等。

图9和图10是示出了根据本发明的一个实施例的数据处理系统的配置图。

图9中示出的数据处理系统30可以包括主控制器310、接口320、主存储器件330和辅助存储器件340。

为了执行一系列处理数据的操作，数据处理系统30可以执行输入、处理、输出、通信或储存操作。数据处理系统30可以用作电子装置，诸如计算机服务器、便携终端、便携式计算机、网络平板电脑、无线终端、移动通信终端、数字内容播放器、照相机、全球定位系统(GPS)、视频摄像机、记录器、远程信息处理装置、AV系统或智能电视等。

在另一实施例中，数据处理系统30可以用作数据储存装置，并且可以被配置为诸如硬盘、光盘、固态盘、或DVD等的磁盘型或诸如通用串行总线(USB)存储器、安全数码(SD)卡、记忆棒、内部/外部多媒体卡、智能媒体卡或紧凑型闪存卡等的卡型。

主控制器310被配置成控制经由主存储器件330和接口320的数据交换。针对这种操作，主控制器310控制对从外部装置经由接口320输入的命令进行解码以及对储存在系统中的数据进行计算和比较的总体操作。

接口320被配置成提供在外部装置和数据处理系统30之间交换命令和数据的环境。根据数据处理系统的应用环境，接口320可以用作人机接口装置、卡接口装置或磁盘接口装置。人机接口装置可以包括诸如键盘、小键盘、鼠标或语音识别装置等的输入装置以及诸如显示器或扬声器等的输出装置。磁盘接口装置可以包括集成驱动电子(IDE)、小型计算机系统接口(SCSI)、串行高级技术附件(SATA)、外部SATA(eSATA)和PC机内存卡国际联合会(PCMCIA)等。

主存储器件330被配置为储存用于操作数据处理系统30所需的应用程序、控制信号和数据。主存储器件330用作从辅助存储器件340传送出的并且接着被执行的程序代码或数据的储存空间。可以使用具有非易失性的存储器件来实现主存储器件330。例如，如图3所示的电阻式存储器件可以用作主存储器件330。

辅助存储器件340是用于储存程序代码或数据的空间，并且可以包括高容量的存储器件。例如，如图3所示的电阻式存储器件可以被用作辅助存储器件340。

也就是说，主存储器件330和/或辅助存储器件340可以包括例如具有电阻式存储器单元的存储器单元阵列、地址解码器、控制器和电压发生器等。因而，随着从主控制器310输入写入命令和多个写入数据，主存储器件330和/或辅助存储器件340分别将数据顺序编程至存储器单元。然后，在数据被编程至各自的存储器单元之后，对各自的存储器单元顺序执行验证操作。多个写入数据可被分成一个或多个数据组。在这种情况下，通过针对数据组顺序地编程存储器单元以及顺序地验证存储器单元，可以执行写入操作。可以针对每一数据组重复执行写入操作。

图10中示出的数据处理系统40可以包括存储器控制器410和电阻式存储器件420。

存储器控制器410可以响应于主机的请求而访问电阻式存储器件420。针对这个操作，存储器控制器410可以包括处理器411、工作存储器413、主机接口415和存储器接口417。

处理器411可以控制存储器控制器410的总体操作，并且工作存储器413可以储存用于操作存储器控制器410所需的应用程序、数据和控制信号等。

主机接口415可以执行用于在主机和存储器控制器410之间交换数据/控制信号的协议转换，并且存储器接口417可以执行用于在存储器控制器410和电阻式存储器件420之间交换数据/控制信号的协议转换。

例如，图3的电阻式存储器件可被用作电阻式存储器件420。电阻式存储器件420可以包括具有电阻式存储器单元的存储器单元阵列、地址解码器、控制器和电压发生器等。因而，随着从存储器控制器410输入写入命令和多个写入数据，电阻式存储器件420将数据分别顺序编程至存储器单元。然后，在将数据编程至各自的存储器单元之后，对各自的存储器单元顺序执行验证操作。多个写入数据可被分成一个或多个数据组。在这种情况下，通过针对数据组顺序地编程存储器单元以及顺序地验证存储器单元，可以执行写入操作。可以针对每一数据组重复执行写入操作。

如图10所示的数据处理系统可以被用作磁盘装置、便携电子装置的内部/外部存储卡、图像处理器或其他应用芯片组。

此外，设置在存储器控制器410中的工作存储器413也可以使用图3的存储装置来实现。

图11和图12是示出了根据本发明的实施例的电子系统的配置图。

在图11中示出的电子系统50可以包括处理器501、存储器控制器503、电阻式存储器件505、输入/输出装置507和功能模块500。

存储器控制器503可以在处理器501的控制下控制电阻式存储操作505的数据处理操作，例如，编程或读取操作。

在处理器501和存储器控制器503的控制下，可以经由输入/输出装置507来输出被编程至电阻式存储器件505的数据。针对这个操作，输入/输出装置507可以包括显示装置和扬声器装置等。

输入/输出装置507还可以包括输入装置，经由所述输入装置，可以输入用于控制处理器501的操作的控制信号或待被处理器501处理的数据。

在另一实施例中，存储器控制器503可以被实现为处理器501的一部分或与处理器501分离的芯片组。

电阻式存储器件505可以包括具有电阻式存储器单元的存储器单元阵列、地址解码器、控制器和电压发生器等。因而，随着从存储器控制器503输入写入命令和多个写入数据，电阻式存储器件505将数据分别顺序编程至存储器单元。然后，在数据被编程至各自的存储器单元之后，对各自的存储器单元顺序执行验证操作。多个写入数据可以被分成一个或多个数据组。在这种情况下，通过针对数据组顺序地编程存储器单元行以及顺序地验证存储器单元，可以执行写入操作。可以针对每一数据组重复执行写入操作。

功能模块500可以包括被配置成根据图11的电子系统50的应用实例来执行所选择的功能的模块。图11示出了作为功能模块500的实例的通信模块509和图像传感器511。

通信模块509可以提供电子系统50于其中访问有线或无线通信网络来交换数据和控制信号的通信环境。

图像传感器511可以将光学图像转换成数字图像信号并且可以将数字图像信号发送至处理器501和存储器控制器503。

当图11的电子系统50被提供有通信模块509时，电子系统50可以作为诸如无线通信终端等的便携通信装置来工作。当电子系统50被提供有图像传感器511时，电子系统50可以作为例如个人计算机、笔记本电脑或移动通信终端等的具有数字照相机或数字摄像机的电子系统来工作。

图12中示出的电子系统60可以包括卡接口601、存储器控制器603和电阻式存储器件605。

图12示出了存储卡或智能卡的实例，并且电子系统60可以包括PC卡、多媒体卡、嵌入式多媒体卡、安全数字卡和USB驱动中的任何一种。

卡接口601被配置成根据主机的协议通过接口来连接主机和存储器控制器603以进行数据交换。在一个实施例中，卡接口601可以指示能够支持主机所使用的协议的硬件、在硬件上安装以支持主机所使用的协议的软件或信号传输方案。

存储器控制器603被配置成控制电阻式存储器件605和卡接口601之间的数据交换。

例如，图3的存储器件可被用作电阻式存储器件605。即，电阻式存储器件605可以包括具有电阻式存储器单元的存储器单元阵列、地址解码器、控制器和电压发生器等。因而，随着从存储器控制器603输入写入命令和多个写入数据，电阻式存储器件605将数据分别顺序编程至存储器单元。然后，在数据被编程至各自的存储器单元之后，对各自的存储器单元顺序执行验证操作。多个写入数据可被分成一个或多个数据组。在这种情况下，通针对数据组过顺序地对存储器单元进行编程以及顺序地验证存储器单元，可以执行写入操作。可以针对每一数据组重复执行写入操作。

尽管已描述了某些实施例，但本领域中的技术人员将理解的是所描述的实施例仅通过实例的方式。因此，本文中描述的电阻式存储器件不应基于所描述的实施例而被限制。本文描述的电阻式存储器件而应仅根据以下的权利要求而被限制。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种电阻式存储器件，包括：

存储器单元阵列，包括多个电阻式存储器单元；

地址解码器，适于对地址信号进行解码并且选择所述电阻式存储器单元；

读/写控制电路，适于将数据编程至所述存储器单元阵列或从所述存储器单元阵列读取数据；

电压发生器，适于产生操作电压以及将所述操作电压提供至所述地址解码器；以及

控制器，适于响应于写入命令和多个写入数据而控制所述地址解码器、所述读/写控制电路以及所述电压发生器以执行写入操作，

其中，在所述写入操作中，在所述多个写入数据被顺序编程至各自的电阻式存储器单元之后，顺序验证被编程的电阻式存储器单元是否处于目标电阻级别。

技术方案2.如技术方案1所述的电阻式存储器件，其中，在针对先于被编程的存储器单元中的一个存储器单元被编程的存储器单元执行验证操作之后、并且在针对晚于所述被编程的存储器单元中的所述一个存储器单元被编程的存储器单元执行验证操作之前，执行针对所述被编程的存储单元中的所述一个存储单元的验证操作。

技术方案3.如技术方案1所述的电阻式存储器件，其中，所述控制器将所述多个写入数据分成一个或多个数据组、针对第一数据组的存储器单元执行所述写入操作、以及针对所述数据组将所述写入操作重复数据组的数量次。

技术方案4.如技术方案1所述的电阻式存储器件，其中，所述电阻式存储器单元包括在被编程之后其电阻增大的存储器单元。

技术方案5.如技术方案1所述的电阻式存储器件，其中，所述电阻式存储器单元包括相变存储器单元。

技术方案6.如技术方案1所述的电阻式存储器件，其中，所述电阻式存储器单元包括用以储存两个或更多个比特的数据的存储器单元。

技术方案7.一种处理器，包括：

控制单元，适于响应于命令信号而产生控制信号；

计算单元，适于响应于所述控制信号而对数据执行操作；以及

储存单元，包括：存储单元阵列，具有多个电阻式存储单元；以及控制器，适于响应于所述控制信号而执行写入操作以将所述数据储存在各自的存储器单元中，

其中，在所述写入操作中，在数据被顺序编程至各自的存储器单元之后，顺序验证所述被编程的存储器单元是否处于目标电阻级别。

技术方案8.如技术方案7所述的处理器，其中，所述控制器将所述数据分成一个或多个数据组、针对第一数据组的存储器单元执行所述写入操作、以及针对所述数据组将所述写入操作重复数据组的数量次。

技术方案9.一种数据处理系统，包括：

主控制器，适于对从外部装置输入的命令进行解码以输出控制信号；

接口，适于在所述外部装置和所述控制器之间交换所述命令和数据；

主存储器件，适于储存应用程序、控制信号和所述数据；以及

辅助存储器件，适于储存程序代码或所述数据，

其中，所述主存储器件和所述辅助存储器件中的至少一种包括：存储器单元阵列，具有多个电阻式存储器单元；以及控制器，适于响应于所述控制信号而执行写入操作以将所述数据储存在各自的存储器单元中，以及

其中，在所述写入操作中，在所述数据被顺序编程至各自的存储器单元之后，顺序验证被编程的存储器单元是否处于目标电阻级别。

技术方案10.如技术方案9所述的数据处理系统，其中，所述控制器将所述数据分成一个或多个数据组、针对第一数据组的存储器单元执行所述写入操作、以及针对所述数据组将所述写入操作重复数据组的数量次。

技术方案11.如技术方案9所述的数据处理系统，其中，所述接口包括人机接口装置、卡接口装置和磁盘接口装置中的一种。

技术方案12.一种电子系统，包括：

电阻式存储器件，包括：具有多个电阻式存储器单元的存储器单元阵列；以及控制器，适于响应于写入命令和多个写入数据而执行写入操作；以及

存储器控制器，适于响应于外部装置的请求而通过产生所述写入命令和所述多个写入数据来访问所述电阻式存储器件，

其中，在所述写入操作中，在所述多个数据被顺序编程至各自的电阻式存储器单元之后，顺序验证被编程的电阻式存储器单元是否处于目标电阻级别。

技术方案13.如技术方案12所述的电子系统，其中，所述控制器将所述多个写入数据分成一个或多个数据组、针对第一数据组的存储器单元执行所述写入操作、以及针对所述数据组将所述写入操作重复数据组的数量次。

技术方案14.如技术方案12所述的电子系统，其中，所述存储器控制器包括：

处理器，适于对来自作为所述外部装置的主机的命令进行解码；

工作存储器，适于储存用于操作所述存储器控制器的应用程序、数据和控制信号；

主机接口，适于执行用于在所述主机和所述存储器控制器之间交换数据和控制信号的协议转换；以及

存储器接口，适于执行用于在所述存储器控制器和所述电阻式存储器件之间交换数据和信号的协议转换。

技术方案15.如技术方案12所述的电子系统，其中，所述存储器控制器包括：

处理器，适于对从所述外部装置输入的命令进行解码；

工作存储器，适于储存用于操作所述处理器的应用程序、数据和控制信号；以及

用户接口，适于提供在所述处理器和所述外部装置之间的数据输入/输出环境。

技术方案16.如技术方案15所述的电子系统，还包括适于访问有线或无线通信网络的通信模块。

技术方案17.如技术方案15所述的电子系统，还包括图像传感器，所述图像传感器适于将光学图像转换成图像信号并且将所述图像信号发送至所述处理器。

技术方案18.一种电阻式存储器的操作方法，包括：

分别将多个写入数据顺序编程至多个电阻式存储器单元；以及

在所述多个写入数据被编程至各自的存储器单元之后顺序验证被编程的电阻式存储器单元是否处于目标电阻级别。

技术方案19.如技术方案18所述的操作方法，其中，当所述多个写入数据被分成一个或多个数据组时，针对所述数据组的每一个执行并且重复顺序编程与验证。

技术方案20.如技术方案18所述的操作方法，其中，在所述写入数据的顺序编程中，所述存储器单元被编程为具有小于所述目标电阻级别的电阻级别。

Claims (10)

1.一种电阻式存储器件，包括：

存储器单元阵列，包括多个电阻式存储器单元；

地址解码器，适于对地址信号进行解码并且选择所述电阻式存储器单元；

读/写控制电路，适于将数据编程至所述存储器单元阵列或从所述存储器单元阵列读取数据；

电压发生器，适于产生操作电压以及将所述操作电压提供至所述地址解码器；以及

控制器，适于响应于写入命令和多个写入数据而控制所述地址解码器、所述读/写控制电路以及所述电压发生器以执行写入操作，

其中，在所述写入操作中，在所述多个写入数据被顺序编程至各自的电阻式存储器单元之后，顺序验证被编程的电阻式存储器单元是否处于目标电阻级别。

2.如权利要求1所述的电阻式存储器件，其中，在针对先于被编程的存储器单元中的一个存储器单元被编程的存储器单元执行验证操作之后、并且在针对晚于所述被编程的存储器单元中的所述一个存储器单元被编程的存储器单元执行验证操作之前，执行针对所述被编程的存储单元中的所述一个存储单元的验证操作。

3.如权利要求1所述的电阻式存储器件，其中，所述控制器将所述多个写入数据分成一个或多个数据组、针对第一数据组的存储器单元执行所述写入操作、以及针对所述数据组将所述写入操作重复数据组的数量次。

4.如权利要求1所述的电阻式存储器件，其中，所述电阻式存储器单元包括在被编程之后其电阻增大的存储器单元。

5.如权利要求1所述的电阻式存储器件，其中，所述电阻式存储器单元包括相变存储器单元。

6.如权利要求1所述的电阻式存储器件，其中，所述电阻式存储器单元包括用以储存两个或更多个比特的数据的存储器单元。

7.一种处理器，包括：

控制单元，适于响应于命令信号而产生控制信号；

计算单元，适于响应于所述控制信号而对数据执行操作；以及

储存单元，包括：存储单元阵列，具有多个电阻式存储单元；以及控制器，适于响应于所述控制信号而执行写入操作以将所述数据储存在各自的存储器单元中，

其中，在所述写入操作中，在数据被顺序编程至各自的存储器单元之后，顺序验证所述被编程的存储器单元是否处于目标电阻级别。

8.一种数据处理系统，包括：

主控制器，适于对从外部装置输入的命令进行解码以输出控制信号；

接口，适于在所述外部装置和所述控制器之间交换所述命令和数据；

主存储器件，适于储存应用程序、控制信号和所述数据；以及

辅助存储器件，适于储存程序代码或所述数据，

其中，所述主存储器件和所述辅助存储器件中的至少一种包括：存储器单元阵列，具有多个电阻式存储器单元；以及控制器，适于响应于所述控制信号而执行写入操作以将所述数据储存在各自的存储器单元中，以及

其中，在所述写入操作中，在所述数据被顺序编程至各自的存储器单元之后，顺序验证被编程的存储器单元是否处于目标电阻级别。

9.一种电子系统，包括：

电阻式存储器件，包括：具有多个电阻式存储器单元的存储器单元阵列；以及控制器，适于响应于写入命令和多个写入数据而执行写入操作；以及

存储器控制器，适于响应于外部装置的请求而通过产生所述写入命令和所述多个写入数据来访问所述电阻式存储器件，

其中，在所述写入操作中，在所述多个数据被顺序编程至各自的电阻式存储器单元之后，顺序验证被编程的电阻式存储器单元是否处于目标电阻级别。

10.一种电阻式存储器的操作方法，包括：

分别将多个写入数据顺序编程至多个电阻式存储器单元；以及

在所述多个写入数据被编程至各自的存储器单元之后顺序验证被编程的电阻式存储器单元是否处于目标电阻级别。