CN106205700B - 半导体存储器件及其操作方法 - Google Patents

半导体存储器件及其操作方法 Download PDF

Info

Publication number
CN106205700B
CN106205700B CN201510695911.5A CN201510695911A CN106205700B CN 106205700 B CN106205700 B CN 106205700B CN 201510695911 A CN201510695911 A CN 201510695911A CN 106205700 B CN106205700 B CN 106205700B
Authority
CN
China
Prior art keywords
program
voltage
verification
memory cell
permission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510695911.5A
Other languages
English (en)
Other versions
CN106205700A (zh
Inventor
李熙烈
刘泫昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106205700A publication Critical patent/CN106205700A/zh
Application granted granted Critical
Publication of CN106205700B publication Critical patent/CN106205700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)

Abstract

一种半导体存储器件，包括：存储单元阵列，包括多个存储单元；外围电路，用于施加编程电压并验证存储单元阵列的编程是否已经完成；以及控制逻辑，用于控制外围电路来在施加重新编程许可电压到耦接至先前通过编程验证但编程重新验证已经失败的存储单元的位线的同时施加被增大了的编程电压到存储单元阵列。

Description

半导体存储器件及其操作方法
相关申请的交叉引用
本申请要求2015年5月26日向韩国知识产权局提交的申请号为10-2015-0073019的韩国专利申请的优先权，其全部内容通过引用整体合并于此。
技术领域
本公开的各种实施例总体而言涉及一种电子器件，更具体地，涉及一种半导体存储器件及其操作方法。
背景技术
半导体存储器件可以宽泛地分类为易失性存储器件和非易失性存储器件。
非易失性存储器件是即便其电源被切断仍保持储存的数据的存储器形式。相应地，非易失性存储器件通常被用于长期持久储存的任务。非易失性存储器件的示例包括只读存储器(ROM)、掩蔽型ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)等。快闪存储器可以宽泛地分类为或非(NOR)型快闪存储器和与非(NAND)型快闪存储器。
或非型快闪存储器基本上为随机存取存储器，该随机存取存储器允许数据都在几乎相同的时间量内读取或写入，而不管数据被储存在存储器中的何处。与非型快闪存储器被广泛用作便携式电子设备(诸如，数字相机、智能电话和膝上型计算机)的储存媒介。
发明内容
实施例提供一种半导体存储器件及其操作方法，该半导体存储器件可以防止在半导体存储器件的编程操作被执行时编程完成了的存储单元的阈值电压的分布被改变，由此改善半导体存储器件的保持特性。
根据本公开的一个方面，提供有半导体存储器件，该半导体存储器件包括：存储单元阵列，包括多个存储单元；外围电路，被配置用来施加编程电压并验证存储单元阵列的编程是否已经完成；以及控制逻辑，被配置用来控制外围电路以在施加重新编程许可电压到耦接至先前通过编程验证但编程重新验证已经失败的存储单元的位线的同时施加被增大了的编程电压到存储单元阵列。
根据本公开的一个方面，提供有半导体存储器件的操作方法，该方法包括：施加编程电压到从多个存储单元之中选择的存储单元；对被选存储单元执行编程验证操作；如果至少一个存储单元还未通过编程验证，则施加被增大了的编程电压到所述存储单元；以及如果先前验证通过的存储单元被发现编程重新验证操作中的编程验证已经失败，则在施加重新编程许可电压到耦接至所述存储单元的位线的同时施加被增大了的编程电压到所述存储单元。
根据本公开的一个方面，提供有半导体存储器件的操作方法，该方法包括：施加编程电压到从多个存储单元之中选择的存储单元；对被选存储单元执行编程验证操作；在施加编程禁止电压到耦接至已经通过编程验证的存储单元的位线并施加编程许可电压到耦接至从未通过编程验证的存储单元的位线的同时，施加被增大了的编程电压到字线；对已经通过编程验证的存储单元执行第一编程重新验证操作；以及在施加第一重新编程许可电压到耦接至先前通过编程验证但第一编程重新验证已经失败的存储单元的位线的同时，施加被增大了的编程电压。
附图说明
在附图中，为了插图的清楚可能夸大了尺寸。附图用来进一步说明各种实施例并解释根据本发明的各种原理和优点，在附图中贯穿独立的视图的相似的附图标记指代相同的或功能类似的元件，且附图连同下面的具体实施方式被包含而形成本说明书的一部分。
图1是图示根据本公开的一个实施例的半导体存储器件的框图。
图2是图示被包括在根据本公开的一个实施例的存储块中的存储串的三维图。
图3是图示已编程的存储单元的保持特性的配置图。
图4是图示根据本公开的一个实施例的半导体存储器件的操作方法的流程图。
图5是图示根据本公开的一个实施例的半导体存储器件的操作方法的流程图。
图6是图示根据本公开的一个实施例的半导体存储器件的操作方法的流程图。
图7是图示包括图1中的半导体存储器件的存储系统的框图。
图8是图示图7中的存储系统的应用示例的框图。
图9是图示包括如参照图8所描述的存储系统的计算机系统的框图。
具体实施方式
现在将参照附图来在下文中更完整地描述示例性实施例。然而，主旨可以以各种不同的形式实现，且不应被解释为局限于本文中陈述的任何示例性实施例。相反地，这些实施例被提供以使得本公开会是充分的且完整的，且将把示例性实施例的范围完全传达给本领域技术人员。
在下面的具体实施方式中，仅作为说明，只示出和描述了本公开的特定的示例性实施例。如本领域技术人员将认识到的，在不脱离本公开的精神或范围的情况下，可以以各种不同的方式来修改所描述的实施例。相应地，附图和描述要被认作本质上是说明性的而非限制性的。
在整个说明书中，当一个元件被称作“连接”或“耦接”至另一个元件时，其可以直接连接或耦接到另一个元件，或者可以以一个或更多个中间元件介于其间来间接地连接或耦接到另一个元件。将理解，当一个元件被称作在两个元件“之间”时，其可以为两个元件之间的唯一的元件，或者可以存在一个或更多个中间元件。此外，当一个元件被称作“包括”部件时，除非有不同的公开，否则这表示该元件还可以包括另一个部件而非排除其他部件。
图1是图示根据本公开的一个实施例的半导体存储器件的框图。
参见图1，半导体存储器件100包括存储单元阵列110、地址解码器120、读写电路130、控制逻辑140和电压发生器150。
存储单元阵列110包括多个存储块BLK1到BLKz。多个存储块BLK1到BLKz可以通过字线WL而耦接至地址解码器120。多个存储块BLK1到BLKz可以耦接至读写电路130。存储块BLK1到BLKz中的每个包括多个存储单元。在一个实施例中，多个存储单元可以包括非易失性存储单元。例如，多个存储单元可以包括用来将电荷储存在其中的浮栅或电荷俘获层。在与非快闪架构中，擦除操作基于块来执行，而读取操作和编程操作基于页来执行。在单个页中所有单元之间共享字线，以及多个页形成单个块。此外，存储单元阵列110包括多个单元串。例如，多个存储块BLK1到BLKz中的每个包括多个单元串。多个单元串中的每个包括串联地耦接在位线与源极线之间的漏极选择晶体管、多个漏侧存储单元、管道晶体管、多个源侧存储单元以及源极选择晶体管。
地址解码器120、读写电路130、控制逻辑140和电压发生器150被用在存储单元阵列110的各种操作中。
地址解码器120通过字线WL耦接至存储单元阵列。地址解码器120响应于控制逻辑140的控制信号来操作。地址解码器120通过地址缓冲器(未示出)来接收地址ADDR，在将地址ADDR移入半导体存储器件100中时可以使用该地址缓冲器。
当在编程操作期间编程电压施加于字线时，地址解码器120解码出自地址ADDR的行地址，并根据解码的行地址来将由电压发生器150产生的编程电压Vpgm和通过电压施加到多个字线WL。当编程验证操作被执行时，地址解码器120将由电压发生器150产生的验证电压Vverify施加到被选字线。
半导体存储器件100的编程操作是基于页来执行的。在编程操作被请求时接收到的地址ADDR包括块地址、行地址和列地址。地址解码器120根据块地址和行地址来选择一个存储块和一个字线。地址解码器120将列地址解码以将其提供到读写电路130。
地址解码器120可以包括块解码器、行解码器和地址缓冲器等。
读写电路130包括通过位线BL1到BLm耦接至存储单元阵列110的多个页缓冲器PB1到PBm。多个页缓冲器PB1到PBm中的每个在编程操作被执行时暂时地储存输入的数据DATA，并根据暂时储存的数据来控制对应的位线BL1到BLm的电压电平。当编程验证操作被执行时，页缓冲器PB1到PBm中的每个检测存储单元阵列110中的对应的位线BL1到BLm的电压电平，将该电压电平与在编程操作被执行时暂时储存的数据相比较，以及根据比较的结果来将对应的位线BL1到BLm的电压电平设置为编程许可电压或编程禁止电压。在本发明的一个实施例中，在已经通过先前的验证的存储单元应当被重新编程的情况下，页缓冲器PB1到PBm可以将耦接至应当被重新编程的存储单元的位线的电压电平增大至比正常编程许可电压高的预定电压电平(在下文中被称作重新编程许可电压)。例如，重新编程许可电压可以为低于电源电压VDD而高于接地电压VSS的电压。例如，重新编程许可电压可以以递增阶跃脉冲编程(在下文中被称作ISPP)的多倍阶跃电压Vstep高于正常编程许可电压。例如，重新编程许可电压可以以二倍阶跃电压2Vstep或三倍阶跃电压3Vstep高于正常编程许可电压。
读写电路130响应于控制逻辑140的控制信号来操作。
在一个示例性实施例中，读写电路130可以包括页缓冲器(例如，页寄存器)和列选择电路等。
控制逻辑140耦接至地址解码器120、读写电路130和电压发生器150。控制逻辑140通过输入/输出缓冲器(未示出)来接收命令CMD。控制逻辑140响应于命令CMD来控制半导体存储器件100的总体操作。控制逻辑140在编程操作被执行时控制地址解码器120、读写电路130和电压发生器150来执行ISPP操作，以及控制读写电路130来根据编程验证的结果设置位线的电压电平。控制逻辑140可以控制地址解码器120、读写电路130和电压发生器150来重新编程已经通过先前的编程验证但编程重新验证已经失败的存储单元。此外，控制逻辑140可以控制读写电路130使得耦接至编程重新验证已经失败的存储单元的位线可以具有比正常编程许可电压高的重新编程许可电压。
在编程操作期间当编程电压施加于字线时，电压发生器150产生编程电压Vpgm和通过电压。在编程操作期间当编程验证操作被执行时，电压发生器150也产生验证电压Vverify和通过电压。电压发生器150将编程电压Vpgm产生为随着施加的编程电压Vpgm的次数增加而按阶跃电压来逐渐增大。
图2是图示包括在根据本公开的一个实施例的存储块中的存储串的三维图。图3是图示已编程的存储单元的保持特性的配置图。
参见图2和图3，公共源极线SL形成在半导体衬底上。垂直沟道层SP形成在公共源极线SL上。垂直沟道层SP的顶部耦接至位线BL。垂直沟道层SP可以由多晶硅形成。多个导电层SGS、WL0到WLn以及SGD可以形成为在垂直沟道层SP的不同高度处围绕垂直沟道层SP。包括电荷储存层的多层ML形成在垂直沟道层SP的表面上。多层ML也被安置在垂直沟道层SP与导电层SGS、WL0到WLn以及SGD之间。多层ML可以形成为ONO结构，在ONO结构中顺序地层叠了氧化物层、氮化物层和氧化物层。
最下导电层变为源极选择线SGS，而最上导电层变为漏极选择线SGD。源极选择线SGS与漏极选择线SGD之间的导电层变为字线WL0到WLn。换言之，导电层SGS、WL0到WLn以及SGD以多个层形成在半导体衬底之上，而穿透导电层SGS、WL0到WLn以及SGD的垂直沟道层SP垂直地耦接在位线BL与形成在半导体衬底上的公共源极线SL之间。
漏极选择晶体管DST形成在最上导电层SGD围绕垂直沟道层SP的部分之处。源极选择晶体管SST形成在最下导电层SGS围绕垂直沟道层SP的部分之处。存储单元C0到Cn形成在中间导电层WL0到WLn围绕垂直沟道层SP的部分之处。
在上述的存储单元C0到Cn中，当编程操作被执行时存在于垂直沟道层SP中的电子通过编程电压而隧穿，从而被俘获在多层ML的电荷储存层中。然而，在编程操作被执行之后，被俘获的电子中的一些马上从多层ML脱俘(detrap)或移向相邻区域。因此，被判定为已经通过编程验证的存储单元可能未通过在稍后进行的另一个编程验证。
图4是图示根据本公开的半导体存储器件的操作方法的流程图。
将参照图1到图4来将根据本公开的一个实施例的半导体存储器件的操作描述如下。
一旦编程操作开始，编程电压Vpgm就被施加(S210)。
响应于被提供用于编程操作的命令CMD和控制信号CTRL，控制逻辑140控制读写电路130使得编程数据DATA被暂时地储存在多个页缓冲器PB1到PBm中。
多个页缓冲器PB1到PBm可以根据暂时储存的编程数据DATA来控制对应的位线BL1到BLm的电压电平。
控制逻辑140控制电压发生器150来产生编程电压Vpgm。由电压发生器150产生的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的字线。
在已经施加预定的编程电压之后，执行编程验证操作(S220)。
在该时段期间，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到已经施加了编程电压Vpgm的字线。
在验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测字线是否已经被编程(S230)。
即，多个页缓冲器PB1到PBm可以检测耦接至其的存储单元的阈值电压是否已经变为高于目标阈值电压。
根据验证操作的结果，多个页缓冲器PB1到PBm可以将位线BL1到BLm的电压电平从编程许可电压改变为编程禁止电压，或者可以将位线BL1到BLm的电压电平维持在编程许可电压处。
如果不存在已经通过编程验证的存储单元，则施加比先前的编程电压Vpgm高的新的编程电压Vpgm(S240)。
控制逻辑140设置增大了阶跃电压的新的编程电压，并控制外围电路来重新执行上述过程。
当耦接至被选字线的多个存储单元之中的至少一个存储单元已经通过编程验证时，读写电路130可以将编程验证通过的位线BL1到BLm的电压电平从编程许可电压改变为编程禁止电压，而将耦接至还未通过编程验证的存储单元的位线BL1到BLm的电压电平维持在编程许可电压处(S250)。
接下来，控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm(S260)。
控制逻辑140控制电压发生器150来产生新的编程电压Vpgm。由电压发生器150产生的新的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的字线(S270)。
在已经施加新的编程电压之后，执行编程重新验证操作(S280)。
在编程重新验证操作中，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到由地址解码器120从多个字线之中选择的字线。
在验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测该字线是否已经被编程(S280)。
多个页缓冲器PB1到PBm可以检测耦接至其的存储单元的阈值电压是否已经变为高于目标阈值电压。在一个实施例中，不仅关于还未通过任何编程验证的存储单元来执行编程重新验证操作，也关于已经通过编程验证的存储单元来执行编程重新验证操作(S290)。在一个实施例中，如果先前验证通过的存储单元被发现编程重新验证已经失败，则其经历下一轮编程操作。
在一个实施例中，可以将高于正常编程许可电压的重新编程许可电压施加到耦接至先前通过编程验证但编程重新验证已经失败的存储单元的位线BL1到BLm(S300)。
当先前通过编程验证的存储单元被发现编程重新验证已失败时，读写电路130施加低于编程禁止电压VDD而高于正常编程许可电压VSS的重新编程许可电压到耦接至那些存储单元的位线。在一个实施例中，重新编程许可电压可以以ISPP操作中的多倍阶跃电压Vstep高于正常编程许可电压VSS。例如，重新编程许可电压可以为二倍阶跃电压2Vstep。重新编程许可电压被设置为高于正常编程许可电压VSS以免对经历重新编程操作的存储单元过编程(over-program)。
耦接至已经通过编程重新验证的存储单元的位线的电压电平VBL被控制为编程禁止电压VDD。除已经改变其编程-验证状态的存储单元之外的存储单元维持位线先前的电压电平。
重新编程许可电压可以随着编程电压增大而增大，且编程电压的递增量可以为等于或小于阶跃电压Vstep的电压。
在重新编程操作中，控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm(S260)。
由电压发生器150产生的新的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的字线(S270)。
在已经施加新的编程电压之后，执行编程重新验证操作(S280)。
在编程重新验证操作中，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到由地址解码器120从多个字线WL之中选择的字线。
当验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测字线是否已经被编程(S280)。
不仅关于还未通过任何编程验证的存储单元来执行编程重新验证操作，也关于已经通过编程验证的存储单元来执行编程重新验证操作(S290)。
接下来，检验是否所有的存储单元都已经通过编程验证(例如，编程验证和编程重新验证)(S310)。当所有的存储单元都已经通过编程验证(例如，编程验证和编程重新验证)时，结束编程操作。如果存在至少一个还未通过编程验证或编程重新验证的存储单元时，从步骤S300开始重新执行上述过程。
根据本公开的一个实施例，即使一存储单元已经通过了编程验证一次，该存储单元也经历编程重新验证，以及如果该存储单元的阈值电压已经下降至其基础电压电平之下，那么就将额外的编程电压施加到耦接至该存储单元的字线，同时将耦接至其的位线维持在高于正常编程许可电压的重新编程许可电压处。因此，能够防止存储单元的阈值电压分布由于数据保持特性的劣化而变宽。
图5是图示根据本公开的一个实施例的半导体存储器件的操作方法的流程图。
将参照图1到图3以及图5来将根据本公开的一个实施例的半导体存储器件的操作描述如下。
一旦编程操作开始，编程电压Vpgm就被施加(S410)。
响应于被提供用于编程操作的命令CMD和控制信号CTRL，控制逻辑140控制读写电路130使得编程数据DATA被暂时地储存在多个页缓冲器PB1到PBm中。
多个页缓冲器PB1到PBm可以根据暂时储存的编程数据DATA来控制对应的位线BL1到BLm的电压电平。
控制逻辑140控制电压发生器150来产生编程电压Vpgm。由电压发生器150产生的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的字线。
在已经施加预定编程电压之后，执行编程验证操作(420)。
在该时段期间，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到已经被施加了编程电压Vpgm的字线。
当验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测字线是否已经被编程(S430)。
即，多个页缓冲器PB1到PBm可以检测耦接至其的存储单元的阈值电压是否已经变为高于目标阈值电压。
根据验证操作的结果，多个页缓冲器PB1到PBm可以将位线BL1到BLm的电压电平从编程许可电压改变为编程禁止电压，或者可以将位线BL1到BLm的电压电平维持在编程许可电压处。
如果不存在已经通过编程验证的存储单元，则施加高于先前的编程电压Vpgm的新的编程电压(S440)。
控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm，并控制外围电路来重新执行上述过程。
当多个存储单元之中的耦接至被选字线的至少一个存储单元已经通过编程验证时，读写电路130可以将编程验证通过的位线BL1到BLm的电压电平从编程许可电压改变为编程禁止电压，并将耦接至还未通过编程验证的存储单元的位线BL1到BLm的电压电平维持在编程许可电压处(S450)。
在一个实施例中，对编程电压在编程禁止模式中被施加的次数计数(S460)。
在设置位线的电压(S450)之后，对编程电压在编程禁止模式中被施加的次数计数以判定该数目是大于或等于设定数目(例如，图5中的“a”)还是小于该设定数目。例如，设定数目可以为2。如果在其中编程禁止电压VDD被施加到耦接至已经通过编程验证的存储单元的位线的状态中编程电压被施加的次数小于设定次数，则从步骤S440开始重新执行上述过程。
如果在其中编程禁止电压VDD被施加到耦接至已经通过编程验证的存储单元的位线的状态中编程电压被施加的次数大于设定次数，则控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm(S470)。
控制逻辑140控制电压发生器150来产生新的编程电压Vpgm。由电压发生器150产生的新的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的被选字线(S480)。
在已经施加新的编程电压之后，执行编程重新验证操作(S490)。
在编程重新验证操作中，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到由地址解码器120从多个字线WL之中选择的字线。
当验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测该字线是否已经被编程(S490)。
多个页缓冲器PB1到PBm可以检测耦接至其的存储单元的阈值电压是否已经变为高于目标阈值电压。在一个实施例中，不仅关于还未通过任何编程验证的存储单元来执行编程重新验证操作，也关于已经通过编程验证的存储单元来执行编程重新验证操作(S500)。在一个实施例中，如果任何先前验证通过的存储单元被发现编程重新验证已经失败，则其经历下一轮编程操作。
在一个实施例中，高于正常编程许可电压的重新编程许可电压可以被施加到耦接至先前通过编程验证但编程重新验证已经失败的存储单元的位线BL1到BLm(S510)。
当先前通过编程验证的存储单元被发现编程重新验证已经失败时，读写电路130施加低于编程禁止电压VDD而高于正常编程许可电压VSS的重新编程许可电压到耦接至那些存储单元的位线。在一个实施例中，重新编程许可电压可以以ISPP操作中的多倍阶跃电压Vstep高于正常编程许可电压VSS。例如，重新编程许可电压可以为三倍阶跃电压3Vstep。重新编程许可电压被设置为高于正常编程许可电压VSS以免对经历重新编程操作的存储单元过编程。
耦接至已经通过编程重新验证的存储单元的位线的电压电平VBL被控制为编程禁止电压VDD。除已经改变其编程-验证状态的存储单元之外的存储单元维持位线先前的电压电平。
重新编程许可电压可以随着编程电压增大而增大，且编程电压的递增量可以为等于或小于阶跃电压Vstep的电压。
在重新编程操作中，控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm(S470)。
由电压发生器150产生的新的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的字线(S480)。
在已经施加新的编程电压之后，执行编程重新验证操作(S490)。
在编程重新验证操作中，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到由地址解码器120从多个字线WL之中选择的字线。
当验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测该字线是否已经被编程(S490)。
不仅关于还未通过任何编程验证的存储单元来执行编程重新验证操作，还关于已经通过编程验证的存储单元来执行编程重新验证操作(S500)。
接下来，检验是否所有的存储单元都已经通过编程验证(例如，编程验证和编程重新验证)(S520)。当所有的存储单元都已经通过编程验证(例如，编程验证和编程重新验证)时，结束编程操作。如果存在至少一个还未通过编程验证或编程重新验证的存储单元时，从步骤S510开始重新执行上述过程。
根据本公开的一个实施例，即使一存储单元已经通过编程验证一次，该存储单元也经历编程重新验证，以及如果该存储单元的阈值电压已经下降至其基础电压电平之下，那么就将额外的编程电压施加到耦接至该存储单元的字线，同时将耦接至其的位线维持在高于正常编程许可电压的重新编程许可电压处。因此，能够防止存储单元的阈值电压分布由于数据保持特性的劣化而变宽。而且，是否执行重新验证操作是基于编程电压在编程禁止模式中被施加的次数来判定的，使得在阈值电压分布变宽之后重新编程操作可以被执行。因此，能够进一步改善阈值电压的分布。
图6是图示根据本公开的又一个实施例的半导体存储器件的操作方法的流程图。
将参照图1到图3以及图6来将根据本公开的一个实施例的半导体存储器件的操作描述如下。
一旦编程操作开始，预定的编程电压就被施加(S610)。
响应于被提供用于编程操作的命令CMD和控制信号CTRL，控制逻辑140控制读写电路130使得编程数据DATA被暂时地储存在多个页缓冲器PB1到PBm中。
多个页缓冲器PB1到PBm可以根据暂时储存的编程数据DATA来控制对应的位线BL1到BLm的电压电平。
控制逻辑140控制电压发生器150来产生编程电压Vpgm。由电压发生器150产生的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的字线。
在已经施加预定的编程电压之后，执行编程验证操作(S620)。
在该时段期间，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到已经被施加了编程电压Vpgm的字线。
当验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测该字线是否已经被编程(S630)。
即，多个页缓冲器PB1到PBm可以检测耦接至其的存储单元的阈值电压是否已经变为高于目标阈值电压。
根据验证操作的结果，多个页缓冲器PB1到PBm可以将位线BL1到BLm的电压电平从编程许可电压改变为编程禁止电压，或者可以将位线BL1到BLm的电压电平维持在编程许可电压处。
如果不存在已经通过编程验证的存储单元，则施加高于先前的编程电压Vpgm的新的编程电压Vpgm(S640)。
控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm，并控制外围电路来重新执行上述过程。
当多个存储单元之中的耦接至被选字线的至少一个存储单元已经通过编程验证时，读写电路130可以将编程验证通过的位线BL1到BLm的电压电平从编程许可电压改变为编程禁止电压，并将耦接至还未通过编程验证的存储单元的位线BL1到BLm的电压电平维持在编程许可电压处(S650)。
接下来，控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm(S660)。
控制逻辑140控制电压发生器150来产生新的编程电压Vpgm。由电压发生器150产生的新的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的字线(S670)。
在已经施加新的编程电压之后，执行编程重新验证操作(S680)。
在编程重新验证操作中，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到由地址解码器120从多个字线WL之中选择的字线。
当验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测该字线是否已经被编程(S280)。
多个页缓冲器PB1到PBm可以检测耦接至其的存储单元的阈值电压是否已经变为高于目标阈值电压。在一个实施例中，不仅关于还未通过任何编程验证的存储单元来执行编程重新验证操作，也关于已经通过编程验证的存储单元来执行编程重新验证操作(S690)。在一个实施例中，如果任何先前验证通过的存储单元被发现编程重新验证已经失败，则其经历下一轮编程操作。
在一个实施例中，可以施加高于正常编程许可电压的重新编程许可电压到耦接至先前通过编程验证但编程重新验证已经失败的存储单元的位线BL1到BLm(S700)。
当先前通过编程验证的存储单元被发现编程重新验证已经失败时，读写电路130施加低于编程禁止电压VDD而高于正常编程许可电压VSS的第一重新编程许可电压到耦接至那些存储单元的位线。在一个实施例中，第一重新编程许可电压可以以ISPP操作中的二倍阶跃电压2Vstep高于正常编程许可电压Vss。例如，第一重新编程许可电压可以为二倍阶跃电压2Vstep。第一重新编程许可电压被设置为高于正常编程许可电压VSS以免对经历重新编程操作的存储单元过编程。
耦接至已经通过编程重新验证的存储单元的位线的电压电平VBL被控制为编程禁止电压VDD。除已经改变其编程-验证状态的存储单元之外的存储单元维持位线先前的电压电平。
在重新编程操作中，控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm(S710)。
如果先前验证通过的存储单元都未被发现编程重新验证已经失败，则控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm(S710)。
控制逻辑140控制电压发生器150来产生新的编程电压Vpgm。由电压发生器150产生的新的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的字线(S720)。
在已经施加新的编程电压之后，可以执行编程重新验证操作(S730)。
在编程重新验证操作中，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到由地址解码器120从多个字线WL之中选择的字线。
当验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测该字线是否已经被编程(S730)。
多个页缓冲器PB1到PBm可以检测耦接至其的存储单元的阈值电压是否已经变为高于目标阈值电压。在一个实施例中，不仅关于还未通过任何编程验证的存储单元来执行编程重新验证操作，也关于已经通过编程验证的存储单元来执行编程重新验证操作(S740)。在一个实施例中，如果任何先前验证通过的存储单元被发现编程重新验证已经失败，则其经历下一轮编程操作。
在一个实施例中，可以施加高于正常编程许可电压的重新编程许可电压到耦接至先前通过编程验证但编程重新验证已经失败的存储单元的位线BL1到BLm(S750)。
当先前通过编程验证的存储单元被发现编程重新验证已经失败时，读写电路130施加低于编程禁止电压VDD而高于正常编程许可电压VSS的第二重新编程许可电压到耦接至那些存储单元的位线。在一个实施例中，第二重新编程许可电压可以为ISPP操作中的设定的多倍阶跃电压Vstep。例如，第二重新编程许可电压可以以三倍阶跃电压3Vstep高于正常编程许可电压VSS。第二重新编程许可电压被设置为高于正常编程许可电压VSS以免对经历重新编程操作的存储单元过编程。
耦接至已经通过编程重新验证的存储单元的位线的电压电平VBL被控制为编程禁止电压VDD。除已经改变其编程-验证状态的存储单元之外的存储单元维持位线先前的电压电平。
在重新编程操作中，控制逻辑140设置被增大了阶跃电压的新的编程电压Vpgm(S710)。
接下来，控制逻辑140控制电压发生器150来产生新的编程电压Vpgm。由电压发生器150产生的新的编程电压Vpgm被施加到由地址解码器120从多个字线WL之中选择的字线(S720)。
在已经施加新的编程电压之后，执行编程重新验证操作(S730)。
在编程重新验证操作中，控制逻辑140控制电压发生器150来产生验证电压Vverify。由电压发生器150产生的验证电压Vverify被施加到由地址解码器120从多个字线WL之中选择的字线。
当验证电压Vverify被施加时，多个页缓冲器PB1到PBm可以检测该字线是否已经被编程(S730)。
多个页缓冲器PB1到PBm可以检测耦接至其的存储单元的阈值电压是否已经变为高于目标阈值电压。
再一次，不仅关于还未通过任何编程验证的存储单元来执行编程重新验证操作，也关于已经通过编程验证的存储单元来执行编程重新验证操作(S740)。
如果存在至少一个还未通过编程验证或编程重新验证的存储单元，则从S750开始重新执行上述过程。
而且，检验是否所有的存储单元都已经通过编程验证(例如，编程验证和编程重新验证)(S760)。
当所有的存储单元都已经通过编程验证(例如，编程验证和编程重新验证)时，结束编程操作。如果存在至少一个存储单元还未通过编程验证或编程重新验证，则从步骤S750开始重新执行上述过程。
根据本公开的一个实施例，即使一存储单元已经通过编程验证一次，该存储单元也经历编程重新验证，以及如果该存储单元的阈值电压已经下降至其基础电压电平以下，那么将额外的编程电压施加到耦接至该存储单元的字线，同时将耦接至其的位线维持在高于正常编程许可电压的重新编程许可电压处。因此，能够防止存储单元的阈值电压由于数据保持特性的劣化而变宽。而且，被施加到位线的重新编程许可电压随着编程与验证操作被执行的次数增加而增大，使得经历重新编程操作的存储单元可以被迅速地编程。
图7是图示包括图1中的半导体存储器件的存储系统的框图。
参见图7，存储系统1000包括半导体存储器件100和控制器1000。
半导体存储器件100可以与参照图1而描述的半导体存储器件相同，因此将省略对其的重复描述。
控制器1000耦接至主机Host和半导体存储器件100。控制器1000响应于来自主机Host的请求来访问半导体存储器件100。例如，控制器1000控制半导体存储器件100的读取操作、写入操作、擦除操作和后台操作。控制器1000提供半导体存储器件100与主机Host之间的接口。控制器1000驱动固件以控制半导体存储器件100。
控制器1000包括随机存取存储器(在下文中称作RAM)1110、处理单元1120、主机接口1130、存储器接口1140和错误校正块1150。RAM 1110被用作处理单元1120的操作存储器、半导体存储器件100与主机Host之间的高速缓冲存储器以及半导体存储器件100与主机Host之间的缓冲存储器中的至少一种。处理单元1120控制控制器1100的总体操作。而且，当读取操作被执行时，控制器1100可以任意地储存从主机Host提供的编程数据。
主机接口1130包括用于在主机Host与控制器1100之间交换数据的协议。在一个实施例中，控制器1100通过各种接口协议(诸如，通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术连接(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小接口(SCSI)协议、增强型小盘接口(ESDI)协议、集成驱动电路(IDE)协议和私人协议)中的至少一种来与主机Host通信。
存储器接口1140与半导体存储器件100接口。例如，存储器接口1140可以包括与非(NAND)接口或或非(NOR)接口。
错误校正块1150通过使用错误校正码(ECC)来检测并校正从半导体存储器件100接收到的数据中的错误。处理单元1120可以基于错误校正块1150的错误检测结果来调节读取电压，并控制半导体存储器件100来执行重新读取操作。在一个实施例中，错误校正块1150可以被提供为控制器1100的部件。
控制器1100和半导体存储器件100可以集成在一个半导体设备中。在一个实施例中，控制器1100和半导体存储器件100可以集成在一个半导体设备中以构成单个存储卡。例如，控制器1100和半导体存储器件100可以集成在一个半导体设备中以构成存储卡，诸如PC卡(诸如个人计算机存储卡国际协会(PCMCIA))、小型快速存储(CF)卡、智能媒体卡(SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC或微型MMC)、SD卡(例如，SD、迷你SD、微型SD或SDHC)或通用快闪储存器(UFS)。
控制器1100和半导体存储器件100可以集成在一个半导体设备中以构成诸如固态驱动(在下文中被称作SSD)的半导体驱动。半导体驱动SSD包括被配置用来将数据储存在半导体存储器中的储存器件。如果存储系统1000被用作半导体驱动SSD，则耦接至存储系统1000的主机Host的操作速度可以提升。
在一个实施例中，存储系统1000可以被提供作为电子设备(诸如，计算机、超移动PC(UMPC)、工作站、上网本、个人数字助手(PDA)、便携式计算机、网络板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数字相机、3维电视、数字录音机、数字音频播放器、数字图片记录仪、数字图片播放器、数字录像机、数字视频播放器、能够在无线环境中传送/接收信息的设备、构成家庭网络的各种电子设备中的一种、构成计算机网络的各种电子设备中的一种、构成远程信息处理网络的各种电子设备中的一种、RFID设备或者构成计算机系统的各种部件中的一种)的各种部件中的一种。
在一个实施例中，半导体存储器件100或存储系统1000可以以各种形式来封装。例如，半导体存储器件100或存储系统1000可以以诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、华夫包式裸片、晶片形式裸片、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料度量四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)或晶片级处理层叠封装(WSP)的方式来封装。
图8是图示图7中的存储系统的应用示例的框图。
参见图8，存储系统2000包括半导体存储器件2100和控制器2200。半导体存储器件2100包括多个半导体存储芯片。多个半导体存储芯片被划分为多个组。
在图8中，图示了多个组通过第一信道CH1到第k信道CHk来与控制器2200通信。每个半导体存储芯片可以类似于参照图1而描述的半导体存储器件100来配置和操作。
每个组通过公共信道来与控制器2200通信。控制器2200类似于参照图6而描述的控制器1100来配置。控制器2200通过多个信道CH1到CHk来控制半导体存储器件2100的多个存储芯片。
图9是图示包括参照图8而描述的存储系统的计算机系统的框图。
参见图9，计算机系统3000包括中央处理单元3100、RAM 3200、用户接口3300、电源3400、系统总线3500和存储系统2000。
存储系统2000通过系统总线3500来电连接到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300而提供的数据或被中央处理单元3100处理过的数据被储存在存储系统2000中。
在图9中，图示为半导体存储器件2100通过控制器2200来耦接至系统总线3500。然而，半导体存储器件2100可以直接连接到系统总线3500。在这种情形下，控制器2200的功能可以由中央处理单元3100和RAM 3200来执行。
在图9中，图示为参照图8而描述的存储系统2000被提供。然而，存储系统2000可以用参照图8而描述的存储系统1000来取代。在一个实施例中，计算机系统3000可以包括参照图7和图8而描述的存储系统1000和存储系统2000二者。
在一个实施例中，对先前已经通过编程验证的存储单元执行重新验证操作，然后对被发现编程重新验证已经失败的先前验证通过的存储单元执行重新编程操作。在一个实施例中，在重新编程操作期间，耦接至经历重新编程操作的存储单元的位线的电压电平(即，重新编程许可电压)高于正常编程许可电压。因此，能够改善半导体存储器件的数据保持特性。
在本文中已经公开了示例性实施例，尽管使用了特定术语，但它们仅在一般意义和描述意义上使用和解释，而不用于限制的目的。在一些示例中，提交本申请对本领域技术人员将明显的是，除非具体指出，否则关于特定实施例而描述的特征、特性和/或元件可以单独地使用，或者可以结合关于其他实施例而描述的特征、特性和/或元件来使用。相应地，本领域技术人员将理解，在不脱离如所附权利要求书所陈述的本公开的精神和范围的情况下，可以在形式和细节上做出各种改变。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体存储器件，包括：
存储单元阵列，包括多个存储单元；
外围电路，被配置用来施加编程电压并验证存储单元阵列的编程是否已经完成；以及
控制逻辑，被配置用来控制外围电路以在施加重新编程许可电压到耦接至先前通过编程验证但编程重新验证已经失败的存储单元的位线的同时施加被增大了的编程电压到存储单元阵列。
技术方案2.如技术方案1所述的半导体存储器件，其中，重新编程许可电压低于编程禁止电压而高于编程许可电压。
技术方案3.如技术方案1所述的半导体存储器件，其中，控制逻辑控制外围电路使得当编程操作被重复执行时编程电压被增大阶跃电压。
技术方案4.如技术方案3所述的半导体存储器件，其中，重新编程许可电压为阶跃电压的二倍或三倍大的电压。
技术方案5.如技术方案1所述的半导体存储器件，其中，如果对先前已经通过编程验证的存储单元在编程禁止模式中重复施加了设定次数的编程电压，则对所述存储单元执行重新验证操作。
技术方案6.如技术方案1所述的半导体存储器件，其中，随着编程与验证操作被执行的次数增加，控制逻辑增大重新编程许可电压。
技术方案7.如技术方案6所述的半导体存储器件，其中，控制逻辑按等于或小于阶跃电压的电压来逐渐增大重新编程许可电压。
技术方案8.一种操作半导体存储器件的方法，所述方法包括：
施加编程电压到从多个存储单元之中选择的存储单元；
对被选存储单元执行编程验证操作；
如果至少一个存储单元还未通过编程验证，则施加被增大了的编程电压到所述存储单元；以及
如果任何先前验证通过的存储单元被发现编程重新验证操作中的编程验证已经失败，则在施加重新编程许可电压到耦接至该存储单元的位线的同时施加被增大了的编程电压到该存储单元。
技术方案9.如技术方案8所述的方法，其中，重新编程许可电压低于编程禁止电压而高于编程许可电压。
技术方案10.如技术方案8所述的方法，其中，重新编程许可电压为阶跃电压的二倍或三倍大的电压。
技术方案11.如技术方案8所述的方法，其中，如果对处于编程禁止模式中的先前已经通过编程验证的存储单元重复施加了设定次数的编程电压，则对所述存储单元执行重新验证操作。
技术方案12.如技术方案11所述的方法，其中，在施加编程禁止电压到耦接至已经通过编程验证的存储单元的位线之后，施加编程电压到字线。
技术方案13.一种操作半导体存储器件的方法，所述方法包括：
施加编程电压到从多个存储单元之中选择的存储单元；
对被选存储单元执行编程验证操作；
在施加编程禁止电压到耦接至已经通过编程验证的存储单元的位线并施加编程许可电压到耦接至从未通过编程验证的存储单元的位线的同时，施加被增大了的编程电压到字线；
对已经通过编程验证的存储单元执行第一编程重新验证操作；以及
在施加第一重新编程许可电压到耦接至先前通过编程验证但第一编程重新验证已经失败的存储单元的位线的同时，施加被增大了的编程电压。
技术方案14.如技术方案13所述的方法，还包括：
对已经通过第一编程重新验证的存储单元执行第二编程重新验证操作；以及
在施加第二重新编程许可电压到耦接至先前通过编程验证和第一编程重新验证但第二编程重新验证已经失败的存储单元的位线的同时施加被增大了的编程电压。
技术方案15.如技术方案14所述的方法，其中，第二重新编程许可电压高于第一重新编程许可电压。
技术方案16.如技术方案13所述的方法，其中，编程电压是按ISPP的阶跃电压来增大的。
技术方案17.如技术方案16所述的方法，其中，第一重新编程许可电压是阶跃电压的二倍大，而第二重新编程许可电压是阶跃电压的三倍大。
技术方案18.如技术方案13所述的方法，其中，如果所有的存储单元都已经通过编程验证和编程重新验证，则编程操作结束。

Claims (16)

1.一种半导体存储器件，包括：
存储单元阵列，包括多个存储单元；
外围电路，被配置用来施加编程电压并验证存储单元阵列的编程是否已经完成；以及
控制逻辑，被配置用来控制外围电路以在施加重新编程许可电压到耦接至先前通过编程验证但编程重新验证已经失败的存储单元的位线的同时施加被增大了的编程电压到存储单元阵列，
其中，重新编程许可电压低于编程禁止电压而高于编程许可电压。
2.如权利要求1所述的半导体存储器件，其中，控制逻辑控制外围电路使得当编程操作被重复执行时编程电压被增大阶跃电压。
3.如权利要求2所述的半导体存储器件，其中，重新编程许可电压为阶跃电压的二倍或三倍大的电压。
4.如权利要求1所述的半导体存储器件，其中，如果对先前已经通过编程验证的存储单元在编程禁止模式中重复施加了设定次数的编程电压，则对所述存储单元执行重新验证操作。
5.如权利要求1所述的半导体存储器件，其中，随着编程与验证操作被执行的次数增加，控制逻辑增大重新编程许可电压。
6.如权利要求5所述的半导体存储器件，其中，控制逻辑按等于或小于阶跃电压的电压来逐渐增大重新编程许可电压。
7.一种操作半导体存储器件的方法，所述方法包括：
施加编程电压到从多个存储单元之中选择的存储单元；
对被选存储单元执行编程验证操作；
如果至少一个存储单元还未通过编程验证，则施加被增大了的编程电压到所述存储单元；以及
如果任何先前验证通过的存储单元被发现编程重新验证操作中的编程验证已经失败，则在施加重新编程许可电压到耦接至该存储单元的位线的同时施加被增大了的编程电压到该存储单元，
其中，重新编程许可电压低于编程禁止电压而高于编程许可电压。
8.如权利要求7所述的方法，其中，重新编程许可电压为阶跃电压的二倍或三倍大的电压。
9.如权利要求7所述的方法，其中，如果对处于编程禁止模式中的先前已经通过编程验证的存储单元重复施加了设定次数的编程电压，则对所述存储单元执行重新验证操作。
10.如权利要求9所述的方法，其中，在施加编程禁止电压到耦接至已经通过编程验证的存储单元的位线之后，施加编程电压到字线。
11.一种操作半导体存储器件的方法，所述方法包括：
施加编程电压到从多个存储单元之中选择的存储单元；
对被选存储单元执行编程验证操作；
在施加编程禁止电压到耦接至已经通过编程验证的存储单元的位线并施加编程许可电压到耦接至从未通过编程验证的存储单元的位线的同时，施加被增大了的编程电压到字线；
对已经通过编程验证的存储单元执行第一编程重新验证操作；以及
在施加第一重新编程许可电压到耦接至先前通过编程验证但第一编程重新验证已经失败的存储单元的位线的同时，施加被增大了的编程电压，
其中，第一重新编程许可电压低于编程禁止电压而高于编程许可电压。
12.如权利要求11所述的方法，还包括：
对已经通过第一编程重新验证的存储单元执行第二编程重新验证操作；以及
在施加第二重新编程许可电压到耦接至先前通过编程验证和第一编程重新验证但第二编程重新验证已经失败的存储单元的位线的同时施加被增大了的编程电压。
13.如权利要求12所述的方法，其中，第二重新编程许可电压高于第一重新编程许可电压。
14.如权利要求11所述的方法，其中，编程电压是按递增阶跃脉冲编程的阶跃电压来增大的。
15.如权利要求14所述的方法，其中，第一重新编程许可电压是阶跃电压的二倍大，而第二重新编程许可电压是阶跃电压的三倍大。
16.如权利要求11所述的方法，其中，如果所有的存储单元都已经通过编程验证和编程重新验证，则编程操作结束。
CN201510695911.5A 2015-05-26 2015-10-23 半导体存储器件及其操作方法 Active CN106205700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0073019 2015-05-26
KR1020150073019A KR20160138757A (ko) 2015-05-26 2015-05-26 반도체 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN106205700A CN106205700A (zh) 2016-12-07
CN106205700B true CN106205700B (zh) 2020-05-19

Family

ID=57046091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510695911.5A Active CN106205700B (zh) 2015-05-26 2015-10-23 半导体存储器件及其操作方法

Country Status (4)

Country Link
US (1) US9466376B1 (zh)
KR (1) KR20160138757A (zh)
CN (1) CN106205700B (zh)
TW (1) TWI681394B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018147535A (ja) * 2017-03-07 2018-09-20 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
JP6779819B2 (ja) * 2017-03-22 2020-11-04 キオクシア株式会社 半導体記憶装置
TWI663600B (zh) * 2017-09-08 2019-06-21 旺宏電子股份有限公司 編程非揮發性記憶體的方法及記憶體系統
US10460797B2 (en) 2017-09-08 2019-10-29 Macronix International Co., Ltd. Method for programming non-volatile memory and memory system
TWI635499B (zh) * 2017-09-11 2018-09-11 旺宏電子股份有限公司 編程非揮發性記憶體的方法及記憶體系統
CN110910940B (zh) * 2018-09-18 2021-10-29 北京兆易创新科技股份有限公司 存储器的编程方法、装置、存储设备和存储介质
KR20200106748A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
CN115273933A (zh) 2020-04-06 2022-11-01 昕原半导体(上海)有限公司 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960533A (zh) * 2008-02-29 2011-01-26 美光科技公司 在存储器装置的编程期间的电荷损失补偿
CN103021463A (zh) * 2011-09-26 2013-04-03 海力士半导体有限公司 非易失性存储器件、其编程方法、及数据处理系统
CN103456361A (zh) * 2012-05-29 2013-12-18 三星电子株式会社 操作非易失性存储装置的方法和集成电路存储系统
CN103680615A (zh) * 2012-08-30 2014-03-26 爱思开海力士有限公司 半导体存储器件及其操作方法
KR101500696B1 (ko) * 2013-10-07 2015-03-12 (주)피델릭스 프로그램 노이즈를 완화하는 노어형 플래시 메모리 장치
CN104575598A (zh) * 2013-10-23 2015-04-29 爱思开海力士有限公司 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626548B1 (ko) * 2009-07-15 2016-06-01 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템, 및 그것의 프로그램 방법
KR101662309B1 (ko) * 2010-02-08 2016-10-04 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR20130072519A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20130072518A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102007007B1 (ko) 2012-12-10 2019-08-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102175039B1 (ko) * 2013-06-25 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치의 데이터 기입 방법
KR20150010134A (ko) * 2013-07-18 2015-01-28 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20150143113A (ko) 2014-06-13 2015-12-23 에스케이하이닉스 주식회사 반도체 장치
KR20160021654A (ko) * 2014-08-18 2016-02-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960533A (zh) * 2008-02-29 2011-01-26 美光科技公司 在存储器装置的编程期间的电荷损失补偿
CN103021463A (zh) * 2011-09-26 2013-04-03 海力士半导体有限公司 非易失性存储器件、其编程方法、及数据处理系统
CN103456361A (zh) * 2012-05-29 2013-12-18 三星电子株式会社 操作非易失性存储装置的方法和集成电路存储系统
CN103680615A (zh) * 2012-08-30 2014-03-26 爱思开海力士有限公司 半导体存储器件及其操作方法
KR101500696B1 (ko) * 2013-10-07 2015-03-12 (주)피델릭스 프로그램 노이즈를 완화하는 노어형 플래시 메모리 장치
CN104575598A (zh) * 2013-10-23 2015-04-29 爱思开海力士有限公司 电阻式存储器件、其操作方法以及具有该电阻式存储器件的系统

Also Published As

Publication number Publication date
KR20160138757A (ko) 2016-12-06
US9466376B1 (en) 2016-10-11
TWI681394B (zh) 2020-01-01
TW201642267A (zh) 2016-12-01
CN106205700A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106205700B (zh) 半导体存储器件及其操作方法
CN106057237B (zh) 半导体存储器件及其操作方法
US9679657B2 (en) Semiconductor memory device including dummy memory cells and method of operating the same
US10032518B2 (en) Two part programming and erase methods for non-volatile charge trap memory devices
CN107564567B (zh) 对半导体存储器装置进行编程的方法
US20170337973A1 (en) Semiconductor memory device and operating method thereof
US10020057B2 (en) Semiconductor memory device and operating method thereof with a connection control transistor operation voltage adjusted
US10360978B2 (en) Semiconductor memory device for performing coding program and operating method thereof
US10706939B2 (en) Memory device, memory system, and method of operating memory device
US20190066793A1 (en) Semiconductor memory device and operating method thereof
US10163512B2 (en) Semiconductor device capable of effectively eliminating hot holes in a channel and operating method thereof
US10311956B2 (en) Semiconductor memory device and operating method thereof
KR20180077885A (ko) 반도체 메모리 장치 및 이의 동작 방법
US20170025183A1 (en) Semiconductor memory device and operating method thereof
US10636492B2 (en) Memory device having plurality of memory cell strings, plurality of source select transistors and plurality of drain select transistors and method of operating a memory device having improved threshold voltage distributions of select transistors
US20180032271A1 (en) Semiconductor memory device and operating method thereof
US10672481B2 (en) Semiconductor memory device and operating method thereof
US10998078B2 (en) Memory system and method of operating the same
CN108694981B (zh) 半导体存储装置及其操作方法
US9859014B2 (en) Semiconductor memory device including multi-level cell and programming method thereof
US9524793B1 (en) Semiconductor memory device and operating method thereof
US10839912B2 (en) Semiconductor memory device, memory system including the semiconductor memory device, and operating method thereof
US20240004558A1 (en) Semiconductor memory device and method of operating the same
CN113223581A (zh) 半导体存储器装置和操作该半导体存储器装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant