CN101960533A - 在存储器装置的编程期间的电荷损失补偿 - Google Patents
在存储器装置的编程期间的电荷损失补偿 Download PDFInfo
- Publication number
- CN101960533A CN101960533A CN2009801064351A CN200980106435A CN101960533A CN 101960533 A CN101960533 A CN 101960533A CN 2009801064351 A CN2009801064351 A CN 2009801064351A CN 200980106435 A CN200980106435 A CN 200980106435A CN 101960533 A CN101960533 A CN 101960533A
- Authority
- CN
- China
- Prior art keywords
- programming
- memory unit
- word
- select memory
- program verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
经由以阶跃电压递增的多个编程脉冲来编程选定字线上的选定存储器单元。在成功编程验证操作之后,在正编程所述选定字线的其它存储器单元同时,禁止所述选定存储器单元的编程。对所述选定存储器单元执行另一编程验证操作。如果所述编程验证操作未通过,那么以所述阶跃电压对耦合到所述选定单元的位线进行偏置,且将最终编程脉冲发出到所述选定字线。接着在不评估所述最终编程验证操作的情况下锁定所述选定存储器单元不再进一步编程。
Description
技术领域
本发明大体上涉及存储器装置,且特定来说,本发明涉及非易失性存储器装置。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器,其包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态RAM(SRAM)、同步动态RAM(SDRAM)和快闪存储器。
快闪存储器装置已发展为用于大范围电子应用的非易失性存储器的流行来源。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功率消耗的单晶体管存储器单元。快闪存储器的共同用途包括个人计算机、个人数字助理(PDA)、数字相机和蜂窝式电话。程序代码和例如基本输入/输出系统(BIOS)等系统数据通常存储于快闪存储器装置中以用于个人计算机系统。
在快闪存储器单元的典型现有技术编程操作期间,通过在大于预定编程电压(例如,大致16V)的初始电压处开始的一系列递增电压编程脉冲对耦合到待编程的选定存储器单元的选定字线进行偏置。编程脉冲增大一电荷电平,进而在存储器单元的浮动栅极上增大单元的阈值电压Vt。在每一编程脉冲之后,以0V的字线电压来执行验证操作以确定单元的阈值电压是否已增大至所要编程电平。
在编程之后,浮动栅极可立即经受在离子植入时出现的多种形式的电荷损失,离子植入可造成浮动栅极的数据保存特性的缺陷。这些缺陷包括单一位电荷损失、固有电荷损失和快速电荷损失。
单一位电荷损失是显示出电子漏泄的有缺陷存储器单元的结果。此漏泄可通过电压或高温应力而得以加速且造成不良的数据保存。
固有电荷损失是在编程脉冲之后的来自离隧道氧化物最近的浮动栅极的电子的立即漏泄。经捕获的电荷初始使单元Vt表现为比编程浮动栅极的电压高。这些电子在编程之后的漏泄接着造成阈值电压的一次移位。
快速电荷损失还造成在编程脉冲之后的立即Vt移位。快速电荷损失是在编程脉冲之后在隧道氧化物层中所捕获的电子移回沟道区域中的结果。在单元通过验证操作时,禁止单元进一步编程,且快速电荷损失开始。在编程操作已完成之后读取单元时,单元具有比在编程验证操作期间所获得的Vt低的Vt。此情形可需要Vt分布的增大以便适应对于给定状态的所有可能的阈值电压。
图1展示典型现有技术编程操作的VWL对时间的曲线图以及目标单元的伴随的真实和理想最小/最大阈值电压。上部曲线图100展示正作为字线电压VWL施加至目标单元的递增编程脉冲101的系列。在每一编程脉冲101之后,验证脉冲102出现在Vvfy电平处。
下部曲线图110展示正经编程的目标单元的所得Vt“分布”。顶部Vt曲线图112、116为分布的最大阈值电压,且下部Vt曲线图111、114为分布的最小阈值电压,如图2中所说明。随着第一曲线图100的编程脉冲101施加至目标单元控制栅极,Vt111、112大致增大至Vt_vfy电平。一旦在此电平,目标单元便被验证且被禁止进一步编程。展示理想Vt113、115处于Vt处的电平。然而,目标单元的真实Vt 114、116几乎在上一编程脉冲之后立即开始减小。
图2说明根据图1的Vt曲线图的经编程目标单元的典型现有技术Vt分布。在图2中,虚线200表示理想分布,而实线201表示真实分布。理想分布200的下部端205对应于图1的下部理想Vt曲线图113,且理想分布200的上部端210对应于上部理想Vt曲线图115。类似地,真实分布201的下部端206对应于下部真实Vt曲线图114,且真实分布201的上部端207对应于上部真实Vt曲线图116。
在Vpgm_vfy电压处验证理想分布200的下部端。在目标单元的编程操作和后续禁止之后,分布在负方向上移位等于VQCL的量且在下部Vt 206处结束。分布中的此移位将使在真实下部Vt206处开始且延伸至理想上部Vt210的放大分布成为必要。
在单电平单元(SLC)中,Vt分布放大对经编程存储器单元的读取没有多少影响。然而,在多电平单元(MLC)存储器单元中,状态分布通常较紧密地隔开以便适合低供应电压范围内的所有状态。放大MLC装置中的Vt分布可因此降低可编程至装置中的状态的数目。另外,经放大的Vt分布可重叠且在读取不同状态中导致错误。
出于上文所陈述的原因且出于下文所陈述的所属领域的技术人员在阅读并理解本说明书之后将显而易见的其它原因,在此项技术中存在对减少存储器装置中的电荷损失的需要。
附图说明
图1展示典型现有技术编程操作的VWL对时间的曲线图以及目标单元的伴随的真实和理想Vt。
图2展示根据图1的已受快速电荷损失影响的典型现有技术Vt分布。
图3展示说明浮动栅极存储器装置中的快速电荷损失的典型存储器单元Vt对时间的曲线图。
图4展示用于降低存储器装置的快速电荷损失的编程方法的一个实施例的流程图。
图5A至图5D展示VWL、Vt、Vb1和Vpgm_eff对时间的多个曲线图。
图6展示根据快速电荷损失补偿实施例的编程操作的一个实施例的状态图。
图7展示可并入有本发明的快速电荷损失实施例的存储器系统的一个实施例的框图。
具体实施方式
在本发明的以下详细描述中,参考形成其一部分的随附图式,在随附图式中以说明方式展示可实践本发明的特定实施例。在所述图式中,类似标号贯穿若干视图描述大体上类似的组件。足够详细地描述这些实施例以使得所属领域的技术人员能够实践本发明。在不脱离本发明的范围的情况下可利用其它实施例且可进行结构、逻辑和电改变。因此,以下详细描述不应以限制意义加以理解,且本发明的范围仅由所附的权利要求书及其均等物界定。
图3说明典型存储器单元Vt对时间“t”的曲线图。此曲线图展示出现于典型浮动栅极(非易失性存储器装置)中的快速电荷损失(QCL)。此图展示由编程验证检测的电荷损失部分300以及对读取裕量具有影响的残余电荷损失301。
如果假定编程脉冲在时间t=0处结束,那么通过验证操作所必需的Vt等于Vt0。此Vt可归因于QCL而衰减至不低于Vqcl的值。QCL现象接着在大致t=t2处停止。单元的电荷的衰减视从上一编程脉冲起所流逝的时间而定。
如果存储器单元在时间t=t0处被验证为具有Vt0的Vt,且还在此时被禁止,那么单元可归因于QCL而具有等于ΔVt_qcl=Vt0-Vqcl的最大Vt移位。如果编程验证直至时间t2才出现,那么由于QCL现象到此时间实质上已完成,因此归因于QCL的Vt移位可被检测到且由编程算法补偿。
如果在t=t1处执行编程验证操作,那么经受归因于QCL的在Vt0电平以下的Vt移位的单元不通过验证操作。再次编程这些单元。相对于在时间t0处具有Vt=Vt0+(Vt0-Vt1)的单元,最大不可检测的负移位为Vt1-Vqcl<Vt0-Vqcl。通过改变t1,可通过测量编程算法结束时的残余分布移位对t1而测量QCL对时间。在上一编程脉冲与编程验证操作之间添加固定等待时间周期降低了QCL,但对存储器性能产生负面影响。
本发明的编程操作可通过在存储器单元的上一成功编程脉冲与验证锁定之间使用一个或一个以上额外编程脉冲而在对存储器性能无影响的情况下提供经降低的QCL。图4说明降低非易失性存储器装置中的QCL的编程方法的一个实施例的流程图。
将选定存储器单元编程(401)至与所要状态相关联的目标Vt。对选定存储器单元执行编程验证操作(403)以确定其是否已达到目标Vt(405)。如果未达到目标Vt(405),那么重复编程/验证。否则,禁止存储器单元进一步编程(406)。
在一个实施例中,通过以VCC对耦合到存储器单元的位线进行偏置而禁止存储器单元进一步编程。选定存储器单元的控制栅极仍可经受编程脉冲,但以禁止电压进行偏置的位线通过降低跨越存储器单元的栅极-漏极电压而禁止单元的任何进一步编程。
施加至少一个连续编程脉冲(407)以将在同一字线上的其它单元(即,使其控制栅极共同耦合的其它单元)作为目标单元进行编程,同时禁止选定存储器单元。在至少一个禁止编程脉冲之后,再次验证选定存储器单元(408)。如果编程验证确定(409)选定单元具有小于目标Vt的Vt(即,归因于QCL而降低),那么将另一编程脉冲施加(410)至选定存储器单元的字线(即,控制栅极)。以比选定存储器单元的初始编程慢的速率来执行此编程操作。
在一个实施例中,由位线偏置实现最终编程脉冲的较慢的编程速率。可以禁止供应电压(VCC)与接地电位之间的电压对耦合到选定存储器单元的位线进行偏置。举例而言,可使用ΔVpgm电压替代正常编程操作期间所使用的0V位线偏置。ΔVpgm电压建立了在存储器单元通道与控制栅极之间的ΔVpgm的电压差。
如图5A中所说明的ΔVpgm电压为连续递增编程脉冲之间的阶跃电压。在无较高位线偏置的情况下,由于自从上一未受禁止的编程脉冲以来至少两个递增编程脉冲已出现,因此选定存储器单元的控制栅极将受到比先前编程脉冲大2*ΔVpgm的编程脉冲。ΔVpgm位线偏置减慢了选定存储器单元的编程以便避免过编程(即,超过目标Vt)。
在使用较慢编程速率的编程脉冲之后,执行编程验证操作(412),且确定地禁止(即,锁定)选定存储器单元进一步编程(411)。仅擦除操作可解开编程锁定。尽管在每一编程脉冲之后自动执行验证操作(412),但在此状况下,在不评估编程验证的情况下执行锁定操作。在待编程的所有存储器单元均已被锁定以防止进一步编程之后,编程方法结束。
如果选定存储器单元已达到目标Vt(409),那么执行在不进行编程验证评估的情况下的锁定(411)。在待编程的所有存储器单元经锁定时,编程方法已完成。在一个实施例中,在经编程的上一存储器单元的第一验证通过之后使用额外虚拟编程脉冲。
图5A至图5D说明字线电压(VWL)对时间(图5A)、阈值电压(Vt)对时间、位线电压(Vb1)对时间以及编程有效电压(Vpgm_eff)对时间的一组相关联曲线图。Vpgm_eff电压是存储器单元的栅极与沟道区之间的电压差,且(因此)是正施加以编程选定的单元的有效电压。
排列图5A至图5D的曲线图,以使得大体上相同时间点在所有图形化信号之间排列成一行,以便说明编程脉冲和禁止电压对选定存储器单元的编程的影响。
图5A说明施加至选定字线(即,控制栅极)以便编程选定单元的递增编程脉冲系列。编程脉冲系列在最小编程电压(例如,15V)处开始,且从先前编程脉冲增大阶跃电压ΔVpgm直至最大编程电压(例如,20V)。在一个实施例中,ΔVpgm为0.5V。替代实施例可使用其它阶跃电压。
在每一编程脉冲之后,编程验证脉冲以Vvfy电压施加至字线(即,控制栅极)。此电压接通选定存储器单元以确定是否已将选定单元编程至目标Vt。编程验证操作包含:接通正编程的每一存储器单元;以及将耦合到选定存储器单元的位线上的所得电流与参考电流进行比较。如果所得电流等于或大于参考电流,那么已达到目标Vt。
验证操作通过时的第一验证脉冲510被说明为与图5B的超出Vvt_vfy电压阈值的Vt排列成一行。此为如下阈值:超出所述阈值,即认为存储器单元是被编程至其目标Vt。在此点处,图5C展示在整个编程过程中一直处在0V处的Vb1现处在VCC处以便禁止选定存储器单元的进一步编程。图5D说明存储器单元上的编程有效电压因每一编程脉冲而增大ΔVpgm。然而,在Vb1电压增大至VCC以便禁止选定存储器单元的进一步编程时,有效编程电压在禁止周期520期间现为0V。
图5B另外展示在通过验证操作510之后,Vt归因于如先前所描述的快速电荷损失而开始降低。在通过编程验证510之后展示一个编程脉冲505。替代实施例可使用额外编程脉冲。这些编程脉冲被施加至与正编程的选定存储器单元在同一选定字线上的其它存储器单元(即,其控制栅极共同耦合的那些存储器单元)。然而,归因于Vb1处在禁止电压(例如,VCC)处,选定存储器单元未受影响,如图5D中所说明。
接着执行另一验证操作511以确定电荷损失的程度。由于Vt已转回至Vt_vfy阈值以下,因此图5B将此验证操作展示为未通过。在此状况下,另一编程脉冲在Vb1降低至ΔVpgm电压(如图5C中所见)的同时被发出至选定存储器单元。图5D展示存储器单元已经受到比上一编程脉冲530大ΔVpgm的编程电压脉冲531,其使存储器单元超过目标Vt。
图5A展示接着执行另一验证操作501。不评估此验证501,且通过增大Vb1返回至VCC而锁定选定存储器单元不再进一步编程。图5D展示忽略图5A的剩余编程脉冲,且禁止选定存储器单元进一步编程。图5B展示Vt再次经受电荷损失,但Vt已从比先前成功编程高的电压开始,且因此,最终结果是经编程的存储器单元具有等于或大于目标Vt的Vt。在仍在使用额外编程脉冲500以编程其它存储器单元时此编程完成,以使得不影响存储器性能。
图6说明用于如图4和图5A至图5D中所说明的编程的方法的一个实施例的状态图。过程在编程状态600中开始,其中Vt低于目标值。在此状态600中,选定存储器单元正接收编程脉冲,且编程验证(PV)操作正出现。在此状况下,将位线设定成0V,且Vt移位等于Vpgm阶跃电压。当PV未通过时,状态保持为编程状态600。在PV初始通过Vt目标值之后,状态移动至禁止状态601。
当在禁止状态601中时,以VCC对位线进行偏置,且连接至选定存储器单元的字线正接收至少一个额外编程脉冲。由于禁止连接至位线的存储器单元的串联串,因此在此状态中的Vt保持在0V。然而,此禁止不必需为永久的。
在位线被禁止时出现的额外编程脉冲之后,执行另一编程验证操作。如果此验证仍通过,那么状态转至锁定状态605。如果已将选定存储器单元编程至足够高的Vt以致快速电荷损失不将Vt移位至低于目标Vt,那么验证操作将通过。如果快速电荷损失不足以将Vt移位至低于阈值,那么Vt也可已保持得高足以通过。
如果在禁止状态601中所执行的编程验证操作未通过,那么状态移动至偏置ΔVpgm状态603。为了到达此状态,选定存储器单元在编程状态600中时已通过先前验证操作,但在禁止状态601中时未通过验证操作。当在ΔVpgm中时,以Vpgm阶跃电压(即,ΔVpgm)对位线进行偏置。还在此状态603中,Vt递增ΔVpgm。当编程验证操作未通过时,状态保持为偏置ΔVpgm状态603。在编程验证操作通过时,编程方法移动至锁定状态605。
当在锁定状态605中时,以VCC对位线进行偏置,以便禁止选定字线上的选定存储器单元的进一步编程。因此,无论发出多少编程脉冲,Vt移位在此状态605中为0。选定存储器单元保持在锁定状态605中,直到擦除选定单元为其一部分的存储器块为止。
以上所描述的实施例可实施于可以任何位密度编程的非易失性存储器装置(例如快闪存储器装置)中。举例而言,存储器装置可具有存储单一位(即,逻辑“1”或逻辑“0”)的单电平单元(SLC)“与非(NAND)”快闪存储器阵列、存储多个位(即,逻辑“10”)的多电平单元(MLC)“与非”快闪存储器阵列,或存储器阵列可具有SLC与MLC存储器单元的组合。
图7说明存储器装置700的功能框图。存储器装置700耦合到外部处理器710。处理器710可为微处理器或某一其它类型的控制电路。存储器装置700和处理器710形成存储器系统720的部分。存储器装置700已经简化以集中于有助于理解本发明的存储器的特征。
存储器装置700包括非易失性存储器单元阵列730。存储器阵列730以字线行和位线列的组排列。在一个实施例中,存储器阵列730的列包含存储器单元的串联串。如此项技术中所熟知,单元至位线的连接决定阵列是“与非”(NAND)架构、“与(AND)”架构还是“或非(NOR)”架构。
提供地址缓冲器电路740以锁存经由I/O电路760所提供的地址信号。地址信号由行解码器744和列解码器746接收和解码以存取存储器阵列730。所属领域的技术人员将了解,通过本描述的益处,地址输入连接的数目视存储器阵列730的密度和架构而定。即,地址的数目随着增大的存储器单元数和增大的存储器组与块数而增大。
存储器装置700通过使用感测放大器电路750感测存储器阵列列中的电压或电流改变来读取存储器阵列730中的数据。在一个实施例中,感测放大器电路750经耦合以读取和锁存来自存储器阵列730的一行数据。包括数据输入和输出缓冲区电路760以用于经由多个数据连接762与控制器710的双向数据通信以及地址通信。提供写入电路755以将数据写入至存储器阵列。
存储器控制电路770对控制连接772上所提供的来自处理器710的信号进行解码。这些信号用以控制对存储器阵列730的操作,包括数据读取、数据写入(编程)和擦除操作。存储器控制器电路770可为产生存储器控制信号的状态机、定序器,或某一其它类型的控制器。在一个实施例中,存储器控制电路770经配置以执行本发明的实施例的编程方法以便补偿快速电荷损失。
已简化图7中所说明的快闪存储器装置以促进对存储器的特征的基本理解。所属领域的技术人员已知快闪存储器的内部电路和功能的较为详细的理解。
结论
总之,一个或一个以上实施例提供对编程操作期间的存储器装置中的快速电荷损失的补偿。在一个此实施例中,在成功编程验证操作之后禁止目标存储器单元,同时发出至少一个额外编程脉冲。接着对目标存储器单元执行编程验证操作。如果目标存储器单元未通过验证操作,那么接着针对最终编程脉冲以ΔVpgm对耦合到目标单元的位线进行偏置。位线的ΔVpgm偏置减慢目标单元Vt在编程期间的移动。替代实施例可使用其它方式以将目标存储器单元的编程减慢至比初始编程慢的速率。接着通过以VCC对位线进行偏置来锁定目标单元不再进一步编程。
尽管本文中已说明和描述特定实施例,但一般所属领域的技术人员将了解,经计算实现相同目的的任何布置可替代所展示的特定实施例。本发明的许多更改对于一般所属领域的技术人员将显而易见。因此,本申请案既定涵盖本发明的任何更改或变化。显然希望本发明仅受所附权利要求书及其均等物限制。
Claims (19)
1.一种用于存储器装置中的快速电荷损失补偿的方法,所述方法包含:
以编程脉冲对耦合到选定字线的选定存储器单元进行偏置,直到所述选定存储器单元通过第一编程验证操作为止;
响应于所述选定存储器单元未通过所述第一编程验证操作之后的第二编程验证操作,以额外编程脉冲对所述选定存储器单元进行偏置,同时对耦合到所述选定存储器单元的位线进行偏置以减慢所述选定存储器单元的编程;以及
在不评估响应于最终编程脉冲的第三编程验证操作的情况下以禁止电压对所述位线进行偏置。
2.根据权利要求1所述的方法,且其进一步包括在所述第一编程验证操作与所述第二编程验证操作之间禁止所述选定存储器单元的编程,同时以额外编程脉冲对耦合到所述选定字线的其它存储器单元进行偏置。
3.根据权利要求1所述的方法,其中在不评估的情况下以所述禁止电压对所述位线进行偏置包含禁止所述选定存储器单元的编程直到执行后续擦除操作为止。
4.根据权利要求1所述的方法,其中以编程脉冲对所述选定存储器单元进行偏置包含以多个递增脉冲对所述选定字线进行偏置,以使得每一后续脉冲在前一脉冲上增大ΔVpgm的阶跃电压。
5.根据权利要求4所述的方法,其中以ΔVpgm对所述位线进行偏置以减慢所述选定存储器单元的编程。
6.根据权利要求1所述的方法,且其进一步包含:
以第一编程速率编程耦合到选定字线的选定存储器单元;
响应于所述选定存储器单元在所述编程期间通过第一编程验证操作,禁止所述选定存储器单元的编程;
继续编程耦合到所述选定字线的额外存储器单元,同时禁止所述选定存储器单元;
在所述第一编程验证操作之后对所述选定存储器单元执行第二编程验证操作;以及
响应于未通过所述第二编程验证操作,以第二编程速率编程所述选定存储器单元。
7.根据权利要求6所述的方法,其中所述第二编程速率比所述第一编程速率慢。
8.根据权利要求6所述的方法,其中响应于对耦合到所述选定存储器单元的位线的偏置而确定所述第二编程速率。
9.根据权利要求6所述的方法,其中每一编程验证操作包含验证脉冲。
10.根据权利要求6所述的方法,且其进一步包括执行最终编程验证操作,其中不评估所述最终编程验证操作。
11.根据权利要求6所述的方法,且其进一步包含以0V对耦合到所述选定存储器单元的位线进行偏置,同时以多个编程脉冲对所述选定字线进行偏置。
12.根据权利要求11所述的方法,其中所述多个编程脉冲编程具有多个位的所述选定存储器单元。
13.根据权利要求6所述的方法,其中禁止所述选定存储器单元的编程包含以VCC对所述位线进行偏置直到执行后续擦除操作为止。
14.一种非易失性存储器装置,其包含:
存储器阵列,其包含耦合到字线和位线的多个存储器单元;以及
存储器控制器,其耦合到所述存储器阵列用于控制所述存储器阵列的操作,其中所述存储器控制器经配置以执行选定字线上的选定存储器单元的编程操作,所述编程操作包括:以递增编程脉冲对所述选定字线的偏置,直到所述选定存储器单元通过第一编程验证操作为止;以至少一个编程脉冲对所述选定字线的偏置,同时禁止编程所述选定存储器单元;在所述选定存储器单元未通过第二编程验证操作时,以最终编程脉冲对所述选定存储器单元的偏置,同时以大于接地电位的电压对耦合到所述选定存储器单元的位线进行偏置;以及在不评估所述最终编程脉冲之后的第三编程验证操作的情况下以禁止电压对所述位线的偏置。
15.根据权利要求14所述的存储器装置,其中所述装置为“与非”快闪存储器装置。
16.根据权利要求14所述的存储器装置,其中所述多个存储器单元被配置为多电平单元、单电平单元,或多电平单元与单电平单元的组合。
17.一种存储器系统,其包含:
处理器,其用于控制所述存储器系统的操作和产生存储器信号;以及
非易失性存储器装置,其耦合到所述处理器且响应于所述存储器信号而操作,所述存储器装置包含:
存储器阵列,其包含耦合到字线和位线的多个存储器单元;以及
存储器控制器,其耦合到所述存储器阵列用于控制所述存储器阵列的操作,其中所述存储器控制器经配置以:以从先前编程脉冲增大一阶跃电压的编程脉冲对选定字线进行偏置,直到选定存储器单元通过第一编程验证操作为止;禁止所述选定存储器单元的编程,同时继续以至少一个编程脉冲对所述选定字线进行偏置;在所述选定存储器单元未通过所述第一编程验证操作之后的第二编程验证操作时,以最终编程脉冲对所述选定字线进行偏置,同时以所述阶跃电压对耦合到所述选定存储器单元的位线进行偏置,且其中在不评估所述最终编程脉冲之后的第三编程验证操作的情况下以禁止电压对所述位线位线进行偏置。
18.根据权利要求17所述的系统,其中所述非易失性存储器装置为“与非”快闪存储器装置或者“或非”快闪存储器装置中的一者。
19.根据权利要求17所述的系统,其中所述存储器阵列包含单电平存储器单元和多电平存储器单元两者的组合。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT000114A ITRM20080114A1 (it) | 2008-02-29 | 2008-02-29 | Compensazione della perdita di carica durante la programmazione di un dispositivo di memoria. |
ITRM2008A000114 | 2008-02-29 | ||
US12/177,972 | 2008-07-23 | ||
US12/177,972 US7751246B2 (en) | 2008-02-29 | 2008-07-23 | Charge loss compensation during programming of a memory device |
PCT/US2009/034270 WO2009111158A2 (en) | 2008-02-29 | 2009-02-17 | Charge loss compensation during programming of a memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101960533A true CN101960533A (zh) | 2011-01-26 |
CN101960533B CN101960533B (zh) | 2014-07-09 |
Family
ID=40291939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980106435.1A Active CN101960533B (zh) | 2008-02-29 | 2009-02-17 | 在存储器装置的编程期间的电荷损失补偿 |
Country Status (8)
Country | Link |
---|---|
US (3) | US7751246B2 (zh) |
EP (1) | EP2248132B1 (zh) |
JP (1) | JP2011513885A (zh) |
KR (1) | KR101148303B1 (zh) |
CN (1) | CN101960533B (zh) |
IT (1) | ITRM20080114A1 (zh) |
TW (1) | TW200943302A (zh) |
WO (1) | WO2009111158A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106205700A (zh) * | 2015-05-26 | 2016-12-07 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN111341371A (zh) * | 2018-12-19 | 2020-06-26 | 美光科技公司 | 用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法 |
WO2020191612A1 (en) * | 2019-03-26 | 2020-10-01 | Yangtze Memory Technologies Co., Ltd. | Method for programming in non-volatile memory device by applying multiple bitline bias voltages |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7969788B2 (en) * | 2007-08-21 | 2011-06-28 | Micron Technology, Inc. | Charge loss compensation methods and apparatus |
ITRM20080114A1 (it) * | 2008-02-29 | 2009-09-01 | Micron Technology Inc | Compensazione della perdita di carica durante la programmazione di un dispositivo di memoria. |
US8223556B2 (en) * | 2009-11-25 | 2012-07-17 | Sandisk Technologies Inc. | Programming non-volatile memory with a reduced number of verify operations |
US8369157B2 (en) * | 2011-03-03 | 2013-02-05 | Micron Technology, Inc. | Methods for programming a memory device and memory devices |
US9007832B2 (en) | 2011-03-03 | 2015-04-14 | Micron Technology, Inc. | Methods for programming a memory device and memory devices |
JP2014002810A (ja) * | 2012-06-18 | 2014-01-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
US9165659B1 (en) | 2014-05-08 | 2015-10-20 | Sandisk Technologies Inc. | Efficient reprogramming method for tightening a threshold voltage distribution in a memory device |
US9343141B2 (en) | 2014-07-15 | 2016-05-17 | Sandisk Technologies Inc. | Reprogramming memory with single program pulse per data state |
US9324419B2 (en) | 2014-07-15 | 2016-04-26 | Sandisk Technologies Inc. | Multiple pass programming for memory with different program pulse widths |
KR102372730B1 (ko) * | 2015-08-25 | 2022-03-10 | 삼성전자주식회사 | 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디 |
TWI607447B (zh) * | 2016-10-14 | 2017-12-01 | 旺宏電子股份有限公司 | 記憶體陣列的操作方法 |
EP3853855B1 (en) * | 2019-02-20 | 2023-07-12 | Yangtze Memory Technologies Co., Ltd. | Method for programming memory system |
CN110870015B (zh) * | 2019-10-18 | 2021-03-12 | 长江存储科技有限责任公司 | 对存储器件进行编程和验证的方法以及相关的存储器件 |
US11688474B2 (en) * | 2021-04-19 | 2023-06-27 | Micron Technology, Inc. | Dual verify for quick charge loss reduction in memory cells |
US11972812B2 (en) * | 2021-12-13 | 2024-04-30 | Sandisk Technologies Llc | Non-volatile memory with data refresh based on data states of adjacent memory cells |
US11967386B2 (en) * | 2022-05-18 | 2024-04-23 | Micron Technology, Inc. | Memory sub-system for memory cell touch-up |
US20240006002A1 (en) * | 2022-06-29 | 2024-01-04 | Sandisk Technologies Llc | Non-volatile memory with suspension period during programming |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1902710A (zh) * | 2003-10-29 | 2007-01-24 | 赛芬半导体有限公司 | 用于非易失性存储器阵列中的读取误差检测的方法、电路和系统 |
US20070097749A1 (en) * | 2005-10-27 | 2007-05-03 | Yan Li | Method for programming of multi-state non-volatile memory using smart verify |
US20070153593A1 (en) * | 2005-12-29 | 2007-07-05 | Jian Chen | Systems for continued verification in non-volatile memory write operations |
US20070165460A1 (en) * | 2006-01-17 | 2007-07-19 | Masahiro Toki | Nonvolatile semiconductor memory device and programming or erasing method therefor |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3621501B2 (ja) * | 1995-03-29 | 2005-02-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3796851B2 (ja) * | 1996-10-21 | 2006-07-12 | ソニー株式会社 | 不揮発性半導体記憶装置 |
JPH10228786A (ja) * | 1997-02-17 | 1998-08-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置及びその閾値制御方法 |
JP3898349B2 (ja) * | 1997-07-29 | 2007-03-28 | 株式会社東芝 | 半導体記憶装置 |
JP3977799B2 (ja) * | 2003-12-09 | 2007-09-19 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7073103B2 (en) * | 2002-12-05 | 2006-07-04 | Sandisk Corporation | Smart verify for multi-state memories |
US6888758B1 (en) * | 2004-01-21 | 2005-05-03 | Sandisk Corporation | Programming non-volatile memory |
JP4660243B2 (ja) * | 2005-03-28 | 2011-03-30 | 株式会社東芝 | 半導体記憶装置 |
ITRM20050310A1 (it) * | 2005-06-15 | 2006-12-16 | Micron Technology Inc | Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash. |
KR100937803B1 (ko) * | 2005-06-15 | 2010-01-20 | 마이크론 테크놀로지, 인크. | 플래시 메모리 디바이스에서의 선택적 저속 프로그래밍컨버전스 |
US7239557B2 (en) * | 2005-06-17 | 2007-07-03 | Micron Technology, Inc. | Program method with optimized voltage level for flash memory |
KR100719368B1 (ko) * | 2005-06-27 | 2007-05-17 | 삼성전자주식회사 | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 |
US7023737B1 (en) * | 2005-08-01 | 2006-04-04 | Sandisk Corporation | System for programming non-volatile memory with self-adjusting maximum program loop |
JP2007066459A (ja) * | 2005-09-01 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその書き換え方法 |
US7224614B1 (en) | 2005-12-29 | 2007-05-29 | Sandisk Corporation | Methods for improved program-verify operations in non-volatile memories |
JP4638544B2 (ja) * | 2005-12-29 | 2011-02-23 | サンディスク コーポレイション | 不揮発性メモリにおける改善されたプログラムベリファイ操作のための方法および装置 |
ATE500591T1 (de) * | 2005-12-29 | 2011-03-15 | Sandisk Corp | Fortgesetzte verifikation bei schreiboperationen in nichtflüchtigen speicher |
EP2030205B1 (en) * | 2006-06-22 | 2011-07-06 | SanDisk Corporation | Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages |
KR100794311B1 (ko) * | 2006-12-27 | 2008-01-11 | 삼성전자주식회사 | 프로그램 에러를 차단할 수 있는 멀티 비트 플래시 메모리장치의 프로그램 방법 |
US7508715B2 (en) * | 2007-07-03 | 2009-03-24 | Sandisk Corporation | Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing |
ITRM20080114A1 (it) * | 2008-02-29 | 2009-09-01 | Micron Technology Inc | Compensazione della perdita di carica durante la programmazione di un dispositivo di memoria. |
-
2008
- 2008-02-29 IT IT000114A patent/ITRM20080114A1/it unknown
- 2008-07-23 US US12/177,972 patent/US7751246B2/en active Active
-
2009
- 2009-02-17 EP EP09717419.7A patent/EP2248132B1/en active Active
- 2009-02-17 KR KR1020107021531A patent/KR101148303B1/ko not_active IP Right Cessation
- 2009-02-17 CN CN200980106435.1A patent/CN101960533B/zh active Active
- 2009-02-17 JP JP2010548795A patent/JP2011513885A/ja active Pending
- 2009-02-17 WO PCT/US2009/034270 patent/WO2009111158A2/en active Application Filing
- 2009-02-27 TW TW098106551A patent/TW200943302A/zh unknown
-
2010
- 2010-06-08 US US12/795,764 patent/US7995395B2/en active Active
-
2011
- 2011-06-30 US US13/173,171 patent/US8194460B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1902710A (zh) * | 2003-10-29 | 2007-01-24 | 赛芬半导体有限公司 | 用于非易失性存储器阵列中的读取误差检测的方法、电路和系统 |
US20070097749A1 (en) * | 2005-10-27 | 2007-05-03 | Yan Li | Method for programming of multi-state non-volatile memory using smart verify |
US20070153593A1 (en) * | 2005-12-29 | 2007-07-05 | Jian Chen | Systems for continued verification in non-volatile memory write operations |
US20070165460A1 (en) * | 2006-01-17 | 2007-07-19 | Masahiro Toki | Nonvolatile semiconductor memory device and programming or erasing method therefor |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106205700A (zh) * | 2015-05-26 | 2016-12-07 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN106205700B (zh) * | 2015-05-26 | 2020-05-19 | 爱思开海力士有限公司 | 半导体存储器件及其操作方法 |
CN111341371A (zh) * | 2018-12-19 | 2020-06-26 | 美光科技公司 | 用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法 |
CN111341371B (zh) * | 2018-12-19 | 2024-04-12 | 美光科技公司 | 用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法 |
WO2020191612A1 (en) * | 2019-03-26 | 2020-10-01 | Yangtze Memory Technologies Co., Ltd. | Method for programming in non-volatile memory device by applying multiple bitline bias voltages |
US10796777B1 (en) | 2019-03-26 | 2020-10-06 | Yangtze Memory Technologies Co., Ltd. | Method for programming in non-volatile memory device by applying multiple bitline bias voltages |
Also Published As
Publication number | Publication date |
---|---|
TW200943302A (en) | 2009-10-16 |
EP2248132A2 (en) | 2010-11-10 |
ITRM20080114A1 (it) | 2009-09-01 |
WO2009111158A2 (en) | 2009-09-11 |
CN101960533B (zh) | 2014-07-09 |
KR101148303B1 (ko) | 2012-05-25 |
US20100246270A1 (en) | 2010-09-30 |
EP2248132B1 (en) | 2018-11-07 |
US7995395B2 (en) | 2011-08-09 |
WO2009111158A3 (en) | 2009-11-19 |
US20110255344A1 (en) | 2011-10-20 |
EP2248132A4 (en) | 2012-08-15 |
US8194460B2 (en) | 2012-06-05 |
KR20100125362A (ko) | 2010-11-30 |
US20090219761A1 (en) | 2009-09-03 |
JP2011513885A (ja) | 2011-04-28 |
US7751246B2 (en) | 2010-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101960533B (zh) | 在存储器装置的编程期间的电荷损失补偿 | |
CN102422362B (zh) | 存储器装置中的多电平编程检验 | |
JP4751039B2 (ja) | 不揮発性半導体記憶装置 | |
US7362616B2 (en) | NAND flash memory with erase verify based on shorter evaluation time | |
US8422297B2 (en) | Multi level inhibit scheme | |
US9013924B2 (en) | Semiconductor device and operating method thereof | |
US9042183B2 (en) | Non-volatile semiconductor memory device having non-volatile memory array | |
US7394694B2 (en) | Flash memory device with NAND architecture with reduced capacitive coupling effect | |
US6954380B2 (en) | Programming method of nonvolatile semiconductor memory device | |
US8737131B2 (en) | Programming memory cells using smaller step voltages for higher program levels | |
US8213233B2 (en) | Reduction of quick charge loss effect in a memory device | |
US20110194354A1 (en) | Non-volatile semiconductor memory device | |
US20150262693A1 (en) | Nonvolatile semiconductor memory device | |
US9245644B2 (en) | Method and apparatus for reducing erase disturb of memory by using recovery bias | |
KR100888616B1 (ko) | 소거 동작 전에 프리 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법 | |
JPWO2006059374A1 (ja) | 半導体装置および半導体装置の制御方法 | |
US20150155045A1 (en) | Semiconductor storage device | |
US20120140572A1 (en) | Semiconductor memory device and method of operating the same | |
US9472287B2 (en) | Local self-boost using a plurality of cut-off cells on a single side of a string of memory cells | |
KR101610176B1 (ko) | 반도체 메모리 장치 및 그것을 소거하는 방법 | |
KR100784864B1 (ko) | 소거 동작 후에 포스트 프로그램 동작을 수행하는 낸드플래시 메모리 및 그것의 소거 방법 | |
TW201346915A (zh) | 藉由使用回復偏壓來減少記憶體中抹除干擾的方法與裝置 | |
JP2011028845A (ja) | 半導体装置および半導体装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |