KR100719368B1 - 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 - Google Patents
플래시 메모리 장치의 적응적 프로그램 방법 및 장치 Download PDFInfo
- Publication number
- KR100719368B1 KR100719368B1 KR1020050055906A KR20050055906A KR100719368B1 KR 100719368 B1 KR100719368 B1 KR 100719368B1 KR 1020050055906 A KR1020050055906 A KR 1020050055906A KR 20050055906 A KR20050055906 A KR 20050055906A KR 100719368 B1 KR100719368 B1 KR 100719368B1
- Authority
- KR
- South Korea
- Prior art keywords
- program
- voltage
- time
- verify
- verification
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
Abstract
Description
Claims (44)
- 복수의 메모리 셀들과;상기 복수의 메모리 셀들의 워드라인에 각각 서로 상이한 스텝 크기를 갖는 제 1 프로그램 전압 및 제 2 프로그램 전압을 공급하는 전압발생기와;상기 복수의 메모리 셀들의 비트라인들 각각에 연결되어 제 1 검증시간 또는 제 2 검증시간으로 감지하고, 그 결과를 패스신호들로 각각 출력하는 감지증폭기들과;상기 패스신호들을 참조하여 적어도 하나 이상의 셀이 패스되는 것을 검출하여 상기 감지증폭기의 검증시간과 상기 전압발생기의 프로그램 전압을 전환하도록 제어하는 프로그램 제어부를 포함하되,상기 프로그램 제어부는 전환된 검증시간으로 상기 적어도 하나 이상의 셀들에 대해 한번 더 검증동작이 이루어지도록 제어하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 1 항에 있어서,상기 제 1 검증시간은 상기 제 2 검증시간보다 짧은 것을 특징으로 하는 플래시 메모리 장치.
- 제 1 항에 있어서,상기 제 1 프로그램 전압 및 상기 제 2 프로그램 전압은 각각 증가형 스텝 펄스(Incremental Step Pulse) 전압인 것을 특징으로 하는 플래시 메모리 장치.
- 제 3 항에 있어서,상기 제 1 프로그램 전압의 증가 스텝이 상기 제 2 프로그램 전압의 증가 스텝보다 더 큰 것을 특징으로 하는 플래시 메모리 장치.
- 제 1 항에 있어서,상기 전압발생기는 검증 동작 동안에는 검증 전압(Vveri)을 상기 복수의 메모리 셀들의 워드라인들로 인가하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 5 항에 있어서,상기 검증 전압(Vveri)은 상기 제 1 검증 시간과 상기 제 2 검증 시간 동안에는 각각의 시간과 대응되는 시간폭을 갖는 펄스전압인 것을 특징으로 하는 플래시 메모리 장치.
- 제 1 항에 있어서,상기 프로그램 제어부는 상기 패스신호들로부터 적어도 하나 이상의 셀이 패스 된 것을 지시하는 최초 패스신호와, 모든 셀들이 패스된 것을 지시하는 최종 패스신호를 출력하는 수단을 더 포함하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 7 항에 있어서,상기 수단은 상기 패스신호들을 입력으로 하고 최초 패스신호를 출력하는 AND 논리 게이트와, 상기 패스신호들을 입력으로 하고 최종 패스신호를 출력하는 OR 논리 게이트를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 1 항에 있어서,상기 프로그램 제어부는 상기 제 1 검증 시간과 상기 제 2 검증시간 중 하나를 선택적으로 출력하는 타이머를 더 포함하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 1 항에 있어서,상기 프로그램 제어부는 ISPP에 의한 프로그램 동작을 제 1 프로그램 전압과 제 1 검증시간으로 프로그램-검증 루프를 수행하는 제 1 프로그램 모드와;제 2 프로그램 전압과 제 2 검증시간으로 프로그램-검증 루프를 수행하는 제 2 프로그램 모드로 프로그램 되도록 제어하는 것을 특징으로 하는 플래시 메모리 장치.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 복수의 메모리 셀들은 노어(NOR)형 플래시 메모리 셀들인 것을 특징으로 하는 메모리 장치.
- 복수의 메모리 셀들과;상기 복수의 메모리 셀들의 워드라인에 프로그램 전압을 공급하는 전압발생기와;상기 복수의 메모리 셀들의 비트라인들 각각에 연결되며, 제 1 검증시간 또는 상기 제 1 검증시간보다 긴 제 2 검증시간으로 감지하고, 그 결과를 패스신호들로 출력하는 감지증폭기들과;상기 패스신호들을 참조하여 적어도 하나 이상의 셀이 패스되는 것을 감지하여 상기 감지증폭기의 검증시간을 전환하도록 제어하는 프로그램 제어부를 포함하되,상기 프로그램 제어부는 전환된 검증시간으로 상기 적어도 하나 이상의 셀들에 대해 한번 더 검증동작이 이루어지도록 제어하는 것을 특징으로 하는 플래시 메모리 장치.
- 삭제
- 제 14 항에 있어서,상기 프로그램 전압은 증가형 스텝 펄스 전압인 것을 특징으로 하는 플래시 메모리 장치.
- 제 14 항에 있어서,상기 전압발생기는 검증 동작 동안에는 검증전압(Vveri)을 상기 복수의 메모리 셀들의 워드라인들로 인가하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 17 항에 있어서,상기 검증전압(Vveri)은 상기 제 1 검증시간과 상기 제 2 검증시간 동안에는 각각의 시간과 대응되는 시간폭을 갖는 펄스전압인 것을 특징으로 하는 플래시 메모리 장치.
- 제 14 항에 있어서,상기 프로그램 제어부는 상기 패스신호들로부터 적어도 하나 이상의 셀이 패스 된 것을 지시하는 최초 패스신호와, 모든 셀들이 패스된 것을 지시하는 최종 패스신호를 출력하는 수단을 더 포함하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 19 항에 있어서,상기 수단은 상기 패스신호들을 입력으로 하고 최초 패스신호를 출력하는 AND 논리 게이트와, 상기 패스신호들을 입력으로 하고 최종 패스신호를 출력하는 OR 논리 게이트를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 14 항에 있어서,상기 프로그램 제어부는 상기 제 1 검증 시간과 상기 제 2 검증시간 중 하나를 선택적으로 출력하는 타이머를 더 포함하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 14 항에 있어서,상기 프로그램 제어부는 ISPP에 의한 프로그램 동작을 상기 프로그램 전압과 상기 제 1 검증시간으로 프로그램-검증 루프를 수행하는 제 1 프로그램 모드와;상기 프로그램 전압과 상기 제 2 검증시간으로 프로그램-검증 루프를 수행하 는 제 2 프로그램 모드로 프로그램 되도록 제어하는 것을 특징으로 하는 플래시 메모리 장치.
- 삭제
- 삭제
- 제 14 항에 있어서,상기 복수의 메모리 셀들은 노어(NOR)형 플래시 메모리 셀들인 것을 특징으로 하는 메모리 장치.
- 복수의 메모리 셀들과;상기 복수의 메모리 셀들의 워드라인에 각각 서로 상이한 스텝 크기를 갖는 제 1 프로그램 전압 또는 제 2 프로그램 전압을 공급하는 전압발생기와;상기 복수의 메모리 셀들의 비트라인들 각각에 연결되어 패스 여부를 감지하고, 그 결과를 패스신호들로 각각 출력하는 감지증폭기들과;상기 패스신호들을 참조하여 적어도 하나 이상의 셀이 패스되는 것을 감지하여 상기 전압발생기의 프로그램 전압을 전환하도록 제어하는 프로그램 제어부를 포함하되,상기 프로그램 제어부는 전환 이후 상기 적어도 하나 이상의 셀들에 대해 한번 더 검증동작이 이루어지도록 제어하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 26 항에 있어서,상기 제 1 프로그램 전압 및 상기 제 2 프로그램 전압은 증가형 스텝 펄스(Incremental Step Pulse) 전압인 것을 특징으로 하는 플래시 메모리 장치.
- 제 27 항에 있어서,상기 제 1 프로그램 전압의 증가 스텝이 상기 제 2 프로그램 전압의 증가 스텝보다 더 큰 것을 특징으로 하는 플래시 메모리 장치.
- 제 26 항에 있어서,상기 전압발생기는 검증 동작 동안에는 검증 전압(Vveri)을 상기 복수의 메모리 셀들의 워드라인들로 인가하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 29 항에 있어서,상기 검증 전압(Vveri)은 상기 제 1 검증 시간과 상기 제 2 검증 시간 동안에는 각각의 시간과 대응되는 시간폭을 갖는 펄스전압인 것을 특징으로 하는 플래시 메모리 장치.
- 제 26 항에 있어서,상기 프로그램 제어부는 상기 패스신호들로부터 적어도 하나 이상의 셀이 패스 된 것을 지시하는 최초 패스신호와, 모든 셀들이 패스된 것을 지시하는 최종 패스신호를 출력하는 수단을 더 포함하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 31 항에 있어서,상기 수단은 상기 패스신호들을 입력으로 하고 최초 패스신호를 출력하는 AND 논리 게이트와, 상기 패스신호들을 입력으로 하고 최종 패스신호를 출력하는 OR 논리 게이트를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
- 제 26 항에 있어서,상기 프로그램 제어부는 ISPP에 의한 프로그램 동작을 제 1 프로그램 전압과 상기 고정된 검증시간으로 프로그램-검증 루프를 수행하는 제 1 프로그램 모드와;제 2 프로그램 전압과 상기 고정된 검증시간으로 프로그램-검증 루프를 수행하는 제 2 프로그램 모드로 프로그램 되도록 제어하는 것을 특징으로 하는 플래시 메모리 장치.
- 삭제
- 삭제
- 제 26 항에 있어서,상기 복수의 메모리 셀들은 노어(NOR)형 플래시 메모리 셀들인 것을 특징으로 하는 메모리 장치.
- 복수의 메모리 셀들을 포함하는 플래시 메모리 장치의 프로그램 방법에 있어서,적어도 하나 이상의 패스 셀이 발생할 때까지 제 1 프로그램 전압과 제 1 검증시간으로 프로그램-검증 루프를 실행하는 제 1 프로그램 단계와;적어도 하나 이상의 패스 셀이 발생한 이후 제 2 프로그램 전압과 제 2 검증 시간으로 프로그램-검증 루프를 실행하는 제 2 프로그램 단계를 포함하되,상기 제 2 프로그램 단계는 상기 적어도 하나 이상의 패스 셀에 대하여 한번 더 검증동작이 이루어지는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 37 항에 있어서,상기 제 1 검증 시간은 상기 제 2 검증 시간보다 짧은 것을 특징으로 하는 방법.
- 제 37 항에 있어서,상기 제 1 프로그램 전압 및 상기 제 2 프로그램 전압은 각각 서로 상이한 스텝 크기를 갖는 증가형 스텝 펄스 전압인 것을 특징으로 하는 방법.
- 제 39 항에 있어서,제 1 프로그램 전압의 증가 스텝이 상기 제 2 프로그램 전압의 증가 스텝보다 큰 것을 특징으로 하는 방법.
- 제 37 항에 있어서,소정의 검증전압(Vveri)의 레벨은 제 1 프로그램 단계와 제 2 프로그램 단계에서 동일한 것을 특징으로 하는 방법.
- 제 37 항에 있어서,상기 제 1 프로그램 단계는 상기 제 2 프로그램 단계보다 큰 스텝 전압과 짧은 검증 시간으로 고속 프로그램되는 것을 특징으로 하는 방법.
- 제 37 항에 있어서,상기 제 2 프로그램 단계는 제 1 프로그램 단계에 비해 작은 스텝 전압과 긴 검증 시간으로 문턱전압 산포를 억압하는 프로그램 단계인 것을 특징으로 하는 방법.
- 제 37 항에 있어서,상기 제 2 프로그램 단계는 모든 셀들이 패스 될 때 종료되는 것을 특징으로 하는 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055906A KR100719368B1 (ko) | 2005-06-27 | 2005-06-27 | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 |
US11/381,140 US7349263B2 (en) | 2005-06-27 | 2006-05-02 | Circuit and method for adaptive incremental step-pulse programming in a flash memory device |
JP2006164060A JP4991187B2 (ja) | 2005-06-27 | 2006-06-13 | フラッシュメモリ装置及びそのプログラム方法 |
DE102006030758A DE102006030758B4 (de) | 2005-06-27 | 2006-06-27 | Nicht-flüchtiges Speicherelement, Flash-Speicher und Verfahren zum Programmieren eines Flash-Speicherelements |
US12/031,422 US7599219B2 (en) | 2005-06-27 | 2008-02-14 | Flash memory devices that support incremental step-pulse programming using nonuniform verify time intervals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055906A KR100719368B1 (ko) | 2005-06-27 | 2005-06-27 | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070000525A KR20070000525A (ko) | 2007-01-03 |
KR100719368B1 true KR100719368B1 (ko) | 2007-05-17 |
Family
ID=37513792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050055906A KR100719368B1 (ko) | 2005-06-27 | 2005-06-27 | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7349263B2 (ko) |
JP (1) | JP4991187B2 (ko) |
KR (1) | KR100719368B1 (ko) |
DE (1) | DE102006030758B4 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11024397B2 (en) | 2018-11-06 | 2021-06-01 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with verification signal to indicate success or failure of programming memory cell and method for operating thereof |
Families Citing this family (117)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100719368B1 (ko) * | 2005-06-27 | 2007-05-17 | 삼성전자주식회사 | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 |
US8239735B2 (en) * | 2006-05-12 | 2012-08-07 | Apple Inc. | Memory Device with adaptive capacity |
KR101375955B1 (ko) | 2006-05-12 | 2014-03-18 | 애플 인크. | 메모리 디바이스 내의 왜곡 추정 및 상쇄 |
KR101202537B1 (ko) * | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
WO2007132452A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
KR100764053B1 (ko) * | 2006-08-10 | 2007-10-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
WO2008026203A2 (en) | 2006-08-27 | 2008-03-06 | Anobit Technologies | Estimation of non-linear distortion in memory devices |
US7975192B2 (en) | 2006-10-30 | 2011-07-05 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
CN101601094B (zh) | 2006-10-30 | 2013-03-27 | 苹果公司 | 使用多个门限读取存储单元的方法 |
KR100851853B1 (ko) * | 2006-11-22 | 2008-08-13 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법 |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
US8151163B2 (en) * | 2006-12-03 | 2012-04-03 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7900102B2 (en) * | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
US7593263B2 (en) * | 2006-12-17 | 2009-09-22 | Anobit Technologies Ltd. | Memory device with reduced reading latency |
US7751240B2 (en) * | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US8151166B2 (en) * | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
US8369141B2 (en) * | 2007-03-12 | 2013-02-05 | Apple Inc. | Adaptive estimation of memory cell read thresholds |
US7729165B2 (en) * | 2007-03-29 | 2010-06-01 | Flashsilicon, Incorporation | Self-adaptive and self-calibrated multiple-level non-volatile memories |
KR100824203B1 (ko) * | 2007-04-03 | 2008-04-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 프로그램 방법 |
US8001320B2 (en) * | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
KR100890016B1 (ko) * | 2007-05-10 | 2009-03-25 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법 |
US8429493B2 (en) | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
US8234545B2 (en) * | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
KR100888844B1 (ko) * | 2007-06-28 | 2009-03-17 | 삼성전자주식회사 | 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 |
KR100869849B1 (ko) * | 2007-06-29 | 2008-11-21 | 주식회사 하이닉스반도체 | 플래시 메모리소자의 구동방법 |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) * | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
KR101373186B1 (ko) * | 2007-08-22 | 2014-03-13 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법들, 그리고그것을 포함하는 메모리 시스템 및 컴퓨터 시스템 |
US8174905B2 (en) * | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
KR100861378B1 (ko) * | 2007-10-10 | 2008-10-01 | 주식회사 하이닉스반도체 | 플래시 메모리소자의 프로그램 방법 |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US8068360B2 (en) * | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
WO2009050703A2 (en) * | 2007-10-19 | 2009-04-23 | Anobit Technologies | Data storage in analog memory cell arrays having erase failures |
WO2009063450A2 (en) * | 2007-11-13 | 2009-05-22 | Anobit Technologies | Optimized selection of memory units in multi-unit memory devices |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) * | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8085586B2 (en) * | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) * | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) * | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
ITRM20080114A1 (it) * | 2008-02-29 | 2009-09-01 | Micron Technology Inc | Compensazione della perdita di carica durante la programmazione di un dispositivo di memoria. |
US8230300B2 (en) * | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8059457B2 (en) * | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
US7924613B1 (en) | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8713330B1 (en) | 2008-10-30 | 2014-04-29 | Apple Inc. | Data scrambling in memory devices |
US8208304B2 (en) * | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US8248831B2 (en) * | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8174857B1 (en) | 2008-12-31 | 2012-05-08 | Anobit Technologies Ltd. | Efficient readout schemes for analog memory cell devices using multiple read threshold sets |
KR101026385B1 (ko) * | 2009-01-06 | 2011-04-07 | 주식회사 하이닉스반도체 | 전하트랩형 플래시 메모리소자의 동작 방법 |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
KR101005117B1 (ko) * | 2009-01-23 | 2011-01-04 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 동작 방법 |
KR101532584B1 (ko) * | 2009-01-30 | 2015-06-30 | 삼성전자주식회사 | 비휘발성 메모리 장치, 및 그의 프로그램 방법 |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
KR20100101798A (ko) * | 2009-03-10 | 2010-09-20 | 삼성전자주식회사 | 메모리 장치의 프로그램 방법 및 이를 위한 메모리 장치 |
US8832354B2 (en) * | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
KR101596830B1 (ko) | 2009-04-02 | 2016-02-24 | 삼성전자주식회사 | 비휘발성 메모리 장치의 쓰기 방법 |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8045384B2 (en) * | 2009-06-22 | 2011-10-25 | Sandisk Technologies Inc. | Reduced programming pulse width for enhanced channel boosting in non-volatile storage |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8677203B1 (en) | 2010-01-11 | 2014-03-18 | Apple Inc. | Redundant data storage schemes for multi-die memory systems |
KR101662309B1 (ko) * | 2010-02-08 | 2016-10-04 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
US8683270B2 (en) * | 2010-04-29 | 2014-03-25 | Micron Technology, Inc. | Signal line to indicate program-fail in memory |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
KR101662277B1 (ko) * | 2010-05-12 | 2016-10-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
KR20110126408A (ko) * | 2010-05-17 | 2011-11-23 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 프로그램 방법 |
KR101635446B1 (ko) * | 2010-05-25 | 2016-07-04 | 삼성전자주식회사 | 반도체 메모리 장치의 블록 병합 방법 |
KR101656384B1 (ko) | 2010-06-10 | 2016-09-12 | 삼성전자주식회사 | 불휘발성 메모리 장치의 데이터 기입 방법 |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8645794B1 (en) | 2010-07-31 | 2014-02-04 | Apple Inc. | Data storage in analog memory cells using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
JP5259667B2 (ja) * | 2010-09-22 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
TWI446352B (zh) | 2010-09-23 | 2014-07-21 | Ind Tech Res Inst | 電阻式記憶體及其驗證方法 |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
KR101855435B1 (ko) * | 2010-11-15 | 2018-05-08 | 삼성전자주식회사 | 최대 검증-시간을 조절할 수 있는 비휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템 |
US8391068B2 (en) * | 2010-12-20 | 2013-03-05 | Texas Instruments Incorporated | Adaptive programming for flash memories |
US8385132B2 (en) * | 2010-12-22 | 2013-02-26 | Sandisk Technologies Inc. | Alternate bit line bias during programming to reduce channel to floating gate coupling in memory |
KR101775429B1 (ko) | 2011-01-04 | 2017-09-06 | 삼성전자 주식회사 | 비휘발성 메모리 소자 및 이의 프로그램 방법 |
US8565025B2 (en) | 2011-04-25 | 2013-10-22 | Freescale Semiconductor, Inc. | Dynamic programming for flash memory |
KR101716713B1 (ko) | 2011-05-23 | 2017-03-15 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP5380508B2 (ja) * | 2011-09-27 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8737131B2 (en) * | 2011-11-29 | 2014-05-27 | Micron Technology, Inc. | Programming memory cells using smaller step voltages for higher program levels |
KR20130071686A (ko) * | 2011-12-21 | 2013-07-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US8605507B2 (en) | 2012-01-12 | 2013-12-10 | Macronix International Co., Ltd. | Flash programming technology for improved margin and inhibiting disturbance |
CN104067348B (zh) * | 2012-01-24 | 2017-04-05 | 苹果公司 | 用于模拟存储器单元的编程及擦除方案 |
KR102106866B1 (ko) * | 2013-01-29 | 2020-05-06 | 삼성전자주식회사 | 멀티레벨 불휘발성 메모리 장치 및 프로그램 방법 |
JP2014175022A (ja) * | 2013-03-06 | 2014-09-22 | Toshiba Corp | 半導体記憶装置及びそのデータ書き込み方法 |
US9431125B2 (en) | 2013-03-15 | 2016-08-30 | Sandisk Technologies Llc | Method and system for adaptive setting of verify levels in flash memory |
JP2014241180A (ja) * | 2013-06-11 | 2014-12-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその動作方法 |
KR102118979B1 (ko) * | 2013-09-13 | 2020-06-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US9165659B1 (en) | 2014-05-08 | 2015-10-20 | Sandisk Technologies Inc. | Efficient reprogramming method for tightening a threshold voltage distribution in a memory device |
US9799401B2 (en) | 2014-09-16 | 2017-10-24 | Seagate Technology Llc | Incremental step pulse programming |
US9659649B2 (en) * | 2015-09-08 | 2017-05-23 | Kabushiki Kaisha Toshiba | Semiconductor storage device and driving method thereof |
US9947418B2 (en) | 2016-04-12 | 2018-04-17 | Micron Technology, Inc. | Boosted channel programming of memory |
SE542243C2 (sv) * | 2017-03-17 | 2020-03-24 | Komatsu Forest Ab | Fjädringsanordning för bandgående fordon |
US10445173B2 (en) * | 2017-06-26 | 2019-10-15 | Macronix International Co., Ltd. | Method and device for programming non-volatile memory |
US10460797B2 (en) * | 2017-09-08 | 2019-10-29 | Macronix International Co., Ltd. | Method for programming non-volatile memory and memory system |
US10910076B2 (en) | 2019-05-16 | 2021-02-02 | Sandisk Technologies Llc | Memory cell mis-shape mitigation |
WO2021223099A1 (en) * | 2020-05-06 | 2021-11-11 | Yangtze Memory Technologies Co., Ltd. | Control method and controller of 3d nand flash |
JP2022040515A (ja) | 2020-08-31 | 2022-03-11 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびプログラミング方法 |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040130943A1 (en) * | 2002-07-02 | 2004-07-08 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3796851B2 (ja) * | 1996-10-21 | 2006-07-12 | ソニー株式会社 | 不揮発性半導体記憶装置 |
JPH1131391A (ja) | 1997-07-10 | 1999-02-02 | Sony Corp | 不揮発性半導体記憶装置 |
US6522580B2 (en) * | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
JP3987715B2 (ja) | 2001-12-06 | 2007-10-10 | 富士通株式会社 | 不揮発性半導体メモリおよび不揮発性半導体メモリのプログラム電圧制御方法 |
US7136304B2 (en) * | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
KR20040073744A (ko) | 2003-02-14 | 2004-08-21 | 지앤알코리아 주식회사 | 애완동물 관리 서비스 시스템 및 서비스 방법 |
JP4424952B2 (ja) * | 2003-09-16 | 2010-03-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US7177199B2 (en) * | 2003-10-20 | 2007-02-13 | Sandisk Corporation | Behavior based programming of non-volatile memory |
JP2005195113A (ja) * | 2004-01-08 | 2005-07-21 | Toyota Motor Corp | 車両用エンジン内の気密空間のシール構造および車両用エンジン |
US7200043B2 (en) * | 2005-05-31 | 2007-04-03 | Elite Semiconductor Memory Technology, Inc. | Nonvolatile memory using a two-step cell verification process |
KR100719368B1 (ko) * | 2005-06-27 | 2007-05-17 | 삼성전자주식회사 | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 |
-
2005
- 2005-06-27 KR KR1020050055906A patent/KR100719368B1/ko active IP Right Grant
-
2006
- 2006-05-02 US US11/381,140 patent/US7349263B2/en active Active
- 2006-06-13 JP JP2006164060A patent/JP4991187B2/ja active Active
- 2006-06-27 DE DE102006030758A patent/DE102006030758B4/de active Active
-
2008
- 2008-02-14 US US12/031,422 patent/US7599219B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040130943A1 (en) * | 2002-07-02 | 2004-07-08 | Sharp Kabushiki Kaisha | Nonvolatile semiconductor memory device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11024397B2 (en) | 2018-11-06 | 2021-06-01 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with verification signal to indicate success or failure of programming memory cell and method for operating thereof |
US11482288B2 (en) | 2018-11-06 | 2022-10-25 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method for operating with varying programming time |
Also Published As
Publication number | Publication date |
---|---|
DE102006030758B4 (de) | 2010-06-24 |
JP2007012251A (ja) | 2007-01-18 |
US20060291290A1 (en) | 2006-12-28 |
KR20070000525A (ko) | 2007-01-03 |
US7599219B2 (en) | 2009-10-06 |
US7349263B2 (en) | 2008-03-25 |
JP4991187B2 (ja) | 2012-08-01 |
DE102006030758A1 (de) | 2006-12-28 |
US20080137435A1 (en) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100719368B1 (ko) | 플래시 메모리 장치의 적응적 프로그램 방법 및 장치 | |
US6954380B2 (en) | Programming method of nonvolatile semiconductor memory device | |
US7898876B2 (en) | Page buffer circuit, nonvolatile memory device including the page buffer circuit, and method of operating the nonvolatile memory device | |
US7564718B2 (en) | Method for programming a block of memory cells, non-volatile memory device and memory card device | |
US9312027B2 (en) | Method of operating nonvolatile memory device controlled by controlling coupling resistance value between bit line and page buffer | |
USRE44978E1 (en) | Method of verifying programming of a nonvolatile memory device | |
US8284611B2 (en) | Verifying and programming method of nonvolatile memory device | |
US20100182841A1 (en) | Nonvolatile memory device and method of operating the same | |
KR20160053845A (ko) | 3d 비휘발성 메모리를 위한 동적 소거 전압 스텝 사이즈 선택 | |
KR20130095271A (ko) | 비휘발성 메모리에서의 자연 임계 전압 분포 압축 | |
KR101705294B1 (ko) | 플래시 메모리 및 그 프로그램 방법 | |
KR101100547B1 (ko) | 플래시 소자의 소거 방법 | |
US7903481B2 (en) | Page buffer circuit, nonvolatile device including the same, and method of operating the nonvolatile memory device | |
US8553465B2 (en) | Semiconductor memory device and method of programming the same | |
US20130308393A1 (en) | Non-volatile memory device and method for driving the same | |
US8743620B2 (en) | Nonvolatile memory device and program verify method thereof | |
KR101013200B1 (ko) | 비휘발성 메모리 프로그램 동작에서의 가변 프로그램 전압 증분값 | |
US20100226171A1 (en) | Method of programming nonvolatile memory device | |
JP5412063B2 (ja) | 不揮発性半導体記憶装置 | |
TWI699772B (zh) | 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統 | |
KR101034930B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
KR20070035277A (ko) | 스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치 | |
KR20100115111A (ko) | 불휘발성 메모리 장치의 프로그램 방법 | |
KR20090123508A (ko) | 불휘발성 메모리 소자의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 13 |