KR20070035277A - 스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치 - Google Patents

스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치 Download PDF

Info

Publication number
KR20070035277A
KR20070035277A KR1020050089948A KR20050089948A KR20070035277A KR 20070035277 A KR20070035277 A KR 20070035277A KR 1020050089948 A KR1020050089948 A KR 1020050089948A KR 20050089948 A KR20050089948 A KR 20050089948A KR 20070035277 A KR20070035277 A KR 20070035277A
Authority
KR
South Korea
Prior art keywords
voltage
convergence
program
cell array
time
Prior art date
Application number
KR1020050089948A
Other languages
English (en)
Inventor
천진영
정재용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050089948A priority Critical patent/KR20070035277A/ko
Publication of KR20070035277A publication Critical patent/KR20070035277A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

본 발명은 플래시 메모리 장치의 프로그램에서 셀 들의 문턱전압 초기화 방법에 관한 것으로, 상기 셀 들의 워드 라인으로 스텝 전압을 인가하는 제 1 컨버전스 프로그램 단계와; 상기 워드 라인으로 고정 전압을 소정의 시간 동안 지속적으로 공급하는 제 2 컨버전스 프로그램 단계를 포함한다. 상술한 문턱전압 초기화를 통해 프로그램 시작시 셀들의 산포를 개선하고, 프로그램에 소요되는 루프 수를 감소시켜 프로그램 속도를 높일 수 있다.

Description

스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리 장치{FLASH MEMORY DEVICE WITH STEPPING CONVERGENCE PROGRAMMING SCHEME}
도 1은 본 발명의 스텝형 컨버전스 프로그램을 보여주는 워드 라인 전압 파형도;
도 2는 본 발명의 컨버전스 프로그램을 위한 구성을 도시한 블록도;
도 3은 도 2의 구성을 통하여 수행되는 본 발명의 타이밍도;
도 4a는 본 발명에 따른 제 1 컨버전스 프로그램 적용시 문턱전압의 변화를 보여주는 도면;
도 4b는 본 발명에 따른 제 2 컨버전스 프로그램 적용시 문턱전압의 변화를 보여주는 도면.
*도면의 주요부분에 대한 부호의 설명*
10 : 전압 발생기 20 : 선택회로
30 : 기입 드라이버 40 : X-디코더
50 : 셀 어레이 60 : 열 선택부
70 : 감지증폭기 80 : 프로그램 제어부
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치의 프로그램 방법 및 장치에 관한 것이다.
일반적으로, 플래시 메모리 장치(Flash Memory Device)는 전기적으로 프로그램 및 소거 동작이 가능한 불휘발성 반도체 메모리 장치를 지칭한다. 최근 모바일 기기의 대용량 저장장치나 코드 메모리(Coded Memory) 등의 적용에서 고용량 또는 고속 특성을 만족하여 많은 주목을 받고 있다. 플래시 메모리 장치는 낸드형(NAND type) 플래시 메모리와 노어형(NOR type) 플래시 메모리로 분류될 수 있다. 이 중에서 노어형 플래시 메모리 장치의 셀 어레이는 하나의 비트 라인에 복수의 메모리 셀 들이 병렬로 배열되는 구조를 갖는다. 반면, 낸드형 플래시 메모리는 하나의 비트 라인에 복수 개의 메모리 셀 들이 직렬로 배열되는 구조를 갖는다. 노어형 플래시 메모리 장치는 낸드형 플래시 메모리와 비교할 때, 프로그램 및 읽기 동작에 있어서 월등하게 빠른 속도를 갖기 때문에 빠른 속도 특성을 요하는 분야에서 폭넓게 이용되고 있다. 상술한 플래시 메모리 장치의 저장 데이터는 셀의 문턱전압 상태에 의해 정의되고, 프로그램 동작은 셀의 문턱전압을 변화시키는 방식으로 이루어진다. 가장 일반적인 프로그램 스킴(Scheme)으로는 셀의 문턱전압(Threshold Voltage)은 증가형 스텝 펄스 프로그램(Incremental Step Pulse Programming : 이하 ISPP) 방식이 있다. 그러나 프로그램을 위해 선택되는 동일한 워드 라인 상의 복수의 셀 들은 상술한 ISPP동작이 진행됨에 따라, 그 문턱전압이 증가되는 동시에 셀 들의 문턱전압 산포도 넓어진다. 따라서 프로그램 이후에 바람직한 산포를 갖기 위한 많은 연구가 이루어지고 있다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 프로그램 이전에 셀 들의 문턱전압 산포를 미리 개선하는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 프로그램 이전에 선택된 셀 들에 대해 신속한 산포 개선이 이루어지는 장치 및 방법을 제공하는 데 있다.
상기 제반 목적을 달성하기 위한 본 발명에 따른 플래시 메모리 장치의 프로그램 시 셀 들의 문턱전압 초기화 방법은, 상기 선택된 셀 들의 워드 라인으로 스텝 전압을 인가하는 제 1 컨버전스 프로그램 단계와; 상기 워드 라인으로 고정 전압을 소정의 시간 동안 지속적으로 공급하는 제 2 컨버전스 프로그램 단계를 포함한다.
바람직한 실시예에 있어서, 상기 제 1 컨버전스 프로그램 단계는 검증(Verify) 전압의 인가 없이 상기 스텝 전압만을 상기 워드 라인으로 공급한다.
바람직한 실시예에 있어서, 상기 스텝 전압이 인가되는 각 스텝의 소요 시간은 상기 소정의 시간보다 짧은 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 고정 전압의 레벨은 상기 스텝 전압의 최종 전압 레벨보다 높은 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 고정 전압의 레벨은 상기 스텝 전압의 최종 전압 레벨과 동일한 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 소정의 시간은 상기 선택된 셀 들의 문턱전압 산포를 충분히 수렴시킬 수 있도록 가변할 수 있다.
바람직한 실시예에 있어서, 상기 플래시 메모리 장치는 노어형 플래시 메모리 장치이다.
상기 제반 목적을 달성하기 위한 본 발명에 따른 플래시 메모리 장치는, 셀 어레이와; 상기 셀 어레이의 프로그램을 위해 선택된 셀 들의 문턱전압을 초기 문턱전압으로 정렬하기 위한 컨버전스 전압을 발생하는 컨버전스 전압 발생기와; 상기 선택된 셀 들을 상기 초기 문턱전압으로부터 프로그램하기 위한 프로그램 전압을 발생하는 프로그램 전압 발생기; 선택신호에 응답하여 상기 컨버전스 전압과 상기 프로그램 전압 중 하나를 선택하여 상기 셀 어레이의 워드라인으로 공급하는 선택회로와; 프로그램 시작시 상기 컨버전스 전압 발생기와 상기 프로그램 전압 발생기가 전압을 생성하도록 제어하며, 상기 컨버전스 전압과 상기 프로그램 전압을 순차적으로 상기 셀 어레이의 워드라인으로 공급되도록 선택신호를 생성하는 프로그램 제어부를 포함한다.
바람직한 실시예에 있어서, 상기 프로그램 전압 발생기는, 상기 셀 어레이의 벌크영역으로 공급되는 벌크 전압을 생성하는 벌크 전압 발생기와; 상기 셀 어레이의 비트 라인으로 공급되는 비트 라인 전압을 생성하는 비트라인 전압 발생기를 포함한다.
바람직한 실시예에 있어서, 상기 컨버전스 전압 발생기는 프로그램 시, 상기 선택된 셀 들의 문턱전압을 초기화하는 제 1 컨버전스 전압과 제 2 컨버전스 전압을 생성한다.
바람직한 실시예에 있어서, 상기 제 1 컨버전스 전압은 각각 제 1 시간의 지속구간과 일정한 전압 간격으로 증가하는 스텝 전압이고, 상기 제 2 컨버전스 전압은 상기 제 1 컨버전스 전압의 최종 스텝 전압과 다른 전압 레벨로 제 2 시간 동안 지속된다.
바람직한 실시예에 있어서, 상기 제 2 시간은 상기 제 1 시간보다 긴 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 2 시간은 상기 선택된 셀 들의 산포를 개선하기 위해 가변될 수 있다.
상술한 제반 목적을 달성하기 위한 다른 특징에 따른 본 발명의 플래시 메모리 장치는, 셀 어레이와; 상기 셀 어레이의 프로그램을 위해 선택된 셀 들의 문턱전압을 초기 문턱전압으로 정렬하기 위한 컨버전스 전압과 상기 선택된 셀 들을 상기 초기 문턱전압으로부터 프로그램하기 위한 프로그램 전압을 발생하는 전압 발생기와; 상기 전압 발생기가 상기 컨버전스 전압과 상기 프로그램 전압을 생성하도록 제어하며, 상기 컨버전스 전압과 상기 프로그램 전압을 순차적으로 상기 셀 어레이의 워드라인으로 공급되도록 제어하는 프로그램 제어부를 포함한다.
바람직한 실시예에 있어서, 상기 전압 발생기는 상기 셀 어레이의 벌크영역으로 공급되는 벌크 전압과 상기 셀 어레이의 비트 라인으로 공급되는 비트 라인 전압을 생성한다.
바람직한 실시예에 있어서, 상기 컨버전스 전압은 상기 선택된 셀 들의 프로그램 시 초기 문턱전압을 정렬하기 위한 제 1 컨버전스 전압과 제 2 컨버전스 전압을 포함한다.
바람직한 실시예에 있어서, 상기 제 1 컨버전스 전압은 각각 제 1 시간의 지속구간과 일정한 전압 간격으로 증가하는 스텝 전압이고, 상기 제 2 컨버전스 전압은 상기 제 1 컨버전스 전압의 최종 스텝 전압과 다른 전압 레벨로 제 2 시간 동안 지속된다.
바람직한 실시예에 있어서, 상기 제 2 시간은 상기 제 1 시간보다 긴 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 제 2 시간은 상기 선택된 셀 들의 산포의 조정을 위해 가변될 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 바람직한 일 실시예를 간략히 보여주는 워드라인 전압 파형도이다. 도 1을 참조하면, 본 발명에 따른 프로그램 방법은 ISPP가 수행되기 이전에 셀 들의 워드 라인으로 스텝 형태의 전압을 인가하고, 그 이후에는 고정 레벨의 전압을 소정의 시간 동안 인가하여 셀 들의 산포를 협소하게 초기화한다. 이하에서는 ISPP가 이루어지기 이전에 셀 들의 산포를 개선하는 상술한 과정을 컨버전스 프로그램(Convergence Program)이라 칭하기로 한다. 이하 도면에 의거하여 본 발명의 컨버전스 프로그램이 상세히 설명될 것이다.
본 발명에 따른 컨버전스 프로그램은 도 1에 도시된 바와 같이, 두 단계로 구분될 수 있다. 첫 번째 단계는 ΔT1 구간으로 스텝 전압을 인가하여 워드 라인을 공유하는 셀 들의 문턱전압을 신속히 타깃(Target) 전압 부근으로 소폭 이동시키는 제 1 컨버전스 프로그램 단계이다. 두 번째 단계는 도면의 ΔT2 구간 동안에 해당하며, 상술한 제 1 컨버전스 프로그램을 통해 문턱전압이 이동이 있었던 셀 들에 대해서, 일정한 워드 라인 전압을 소정의 시간(ΔT2) 동안 인가하여 셀 들의 문턱전압 산포를 타깃 전압으로 수렴시키는 제 2 컨버전스 프로그램 단계이다. 이러한 두 단계의 컨버전스 프로그램을 통하여 워드 라인을 공유하는 셀 들이 ISPP에 의거한 프로그램 이전에 산포를 획기적으로 개선하여, ISPP에 의한 본격적인 프로그램이 수행되더라도 셀 들의 문턱전압의 확산을 최소화할 수 있다.
도 2는 상술한 도 1의 컨버전스 프로그램을 수행하기 위한 본 발명의 실시예를 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 플래시 메모리 장치는 컨버전스 프로그램을 수행할 수 있는 컨버전스 전압(VCP) 발생기(13)를 포함하며, ISPP가 진행되기 이전에 선택된 셀 들의 문턱전압 산포를 컨버전스 프로그램을 통해 획기적으로 개선할 수 있다.
전압 발생기(10)는 프로그램 동작에서 셀 어레이로 공급되는 제반 전압들을 생성하여 공급한다. 전압발생기(10)는 벌크 전압 발생기(11), 프로그램 전압 발생기(12), 컨버전스 전압 발생기(13), 그리고 비트 라인 전압 발생기(14)를 포함한 다.
벌크 전압 발생기(11)는 프로그램 단계에서 벌크로 전압을 공급한다. 벌크 전압 발생기(11)는 일반적으로 프로그램 동작에서는 접지 전압 레벨(예를 들면 0V)을 공급하고, 소거 동작에서는 셀의 플로팅 게이트의 주입된 핫 일렉트론이 효과적으로 벌크 영역으로 FN-터널링 현상에 의해 유도되기 위한 전압(예를 들면 약 -9V)을 생성한다.
프로그램 전압 발생기(12)는 셀의 워드라인에 증가형 스텝 펄스를 공급하기 위한 스텝 전압(Vpgm)을 생성한다. 또한, 프로그램 루프에서 패스(Pass)와 페일(Fail) 여부를 체크하기 위한 검증전압(Vverify)을 생성하여 워드라인으로 공급한다. 그러나 본 발명의 컨버전스 프로그램 시에는 프로그램 전압 발생기(12)에서 발생하는 제반 전압은 워드라인으로 공급되지 않는다.
컨버전스 전압 발생기(13)는 컨버전스 프로그램을 위한 전압을 생성한다. 특히 제 1 컨버전스 프로그램을 위한 단계적인 스텝 전압을 생성하여 워드 라인으로 공급한다. 제 2 컨버전스 프로그램 시, 컨버전스 전압 발생기(13)는 스텝 전압이 아닌 일정한 워드 라인 전압을 생성하여 공급한다.
비트라인 전압 발생기(14)는 컨버전스 프로그램 단계와 ISPP에 의거한 본격적인 프로그램 동작에서 선택된 셀 어레이의 비트 라인으로 공급되는 전압을 생성한다. 본 발명의 컨버전스 프로그램 시에는 열전자 주입이 효과적으로 일어나도록 비트 라인 전압(예를 들면 약 5V)을 공급한다.
선택회로(20)는 프로그램 전압 발생기(12)와 컨버전스 전압 발생기(13)로부 터 생성되는 전압을 프로그램 제어부(80)로부터의 선택신호(SEL)에 응답하여 워드라인 전압으로 공급한다. ISPP 루프가 시작되기 이전, 컨버전스 프로그램 단계에서는 컨버전스 전압(Vcp)을 선택하여 워드라인 전압(VWL)으로 공급한다. 컨버전스 프로그램이 종료되고, 본격적인 ISPP 루프가 시작되면, 선택회로(20)는 프로그램 전압(Vpgm)을 선택하여 워드라인으로 공급하기 위해 X-디코더(40)로 전달한다.
기입 드라이버(30)는 본 발명의 컨버전스 프로그램 시, 비트 라인 전압 발생기(14)로부터 생성된 비트 라인 전압(VBL)을 공급받아 셀 어레이의 열 선택부(60)로 공급한다. 또한, ISPP에 의한 프로그램 동작에서도 비트 라인 전압을 제공받아 셀의 플로팅 게이트에 핫 일렉트론이 효과적으로 주입될 수 있도록 드레인 전압을 설정한다.
X-디코더(40)는 비록 도면에는 도시하지 않았지만, 어드레스 입력수단으로부터 전달되는 행 어드레스(RA) 정보에 응답하여 워드 라인 중 하나를 선택한다. 선택된 워드 라인으로 선택회로(20)로부터 전달되는 워드라인 전압(VWL)이 인가된다.
셀 어레이(50)는 도시한 바와 같은 워드 라인(W/L)과 비트 라인(B/L)이 교차하는 지점에 제어 게이트는 워드 라인(W/L)에, 드레인은 비트 라인(B/L)에, 소오스는 소스 라인(도시는 생략)에 연결된 노어형(NOR type) 플래시 메모리 셀 들로 구성된다. 그리고 벌크 전압 발생기(11)로부터 공급되는 벌크 전압(VBulk)이 셀 어레이(50)의 벌크 영역에 공급된다.
열 선택부(60)는 도면에 도시되지는 않았지만, 어드레스 입력수단으로부터 공급되는 열 어드레스(CA)에 응답하여 선택되는 셀 어레이의 비트 라인들을 선택한다. 본 발명의 컨버전스 프로그램 시에는 선택된 셀 들의 비트 라인으로 비트 라인 전압 발생기(14)로부터 생성된 비트 라인 전압을 기입 드라이버(30)로부터 전달받아 공급한다.
감지증폭기(70)는 독출(Read) 동작이나 검증(Verify) 동작시에 선택된 셀의 비트 라인 전압의 변화를 감지하여 증폭한다. 본 발명은 프로그램에 대한 발명이기 때문에 감지증폭기(70)의 동작에 대해서는 설명을 생략하기로 한다. 다만, ISPP에 의한 프로그램 동작중, 프로그램 대상 셀들이 모두 패스(Pass)된 상태를 프로그램 제어부(80)로 전달하게 되면, 프로그램 제어부(80)는 프로그램의 루프를 초기화하게 될 것이다.
프로그램 제어부(80)는 감지증폭기(70)로부터 셀 검증(Verify)결과를 입력받아 패스-페일(Pass/Fail) 여부를 판단하여, 패스인 경우 프로그램을 종료하고 페일인 경우에는 증가된 스텝 펄스 전압으로 프로그램 루프를 진행한다. 특히, 본 발명의 프로그램 제어부(80)는 프로그램이 시작될 때 컨버전스 프로그램을 수행하고, 이후에 ISPP에 의거한 프로그램 동작을 진행한다. 컨버전스 프로그램 동안에는 컨버전스 전압 발생기(13)로부터 생성되는 전압(VCP)이 선택회로(20)에 의해 선택되도록 제어신호(SEL)를 생성한다. 컨버전스 프로그램이 종료되면, 프로그램 전압 발생기(12)에서 생성되는 프로그램 전압이 워드라인으로 공급되도록 선택회로(20)를 제어한다. 컨버전스 프로그램과 ISPP에 따른 프로그램 동안에는 벌크 전압 발생기 (11)가 벌크 전압(VBulk)을 벌크 영역으로 공급하도록 제어한다. 또한, 비트 라인 전압 발생기(14)를 셀 어레이(50)의 셀 들이 효과적으로 프로그램 되도록 비트 라인 전압(VBL)이 생성되도록 제어한다. 프로그램 제어부(80)의 제반 동작이 상술한 동작에만 국한되지 않음은 이 분야에서 통상의 지식을 습득한 자들에게는 자명하다.
상술한 구성을 포함하는 본 발명의 메모리 장치는 도 1에서 설명한 컨버전스 프로그램을 수행할 수 있다. 본 발명의 컨버전스 프로그램은 이후에 진행되는 ISPP에 의거한 프로그램 시 발생하는 셀 들의 문턱전압 산포의 확산을 미리 보상할 수 있다. 또한, 협소한 문턱전압 산포를 가지는 셀 들은 넓은 문턱전압 산포를 갖는 셀 들에 비해 프로그램에 소요되는 루프 횟수가 적기 때문에 프로그램 속도를 높일 수 있다.
도 3은 상술한 도 2에 설명된 구성에 따른 컨버전스 프로그램을 설명하는 타이밍도이다. 도 3을 참조하면, 컨버전스 프로그램에 따른 셀 어레이의 워드 라인(W/L), 소오스 라인(S/L), 비트 라인(B/L), 벌크(Bulk), 그리고 문턱전압(Vth)의 변화가 도시되었다. 본 발명에 따른 컨버전스 프로그램은 ISPP에 의거한 프로그램이 수행되기 이전에 워드 라인에 스텝 형태의 워드 라인 전압과 소정의 시간 동안 일정전압이 유지되는 워드 라인 전압이 공급되어 셀의 문턱 전압 산포를 협소화 시킬 수 있다.
도시된 타이밍도에 나타난 컨버전스 프로그램은 크게 두 단계로 구분될 수 있다. 첫 번째 단계는 ΔT1 구간에 해당하는 제 1 컨버전스 프로그램 단계이다. 제 1 컨버전스 프로그램 단계는 워드 라인(W/L)으로 초기 워드 라인 전압(V0)로부터 시작하여 V1, V2, V3의 전압 레벨로 증가하는 스텝 전압이 인가된다. 컨버전스 프로그램은 패스/페일(Pass/Fail)의 여부를 확인하기 위한 검증동작이 필요치 않기 때문에 검증전압의 인가는 포함되지 않는다. 제 1 컨버전스 프로그램이 이루어지는 구간(ΔT1)에서의 셀의 소오스 라인(S/L)과 비트라인(B/L), 벌크(Bulk)의 전위변화가 각각 도시되었다. 컨버전스 프로그램에서는 셀의 플로팅 게이트로의 열전자 주입이 일어나기 위한 비트 라인(B/L)과 벌크(Bulk), 소오스 라인의 바이어스 전압들이 설정된다. 이상적으로는 소오스 라인(S/L)과 벌크(Bulk)는 접지 전위(예를 들면 0V)로, 비트 라인(B/L)은 5V로 바이어스 하여 소오스와 드레인 간의 전계를 형성한다. 이러한 바이어스 조건하에 제 1 컨버전스 프로그램에 따라 워드 라인으로 스텝 전압을 인가할 경우에 소오스와 드레인 간의 전하 이동에 따르는 리플(Ripple)이 도면과 같이 발생한다. 도 3의 타이밍도에는 소오스 라인(S/L)의 리플(ΔVSL)과 벌크(Bulk)의 리플(ΔVBULK), 비트 라인(B/L)의 리플(ΔVBL)이 각각 도시되었다. 이러한 리플(Ripple) 전압들은 워드 라인(W/L)으로의 스텝 전압의 인가로 생성된 것이다. 상술한 리플 전압들이 생성됨과 동시에 최하단의 참조부호 ①이 지시된 문턱전압(Vth)이 단계적으로 상승됨을 확인할 수 있다. 상술한 제 1 컨버전스 프로그램에서 사용되는 스텝의 수는 공정이나 소자의 특성에 따라 가변 가능하다.
상술한 제 1 컨버전스 프로그램에 뒤따라 셀 들의 산포를 협소하게 타깃 전압 부근으로 수렴시키는 제 2 컨버전스 프로그램이 뒤따른다. 제 2 컨버전스 프로 그램은 제 1 컨버전스 프로그램의 최종 전압(V2)과는 다른 고정 전압(V3)을 워드 라인(W/L)에 지속적으로 인가하여 워드 라인을 공유하는 셀 들의 문턱전압 산포를 협소화 시킨다. 제 1 컨버전스 프로그램은 신속히 셀 들의 문턱전압을 타깃 전압 부근으로 이동시키는 단계였다면, 제 2 컨버전스 프로그램은 타깃 전압 부근에 이동된 셀 들의 문턱전압 산포를 협소하게 모으는 단계로 정의될 수 있다. 제 2 컨버전스 프로그램 구간은 도 3의 ΔT2 구간에 해당된다. 제 2 컨버전스 프로그램에 소요되는 시간(ΔT2)이 충분히 확보되면 셀 들의 문턱전압 산포를 바람직하게 모을 수 있으나, 프로그램 소요 시간은 길어진다. 그러나 셀 들의 초기 문턱전압 산포가 협소할 경우, 산포가 넓은 경우보다 검증(Verify)시 패스(Pass)까지 소요되는 루프 수는 감소한다. 따라서, 제 2 컨버전스 프로그램의 소요 시간(ΔT2)은 초기 문턱전압의 산포 개선과 컨버전스 프로그램의 소요 시간 사이의 트레이드-오프(trade-off) 관계를 고려하여, 프로그램 루프 수를 최소화할 수 있는 시간으로 설정되어야 할 것이다. 제 2 컨버전스 프로그램 시의 소오스 라인(S/L), 비트 라인(B/L), 벌크(Bulk)의 바이어스 조건은 제 1 컨버전스 프로그램 시와 동일하다. 그러나 제 2 컨버전스 프로그램에서는 제 1 컨버전스 프로그램에서의 최종 스텝 전압(V2)이 아닌 고정 전압(V3)이 워드 라인으로 공급되기 때문에 전하의 이동에 의한 리플은 최초 일 회 발생하고 이후에는 일정전압으로 유지된다. 제 2 컨버전스 프로그램에 소요되는 시간(ΔT2)은 도면의 제 1 컨버전스 프로그램 시의 각 스텝에 소요되는 시간(Δt)보다 충분히 길다. 또한, 제 2 컨버전스 프로그램에 소요되는 시간(ΔT2)은 워드 라인을 공유하는 셀 들의 문턱전압이 타깃 전압으로의 수렴이 이루어지기에 충 분한 시간으로 설정할 수 있다. 그러나 컨버전스 프로그램에 소요되는 시간이 다소 길어지더라도, 충분히 좁아진 상태의 산포로 프로그램을 시작하게 되면, 프로그램 진행시에 확장되는 산포에 의한 프로그램 루프의 횟수 증가를 줄일 수 있어 전체적으로는 프로그램 속도를 증가시킬 수 있다. 또한, 제 1 컨버전스 프로그램 단계가 없이 곧바로 제 2 컨버전스 프로그램 단계를 시행할 경우 셀 들의 문턱전압의 타깃 전압(Vtarget)으로의 수렴속도가 늦어지게 됨이 참조부호 ②로 도시되었다.
상술한 도 3에 대한 상세한 설명에 따르면, 본 발명의 컨버전스 프로그램은 제 1 컨버전스 프로그램을 통하여 문턱전압(Vth)을 타깃 전압(Vtarget) 부근으로 신속히 이동하고, 제 2 컨버전스 프로그램을 통하여 워드 라인을 공유하는 셀 들의 문턱전압(Vth)이 바람직한 산포로 조밀하게 수렴된다.
도 4a는 본 발명의 제 1 컨버전스 프로그램에 따른 문턱전압의 변화를 보여주는 도면이다. 도 4a를 참조하면, 워드 라인(W/L)을 통해서 스텝 전압이 인가되는 제 1 컨버전스 프로그램에 의해 워드라인을 공유하는 셀 들의 문턱전압은 각 스텝에 따라 타깃 전압(Vtarget) 부근으로 이동한다. 제 1 컨버전스 프로그램이 적용되기 이전의 셀 들의 문턱전압 산포(100)는 스텝 전압의 인가에 따라 점선으로 도시된 중간 상태를 거쳐 제 1 컨버전스 프로그램이 종료되는 시점에서는 문턱전압 산포(110)으로 이동된다.
도 4b는 본 발명의 제 2 컨버전스 프로그램을 통한 문턱전압의 변화를 설명하는 도면이다. 도 4b를 참조하면, 일정한 워드라인 전압이 인가되는 제 2 컨버전스 프로그램에 따르면, 스텝 전압이 인가된 제 1 컨버전스 프로그램을 통해서 소폭 이동된 셀 들의 문턱전압 산포(110)가 일정한 전압(V3)을 소정의 시간(ΔT2) 동안 지속적으로 인가함으로 타깃 전압(Vtarget) 부근에서 바람직한 문턱전압 산포(120)로 개선되었음을 확인할 수 있다. 이후에 진행될 ISPP에 의한 본격적인 프로그램은 셀 들의 문턱전압 산포 (120)상태로부터 시작하게 될 것이다.
상술한 바와 같이 ISPP 방식의 프로그램 루프를 진행하기 이전에 프로그램될 셀 들의 문턱전압을 타깃 전압으로 충분히 이동시키고, 산포를 충분히 개선함으로써 ISPP에 소요되는 루프 횟수를 감소시키고, 결과적으로는 프로그램에 소요되는 시간을 단축시켜 프로그램 속도를 높일 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 프로그램 방법은 프로그램 이전에 충분한셀 들의 문턱전압 산포를 개선하여 프로그램에 소요되는 루프 수를 감소시킬 수 있어 전체적으로는 플래시 메모리의 프로그램 속도를 향상시킬 수 있다.

Claims (19)

  1. 플래시 메모리 장치의 프로그램 시, 선택된 셀 들의 문턱전압 초기화 방법에 있어서,
    상기 선택된 셀 들의 워드 라인으로 스텝 전압을 인가하는 제 1 컨버전스 프로그램 단계와;
    상기 워드 라인으로 고정 전압을 소정의 시간 동안 지속적으로 공급하는 제 2 컨버전스 프로그램 단계를 포함하는 것을 특징으로 하는 초기화 방법.
  2. 제 1 항에 있어서,
    상기 제 1 컨버전스 프로그램 단계는 검증(Verify) 전압의 인가 없이 상기 스텝 전압만을 상기 워드 라인으로 공급하는 것을 특징으로 하는 초기화 방법.
  3. 제 2 항에 있어서,
    상기 스텝 전압이 인가되는 각 스텝의 소요 시간은 상기 소정의 시간보다 짧은 것을 특징으로 하는 초기화 방법.
  4. 제 1 항에 있어서,
    상기 고정 전압의 레벨은 상기 스텝 전압의 최종 전압 레벨보다 높은 것을 특징으로 하는 초기화 방법.
  5. 제 1 항에 있어서,
    상기 고정 전압의 레벨은 상기 스텝 전압의 최종 전압 레벨과 동일한 것을 특징으로 하는 초기화 방법.
  6. 제 1 항에 있어서,
    상기 소정의 시간은 상기 선택된 셀 들의 문턱전압 산포를 충분히 수렴시킬 수 있도록 가변할 수 있는 것을 특징으로 하는 초기화 방법.
  7. 제 1 항에 있어서,
    상기 플래시 메모리 장치는 노어형 플래시 메모리 장치인 것을 특징으로 하는 초기화 방법.
  8. 셀 어레이와;
    상기 셀 어레이의 프로그램을 위해 선택된 셀 들의 문턱전압을 초기 문턱전압으로 정렬하기 위한 컨버전스 전압을 발생하는 컨버전스 전압 발생기와;
    상기 선택된 셀 들을 상기 초기 문턱전압으로부터 프로그램하기 위한 프로그램 전압을 발생하는 프로그램 전압 발생기;
    선택신호에 응답하여 상기 컨버전스 전압과 상기 프로그램 전압 중 하나를 선택하여 상기 셀 어레이의 워드라인으로 공급하는 선택회로와;
    프로그램 시작시 상기 컨버전스 전압 발생기와 상기 프로그램 전압 발생기가 전압을 생성하도록 제어하며, 상기 컨버전스 전압과 상기 프로그램 전압을 순차적으로 상기 셀 어레이의 워드라인으로 공급되도록 선택신호를 생성하는 프로그램 제어부를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  9. 제 8 항에 있어서,
    상기 프로그램 전압 발생기는,
    상기 셀 어레이의 벌크영역으로 공급되는 벌크 전압을 생성하는 벌크 전압 발생기와;
    상기 셀 어레이의 비트 라인으로 공급되는 비트 라인 전압을 생성하는 비트라인 전압 발생기를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  10. 제 8 항에 있어서,
    상기 컨버전스 전압 발생기는 프로그램 시, 상기 선택된 셀 들의 문턱전압을 초기화하는 제 1 컨버전스 전압과 제 2 컨버전스 전압을 생성하는 것을 특징으로 하는 플래시 메모리 장치.
  11. 제 10 항에 있어서,
    상기 제 1 컨버전스 전압은 각각 제 1 시간의 지속구간과 일정한 전압 간격으로 증가하는 스텝 전압이고, 상기 제 2 컨버전스 전압은 상기 제 1 컨버전스 전 압의 최종 스텝 전압과 다른 전압 레벨로 제 2 시간 동안 지속되는 것을 특징으로 하는 플래시 메모리 장치.
  12. 제 11 항에 있어서,
    상기 제 2 시간은 상기 제 1 시간보다 긴 것을 특징으로 하는 플래시 메모리 장치.
  13. 제 12 항에 있어서,
    상기 제 2 시간은 상기 선택된 셀 들의 산포를 개선하기 위해 가변될 수 있는 것을 특징으로 하는 플래시 메모리 장치.
  14. 셀 어레이와;
    상기 셀 어레이의 프로그램을 위해 선택된 셀 들의 문턱전압을 초기 문턱전압으로 정렬하기 위한 컨버전스 전압과 상기 선택된 셀 들을 상기 초기 문턱전압으로부터 프로그램하기 위한 프로그램 전압을 발생하는 전압 발생기와;
    상기 전압 발생기가 상기 컨버전스 전압과 상기 프로그램 전압을 생성하도록 제어하며, 상기 컨버전스 전압과 상기 프로그램 전압을 순차적으로 상기 셀 어레이의 워드라인으로 공급되도록 제어하는 프로그램 제어부를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  15. 제 14 항에 있어서,
    상기 전압 발생기는 상기 셀 어레이의 벌크영역으로 공급되는 벌크 전압과 상기 셀 어레이의 비트 라인으로 공급되는 비트 라인 전압을 생성하는 것을 특징으로 하는 플래시 메모리 장치.
  16. 제 14 항에 있어서,
    상기 컨버전스 전압은 상기 선택된 셀 들의 프로그램 시 초기 문턱전압을 정렬하기 위한 제 1 컨버전스 전압과 제 2 컨버전스 전압을 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  17. 제 16 항에 있어서,
    상기 제 1 컨버전스 전압은 각각 제 1 시간의 지속구간과 일정한 전압 간격으로 증가하는 스텝 전압이고, 상기 제 2 컨버전스 전압은 상기 제 1 컨버전스 전압의 최종 스텝 전압과는 다른 전압 레벨이 제 2 시간 동안 지속되는 전압인 것을 특징으로 하는 플래시 메모리 장치.
  18. 제 17 항에 있어서,
    상기 제 2 시간은 상기 제 1 시간보다 긴 것을 특징으로 하는 플래시 메모리 장치.
  19. 제 17 항에 있어서,
    상기 제 2 시간은 상기 선택된 셀 들의 산포의 조정을 위해 가변될 수 있는 것을 특징으로 하는 플래시 메모리 장치.
KR1020050089948A 2005-09-27 2005-09-27 스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치 KR20070035277A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089948A KR20070035277A (ko) 2005-09-27 2005-09-27 스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089948A KR20070035277A (ko) 2005-09-27 2005-09-27 스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치

Publications (1)

Publication Number Publication Date
KR20070035277A true KR20070035277A (ko) 2007-03-30

Family

ID=43656463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089948A KR20070035277A (ko) 2005-09-27 2005-09-27 스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치

Country Status (1)

Country Link
KR (1) KR20070035277A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102508118B1 (ko) * 2021-11-15 2023-03-08 삼성전자주식회사 스토리지 장치 및 그 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102508118B1 (ko) * 2021-11-15 2023-03-08 삼성전자주식회사 스토리지 장치 및 그 동작 방법

Similar Documents

Publication Publication Date Title
US7414871B2 (en) Program control circuit of flash memory device having MLC and method thereof
KR100719368B1 (ko) 플래시 메모리 장치의 적응적 프로그램 방법 및 장치
KR100888844B1 (ko) 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
US7821835B2 (en) Concurrent programming of non-volatile memory
US9183937B2 (en) Method and apparatus for the erase suspend operation
KR100850516B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US6954380B2 (en) Programming method of nonvolatile semiconductor memory device
US6577540B2 (en) Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
US7630263B2 (en) Exploiting a statistical distribution of the values of an electrical characteristic in a population of auxiliary memory cells for obtaining reference cells
KR20090092099A (ko) 비휘발성 메모리 장치에서의 프로그래밍 방법
KR101705294B1 (ko) 플래시 메모리 및 그 프로그램 방법
KR101212739B1 (ko) 비휘발성 메모리장치 및 이의 동작방법
US20100046300A1 (en) Reduction of quick charge loss effect in a memory device
KR20130139598A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20120092911A (ko) 반도체 메모리 장치 및 데이터 소거 방법
KR100357693B1 (ko) 향상된 소거 알고리즘이 내장된 불휘발성 반도체 메모리장치
EP2057635A1 (en) Partitioned erase and erase verification in non-volatile memory
JP4988264B2 (ja) ワードライン電圧の勾配を制御する不揮発性メモリ装置及びそのプログラム方法
US20040066685A1 (en) Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
KR100908662B1 (ko) 불휘발성반도체기억장치
US8743620B2 (en) Nonvolatile memory device and program verify method thereof
KR20070052403A (ko) 낸드 플래시 메모리의 프로그램 방법
EP2498258B1 (en) Non-volatile memory device with program current clamp and related method
KR19980063992A (ko) 소거 변동이 보다 적은 비휘발성 반도체 메모리의 소거 방법및 장치
KR20070035277A (ko) 스텝형 컨버전스 프로그램 스킴을 구비한 플래시 메모리장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination