CN111341371A - 用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法 - Google Patents

用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法 Download PDF

Info

Publication number
CN111341371A
CN111341371A CN201911174781.5A CN201911174781A CN111341371A CN 111341371 A CN111341371 A CN 111341371A CN 201911174781 A CN201911174781 A CN 201911174781A CN 111341371 A CN111341371 A CN 111341371A
Authority
CN
China
Prior art keywords
programming
memory cell
memory cells
memory
age
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911174781.5A
Other languages
English (en)
Other versions
CN111341371B (zh
Inventor
P-C·江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111341371A publication Critical patent/CN111341371A/zh
Application granted granted Critical
Publication of CN111341371B publication Critical patent/CN111341371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法。操作存储器的方法及经配置以执行类似方法的存储器可包含在特定编程操作期间将第一多个编程脉冲施加到多个存储器单元的控制栅极及在后续编程操作期间将第二多个编程脉冲施加到所述多个存储器单元的所述控制栅极，其中所述第一多个编程脉冲具有特定斜率，且其中所述第二多个编程脉冲具有小于所述特定斜率的不同斜率。配置存储器的方法可包含特性化所述存储器的编程操作的读取窗口预算作为多个存储器单元年限的编程阶跃电压的函数。

Description

用于响应于存储器单元年限的指示而对存储器单元进行编程 的设备及方法
技术领域
本发明一般来说涉及存储器，且特定来说，在一或多个实施例中，本发明涉及用于响应于存储器单元的年限指示而对存储器单元进行编程的设备及方法。
背景技术
存储器(例如，存储器装置)通常被提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器已发展成用于各种电子应用的非易失性存储器的流行来源。快闪存储器通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。通过电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(其通常被称为写入)或其它物理现象(例如，相变或极化)所致的存储器单元的阈值电压(Vt)的变化确定每一存储器单元的数据状态(例如，数据值)。快闪存储器及其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、移动电话及可卸除存储器模块，且非易失性存储器的用途不断扩大。
NAND快闪存储器是常见类型的快闪存储器装置，之所以被称为NAND快闪存储器是因为布置基本存储器单元配置的逻辑形式。通常，NAND快闪存储器的存储器单元阵列经布置使得所述阵列的行的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。所述阵列的列包含一起串联连接在一对选择门(例如，源极选择晶体管及漏极选择晶体管)之间的存储器单元串(通常被称为NAND串)。每一源极选择晶体管可经连接到源极，而每一漏极选择晶体管可经连接到数据线，例如列位线。在存储器单元串与源极之间及/或在存储器单元串与数据线之间使用一个以上选择门的变动是已知的。
在对存储器进行编程时，可将存储器单元编程为通常被称为单电平单元(SLC)的单元。SLC可使用单个存储器单元来表示一个位数的数据(例如，一位数据)。例如，在SLC中，2.5V或更高的Vt为可指示经编程的存储器单元(例如，表示逻辑0)，而-0.5V或更低的Vt可指示经擦除的存储器单元(例如，表示逻辑1)。此存储器可通过包含多电平单元(MLC)、三电平单元(TLC)、四电平单元(QLC)等或其组合来实现更高水平的存储容量，其中存储器单元具有使更多位数的数据能够存储在每一存储器单元中的多个电平。例如，MLC可经配置以存储由四个Vt范围表示的每个存储器单元的两位数的数据，TLC可经配置以存储由八个Vt范围表示的每个存储器单元的三位数的数据，QLC可经配置以存储由十六个Vt范围表示的每个存储器单元的四位数的数据，依此类推。
存储器单元的编程通常利用迭代过程，所述迭代过程将编程脉冲施加到存储器单元并响应于所述编程脉冲而验证存储器单元是否已达到其所要数据状态，且重复所述迭代过程直到所述存储器单元通过验证。一旦存储器单元通过验证，其便可被禁止进一步编程。可随着改变(例如，增加)编程脉冲的电压电平而重复迭代过程，直到为编程操作选择的每一存储器单元已达到其相应所要数据状态，或宣告某个故障，例如，在编程操作期间达到最大数目个所允许的编程脉冲。鉴于编程操作的迭代性质及每次迭代使用的相对高电压电平，编程操作可能对存储器的速度及功率消耗两者有重大影响。
发明内容
本发明的一个方面提供一种操作存储器的方法，其包括：在用于将多个存储器单元编程为多种数据状态中的相应所要数据状态的特定编程操作期间将第一多个编程脉冲施加到所述多个存储器单元的控制栅极，其中所述第一多个编程脉冲具有特定斜率；及在用于将所述多个存储器单元编程为所述多种数据状态中的相应所要数据状态的后续编程操作期间将第二多个编程脉冲施加到所述多个存储器单元的所述控制栅极，其中所述第二多个编程脉冲具有小于所述特定斜率的不同斜率。
本发明的另一方面提供一种操作存储器的方法，其包括：确定多个存储器单元的存储器单元年限；确定用于对具有所述经确定的存储器单元年限的存储器单元进行编程的所要编程阶跃电压；及对所述多个存储器单元执行编程操作包括将多个编程脉冲施加到所述多个存储器单元的控制栅极；其中所述多个编程脉冲中的特定编程脉冲具有等于所述所要编程阶跃电压的电压电平，所述电压电平高于所述多个编程脉冲中的紧接在前的编程脉冲的电压电平。
本发明的另一方面提供一种存储器，其包括：存储器单元阵列；及控制器，其经配置以存取所述存储器单元阵列，其中所述控制器经配置以执行根据本发明的一些方面的方法。
本发明的另一方面提供一种配置存储器的方法，其包括：特性化所述存储器的编程操作的读取窗口预算作为多个存储器单元年限的编程阶跃电压的函数；响应于所要读取窗口预算而确定所述多个存储器单元年限中的每一存储器单元年限的相应编程阶跃电压；及将指示所述多个存储器单元年限中的每一存储器单元年限的所述经确定的相应编程阶跃电压的数据存储到所述存储器。
本发明的另一方面提供一种存储器，其包括：存储器单元阵列；修整寄存器，其存储指示多个存储器单元年限中的每一存储器单元年限的编程操作的相应编程阶跃电压的数据；及控制器，其经配置以存取所述存储器单元阵列；其中所述控制器经配置以：确定所述存储器单元阵列中的多个存储器单元的存储器单元年限；使用指示所述多个存储器单元年限中的每一存储器单元年限的所述编程操作的所述相应编程阶跃电压的所述经存储的数据，确定对应于所述经确定的存储器单元年限的所述编程操作的特定相应编程阶跃电压；及使用对应于所述经确定的存储器单元年限的所述特定相应编程阶跃电压，对所述多个存储器单元执行所述编程操作。
附图说明
图1是根据实施例的作为电子系统的部分与处理器进行通信的存储器的简化框图。
图2A到2C是如可用于参考图1所描述的类型的存储器中的存储器单元阵列的部分的示意图。
图3是多个存储器单元的阈值电压范围的概念描绘。
图4A到4D是各种数据年限及各种存储器单元年限处的多个存储器单元的阈值电压分布的概念描绘。
图5是针对各种存储器单元年限的作为脉冲计数的函数的编程电压的概念描绘。
图6是根据实施例的针对各种存储器单元年限的作为脉冲计数的函数的编程电压的概念描绘。
图7A展示根据实施例的存取线电压对编程操作时间的曲线图。
图7B展示根据其它实施例的存取线电压对编程操作时间的曲线图。
图8A描绘与实施例一起使用的各种存储器单元年限处的读取窗口预算对编程阶跃电压的曲线图。
图8B描绘与实施例一起使用的ΔVgVt对编程/擦除循环的曲线图。
图9描绘与实施例一起使用的各种递减函数。
图10是根据实施例的配置存储器的方法的流程图。
图11是根据另一实施例的操作存储器的方法的流程图。
图12是根据进一步实施例的操作存储器的方法的流程图。
具体实施方式
在下文详细描述中，参考形成其部分的附图，且在附图中以说明方式展示具体实施例。在附图中，相同参考数字贯穿若干视图描述基本上类似的组件。在不脱离本发明的范围的情况下，可利用其它实施例且可进行结构、逻辑及电气改变。因此，下文详细描述不应被视为具有限制意义。
本文中所使用的术语“半导体”可指例如材料层、晶片或衬底，且包含任何基础半导体结构。“半导体”应被理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂及未掺杂半导体、由基础半导体结构支撑的硅外延层以及所属领域的技术人员熟知的其它半导体结构。此外，当在下文描述中引用半导体时，先前过程步骤可能已用来在基础半导体结构中形成区/结，且术语半导体可包含内含此类区/结的底层。除非从上下文另外显而易见，否则如本文中所使用的术语“传导”以及其各种相关形式(例如，conduct、conductively、conducting、conduction、conductivity等)是指导电。类似地，除非从上下文另外显而易见，否则如本文中所使用的术语连接及其各种相关形式(例如，connect、connected、connection等)是指电连接。
图1是根据实施例的呈存储器(例如，存储器装置)100的形式的第一设备的简化框图，其作为呈电子系统的形式的第三设备的部分与呈处理器130的形式的第二设备进行通信。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、移动电话等。处理器130(例如，存储器装置100外部的控制器)可为存储控制器或其它外部主机装置。
存储器装置100包含逻辑上布置成行及列的存储器单元阵列104。逻辑行的存储器单元通常连接到同一存取线(通常被称为字线)，而逻辑列的存储器单元通常选择性地连接到同一数据线(通常被称为位线)。单根存取线可与存储器单元的一个以上逻辑行相关联，且单根数据线可与一个以上逻辑列相关联。存储器单元阵列104的至少部分的存储器单元(图1中未展示)能够被编程为至少两种目标数据状态中的一者。
提供行解码电路108及列解码电路110以解码地址信号。接收且解码地址信号以存取存储器单元阵列104。存储器装置100还包含输入/输出(I/O)控制电路112以管理到存储器装置100的命令、地址及数据的输入以及来自存储器装置100的数据及状态信息的输出。地址寄存器114与I/O控制电路112及行解码电路108及列解码电路110进行通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路112及控制逻辑116进行通信以锁存传入命令。修整寄存器128可与控制逻辑116进行通信。调整寄存器128可表示易失性存储器、锁存器或其它存储位置(易失性或非易失性)。对于一些实施例，修整寄存器128可表示存储器单元阵列104的部分。修整寄存器128可存储与根据实施例确定存储器单元年限、确定编程阶跃电压及/或确定编程起始电压相关的信息。控制逻辑116可经配置以根据实施例执行操作存储器的方法。
控制器(例如，存储器装置100内部的控制逻辑116)响应于命令而控制对存储器单元阵列104的存取且生成用于外部处理器130的状态信息，即，控制逻辑116经配置以对存储器单元阵列104执行存取操作(例如，读取操作、编程操作及/或擦除操作)。控制逻辑116与行解码电路108及列解码电路110进行通信以响应地址而控制行解码电路108及列解码电路110。
控制逻辑116还与高速缓存寄存器118进行通信。高速缓存寄存器118锁存数据(传入或传出)，如由控制逻辑116所指导以在存储器单元阵列104忙于分别写入或读取其它数据时暂时性地存储数据。在编程操作(例如，写入操作)期间，可将数据从高速缓存寄存器118传递到数据寄存器120以传送到存储器单元阵列104；接着可将来自I/O控制电路112的新数据锁存在高速缓存寄存器118中。在读取操作期间，可将数据从高速缓存寄存器118传递到I/O控制电路112以输出到外部处理器130；接着可将新数据从数据寄存器120传递到高速缓存寄存器118。高速缓存寄存器118及/或数据寄存器120可形成存储器装置100的页缓冲器(例如，可形成存储器装置100的页缓冲器的部分)。页缓冲器可进一步包含感测装置(图1中未展示)以例如通过感测连接到存储器单元阵列104中的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与I/O控制电路112及控制逻辑116进行通信以锁存状态信息以输出到处理器130。
存储器装置100在控制逻辑116处通过控制链路132从处理器130接收控制信号。控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE、写入启用WE#、读取启用RE#及写入保护WP#。取决于存储器装置100的性质，可通过控制链路132进一步接收额外或替代控制信号(未展示)。存储器装置100通过多路复用的输入/输出(I/O)总线134从处理器130接收命令信号(其表示命令)、地址信号(其表示地址)及数据信号(其表示数据)，且通过I/O总线134将数据输出到处理器130。
例如，可在I/O控制电路112处通过I/O总线134的输入/输出(I/O)引脚[7:0]接收命令且接着可将命令写入到命令寄存器124中。可在I/O控制电路112处通过I/O总线134的输入/输出(I/O)引脚[7:0]接收地址且接着可将地址写入到地址寄存器114中。可在I/O控制电路112处通过8位装置的输入/输出(I/O)引脚[7:0]或16位装置的输入/输出(I/O)引脚[15:0]接收数据且接着可将数据写入到高速缓存寄存器118中。随后可将数据写入到数据寄存器120中以对存储器单元阵列104进行编程。对于另一实施例，可省略高速缓存寄存器118，且可将数据直接写入到数据寄存器120中。还可通过8位装置的输入/输出(I/O)引脚[7:0]或16位装置的输入/输出(I/O)引脚[15:0]输出数据。
所属领域的技术人员将明白，可提供额外电路及信号，且已简化图1的存储器装置100。应认识到，参考图1所描述的各种块组件的功能可未必分离到集成电路装置的不同组件或组件部分中。例如，集成电路装置的单个组件或组件部分可适于执行图1的一个以上块组件的功能。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图1的单个块组件的功能。
另外，虽然根据用于接收及输出各种信号的流行约定描述特定I/O引脚，但是应注意，可在各种实施例中使用其它组合或数目的I/O引脚(或其它I/O节点结构)。
图2A是存储器单元阵列200A(例如NAND存储器阵列)的部分的示意图，其可例如作为存储器单元阵列104的部分用于参考图1所描述的类型的存储器中。存储器阵列200A包含存取线(例如字线2020到202N的)及数据线(例如位线2040到204M)。字线202可以多对一关系连接到图2A中未展示的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列200A可经形成在半导体上方，所述半导体例如可导电地掺杂为具有一导电类型，(例如)p型导电，例如以形成p阱或n型导电，例如以形成n阱。
存储器阵列200A可经布置成行(每一行对应于字线202)及列(每一列对应于位线204)。每一列可包含串联连接的存储器单元(例如，非易失性存储器单元)串，例如NAND串2060到206M中的一者。每一NAND串206可经连接(例如，选择性地连接)到共源极(SRC)216，且可包含存储器单元2080到208N。存储器单元208可表示用于存储数据的非易失性存储器单元。每一NAND串206的存储器单元208可串联连接在选择门210(例如，场效应晶体管)(例如选择门2100到210M中的一者(例如，其可为源极选择晶体管，通常被称为选择门源极))与选择门212(例如，场效应晶体管)(例如选择门2120到212M中的一者(例如，其可为漏极选择晶体管，通常被称为选择门漏极))之间。选择门2100到210M可共同连接到选择线214，例如源极选择线(SGS)，且选择门2120到212M可共同连接到选择线215，例如漏极选择线(SGD)。尽管被描绘为传统场效应晶体管，但是选择门210及212可利用与存储器单元208类似(例如，相同)的结构。选择门210及212可表示串联连接的多个选择门，其中串联的每一选择门经配置以接收相同或独立控制信号。
每一选择门210的源极可经连接到共源极216。每一选择门210的漏极可经连接到对应NAND串206的存储器单元2080。例如，选择门2100的漏极可经连接到对应NAND串2060的存储器单元2080。因此，每一选择门210可经配置以选择性地将对应NAND串206连接到共源极216。每一选择门210的控制栅极可经连接到选择线214。
每一选择门212的漏极可经连接到对应NAND串206的位线204。例如，选择门2120的漏极可经连接到对应NAND串2060的位线2040。每一选择门212的源极可经连接到对应NAND串206的存储器单元208N。例如，选择门2120的源极可经连接到对应NAND串2060的存储器单元208N。因此，每一选择门212可经配置以选择性地将对应NAND串206连接到对应位线204。每一选择门212的控制栅极可经连接到选择线215。
图2A中的存储器阵列可为准二维存储器阵列且可具有大致平面的结构，例如其中共源极216、NAND串206及位线204在基本上平行的平面中延伸。替代地，图2A中的存储器阵列可为三维存储器阵列，例如其中NAND串206可基本上垂直于含有共源极216的平面及含有位线204的平面(其可基本上平行于包含共源极216的平面)延伸。
存储器单元208的典型构造包含可确定存储器单元的数据状态(例如，通过阈值电压的变化)的数据存储结构234(例如，浮动栅极、电荷陷阱、或经配置以存储电荷的其它结构)及控制栅极236，如图2A中所展示。数据存储结构234可包含导电结构及电介质结构两者，而控制栅极236通常由一或多种导电材料形成。在一些情况下，存储器单元208可进一步具有界定源极/漏极(例如，源极)230及界定源极/漏极(例如，漏极)232。存储器单元208的控制栅极236经连接到(且在一些情况下形成)字线202。
存储器单元208的列可为选择性地连接到给定位线204的NAND串206或多个NAND串206。存储器单元208的行可为共同连接到给定字线202的存储器单元208。存储器单元208的行可以但无需包含共同连接到给定字线202的所有存储器单元208。存储器单元208的行通常可划分成存储器单元208的一或多个物理页群组，且存储器单元208的物理页通常包含共同连接到给定字线202的每隔一个存储器单元208。例如，共同连接到字线202N且选择性地连接到偶数位线204(例如，位线2040、2042、2044等)的存储器单元208可为存储器单元208(例如，偶数存储器单元)的一个物理页，而共同连接到字线202N且选择性地连接到奇数位线204(例如，位线2041、2043、2045等)的存储器单元208可为存储器单元208(例如，奇数存储器单元)的另一物理页。尽管图2A中未明确地描绘位线2043到2045，但是从图显而易见的是，存储器单元阵列200A的位线204可从位线2040到位线204M连续地编号。共同连接到给定字线202的存储器单元208的其它分组也可界定存储器单元208的物理页。对于某些存储器装置，共同连接到给定字线的所有存储器单元可被视为存储器单元的物理页。在单个读取操作期间读取或在单个编程操作期间编程的存储器单元的物理页(在一些实施例中其仍可为整行)的部分(例如，存储器单元的上或下页)可被视为存储器单元的逻辑页。存储器单元块可包含经配置以一起擦除的存储器单元，例如连接到字线2020到202N的所有存储器单元(例如，共享共同字线202的所有NAND串206)。除非明确地区分，否则本文中对存储器单元页的引用是指存储器单元逻辑页中的存储器单元。
尽管结合NAND快闪存储器论述图2A的实例，但是本文中所描述的实施例及概念不限于特定阵列架构或结构，且可包含其它结构(例如，SONOS或经配置以存储电荷的其它数据存储结构)及其它架构(例如，AND阵列、NOR阵列等)。
图2B是存储器单元阵列200B的部分的另一示意图，其可例如作为存储器单元阵列104的部分用于参考图1所描述的类型的存储器中。图2B中的类似编号元件对应于如关于图2A所提供的描述。图2B提供三维NAND存储器阵列结构的一个实例的额外细节。三维NAND存储器阵列200B可并入可包含半导体柱的垂直结构，其中柱的部分可充当NAND串206的存储器单元的沟道区。NAND串206可各自选择性地通过选择晶体管212(例如，其可为漏极选择晶体管，通常被称为选择门漏极)连接到位线2040到204M，且通过选择晶体管210(例如，其可为源极选择晶体管，通常被称为选择门源极)连接到共源极216。多个NAND串206可选择性地连接到同一位线204。NAND串206的子组可通过偏置选择线2150到215K以选择性地激活各自在NAND串206与其相应位线204之间的特定选择晶体管212而连接到其相应位线204。可通过偏置选择线214来激活选择晶体管210。每一字线202可经连接到存储器阵列200B的存储器单元的多个行。通过特定字线202彼此共同连接的存储器单元的行可被统称为层。
图2C是存储器单元阵列200C的部分的进一步示意图，其可例如作为存储器单元阵列104的部分用于参考图1所描述的类型的存储器中。图2C中的类似编号元件对应于如关于图2A所提供的描述。存储器单元阵列200C可包含串联连接的存储器单元串(例如，NAND串)206、存取(例如，字)线202、数据(例如，位)线204、选择线214(例如，源极选择线)、选择线215(例如，漏极选择线)及源极216，如图2A中所描绘。例如，存储器单元阵列200A的部分可为存储器单元阵列200C的部分。图2C描绘将NAND串206分组成存储器单元块250。存储器单元块250可为可在单个擦除操作中一起擦除的存储器单元208的分组，有时被称为擦除块。每一存储器单元块250可表示通常与单个选择线215(例如，选择线2150)相关联的NAND串206。存储器单元块2500的源极216可为与存储器单元块250L的源极216相同的源极。例如，每一存储器单元块2500到250L可共同选择性地连接到源极216。一个存储器单元块250的存取线202以及选择线214及215可不直接连接到存储器单元块2500到250L中的任何其它存储器单元块的存取线202以及选择线214及215。
数据线2040到204M可经连接(例如，选择性地连接)到缓冲器部分240，缓冲器部分240可为存储器的页缓冲器的部分。缓冲器部分240可对应于存储器平面(例如，存储器单元块2500到250L的组)。缓冲器部分240可包含用于感测相应数据线204上指示的数据值的感测装置(未展示)及用于存储来自其对应存储器平面的经感测数据值的对应寄存器(未展示)。
图3是多个存储器单元的阈值电压范围的概念描绘。图3展示通常被称为QLC存储器单元的十六电平存储器单元的群体的阈值电压范围及其分布的实例。例如，可将此存储器单元编程为落入十六个不同阈值电压范围3300到33015中的一者内的阈值电压(Vt)，每一阈值电压范围用来表示对应于四个位的位模式的数据状态。阈值电压范围3300通常具有大于剩余阈值电压范围3301到33015的宽度，因为通常将所有存储器单元置于对应于阈值电压范围3300的数据状态，接着随后将所述存储器单元的子组编程为具有阈值电压范围3301到33015中的一者中的阈值电压。由于编程操作通常比擦除操作更递增地控制，因此这些阈值电压范围3301到33015可能倾向于具有更紧密分布。
阈值电压范围3300、3301、3302、3303、3304、3305、3306、3307、3308、3309、33010、33011、33012、33013、33014及33015可分别各自表示相应数据状态，例如L0、L1、L2、L3、L4、L5、L6、L7、L8、L9、L10、L11、L12、L13、L14及L15。作为实例，如果存储器单元的阈值电压在十六个阈值电压范围中的第一者3300内，那么在这种情况下存储器单元可存储具有逻辑数据值“1111”的数据状态L0且通常被称为存储器单元的擦除状态。如果阈值电压在十六个阈值电压范围中的第二者3301内，那么在这种情况下存储器单元可存储具有逻辑数据值“0111”的数据状态L1。如果阈值电压在十六个阈值电压范围中的第三者3302内，那么在这种情况下存储器单元可存储具有逻辑数据值“0011”的数据状态L2，依此类推。表1提供数据状态与其对应逻辑数据值之间的一种可能的对应关系。数据状态到逻辑数据值的其它指派是已知的。如本文中所使用，保持为最低数据状态(例如，擦除状态或L0数据状态)的存储器单元将被视为编程为最低数据状态。例如，表1的信息可包含在修整寄存器128内。
表1
Figure BDA0002289670530000101
在编程之后，存储器单元的阈值电压可能由于例如快速电荷损耗(QCL)的现象而漂移。QCL是栅极电介质界面附近的电子离开前往存储器单元的沟道区的去俘获，且可能在编程脉冲后不久引起Vt漂移。当存储器单元通过验证操作时，由于栅极电介质中的经捕获电荷，因此经编程的阈值电压可能看似更高。当在编程操作已完成之后读取存储器单元时，由于栅极电介质中的电荷外泄到沟道区，因此存储器单元可具有低于编程验证操作期间获得的Vt的Vt。存储器单元的阈值电压可能由于其经编程数据的年限(例如，在对数据进行编程与读取数据之间的时间段，在本文中被称为数据年限)内的累积电荷损耗而进一步漂移。数据年限通常依据编程后的时间十进制来指示。通常界定时间十进制使得X时间十进制等于10X秒，例如0时间十进制等于1秒、1时间十进制等于10秒、2时间十进制等于100秒等。与数据年限相反，存储器单元年限通常依据存储器单元已经历的编程/擦除循环的数目来指示。
图4A到4D是在编程操作之后的多个存储器单元的阈值电压分布的概念描绘。图4A的阈值电压分布430d到430d+2可表示在具有特定存储器单元年限的存储器单元(例如，已经历特定数目个编程/擦除循环的存储器单元)的编程操作完成时的图3的阈值电压范围3300到33015的分布的某个部分，而图4B的阈值电压分布432d到430d+2可表示在具有不同存储器单元年限的存储器单元(例如，经历大于特定数目个编程/擦除循环的不同数目个的编程/擦除循环的存储器单元)的编程操作完成时的图3的阈值电压范围3300到33015的分布的同一部分。两个编程操作可利用相邻编程脉冲之间的相同编程步长。
参考图4A，在编程完成时，相邻阈值电压分布430通常通过某个边限(例如，死区)432而分离。例如，阈值电压分布430d可通过边限432d与下一较低阈值电压分布(图4A中未展示)分离，且可通过边限432d+1与下一较高阈值电压分布(例如，阈值电压分布430d+1)分离。类似地，阈值电压分布430d+1可通过边限430d+2与下一较高阈值电压分布(例如，阈值电压分布430d+2)分离，阈值电压分布430d+2可通过边限432d+3与下一较高阈值电压分布(图4A中未展示)分离，依此类推。阈值电压分布430中的每一者的边限432的总和可被称为读取窗口预算(RWB)。
参考图4B，在编程完成时，相邻阈值电压分布434通常通过某个边限(例如，死区)436而分离。例如，阈值电压分布434d可通过边限436d与下一较低阈值电压分布(图4B中未展示)分离，且可通过边限436d+1与下一较高阈值电压分布(例如，阈值电压分布434d+1)分离。类似地，阈值电压分布434d+1可通过边限436d+2与下一较高阈值电压分布(例如，阈值电压分布434d+2)分离，阈值电压分布434d+2可通过边限436d+3与下一较高阈值电压分布(图4B中未展示)分离，依此类推。阈值电压分布434中的每一者的边限436的总和可被称为读取窗口预算(RWB)。
对于利用将递增编程脉冲施加到存取线(例如，连接到存储器单元的控制栅极)的迭代过程的编程操作，RWB通常高度取决于编程步长，例如相邻编程脉冲之间的电压差。然而，RWB进一步取决于存储器单元的年限，因为经历较高数目个编程/擦除循环的存储器单元通常大体上展现相邻电荷存储结构(例如，浮动栅极结构)之间的较高程度的耦合及较高程度的快速电荷损耗。因而，即使在利用同一编程步长对具有图4A的特定存储器单元年限的存储器单元及具有图4B的不同存储器单元年限的存储器单元进行编程的情况下，其RWB仍可不同。因此，图4B的边限436的总和可小于图4A的边限432的总和。
如先前所述，存储器单元通常在编程后也会经历时间相关电荷损耗。在图4C及4D中分别对于较小存储器单元年限的存储器单元及较大存储器单元年限的存储器单元描绘这种情况。图4C的阈值电压分布430d到430d+2可表示特定数据年限(例如，编程后的特定数目个时间十进制)的图4A的阈值电压分布430d到430d+2的阈值电压漂移，且图4D的阈值电压分布434d到434d+2可表示特定数据年限处的图4B的阈值电压分布434d到434d+2的阈值电压漂移。尽管时间相关电荷损耗通常取决于数据年限，但是因为图4A的阈值电压分布430d到430d+2展现更大RWB，所以图4B的阈值电压分布434d到434d+2、图4C的阈值电压分布430d到430d+2也展现与图4D的阈值电压分布434d到434d+2相比更小程度的重叠。
参考图4C，在读取操作期间可将读取电压438′d施加到多个存储器单元的控制栅极。当在读取操作期间以递增顺序施加读取电压时，首先响应于读取电压438′d而激活的存储器单元可被确定为具有对应于阈值电压分布430d的数据状态。读取操作在所属领域中是很好理解的且在本文中将不进一步详述。由于图4C中的阈值电压分布430d及430d+1起因于阈值电压漂移的重叠，因此阈值电压分布430d的一些存储器单元将错误地被识别为属于不同于对应于阈值电压分布430d的数据状态的数据状态，且阈值电压分布430d+1的一些存储器单元将错误地被识别为属于对应于阈值电压分布430d的数据状态。
参考图4D，在读取操作期间可将读取电压438″d施加到多个存储器单元的控制栅极。当在读取操作期间以递增顺序施加读取电压时，首先响应于读取电压438″d而激活的存储器单元可被确定为具有对应于阈值电压分布434d的数据状态。由于图4D中的阈值电压分布434d及434d+1起因于阈值电压漂移的重叠，因此阈值电压分布434d的一些存储器单元将错误地被确定属于不同于对应于阈值电压分布434d的数据状态的数据状态，且阈值电压分布434d+1的一些存储器单元将错误地被确定为属于对应于阈值电压分布434d的数据状态。然而，由于图4D中的阈值电压分布434d及434d+1的重叠大于图4C中的阈值电压分布430d及430d+1的重叠，较大数目个存储器单元将错误地被确定对应于与其预期数据状态不同的数据状态。应注意，由于图4C的存储器单元与图4D的存储器单元之间的阈值电压漂移的程度不同，因此读取电压438″d可能低于438′d。
错误校正方案通常用来识别且校正错误的数据位数。然而，错误校正方案对其能够识别且校正的错误数目具有限制。一些已知错误校正方案可利用符合汉明码、水平/垂直奇偶校验码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、块编码调制(BCM)、博斯-乔赫里-霍克文黑姆(BCH)码、里德-所罗门码、涡轮码、循环冗余码(CRC)或低密度奇偶校验(LDPC)码的错误校正码(ECC)数据，但是本发明不限于特定错误校正方案或其编码。通常，可通过使用更大量错误校正码数据或通过使用更稳健错误校正方案来增加可校正错误的数目，但是这些通常分别需要更多存储空间及更多计算时间才能实现校正。不管可校正错误的数目如何，迭代编程操作的编程步长通常已被确定为允许选定错误校正方案在存储器单元的预期寿命(例如，所要最大存储器单元年限)结束时校正存储器单元的选定水平的数据保留(例如，所要最大数据年限)期间的所有预期错误。数据错误的错误校正在所属领域中是很好理解的且在本文中将不详述。
图5是针对各种存储器单元年限的作为脉冲计数的函数的编程电压概念描绘。线5400可表示用来在第一存储器单元年限处对多个存储器单元进行编程的多个编程脉冲的电压电平的曲线图。线5401可表示用来在大于第一存储器单元年限的第二存储器单元年限处对多个存储器单元进行编程的多个编程脉冲的电压电平的曲线图。线5402可表示用来在大于第二存储器单元年限的第三存储器单元年限处对多个存储器单元进行编程的多个编程脉冲的电压电平的曲线图。如所描绘，编程电压(Vpgm)通常随着存储器单元年限而减小，因为与已经历较高数目个循环的存储器单元相比，尚未经历或已经历极少编程/擦除循环的存储器单元通常将需要将更高电压施加在其控制栅极处以提高其阈值电压达特定量。另外，通常预期线540中的每一者的斜率满足条件y0/x0＝y1/x1＝y2/x2。
可预期分别在第一存储器单元年限、第二存储器单元年限及第三存储器单元年限处利用线5400、5401及5402的编程电压对多个存储器单元进行编程以产生具有递减RWB幅度的阈值电压分布。具有第三存储器单元年限的存储器单元的RWB可为足以促进在预期阈值电压漂移之后(例如参考图4D所描述)对所述存储器单元进行错误校正的RWB。也将促进对较小存储器单元年限(例如，第一存储器单元年限及第二存储器单元年限)的错误校正。
虽然选择编程步长以促进具有较高存储器单元年限(例如，第三存储器单元年限)的存储器单元的错误校正还可促进对较小存储器单元年限(例如，第一存储器单元年限及第二存储器单元年限)进行错误校正，但是可能未充分利用错误校正能力。对于各种实施例，可通过以可能接近各种存储器单元年限的选定错误校正方案的极限的RWB为目标来促进编程时间的改进(例如，及可能伴随的功率消耗的改进)。编程时间可与用于对存储器单元进行编程的编程电压的斜率成反比(例如，直接成反比)。
图6是根据实施例的针对各种存储器单元年限的作为脉冲计数的函数的编程电压的概念描绘。线6400可表示用来在第一存储器单元年限(例如，某个特定数目个编程/擦除循环)处对多个存储器单元进行编程的多个编程脉冲的电压电平的曲线图。线6401可表示用来在大于第一存储器单元年限的第二存储器单元年限(例如，编程/擦除循环数目大于第一存储器单元年限)处对多个存储器单元进行编程的多个编程脉冲的电压电平的曲线图。线6402可表示用来在大于第二存储器单元年限的第三存储器单元年限(例如，编程/擦除循环数目大于第二存储器单元年限)处对多个存储器单元进行编程的多个编程脉冲的电压电平的曲线图。如所描绘，编程电压(Vpgm)通常随着存储器单元年限而减小，因为与已经历较高数目个循环的存储器单元相比，尚未经历或已经历极少编程/擦除循环的存储器单元通常会需要将更高电压施加在其控制栅极处以提高其阈值电压达特定量。另外，线640的斜率通常随着存储器单元年限而减小。例如，可预期线640中的每一者的斜率满足条件y0/x0>y1/x1>y2/x2。对于一些实施例，两个不同存储器单元年限处的编程操作可将相同斜率用于其编程电压。例如，对具有对应于Z次编程/擦除循环的存储器单元年限的存储器单元进行编程可将与对具有对应于Z+1次编程/擦除循环的存储器单元年限的存储器单元进行编程相同的斜率用于其编程电压。
可预期分别在第一存储器单元年限、第二存储器单元年限及第三存储器单元年限处利用线6400、6401及6402的编程电压对多个存储器单元进行编程产生具有可能在比将恒定斜率用于每一存储器单元年限处的编程电压所产生的RWB幅度的值范围(例如，接近恒定)窄的RWB幅度的阈值电压分布。具有第一存储器单元年限、第二存储器单元年限及第三存储器单元年限的存储器单元的RWB可各自为足以促进在预期阈值电压漂移之后对所述存储器单元进行错误校正的RWB。
图7A展示根据实施例的存取线电压对编程操作时间的曲线图。虽然编程电压在图6中被描绘为是线性的，但是编程电压通常作为递增电压电平的一系列编程脉冲施加到存取线，每一编程脉冲后接验证脉冲。图7A中描绘一系列编程脉冲750(例如，编程脉冲7500到7506)，其可各自后接验证脉冲752(例如，验证脉冲7520到7526)。应注意，对于每个存储器单元存储一位以上位数的实施例，可存在一个以上验证脉冲752，每一验证脉冲752具有不同电压电平以在编程操作的两种以上可能数据状态之间进行区分。通常，编程脉冲750可后接一到N-1个验证脉冲752，其中N等于在编程操作期间要编程为多个存储器单元的可能数据状态的数目。类似地，对于一些实施例，在没有任何介入验证脉冲752的情况下，编程脉冲750可后接后续编程脉冲750。例如，如果未预期编程脉冲7500导致编程操作的任何存储器单元达到对应于不同于L0数据状态的任何数据状态的阈值电压范围，那么可消除验证脉冲7520。尽管图7A中描绘七个编程脉冲750，但是典型编程操作可利用不同数目个(例如，更大数目个)编程脉冲750。
在图7A中，编程脉冲750被描绘为具有例如带有电压电平754的初始编程脉冲7500的编程起始电压。每一后续编程脉冲可比紧接在其前面的编程脉冲750高电压差(ΔV)756。编程脉冲750的斜率可由线758表示，且可被视为具有等于电压差756(例如，每一个编程脉冲为ΔV)的斜率。可响应于经历编程操作的存储器单元的存储器单元年限而确定电压差756。在本文中应认识到，即使在值意在相等的情况下，工业处理及操作的可变性及准确性仍可能导致与其预期值存在差异。这些可变性及准确性通常将取决于集成电路装置的制造及操作中使用的技术。因而，如果值意在相等，那么无论其所得值如何，所述值都被视为相等。
图7B展示根据其它实施例的存取线电压对编程操作的时间的曲线图。虽然编程电压在图7A中被描绘为具有恒定斜率，但是编程操作可在编程操作的一个部分(例如，初始部分)期间使用第一斜率，且在编程操作的不同部分(例如，剩余部分)期间使用第二斜率。此类编程操作可被视为使用粗略编程及精细编程。例如，在使用编程电压的第一斜率的编程操作的部分期间，验证脉冲(或若干验证脉冲)可具有第一电压电平(或第一组电压电平)以确定存储器单元何时接近其相应所要数据状态。当满足某个准则时，例如当在(若干)第一电压电平下验证编程操作的特定数目个(例如，一或多个)的存储器单元时，对于编程操作的剩余部分，编程电压的斜率可能会变化(例如，减小)。
图7B中描绘一系列编程脉冲750(例如，编程脉冲7500到7506)，其可各自后接验证脉冲752(例如，验证脉冲7520到7526)。应注意，对于每个存储器单元存储一个以上位数的实施例，可存在一个以上验证脉冲752，每一验证脉冲752具有不同电压电平以在编程操作的两种以上可能数据状态之间进行区分。通常，编程脉冲750可后接一到N-1个验证脉冲752，其中N等于在编程操作期间要编程到多个存储器单元的可能数据状态的数目。类似地，对于一些实施例，在没有任何介入验证脉冲752的情况下，编程脉冲750可后接后续编程脉冲750。例如，如果未预期编程脉冲7500导致编程操作的任何存储器单元达到对应于不同于L0数据状态的任何数据状态的阈值电压范围，那么可消除验证脉冲7520。尽管图7B中描绘七个编程脉冲750，但是典型编程操作可利用不同数目个(例如，更大数目个)编程脉冲750。
在图7B中，编程脉冲750被描绘为具有例如带有电压电平754的初始编程脉冲7500的编程起始电压。编程操作的特定部分(例如，初始部分)的每一后续编程脉冲可比紧接在其前面的编程脉冲750高电压差(ΔV)756。编程操作的特定部分的编程脉冲750的斜率可由线758表示，且可被视为具有等于电压差756(例如，每一个编程脉冲是ΔV)的斜率。使用在编程脉冲7503及其验证之后满足准则的假设，编程操作的不同部分(例如，剩余部分)的每一后续编程脉冲可比紧接在其前面的编程脉冲750高电压差(ΔV)757。编程操作的不同部分的编程脉冲750的斜率可由线759表示，且可被视为具有等于电压差757(例如，每一个编程脉冲为ΔV)的斜率。电压差757可不同于(例如，小于)电压差756。可响应于经历编程操作的存储器单元的存储器单元年限而确定电压差757及电压差756中的至少一者。
图8A描绘与实施例一起使用的各种存储器单元年限处的读取窗口预算对编程阶跃电压的曲线图。如所述，各种实施例可为预期产生在选定错误校正方案的能力内但接近所述能力的RWB的特定存储器单元年限选择编程步长。对于各种实施例，这可包含特性化各种存储器单元年限处的存储器的性能。可例如通过实验、根据经验或通过模拟来确定存储器的性能特性(例如，作为编程阶跃电压的函数的RWB)。
在图8A中，线8600可表示例如已经历第一数目个(例如，零次或极少)编程/擦除循环的第一存储器单元年限的存储器单元的曲线图，线8601可表示例如已经历大于第一数目的第二数目的编程/擦除循环的第二存储器单元年限的存储器单元的曲线图，线8602可表示例如已经历大于第二数目的第三数目的编程/擦除循环的第三存储器单元年限的存储器单元的曲线图，且线8603可表示例如已经历大于第三数目的第四数目的编程/擦除循环的第四存储器单元年限的存储器单元的曲线图。通过选择由线862表示的所要RWB，可从线862与相关线860的交点确定存储器单元年限中的每一者的所要编程阶跃电压。
可通过使用数个相应编程阶跃电压对具有特定存储器单元年限的不同多个存储器单元进行编程(例如，模拟编程)且接着读取(例如，模拟读取)经编程的存储器单元以确定所述编程阶跃电压中的每一者的所得RWB以生成线860中的一者的数据来确定图8A中所描绘的类型的曲线图的数据。可对于不同存储器单元年限重复这个过程。
图8B描绘与实施例一起使用的ΔVgVt对编程/擦除循环的曲线图。如所述，与已经历较高数目个循环的存储器单元相比，尚未经历或已经历极少编程/擦除循环的存储器单元通常会需要将更高电压施加在其控制栅极处以提高其阈值电压达特定量。这通常被表示为VgVt，跨存储器单元的经施加电压电平(例如，栅极电压Vg)与其所得阈值电压之间的关系，其作为足以将存储器单元或存储器单元群组编程为特定阈值电压或阈值电压范围的编程电压的指示。例如，如果将13伏特的电压电平施加到其主体(例如，沟道)处于接地电势(例如，0伏特)的存储器单元的控制栅极，且所得阈值电压是-0.5伏特，那么所述存储器单元的VgVt是(13伏特–0伏特)–(-0.5伏特)＝13.5伏特。因此，各种实施例可包含特性化各种存储器单元年限处的存储器的性能。例如，可通过实验、根据经验或通过模拟来确定存储器的性能特性，例如，与作为编程/擦除循环的数目的函数的某个基线值的VgVt差(ΔVgVt)。
在图8B中，线864可表示作为编程/擦除循环的数目的函数的ΔVgVt的曲线图。因此，对于特定存储器单元年限(例如，特定数目个编程擦除循环)，可通过将所述存储器单元年限的ΔVgVt与基线编程起始电压(例如，为已经历零次编程/擦除循环的存储器单元的编程操作选择的编程起始电压)相加来确定编程起始电压。
可通过将编程脉冲(例如，模拟施加编程脉冲)施加到具有不同相应存储器单元年限(例如，编程/擦除循环)的多个存储器单元的栅极且接着读取(例如，模拟读取)经编程的存储器单元以确定所得VgVt以生成线864的数据来确定图8B中所描绘的类型的曲线图的数据。
图9描绘与实施例一起使用的存储器单元年限的递减函数的各种实例。图9中所描绘的类型的递减函数可大体上表示如可用来根据实施例确定编程阶跃电压及编程起始电压的函数。例如，横坐标及纵坐标可独立地使用线性、对数或其它尺度。线972表示例如具有恒定负斜率的线性递减函数。线974表示具有递减斜率的递减函数。例如，线974的函数可在较低存储器单元年限范围处具有接近零的斜率，且线974的斜率可随着年限增加而减小(例如，变得更负)。线976可表示具有递增斜率的递减函数。例如，线976的函数可在较低存储器单元年限范围处具有负斜率，且线976的斜率可随着年限增加而增加(变得较不负)。线978表示随着存储器单元年限增加具有逐步降低的阶跃的阶跃式递减函数。应注意，尽管线978的阶跃被描绘为具有相等高度977及相等长度979，但是这些值可变化。例如，特定阶跃可具有比先前阶跃更大的高度977及更短的长度979，或其可具有比先前阶跃更小的高度977及更大的长度979。阶跃式函数可表示使用查找表，其中通过查找存储器单元年限的值(例如，经历的编程/擦除循环的次数)且接着选择对应于所述年限的属性值来确定属性值(例如，编程阶跃或起始电压)。表2是查找表的概念实例。查找表可经存储到存储器(例如，修整寄存器128)以允许控制器(例如，控制逻辑116)响应于存储器单元年限的指示而选择属性。替代地，可从递减函数的方程式(例如，Y＝f(A))直接计算递减函数的属性值，且方程式的常数可经存储到存储器(例如，修整寄存器128)以允许控制器(例如，控制逻辑116)响应于存储器单元年限的指示而计算属性。
表2
作为存储器单元年限(A)的函数的属性值(Y)
存储器单元年限(A) 属性值(Y)
A1<＝A<A2 Y1
A2<＝A<A3 Y2
A3<＝A<A4 Y3
A4<＝A<＝A5 Y4
虽然参考图9描述递减函数的若干实例，但是可使用其它递减函数，其中一些相关存储器单元年限处的属性值小于或等于每一较小相关存储器单元年限处的属性(例如，编程阶跃或起始电压)值，且小于较小存储器单元年限的至少子集的属性值。例如，可通过实验、根据经验或通过模拟来确定本文中所描述的递减函数。
应注意，递减函数可界定存储器装置未经配置以获得的属性值。这可为配置约束的结果，例如存储器装置(例如，存储器装置的控制器)可经配置以生成某个有限数目的不同属性值。例如，预期集成电路装置当中的工艺变化，且存储装置制造商通常在制造时提供选择例如读取电压、编程电压、擦除电压等属性值以在尽管存在此工艺变动的情况下仍提供存储器装置的预期性能的能力。这通常可通过使用修整寄存器来实现，其中修整寄存器的不同值对应于不同属性值。在测试存储器装置之后，设置这些修整寄存器以为存储器装置的操作选择所要属性值。通常，这些修整寄存器含有一或多个位数的存储装置(例如，熔丝、反熔丝、存储器单元等)，且修整寄存器的每一位数值对应于特定相应属性值。一位数修整寄存器可表示两个属性值中的一者，两位数修整寄存器可表示高达四个属性值中的一者，三位数修整寄存器可表示高达八个属性值中的一者等。
在使用可重新编程修整寄存器(例如，使用存储器单元)的情况下，存储器装置的控制器(例如，内部控制器)可设置寄存器值以响应于存储器单元年限的指示而改变用于个别编程操作的属性值。表3扩展表2的实例以展示修整寄存器如何用来使用两位数修整寄存器依据存储器单元年限的指示来为编程操作选择属性值，而表4扩展表3的实例以展示修整寄存器如何用来使用两位数修整寄存器依据经计算的属性值来为编程操作选择属性值。应注意，虽然表4将选定属性值描绘为经计算的属性值的函数，但是其仍是存储器单元年限的函数，因为经计算的属性值是存储器单元年限的函数。
表3
作为存储器单元年限(A)的函数的寄存器值及属性值(Y)
存储器单元年限(A) 寄存器值 属性值(Y)
A1<＝A<A2 00 Y1
A2<＝A<A3 01 Y2
A3<＝A<A4 10 Y3
A4<＝A<＝A5 11 Y4
表4
作为经计算的属性值(Y')的函数的寄存器值及属性值(Y)
经计算的属性值(Y′) 寄存器值 属性值(Y)
Y′1<＝Y′<Y′2 00 Y1
Y′2<＝Y′<Y′3 01 Y2
Y′3<＝Y′<Y′4 10 Y3
Y′4<＝Y′<＝Y′5 11 Y4
图10是根据实施例的配置存储器的方法的流程图。在1001处，可对于多个存储器单元年限特性化作为编程阶跃电压的函数的读取窗口预算。可通过实验、根据经验或通过模拟来确定特性化。特性化可为多个存储器单元年限中的每一存储器单元年限的递减函数。存储器单元年限可被指示为正被编程的存储器单元经历的编程/擦除循环的数目。
在1003处，可响应于所要读取窗口预算而确定多个存储器单元年限中的每一存储器单元年限的相应编程阶跃电压。可响应于为存储器操作选择的错误校正方案的能力而确定所要读取窗口预算。所要读取窗口预算可被确定为大于最小读取窗口预算，其中选定错误校正方案能够在特定(例如，所要最大)数据年限处校正预期错误。例如，如果预期错误校正方案校正X位数的错误数据，那么所要读取窗口预算可被确定为预期将由于一定数目个位数的错误数据达到特定数据年限时的时间相关电荷损耗而生成所述数据的读取窗口预算，所述位数小于或等于X。
在1005处，可将指示多个存储器单元年限中的每一存储器单元年限的经确定的相应编程阶跃电压的数据存储到存储器。例如，可将查找表的数据存储到存储器，或可将对应于方程式的常数的数据存储到存储器。存储器的控制器(例如，控制逻辑116)可经配置以使用指示多个存储器单元年限中的每一存储器单元年限的经确定的相应编程阶跃电压的数据来执行编程操作。
图11是根据实施例的操作存储器的方法的流程图。在1111处，可确定多个存储器单元的存储器单元年限。确定存储器单元年限可包含确定多个存储器单元经历的编程/擦除循环的数目。应注意，通常一起擦除存储器单元块。因而，对存储器单元块执行的擦除操作的数目可被视为对应于所述存储器单元块中的任何存储器单元经历的编程/擦除循环的数目。另外，存储器单元块的预定存储位置(例如，存储器单元块中的存储器单元的特定物理行中的特定数目个存储器单元)可存储存对储器单元块执行的擦除操作的数目的指示。因此，读取存储器单元块的预定存储位置可用来确定所述存储器单元块的多个存储器单元的存储器单元年限。替代地，可使用存储器单元年限的其它指标。例如，确定存储器单元的VgVt可指示存储器单元年限，例如图8B中所描绘。
在1113处，可确定用于对具有经确定的存储器单元年限的存储器单元进行编程的所要编程阶跃电压。这可包含使用方程式或使用查找表来计算编程阶跃电压。在1115处，可对多个存储器单元执行编程操作。编程操作可将多个编程脉冲施加到多个存储器单元的控制栅极。多个编程脉冲中的特定编程脉冲可具有等于所要编程阶跃电压的电压电平，所述电压电平高于多个编程脉冲中的紧接在前的编程脉冲的电压电平。
图12是根据另一实施例的操作存储器的方法的流程图。在1221处，可在用于将多个存储器单元编程为多种数据状态中的相应所要数据状态的特定编程操作期间将第一多个编程脉冲施加到多个存储器单元的控制栅极。第一多个编程脉冲可具有特定斜率。例如，第一多个编程脉冲中的特定编程脉冲与第一多个编程脉冲中的先前(例如，紧接在前的)编程脉冲之间的电压电平差可具有特定值，且第一多个编程脉冲中的后续(例如，紧随其后的)编程脉冲与第一多个编程脉冲中的特定编程脉冲之间的电压电平差可具有特定值。对于一些实施例，第一多个编程脉冲中的后续(例如，紧随其后的)编程脉冲与第一多个编程脉冲中的任何编程脉冲之间的电压电平差可具有特定值。特定斜率可对应于在执行特定编程操作之前的多个存储器单元的存储器单元年限。
在1223处，可在用于将多个存储器单元编程为多种数据状态中的相应所要数据状态的后续编程操作期间(例如，在特定编程操作之后)将第二多个编程脉冲施加到多个存储器单元的控制栅极。第二多个编程脉冲可具有小于特定斜率的不同斜率。例如，第二多个编程脉冲中的特定编程脉冲与第二多个编程脉冲中的先前(例如，紧接在前的)编程脉冲之间的电压电平差可具有小于特定值的不同值，且第二多个编程脉冲中的后续(例如，紧随其后的)编程脉冲与第二多个编程脉冲中的特定编程脉冲之间的电压电平差可具有不同值。对于一些实施例，第二多个编程脉冲中的后续(例如，紧随其后的)编程脉冲与第二多个编程脉冲中的任何编程脉冲之间的电压电平差可具有不同值。特定斜率可对应于在执行后续编程操作之前的多个存储器单元的存储器单元年限。
对于一或多个额外编程操作，可继续图12的方法。例如，在1225处，可在用于将多个存储器单元编程为多种数据状态中的相应所要数据状态的进一步后续编程操作期间(例如，在后续编程操作之后)将第三多个编程脉冲施加到多个存储器单元的控制栅极。第三多个编程脉冲可具有小于不同斜率的第三斜率。例如，第三多个编程脉冲中的特定编程脉冲与第三多个编程脉冲中的先前(例如，紧接在前的)编程脉冲之间的电压电平差可具有小于不同值的第三值，且第三多个编程脉冲中的后续(例如，紧随其后的)编程脉冲与第三多个编程脉冲中的特定编程脉冲之间的电压电平差可具有第三值。对于一些实施例，第三多个编程脉冲中的后续(例如，紧随其后的)编程脉冲与第三多个编程脉冲中的任何编程脉冲之间的电压电平差可具有第三值。特定斜率可对应于在执行下一后续编程操作之前的多个存储器单元的存储器单元年限。
在图12的方法中，可在多个存储器单元的特定编程操作与多个存储器单元的后续编程操作之间执行一或多个中间编程操作。另外，所述中间编程操作中的一或多者可施加具有特定斜率、具有不同斜率或具有小于特定斜率且大于不同斜率的相应斜率的相应多个编程脉冲。此外，可在多个存储器单元的后续编程操作与多个存储器单元的进一步后续编程操作之间执行一或多个中间编程操作，且这些中间编程操作中的一或多者可施加具有不同斜率、具有第三斜率或具有小于不同斜率且大于第三斜率的相应斜率的相应多个编程脉冲。
结论
尽管本文中已说明及描述具体实施例，但是所属领域的一般技术人员将明白，经计算以实现相同目的的任何布置可替换所展示的具体实施例。所述实施例的许多调适对于所属领域的一般技术人员将是显而易见的。因此，本申请案旨在涵盖所述实施例的任何调适或变动。

Claims (21)

1.一种操作存储器的方法，其包括：
在用于将多个存储器单元编程为多种数据状态中的相应所要数据状态的特定编程操作期间将第一多个编程脉冲施加到所述多个存储器单元的控制栅极，其中所述第一多个编程脉冲具有特定斜率；及
在用于将所述多个存储器单元编程为所述多种数据状态中的相应所要数据状态的后续编程操作期间将第二多个编程脉冲施加到所述多个存储器单元的所述控制栅极，其中所述第二多个编程脉冲具有小于所述特定斜率的不同斜率。
2.根据权利要求1所述的方法，其进一步包括：
确定用于执行所述特定编程操作的所述多个存储器单元的存储器单元年限；及
响应于用于执行所述特定编程操作的所述经确定的存储器单元年限而选择所述特定斜率。
3.根据权利要求2所述的方法，其中确定所述多个存储器单元的所述存储器单元年限包括确定所述多个存储器单元经历的编程/擦除循环的数目。
4.根据权利要求2所述的方法，其进一步包括：
确定用于执行所述后续编程操作的所述多个存储器单元的所述存储器单元年限；及
响应于用于执行所述后续编程操作的所述多个存储器单元的所述经确定的存储器单元年限而选择所述不同斜率。
5.根据权利要求1所述的方法，其进一步包括：
在用于将所述多个存储器单元编程为所述多种数据状态中的相应所要数据状态的中间编程操作期间将第三多个编程脉冲施加到所述多个存储器单元的所述控制栅极；
其中在所述特定编程操作之后且所述后续编程操作之前执行所述中间编程操作。
6.根据权利要求5所述的方法，其中施加所述第三多个编程脉冲包括施加具有所述特定斜率的所述第三多个编程脉冲。
7.根据权利要求5所述的方法，其中施加所述第三多个编程脉冲包括施加具有所述不同斜率的所述第三多个编程脉冲。
8.根据权利要求5所述的方法，其中施加所述第三多个编程脉冲包括施加具有小于所述特定斜率且大于所述不同斜率的第三斜率的所述第三多个编程脉冲。
9.根据权利要求1所述的方法，其进一步包括：
在用于将所述多个存储器单元编程为所述多种数据状态中的相应所要数据状态的下一后续编程操作期间将第三多个编程脉冲施加到所述多个存储器单元的所述控制栅极，其中所述第三多个编程脉冲具有小于所述不同斜率的第三斜率。
10.根据权利要求1所述的方法，其中所述第一多个编程脉冲具有特定编程起始电压，且其中所述第二多个编程脉冲具有小于所述特定编程起始电压的不同编程起始电压。
11.根据权利要求10所述的方法，其进一步包括：
确定用于执行所述特定编程操作的所述多个存储器单元的存储器单元年限；及
响应于用于执行所述特定编程操作的所述经确定的存储器单元年限而选择所述特定编程开始电压。
12.一种操作存储器的方法，其包括：
确定多个存储器单元的存储器单元年限；
确定用于对具有所述经确定的存储器单元年限的存储器单元进行编程的所要编程阶跃电压；及
对所述多个存储器单元执行编程操作包括将多个编程脉冲施加到所述多个存储器单元的控制栅极；
其中所述多个编程脉冲中的特定编程脉冲具有等于所述所要编程阶跃电压的电压电平，所述电压电平高于所述多个编程脉冲中的紧接在前的编程脉冲的电压电平。
13.根据权利要求12所述的方法，其中确定用于执行所述特定编程操作的所述多个存储器单元的所述存储器单元年限包括在执行所述特定编程操作之前确定所述多个存储器单元经历的编程/擦除循环的数目。
14.根据权利要求12所述的方法，其包括使用存储器单元的年限递减函数来确定用于对具有所述经确定的存储器单元年限的存储器单元进行编程的所述所要编程阶跃电压。
15.根据权利要求14所述的方法，其中使用所述存储器单元的年限递减函数包括使用存储器单元年限的阶跃式递减函数。
16.根据权利要求14所述的方法，其中使用所述存储器单元年限的递减函数包括使用其中特定存储器单元年限处的所述所要编程阶跃电压的值小于或等于小于所述特定存储器单元年限的每一存储器单元年限处的所述所要编程阶跃电压的值且小于小于所述特定存储器单元年限的存储器单元年限的至少子集的所述所要编程阶跃电压的值的存储器单元年限的递减函数。
17.一种配置存储器的方法，其包括：
特性化所述存储器的编程操作的读取窗口预算作为多个存储器单元年限的编程阶跃电压的函数；
响应于所要读取窗口预算而确定所述多个存储器单元年限中的每一存储器单元年限的相应编程阶跃电压；及
将指示所述多个存储器单元年限中的每一存储器单元年限的所述经确定的相应编程阶跃电压的数据存储到所述存储器。
18.根据权利要求17所述的方法，其进一步包括：
为所述存储器选择错误校正方案，其中所述选定错误校正方案具有校正通过所述编程操作存储到多个存储器单元的特定数目个错误数据位数的能力；
确定预期将生成所述特定数目个错误数据位数的所述读取窗口预算的值；及
选择所述所要读取窗口预算使其具有大于或等于预期将生成所述特定数目个错误数据位数的所述读取窗口预算的所述值的值。
19.根据权利要求17所述的方法，其中将指示所述多个存储器单元年限中的每一存储器单元年限的所述经确定的相应编程阶跃电压的所述数据存储到所述存储器包括将所述数据存储为查找表。
20.一种存储器，其包括：
存储器单元阵列；
修整寄存器，其存储指示多个存储器单元年限中的每一存储器单元年限的编程操作的相应编程阶跃电压的数据；及
控制器，其经配置以存取所述存储器单元阵列；
其中所述控制器经配置以：
确定所述存储器单元阵列中的多个存储器单元的存储器单元年限；
使用指示所述多个存储器单元年限中的每一存储器单元年限的所述编程操作的所述相应编程阶跃电压的所述经存储的数据，确定对应于所述经确定的存储器单元年限的所述编程操作的特定相应编程阶跃电压；及
使用对应于所述经确定的存储器单元年限的所述特定相应编程阶跃电压，对所述多个存储器单元执行所述编程操作。
21.一种存储器，其包括：
存储器单元阵列；及
控制器，其经配置以存取所述存储器单元阵列，其中所述控制器经配置以执行根据权利要求1到16中任一权利要求所述的方法。
CN201911174781.5A 2018-12-19 2019-11-26 用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法 Active CN111341371B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/225,036 US11081170B2 (en) 2018-12-19 2018-12-19 Apparatus and methods for programming memory cells responsive to an indication of age of the memory cells
US16/225,036 2018-12-19

Publications (2)

Publication Number Publication Date
CN111341371A true CN111341371A (zh) 2020-06-26
CN111341371B CN111341371B (zh) 2024-04-12

Family

ID=71096919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911174781.5A Active CN111341371B (zh) 2018-12-19 2019-11-26 用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法

Country Status (2)

Country Link
US (3) US11081170B2 (zh)
CN (1) CN111341371B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582397A (zh) * 2020-12-01 2022-06-03 美光科技公司 多层级存储器单元编程

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117374A (ko) * 2019-04-04 2020-10-14 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 이용하는 시스템
US11646081B2 (en) 2021-08-03 2023-05-09 Sandisk Technologies Llc Reliability compensation for uneven NAND block degradation
US20230133227A1 (en) * 2021-11-02 2023-05-04 Micron Technology, Inc. Dynamic step voltage level adjustment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080117688A1 (en) * 2006-11-22 2008-05-22 Samsung Electronics Co., Ltd. Flash Memory Devices that Utilize Age-Based Verify Voltages to Increase Data Reliability and Methods of Operating Same
CN101960533A (zh) * 2008-02-29 2011-01-26 美光科技公司 在存储器装置的编程期间的电荷损失补偿
CN102422362A (zh) * 2009-05-07 2012-04-18 美光科技公司 存储器装置中的多电平编程检验
US20170010836A1 (en) * 2010-07-07 2017-01-12 Hgst Technologies Santa Ana, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239557B2 (en) 2005-06-17 2007-07-03 Micron Technology, Inc. Program method with optimized voltage level for flash memory
US7408810B2 (en) 2006-02-22 2008-08-05 Micron Technology, Inc. Minimizing effects of program disturb in a memory device
US7679961B2 (en) 2007-04-25 2010-03-16 Micron Technology, Inc. Programming and/or erasing a memory device in response to its program and/or erase history
US8117375B2 (en) 2007-10-17 2012-02-14 Micron Technology, Inc. Memory device program window adjustment
US7916543B2 (en) * 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
ITRM20080693A1 (it) 2008-12-24 2010-06-25 Micron Technology Inc Programmazione in un dispositivo di memoria.
US8036035B2 (en) 2009-03-25 2011-10-11 Micron Technology, Inc. Erase cycle counter usage in a memory device
US8724387B2 (en) * 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8385123B2 (en) 2010-08-18 2013-02-26 Micron Technology, Inc. Programming to mitigate memory cell performance differences
US8451662B2 (en) * 2011-03-03 2013-05-28 Micron Technology, Inc. Reading memory cell history during program operation for adaptive programming
US8902648B2 (en) 2011-07-26 2014-12-02 Micron Technology, Inc. Dynamic program window determination in a memory device
US8737131B2 (en) 2011-11-29 2014-05-27 Micron Technology, Inc. Programming memory cells using smaller step voltages for higher program levels
US9281078B2 (en) 2014-06-12 2016-03-08 Micron Technology, Inc. Program operations with embedded leak checks
KR102295528B1 (ko) * 2015-08-25 2021-08-30 삼성전자 주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
US10971199B2 (en) * 2019-06-20 2021-04-06 Sandisk Technologies Llc Microcontroller for non-volatile memory with combinational logic

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080117688A1 (en) * 2006-11-22 2008-05-22 Samsung Electronics Co., Ltd. Flash Memory Devices that Utilize Age-Based Verify Voltages to Increase Data Reliability and Methods of Operating Same
CN101960533A (zh) * 2008-02-29 2011-01-26 美光科技公司 在存储器装置的编程期间的电荷损失补偿
CN102422362A (zh) * 2009-05-07 2012-04-18 美光科技公司 存储器装置中的多电平编程检验
US20170010836A1 (en) * 2010-07-07 2017-01-12 Hgst Technologies Santa Ana, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582397A (zh) * 2020-12-01 2022-06-03 美光科技公司 多层级存储器单元编程
US11817145B2 (en) 2020-12-01 2023-11-14 Micron Technology, Inc. Programming multi-level memory cells

Also Published As

Publication number Publication date
US11735253B2 (en) 2023-08-22
US20200202926A1 (en) 2020-06-25
US20210343335A1 (en) 2021-11-04
US11081170B2 (en) 2021-08-03
CN111341371B (zh) 2024-04-12
US20230386570A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
CN111052245B (zh) 确定存储器单元的数据状态
US7966550B2 (en) Soft bit data transmission for error correction control in non-volatile memory
US7966546B2 (en) Non-volatile memory with soft bit data transmission for error correction control
CN106847339B (zh) 存储器装置及其操作方法
US9092363B2 (en) Selection of data for redundancy calculation in three dimensional nonvolatile memory
CN111341371B (zh) 用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法
US9983916B2 (en) Memory system and operating method thereof
KR102179845B1 (ko) 비휘발성 메모리 장치 및 그것의 프로그램 방법
CN109726142B (zh) 回收坏块的非易失性存储系统
JP2015524137A (ja) 複数のメモリ状態を有する不揮発性メモリセルでの動作を実行するための機器及び方法
CN109785892B (zh) 包括字线缺陷检测电路的存储器器件
US9805814B2 (en) Memory system performing wear leveling using average erase count value and operating method thereof
US11842774B2 (en) Memories for calibrating sensing of memory cell data states
CN112262435B (zh) 用于确定存储器单元的预期数据使用期限的设备及方法
US10073628B2 (en) Memory system and operating method of memory system
US20170168722A1 (en) Memory system and operating method of memory system
CN111383694A (zh) 非易失性存储器及其操作方法
US11798647B2 (en) Apparatus and methods for determining memory cell data states
CN111383703B (zh) 非易失性存储器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant