CN108288479A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108288479A
CN108288479A CN201711079745.1A CN201711079745A CN108288479A CN 108288479 A CN108288479 A CN 108288479A CN 201711079745 A CN201711079745 A CN 201711079745A CN 108288479 A CN108288479 A CN 108288479A
Authority
CN
China
Prior art keywords
reverse
reading
current
read
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711079745.1A
Other languages
English (en)
Other versions
CN108288479B (zh
Inventor
李教允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108288479A publication Critical patent/CN108288479A/zh
Application granted granted Critical
Publication of CN108288479B publication Critical patent/CN108288479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种半导体器件，包括：存储单元阵列，其包括多个存储单元；读取电路，其适用于产生与沿第一方向流经多个存储单元中的选中的存储单元的读取电流相对应的读取数据；反向读取控制电路，其适用于产生与读取数据相对应的反向读取控制信号；以及反向电流发生电路，其适用于响应于反向读取控制信号来产生沿第二方向流经选中的存储单元的反向电流。

Description

半导体器件
相关申请的交叉引用
本申请要求2017年1月10日提交的韩国专利申请10-2017-0003450的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及半导体设计技术，且更具体而言涉及半导体器件。
背景技术
电子设备的最新进展诸如尺寸缩小、功耗降低、性能增强和多样化，需要能够在包括计算机和移动通信设备的各种电子设备中储存数据的半导体存储器。
重要的研究致力于能够根据施加的电压或电流储存与存储单元的不同电阻状态相对应的数据的半导体存储器，诸如阻变随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)以及电熔丝。
一般地，在半导体存储器中，在执行读取操作时可能会产生读取干扰。读取干扰是指在执行读取操作时相应的存储单元的数据值(或逻辑值)由于此存储器件的结构特性和/或操作特性而无意地改变的现象。
为了防止读取干扰，在半导体存储器内引入了写回技术。写回技术能通过在读取操作之后立即额外地对已执行读取操作的存储单元执行写入操作，来防止读取干扰。
然而，写回技术通常需要比读取操作更多的电流消耗和更多的操作时间，因为写回技术利用实质的写入电路执行写入操作。写回技术还可能会对存储单元的寿命造成不良影响。
因此，需要一种取代电流写回技术的改善技术。
发明内容
本发明的各个实施例涉及用于在执行读取操作时防止读取干扰的半导体器件。
此外，如果在读取操作时要防止读取干扰，则各个实施例涉及具有比写回技术更强的性能的半导体器件。
在一个实施例中，一种半导体器件可以包括：存储单元阵列，其包括多个存储单元；读取电路，其适用于产生与沿第一方向流经多个存储单元中的选中的存储单元的读取电流相对应的读取数据；反向读取控制电路，其适用于产生与读取数据相对应的反向读取控制信号；以及反向电流发生电路，其适用于响应于反向读取控制信号来产生沿第二方向流经选中的存储单元的反向电流。
反向读取控制电路可以适用于：基于具有第一数据值的读取数据来激活反向读取控制信号；以及基于具有第二数据值的读取数据来去激活反向读取控制信号。
第一数据值可以对应于在选中的存储单元为低电阻状态时流动的读取电流，以及第二数据值可以对应于在选中的存储单元为高电阻状态时流动的读取电流。
反向读取控制电路可以包括：确定单元，其适用于基于读取使能信号和读取数据来确定选中的存储单元的电阻状态；以及控制单元，其适用于基于确定的电阻状态来产生反向读取控制信号。
反向电流发生电路可以适用于：响应于被激活的反向读取控制信号来产生反向电流，以及响应于被去激活的反向读取控制信号而不产生反向电流。
反向电流发生电路可以包括：反向电流源单元，其适用于响应于反向读取控制信号来发起反向电流；以及反向电流吸收单元，其适用于响应于反向读取控制信号来吸收反向电流。
反向电流发生电路还可以包括适用于限制反向电流的钳位单元。
多个存储单元中的每个存储单元可以包括电阻状态根据读取电流的方向而改变的可变电阻元件。
半导体器件还可以包括写入电路，该写入电路适用于产生沿与写入数据相对应的方向流经多个存储单元中的选中的存储单元的写入电流。
在一个实施例中，一种半导体器件可以包括：全局位线；全局源极线；耦接到全局位线的多个位线；耦接到全局源极线的多个源极线；存储单元阵列，其包括布置在行方向和列方向上的多个存储单元，其中，属于多个存储单元且在行方向上排列(aligned)的存储单元由多个字线选中，并且属于多个存储单元且在列方向上排列的存储单元由多个位线和多个源极线选中；读取电路，其耦接到全局位线，并适用于产生与沿第一方向流经多个存储单元中的选中的存储单元的读取电流相对应的读取数据；反向读取控制电路，其适用于产生与读取数据相对应的反向读取控制信号；反向电流发生电路，其响应于反向读取控制信号而耦接到全局位线和全局源极线，并适用于产生沿第二方向流经选中的存储单元的反向电流。
反向读取控制电路可以适用于：基于具有第一数据值的读取数据来激活反向读取控制信号；以及基于具有第二数据值的读取数据来去激活反向读取控制信号。
第一数据值可以对应于在选中的存储单元为低电阻状态时流动的读取电流，以及第二数据值可以对应于在选中的存储单元为高电阻状态时流动的读取电流。
反向读取控制电路可以包括：确定单元，其适用于基于读取使能信号和读取数据来确定选中的存储单元的电阻状态；以及控制单元，其适用于基于确定的电阻状态来产生反向读取控制信号。
反向电流发生电路可以适用于：响应于被激活的反向读取控制信号来产生反向电流，以及响应于被去激活的反向读取控制信号而不产生反向电流。
反向电流发生电路可以包括：反向电流吸收单元，其适用于响应于反向读取控制信号来从全局位线吸收反向电流到低电压级；以及反向电流源单元，其适用于响应于反向读取控制信号的反相的信号来从高电压级发起反向电流到全局源极线。
反向电流发生电路还可以包括适用于耦接在反向电流源单元与全局源极线之间且适用于限制反向电流的钳位单元。
读取电路可以包括：感测放大单元，其适用于基于读取电流和参考电流来产生读取数据；读取电流源单元，其适用于响应于读取使能信号来从感测放大单元发起读取电流到全局位线；以及读取电流吸收单元，其适用于响应于读取使能信号来从全局源极线吸收读取电流到低电压级。
读取电路还可以包括适用于耦接在读取电流源单元与全局位线之间且适用于限制读取电流的钳位单元。
多个存储单元中的每个存储单元可以包括电阻状态根据读取电流的方向而改变的可变电阻元件。
半导体器件还可以包括写入电路，所述写入电路耦接在全局位线和全局源极线之间，并适用于产生沿与写入数据相对应的方向流经多个存储单元中的选中的存储单元的写入电流。
附图说明
图1是示出作为隧道势垒层插入在两个磁性层之间的一种结构的磁隧道结(MTJ)的示例的图。
图2A和图2B是解释在可变电阻元件中储存数据的图。
图3是示出根据本发明的一个实施例的半导体器件的图。
图4是示出图3所示的反向读取控制电路的一个示例的电路图。
图5是示出图3所示的反向读取控制电路的另一个示例的电路图。
图6至图9是用于说明图3所示的半导体器件的读取操作的时序图。
具体实施方式
在下文，将参照附图更加详细地描述各个实施例。然而本发明可以采用不同形式来实施，并且不应理解为仅限于本文所列的实施例。确切地说，提供这些实施例使得本公开将会充分且完整，且将会向本领域技术人员完全地传达本发明的范围。遍及本说明书，遍及本发明的各个附图和实施例，相同的附图标记表示相同的元件。
另外，应注意，本文使用的术语仅是出于描述实施例的目的，而并非意图限制本发明。如本文使用的，单数形式也意图包括复数形式，除非上下文另外清楚地指示出来。还将理解，术语“包括”、“包括有”、“包含”和/或“包含有”在本说明书中使用时表明存在所述的特征，而不排除存在或增加一个或更多个其它未表述的特征。如本文所使用的，术语“和/或”指所列的相关项目中的一个或更多个项目的任何组合和全部组合。还要注意，在本说明书中，“连接/耦接”是指一个部件不仅可直接耦接至另一个部件而且还可经由中间部件间接耦接至另一个部件。
还将理解，尽管在本文中术语“第一”、“第二”、“第三”等可以用来描述各个元件，但是这些元件不受到这些术语的限制。这些术语用来区分一个元件与另一个元件。因此，在不脱离本发明的精神和范围的情况下，下文描述的第一元件还能称作第二元件或第三元件。
附图并非按比例绘制，且在一些情况下，可能会放大比例以便清楚地图示实施例的特征。
根据本公开技术的实施方式，半导体存储器件可以包括表现出可变电阻特性的可变电阻元件，可变电阻特性允许用可变电阻元件的不同电阻值来表示不同的数字比特位或状态。在实施方式中，这种可变电阻元件可以包括表现出可变电阻特性的单层或多层，且包括用在阻变随机存取存储器(RRAM)、相变RAM(PRAM)、自旋转移力矩磁RAM(STTRAM)、磁阻RAM(MRAM)或铁电RAM(FRAM)中的材料，例如，可以包括铁磁材料、铁电材料、相变材料诸如硫族化物材料、金属氧化物诸如钙钛矿材料、和/或过渡金属氧化物。
可变电阻元件可以包括金属氧化物，例如，过渡金属氧化物诸如镍(Ni)氧化物、钛氧化物(TiO)、铪氧化物(HfO)、锆氧化物(ZrO)、钨氧化物(WO)或钴氧化物(CoO)，和/或钙钛矿材料诸如锶钛氧化物(STO：SrTiO)、和/或镨钙锰氧化物(PCMO：PrCaMnO)。
另外，可变电阻元件可以包括相变材料。相变材料可以包括硫族化物材料诸如锗-锑-碲(GST：GeSbTe)。可变电阻元件通过利用热改变结晶状态或非晶状态来在不同电阻状态之间切换。
可变电阻元件可以包括两个磁性层和插入在两个磁性层之间的隧道势垒层。磁性层可以包括镍-铁-钴(NiFeCo)或钴-铁(CoFe)等。隧道势垒层可以包括氧化铝Al2O3。可变电阻元件可以根据磁性层的磁化方向在两个不同的电阻状态之间切换。例如，当两个磁性层的磁化方向平行时可变电阻元件可以处在低电阻状态，而当两个磁性层的磁化方向反向平行时可变电阻元件可以处在高电阻状态。
图1是示出作为隧道势垒层插入在两个磁性层之间的一种结构的磁隧道结(MTJ)的示例的图。
如图1中所示，MTJ包括作为顶电极的第一电极层，作为底电极的第二电极层，作为一对磁性层的第一磁性层和第二磁性层，以及形成在所述一对磁性层之间的隧道势垒层。
第一磁性层可以是磁化方向可根据施加给MTJ的电流的方向而改变的钉扎磁性层，且第二磁性层可以是磁化方向被钉扎的自由磁性层。
这样的MTJ根据电流的方向而改变它的电阻值，且记录数据“0”或“1”。
图2A和图2B是解释在可变电阻元件R中储存数据的原理的图。可变电阻元件R可以是上面参照图1描述的MTJ。
首先，图2A是解释在可变电阻元件R中记录具有高逻辑值的数据的原理的图。为了选择可变电阻元件R来储存数据，与可变电阻元件R电耦接的字线WL被激活，且晶体管ST导通。当电流从一端流向另一端(沿箭头所示的方向)，即，从图1所示的MTJ中的作为顶电极的第一电极层流向作为底电极的第二电极层时，作为钉扎磁性层的第一磁性层的磁化方向和作为自由磁性层的第二磁性层的磁化方向变为彼此反向平行，且可变电阻元件R具有高电阻状态。当可变电阻元件R为高电阻状态时，定义“高”数据储存在可变电阻元件R中。
接着，图2B是解释在可变电阻元件R中记录具有低逻辑值的数据的原理的图。以相似的方式，与可变电阻元件R电耦接的字线WL被激活，且晶体管ST导通。当电流从另一端流向一端(沿箭头所示的方向)，即，从第二电极层流向第一电极层时，第一磁性层的磁化方向和第二磁性层的磁化方向变得彼此平行，且可变电阻元件R具有低电阻状态。当可变电阻元件R为低电阻状态时，定义“低”数据储存在可变电阻元件R中。
图3是示出根据本发明的一个实施例的半导体器件100的图。
参见图3，半导体器件100可以包括存储单元阵列110、位线选择电路120、源极线选择电路130、读取电路140、反向读取控制电路150以及反向电流发生电路160。
存储单元阵列110可以包括布置在行方向和列方向上的多个存储单元MC。多个存储单元MC中的每个存储单元可以包括可变电阻元件R和晶体管ST。多个存储单元列组可以分别耦接到多个位线BL0～BLn和多个源极线SL0～SLn。每个存储单元列组可以包括布置在列方向上的多个存储单元MC。例如，包括有在第一列排列的多个存储单元MC的第一存储单元列组可以耦接到第一位线BL0和第一源极线SL0。包括在第一存储单元列组中的每个存储单元可以具有耦接到第一位线BL0的一端并可以具有耦接到第一源极线SL0的另一端。多个存储单元行组(每个存储单元行组包括布置在行方向上的多个存储单元MC)可以分别耦接到多个字线WL0～WLm。例如，包括有在第一行排列的多个存储单元MC的第一存储单元行组可以耦接到第一字线WL0。多个存储单元中的至少一个存储单元可以由多个位线BL0～BLn中的选中的位线BL#、多个源极线SL0～SLn中的选中的源极线SL#以及多个字线WL0～WLm中的被激活的字线WL#来选中。
位线选择电路120可以响应于多个选择信号SEL<0:n>之中的选择信号来选择多个位线BL0～BLn中的任何一个位线并将该位线耦接到全局位线GBL。例如，位线选择电路120可以包括分别与多个位线BL0～BLn相对应的和与多个选择信号SEL<0:n>相对应的多个位线选择单元BS0～BSn。
源极线选择电路130可以响应于多个选择信号SEL<0:n>之中的选择信号来选择多个源极线SL0～SLn中的任何一个源极线并将该源极线与全局源极线GSL耦接在一起。例如，源极线选择电路130可以包括分别与多个源极线SL0～SLn相对应的和与多个选择信号SEL<0:n>相对应的多个源极线选择单元SS0～SSn。
读取电路140可以响应于读取使能信号REN来产生与沿一个方向流经多个存储单元MC中的选中的存储单元的读取电流IRD相对应的差分读取数据SO和SOB。例如，读取电路140可以将读取电流IRD与参考电流IREF进行比较，且可以由感测放大单元S/A基于比较结果来产生与选中的存储单元的电阻状态相对应的差分读取数据SO和SOB。如果比较的结果是确定读取电流IRD比参考电流IREF高，则读取电路140可以产生与低电阻状态相对应的差分读取数据SO和SOB。在这种情况下，差分读取数据SO和SOB中的正读取数据SO可以具有第一数据值(或第一逻辑值)，而差分读取数据SO和SOB中的负读取数据SOB可以具有第二数据值(或第二逻辑值)。相反，如果比较的结果是确定读取电流IRD比参考电流IREF低，则读取电路140可以产生与高电阻状态相对应的差分读取数据SO和SOB。在这种情况下，差分读取数据SO和SOB中的正读取数据SO可具有第二数据值(或第二逻辑值)，而差分读取数据SO和SOB中的负读取数据SOB可具有第一数据值(或第一逻辑值)。
例如，读取电路140可以包括感测放大单元S/A、读取电流源单元RS1、钳位单元RC、读取电流吸收单元RS2、参考电流发生单元IS以及参考电流源单元RS3。感测放大单元S/A可以响应于感测使能信号SEN而被使能，且可以基于读取电流IRD与参考电流IREF的比较来产生差分读取数据SO和SOB。例如，感测放大单元S/A可以包括差分放大器。读取电流源单元RS1可以响应于读取使能信号REN来从感测放大单元S/A发起读取电流IRD到全局位线GBL。钳位单元RC可以耦接在读取电流源单元RS1与全局位线GBL之间，且可以响应于VCLAMP来限制读取电流IRD的最大电流量。读取电流吸收单元RS2可以响应于读取使能信号REN来从全局源极线GSL吸收读取电流IRD到低电压级VSS(或接地电压级)。参考电流发生单元IS可以产生参考电流IS。参考电流源单元RS3可以响应于读取使能信号REN来从感测放大单元S/A发起参考电流IREF到参考电流发生单元IS。
反向读取控制电路150可以响应于读取使能信号REN来产生与差分读取数据SO和SOB的数据值相对应的反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。可选择地，反向读取控制电路150可以响应于读取使能信号REN和感测使能信号SEN来产生与差分读取数据SO和SOB的数据值相对应的反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。反相的反向读取控制信号REV_RDB可以是反向读取控制信号REV_RD的反相信号。例如，当选中的存储单元处在低电阻状态时，反向读取控制电路150可以基于差分读取数据SO和SOB来激活反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。相反，当选中的存储单元处在高电阻状态时，反向读取控制电路150可以基于差分读取数据SO和SOB来去激活反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。
反向电流发生电路160可以响应于反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB而耦接到全局位线GBL和全局源极线GSL，且可以产生沿另一方向流经选中的存储单元的反向电流。例如，反向电流发生电路160可以响应于被激活的反向读取控制信号REV_RD和相应的反相的反向读取控制信号REV_RDB来产生反向电流。相反，反向电流发生电路160响应于被去激活的反向读取控制信号REV_RD和相应的反相的反向读取控制信号REV_RDB而不会产生反向电流。
例如，反向电流发生电路160可以包括反向电流源单元RRS1、钳位单元RRC以及反向电流吸收单元RRS2。反向电流源单元RRS1可以响应于反相的反向读取控制信号REV_RDB来从高电压级VDD(或电源电压级)发起反向电流到全局源极线GSL。根据设计，反向电流源单元RRS1可以响应于反向读取控制信号REV_RD来操作。钳位单元RRC可以耦接在反向电流源单元RRS1与全局源极线GSL之间，且可以响应于针对反向读取的钳位偏置信号REV_CLAMP来限制反向电流的最大电流量。针对反向读取的钳位偏置信号REV_CLAMP可以具有与钳位偏置读取信号VCLAMP相同或相似的电压电平。反向电流吸收单元RRS2可以响应于反向读取控制信号REV_RD来从全局位线GBL吸收反向电流到低电压级VSS。反向电流可以由反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB的脉冲宽度以及针对反向读取的钳位偏置信号REV_CLAMP的电压电平来定义。例如，可以设置反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB的脉冲宽度以及针对反向读取的钳位偏置信号REV_CLAMP的电压电平，使得当选中的存储单元处在低电阻状态时反向电流具有与读取电流IRD相同或相似的电流量。
尽管未示出，但是半导体器件100还可以包括写入电路。写入电路可以耦接在全局位线GBL与全局源极线GSL之间，且可以响应于写入使能信号来产生沿与写入数据相对应的方向流经多个存储单元MC中的选中的存储单元的写入电流。写入电路可以是实质上执行图2A和图2B所示的数据储存操作的电路。要注意，写入电路和反向电流发生电路160是分开的元件。
图4是示出根据本发明的一个实施例的反向读取控制电路(例如，图3中所示的反向读取控制电路150)的一个示例的电路图。
参见图4，反向读取控制电路150可以包括确定单元151和控制单元153。
确定单元151可以基于读取使能信号REN和差分读取数据SO和SOB来确定选中的存储单元的电阻状态，且可以产生与确定结果相对应的确定信号RD0。例如，当选中的存储单元处在高电阻状态时，确定单元151可以保持确定信号RD0的去激活状态。相反，当选中的存储单元处在低电阻状态时，确定单元151可以激活确定信号RD0。
确定单元151可以包括第一延迟元件DLY1、第一或门OR1、第一反相器INV1以及第一与门AND1。第一延迟元件DLY1可以通过将读取使能信号REN延迟第一延迟时间D1来产生第一延迟信号REN_DLY。可以通过考虑读取使能信号REN的脉冲宽度和感测放大单元S/A被禁止的时间点来设置第一延迟时间D1。第一或门OR1可以通过对读取使能信号REN和第一延迟信号REN_DLY执行或运算来产生第一逻辑信号REN_EXT。第一反相器INV1可以通过将正读取数据SO反相来产生第二逻辑信号/SO。第一与门AND1可以通过对第二逻辑信号/SO、负读取数据SOB和第一逻辑信号REN_EXT执行与运算来产生确定信号RD0。
控制单元153可以响应于确定信号RD0来产生反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。例如，控制单元153可以响应于被去激活的确定信号RD0来保持反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB的去激活状态。相反，控制单元153可以响应于被激活的确定信号RD0，在与感测放大单元S/A被禁止的时间点接近的时间点激活反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。
控制单元153可以包括第二延迟元件DLY2、第三延迟元件DLY3、第二反相器INV2、第二与门AND2以及第三反相器INV3。第二延迟元件DLY2可以通过将确定信号RD0延迟第二延迟时间D2来产生第二延迟信号RD0_DLY。可以通过考虑感测放大单元S/A被禁止的时间点来设置第二延迟时间D2。第三延迟元件DLY3可以通过将第二延迟信号RD0_DLY延迟第三延迟时间D3来产生第三延迟信号RD0_END。可以通过考虑从读取使能信号REN被激活的时间点开始感测使能信号SEN被激活的时间点来设置第三延迟时间D3。第二反相器INV2可以通过将第三延迟信号RD0_END反相来产生第三逻辑信号RD0_ENDB。第二与门AND2可以通过对第三逻辑信号RD0_ENDB和第二延迟信号RD0_DLY执行与运算来产生反向读取控制信号REV_RD。第三反相器INV3可以通过将反向读取控制信号REV_RD反相来产生反相的反向读取控制信号REV_RDB。
图5是示出根据本发明的一个实施例的反向读取控制电路(例如，图3中所示的反向读取控制电路150)的另一个示例的电路图。
参见图5，反向读取控制电路150可以包括确定单元151’和控制单元153’。
确定单元151’可以基于差分读取数据SO和SOB来确定选中的存储单元的电阻状态，且可以产生与确定结果相对应的确定信号RD0。例如，当选中的存储单元处在高电阻状态时，确定单元151’可以保持确定信号RD0的去激活状态。相反，当选中的存储单元处在低电阻状态时，确定单元151’可以激活确定信号RD0。
确定单元151’可以包括第一反相器INV11、第一与门AND11、第一延迟元件DLY11以及第一或门OR1。第一反相器INV11可以通过将正读取数据SO反相来产生第一逻辑信号/SO。第一与门AND11可以通过对第一逻辑信号/SO和反相的(或负的)读取数据SOB执行与运算来产生第二逻辑信号PULGEN。第一延迟元件DLY11可以通过将第二逻辑信号PULGEN延迟第一延迟时间D11来产生第三逻辑信号PULDLY。第一延迟时间D11可以对应于前述的第二延迟时间D2。第一或门OR11可以通过对第二逻辑信号PULGEN和第三逻辑信号PULDLY执行或运算来产生确定信号RD0。
控制单元153’可以响应于确定信号RD0来产生反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。例如，控制单元153可以响应于被去激活的确定信号RD0来保持反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB的去激活状态。相反，控制单元153’可以响应于激活的确定信号RD0，在与感测放大单元S/A被禁止的时间点接近的时间点激活反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。
控制单元153’可以包括第二反相器INV22、第二与门AND22、第二延迟元件DLY22、第三与门AND33以及第三反相器INV33。第二反相器INV22可以通过将感测使能信号SEN反相来产生第四逻辑信号/SEN。第二与门AND22可以通过对第四逻辑信号/SEN和读取使能信号REN执行与运算来产生第五逻辑信号PRE_RD。第二延迟元件DLY22可以通过将第五逻辑信号PRE_RD延迟第二延迟时间D22来产生第六逻辑信号PRE_RD_DLY。第二延迟时间D22可以对应于前述的第一延迟时间D1与第二延迟时间D2的总时间D1+D2。第三与门AND33可以通过对第六逻辑信号PRE_RD_DLY和确定信号RD0执行与运算来产生反向读取控制信号REV_RD。第三反相器INV33可以通过将反向读取控制信号REV_RD反相来产生反相的反向读取控制信号REV_RDB。
下文参照图6至图9描述具有这种配置的半导体器件100的读取操作。
首先，下文参照图6和图7描述包括图4的反向读取控制电路150的半导体器件100的读取操作。
图6是用于说明根据本发明的一个实施例的半导体器件的读取操作的一个示例的时序图。例如，图6示出在“低(0)”数据已储存在半导体器件100的选中的存储单元中的情况下的读取操作。
参见图6，多个字线WL0～WLm中的选中的字线WL#可以被使能，多个位线BL0～BLn中的选中的位线BL#可以与全局位线GBL耦接在一起，以及多个源极线SL0～SLn中的选中的源极线SL#可以与全局源极线GSL耦接在一起。在这种情况下，选中的字线WL#可以在第一时间点被使能，选中的位线BL#与全局位线GBL可以在第二时间点耦接在一起，以及选中的源极线SL#与全局源极线GSL可以在第二时间点耦接在一起。第一时间点和第二时间点可以相同，或者第一时间点可以比第二时间点早，或者第二时间点可以比第一时间点早。当选中的字线WL#被使能，选中的位线BL#与全局位线GBL耦接在一起以及选中的源极线SL#与全局源极线GSL耦接在一起时，多个存储单元MC中的任何一个存储单元可以被选中。选中的存储单元可以具有耦接到全局位线GBL的一端和耦接到全局源极线GSL的另一端。当选中的字线WL#被使能时，选中的存储单元可以将全局位线GBL与全局源极线GSL耦接在一起。
由于读取使能信号REN在与第一时间点接近的时间点被激活，因此感测使能信号SEN可以在计划的时间(例如，D3)之后被激活。响应于读取使能信号REN和感测使能信号SEN，图3的读取电路140可以产生与流经选中的存储单元的读取电流IRD相对应的差分读取数据SO和SOB。例如，读取电流源单元RS1可以响应于读取使能信号REN来从感测放大单元S/A发起读取电流IRD到全局位线GBL。读取电流吸收单元RS2可以响应于读取使能信号REN来从全局源极线GSL吸收读取电流IRD到低电压级VSS。在这种情况下，可以由钳位单元RC限制读取电流IRD的最大电流量。在这种情况下，读取电流IRD可以在一个方向流动。例如，读取电流IRD可以经由读取电流源单元RS1、钳位单元RC、全局位线GBL、选中的位线BL#、选中的存储单元、选中的源极线SL#以及全局源极线GSL而从感测放大单元S/A流向读取电流吸收单元RS2。参考电流发生单元IS可以产生参考电流IREF。参考电流源单元RS3可以响应于读取使能信号REN来从感测放大单元S/A发起参考电流IREF到参考电流发生单元IS。感测放大单元S/A可以将读取电流IRD与参考电流IREF进行比较，且可以产生与比较结果相对应的差分读取数据SO和SOB。例如，因为选中的存储单元处在低电阻状态，所以读取电流IRD可以比参考电流IREF高。相应地，感测放大单元S/A可以产生具有“低(0)”逻辑值的正读取数据SO和具有“高(1)”逻辑值的负读取数据SOB，这对应于低电阻状态。
此时，因为读取电流IRD沿第一方向流经选中的存储单元，所以选中的存储单元可以从低电阻状态切换到高电阻状态。这可以称为读取干扰。即，因为由于在读取操作时读取电流IRD沿第一方向流动而导致对选中的存储单元执行弱写入操作，所以“高(1)”数据可以储存在选中的存储单元中。表述“弱”写入操作的原因在于，在写入操作时读取电流可以比流进选中的存储单元的写入电流小。因此，如果属于多个存储单元MC且具有低电阻状态的存储单元被选中且对选中的存储单元执行读取操作，则可以执行下列的反向读取操作作为读取操作的一部分。
反向读取控制电路150可以基于读取使能信号REN和差分读取数据SO和SOB来产生反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。例如，反向读取控制电路150可以基于与低电阻状态相对应的差分读取数据SO和SOB来激活反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB。在这种情况下，在读取使能信号REN被去激活之后或者在感测放大单元S/A被禁止之后，反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB可以被激活。在这种情况下，反向读取控制信号REV_RD被激活的宽度(即，D3)和反相的反向读取控制信号REV_RDB被激活的宽度可以比读取使能信号REN被激活的宽度小。反相的反向读取控制信号REV_RDB可以是反向读取控制信号REV_RD的反相信号。
反向电流发生电路160可以基于被激活的反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB而耦接到全局位线GBL和全局源极线GSL，且可以产生沿另一方向流经选中的存储单元的反向电流。例如，反向电流源单元RRS1可以响应于反相的反向读取控制信号REV_RDB来从高电压级VDD发起反向电流到全局源极线GSL。在这种情况下，反向电流的最大电流量可以由钳位单元RRC来限定。当选中的存储单元处在低电阻状态时，反向电流可以具有与读取电流IRD相同或相似的电流量。反向电流吸收单元RRS2可以从全局位线GBL吸收反向电流到低电压级VSS。在这种情况下，反向电流可以经由反向电流源单元RRS1、钳位单元RRC、全局源极线GSL、选中的源极线SL#、选中的存储单元、选中的位线BL#、全局位线GBL以及反向电流吸收单元RRS2而从高电压级VDD流向低电压级VSS。
因此，尽管选中的存储单元因读取操作而从低电阻状态切换到高电阻状态，但是选中的存储单元可以通过执行反向读取操作而被恢复到低电阻状态。
图7是用于说明根据本发明的一个实施例的半导体器件的读取操作的一个示例的时序图。例如，图7示出在“高(1)”数据已经储存在半导体器件的选中的存储单元中的情况下的读取操作。
参见图7，多个字线WL0～WLm中的选中的字线WL#可以在第一时间点被使能，多个位线BL0～BLn中的选中的位线BL#可以与全局位线GBL在第二时间点耦接在一起，以及多个源极线SL0～SLn中的选中的源极线SL#可以与全局源极线GSL在第二时间点耦接在一起。当选中的字线WL#使能，选中的位线BL#与全局位线GBL耦接在一起以及选中的源极线SL#与全局源极线GSL耦接在一起时，多个存储单元MC中的任何一个存储单元可以被选中。选中的存储单元可以具有耦接到全局位线GBL的一端和耦接到全局源极线GSL的另一端。当选中的字线WL#被使能时，选中的存储单元可以将全局位线GBL与全局源极线GSL耦接在一起。
由于读取使能信号REN在与第一时间点接近的时间点被激活，因此感测使能信号SEN可以在计划的时间(例如，D3)之后被激活。响应于读取使能信号REN和感测使能信号SEN，读取电路140可以产生与流经选中的存储单元的读取电流IRD相对应的差分读取数据SO和SOB。例如，读取电流源单元RS1可以响应于读取使能信号REN来从感测放大单元S/A发起读取电流IRD到全局位线GBL。读取电流吸收单元RS2可以响应于读取使能信号REN来从全局源极线GSL吸收读取电流IRD到低电压级VSS。在这种情况下，可以由钳位单元RC限制读取电流IRD的最大电流量。在这种情况下，读取电流IRD可以沿一个方向流动。例如，读取电流IRD可以经由读取电流源单元RS1、钳位单元RC、全局位线GBL、选中的位线BL#、选中的存储单元、选中的源极线SL#以及全局源极线GSL来从感测放大单元S/A流向读取电流吸收单元RS2。参考电流发生单元IS可以产生参考电流IREF。参考电流源单元RS3可以响应于读取使能信号REN来从感测放大单元S/A发起参考电流IREF到参考电流发生单元IS。感测放大单元S/A可以将读取电流IRD与参考电流IREF进行比较，且可以产生与比较结果相对应的差分读取数据SO和SOB。例如，因为选中的存储单元处在高电阻状态，所以读取电流IRD可以比参考电流IREF低。因此，感测放大单元S/A可以产生具有“高(1)”逻辑值的正读取数据SO和具有“低(0)”逻辑值的负读取数据SOB，这对应于高电阻状态。
此时，因为读取电流IRD沿第一方向流经选中的存储单元，所以选中的存储单元可以保持高电阻状态。即，因为在读取操作时由读取电流IRD对选中的存储单元执行弱写入操作，所以储存在选中的存储单元中的“高(1)”数据可以保留。因此，如果属于多个存储单元MC且具有高电阻状态的存储单元被选中并且对选中的存储单元执行读取操作，则不需要执行反向读取操作。
下面将参照图8和图9描述包括图5的反向读取控制电路150的半导体器件100的读取操作。
图8是用于说明根据本发明的一个实施例的半导体器件的读取操作的一个示例的时序图。例如，图8示出在“低(0)”数据已经储存在半导体器件100的选中的存储单元中的情况下的读取操作。图9是用于说明根据本发明的一个实施例的半导体器件的读取操作的一个示例的时序图。例如，图9示出在“高(1)”数据已经储存在半导体器件100的选中的存储单元中的情况下的读取操作。
图8和图9的读取操作总体上与图6和图7的读取操作相似，除了用于产生反向读取控制信号REV_RD和反相的反向读取控制信号REV_RDB的信号的组合之外。因此，不再赘述。
根据本发明的一个实施例，优势在于，可以经由反向读取操作防止读取干扰。在读取操作时可以根据选中的存储单元的电阻状态来选择性地执行反向读取操作。另外，优势在于，相比于利用写入电路产生反向电流的写回方法，可以改善消耗电流、操作时间和存储单元的寿命。
本发明的实施例针对一种改善的半导体存储器件，其通过在读取操作时防止读取干扰来展现改善的操作可靠性。
本发明的半导体存储器件比采用传统写回技术的现有器件有优势。
尽管出于说明的目的已描述了各个实施例，但对于本领域技术人员而言显然的是，可以在不脱离所附权利要求所限定的本发明的精神和范围的情况下进行各种变化和修改。

Claims (20)

1.一种半导体器件，包括：
存储单元阵列，其包括多个存储单元；
读取电路，其适用于产生与沿第一方向流经多个存储单元中的选中的存储单元的读取电流相对应的读取数据；
反向读取控制电路，其适用于产生与读取数据相对应的反向读取控制信号；以及
反向电流发生电路，其适用于响应于反向读取控制信号来产生沿第二方向流经选中的存储单元的反向电流。
2.根据权利要求1所述的半导体器件，其中，反向读取控制电路适用于：
基于具有第一数据值的读取数据来激活反向读取控制信号；以及
基于具有第二数据值的读取数据来去激活反向读取控制信号。
3.根据权利要求2所述的半导体器件，其中，
第一数据值对应于在选中的存储单元为低电阻状态时流动的读取电流，以及
第二数据值对应于在选中的存储单元为高电阻状态时流动的读取电流。
4.根据权利要求1所述的半导体器件，其中，反向读取控制电路包括：
确定单元，其适用于基于读取使能信号和读取数据来确定选中的存储单元的电阻状态；以及
控制单元，其适用于基于确定的电阻状态来产生反向读取控制信号。
5.根据权利要求1所述的半导体器件，其中，反向电流发生电路适用于：
响应于被激活的反向读取控制信号来产生反向电流，以及
响应于被去激活的反向读取控制信号而不产生反向电流。
6.根据权利要求1所述的半导体器件，其中，反向电流发生电路包括：
反向电流源单元，其适用于响应于反向读取控制信号来发起反向电流；以及
反向电流吸收单元，其适用于响应于反向读取控制信号来吸收反向电流。
7.根据权利要求6所述的半导体器件，其中，反向电流发生电路还包括适用于限制反向电流的钳位单元。
8.根据权利要求1所述的半导体器件，其中，多个存储单元中的每个存储单元包括电阻状态根据读取电流的方向而改变的可变电阻元件。
9.根据权利要求1所述的半导体器件，还包括写入电路，所述写入电路适用于产生沿与写入数据相对应的方向流经多个存储单元中的选中的存储单元的写入电流。
10.一种半导体器件，包括：
全局位线；
全局源极线；
耦接到全局位线的多个位线；
耦接到全局源极线的多个源极线；
存储单元阵列，其包括布置在行方向和列方向上的多个存储单元，其中，属于多个存储单元且在行方向上排列的存储单元由多个字线选中，并且属于多个存储单元且在列方向上排列的存储单元由多个位线和多个源极线选中；
读取电路，其耦接到全局位线，并适用于产生与沿第一方向流经多个存储单元中的选中的存储单元的读取电流相对应的读取数据；
反向读取控制电路，其适用于产生与读取数据相对应的反向读取控制信号；以及
反向电流发生电路，其响应于反向读取控制信号而耦接到全局位线和全局源极线，并适用于产生沿第二方向流经选中的存储单元的反向电流。
11.根据权利要求10所述的半导体器件，其中，反向读取控制电路适用于：
基于具有第一数据值的读取数据来激活反向读取控制信号；以及
基于具有第二数据值的读取数据来去激活反向读取控制信号。
12.根据权利要求11所述的半导体器件，其中：
第一数据值对应于在选中的存储单元为低电阻状态时流动的读取电流，以及
第二数据值对应于在选中的存储单元为高电阻状态时流动的读取电流。
13.根据权利要求10所述的半导体器件，其中，反向读取控制电路包括：
确定单元，其适用于基于读取使能信号和读取数据来确定选中的存储单元的电阻状态；以及
控制单元，其适用于基于确定的电阻状态来产生反向读取控制信号。
14.根据权利要求10所述的半导体器件，其中，反向电流发生电路适用于：
响应于被激活的反向读取控制信号来产生反向电流，以及
响应于被去激活的反向读取控制信号而不产生反向电流。
15.根据权利要求10所述的半导体器件，其中，反向电流发生电路包括：
反向电流吸收单元，其适用于响应于反向读取控制信号来从全局位线吸收反向电流到低电压级；以及
反向电流源单元，其适用于响应于反向读取控制信号的反相的信号来从高电压级发起反向电流到全局源极线。
16.根据权利要求15所述的半导体器件，其中，反向电流发生电路还包括适用于耦接在反向电流源单元与全局源极线之间且适用于限制反向电流的钳位单元。
17.根据权利要求10所述的半导体器件，其中，读取电路包括：
感测放大单元，其适用于基于读取电流和参考电流来产生读取数据；
读取电流源单元，其适用于响应于读取使能信号来从感测放大单元发起读取电流到全局位线；以及
读取电流吸收单元，其适用于响应于读取使能信号来从全局源极线吸收读取电流到低电压级。
18.根据权利要求17所述的半导体器件，其中，读取电路还包括适用于耦接在读取电流源单元与全局位线之间且适用于限制读取电流的钳位单元。
19.根据权利要求10所述的半导体器件，其中，多个存储单元中的每个存储单元包括电阻状态根据读取电流的方向而改变的可变电阻元件。
20.根据权利要求10所述的半导体器件，还包括写入电路，所述写入电路耦接在全局位线和全局源极线之间，并适用于产生沿与写入数据相对应的方向流经多个存储单元中的选中的存储单元的写入电流。
CN201711079745.1A 2017-01-10 2017-11-06 半导体器件 Active CN108288479B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0003450 2017-01-10
KR1020170003450A KR102570472B1 (ko) 2017-01-10 2017-01-10 반도체 장치

Publications (2)

Publication Number Publication Date
CN108288479A true CN108288479A (zh) 2018-07-17
CN108288479B CN108288479B (zh) 2021-09-07

Family

ID=62783291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711079745.1A Active CN108288479B (zh) 2017-01-10 2017-11-06 半导体器件

Country Status (4)

Country Link
US (1) US10403344B2 (zh)
KR (1) KR102570472B1 (zh)
CN (1) CN108288479B (zh)
TW (1) TWI739890B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022012200A1 (zh) * 2020-07-16 2022-01-20 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
WO2022012203A1 (zh) * 2020-07-16 2022-01-20 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
CN115083476A (zh) * 2022-06-14 2022-09-20 长江先进存储产业创新中心有限责任公司 一种相变存储器的操作方法、相变存储器及存储器系统
US11817159B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting anti-fuse memory cell state and memory
US11817163B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting state of anti-fuse storage unit and memory device thereof
US11854633B2 (en) 2020-07-16 2023-12-26 Changxin Memory Technologies, Inc. Anti-fuse memory cell state detection circuit and memory

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102165427B1 (ko) 2019-02-20 2020-10-15 연세대학교 산학협력단 메모리 기반 puf 장치 및 그 동작 방법
US11756591B2 (en) * 2021-08-28 2023-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Switches to reduce routing rails of memory system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030448A (zh) * 2006-03-01 2007-09-05 松下电器产业株式会社 半导体存储器件及半导体集成电路系统
US20090273961A1 (en) * 2008-05-02 2009-11-05 Hitachi, Ltd. Semiconductor device
US20120069640A1 (en) * 2010-09-16 2012-03-22 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
CN103794618A (zh) * 2012-11-02 2014-05-14 北京大学 双极阻变存储器件
US20150055396A1 (en) * 2013-08-26 2015-02-26 Masahiro Takahashi Resistance change memory
CN104641417A (zh) * 2012-09-18 2015-05-20 学校法人中央大学 非易失性存储装置及其控制方法
US20150206565A1 (en) * 2014-01-23 2015-07-23 Fujitsu Limited Semiconductor memory device and method of controlling semiconductor memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587384B2 (en) 2001-04-21 2003-07-01 Hewlett-Packard Development Company, L.P. Multi-function serial I/O circuit
US8208291B2 (en) * 2010-01-14 2012-06-26 Qualcomm Incorporated System and method to control a direction of a current applied to a magnetic tunnel junction
US9299410B2 (en) 2013-09-04 2016-03-29 Shintaro SAKAI Reading magnetic memory based on regions within a cell array
US20150070971A1 (en) 2013-09-11 2015-03-12 Akira Katayama Resistance change memory
TWI539457B (zh) * 2014-11-26 2016-06-21 華邦電子股份有限公司 電阻式隨機存取記憶體以及其製作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030448A (zh) * 2006-03-01 2007-09-05 松下电器产业株式会社 半导体存储器件及半导体集成电路系统
US20090273961A1 (en) * 2008-05-02 2009-11-05 Hitachi, Ltd. Semiconductor device
US20120069640A1 (en) * 2010-09-16 2012-03-22 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
CN104641417A (zh) * 2012-09-18 2015-05-20 学校法人中央大学 非易失性存储装置及其控制方法
CN103794618A (zh) * 2012-11-02 2014-05-14 北京大学 双极阻变存储器件
US20150055396A1 (en) * 2013-08-26 2015-02-26 Masahiro Takahashi Resistance change memory
US20150206565A1 (en) * 2014-01-23 2015-07-23 Fujitsu Limited Semiconductor memory device and method of controlling semiconductor memory device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022012200A1 (zh) * 2020-07-16 2022-01-20 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
WO2022012203A1 (zh) * 2020-07-16 2022-01-20 长鑫存储技术有限公司 反熔丝存储单元状态检测电路及存储器
US11817159B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting anti-fuse memory cell state and memory
US11817163B2 (en) 2020-07-16 2023-11-14 Changxin Memory Technologies, Inc. Circuit for detecting state of anti-fuse storage unit and memory device thereof
US11854633B2 (en) 2020-07-16 2023-12-26 Changxin Memory Technologies, Inc. Anti-fuse memory cell state detection circuit and memory
US11854605B2 (en) 2020-07-16 2023-12-26 Changxin Memory Technologies, Inc. State detection circuit for anti-fuse memory cell, and memory
CN115083476A (zh) * 2022-06-14 2022-09-20 长江先进存储产业创新中心有限责任公司 一种相变存储器的操作方法、相变存储器及存储器系统

Also Published As

Publication number Publication date
TW201841156A (zh) 2018-11-16
US20180197590A1 (en) 2018-07-12
CN108288479B (zh) 2021-09-07
TWI739890B (zh) 2021-09-21
KR20180082138A (ko) 2018-07-18
US10403344B2 (en) 2019-09-03
KR102570472B1 (ko) 2023-08-25

Similar Documents

Publication Publication Date Title
CN108288479A (zh) 半导体器件
Slesazeck et al. Nanoscale resistive switching memory devices: a review
USRE46920E1 (en) Semiconductor memory device with variable resistance element
JP5819822B2 (ja) 非オーム選択層を有する不揮発性メモリセル
US9715929B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
US7843715B2 (en) Memory cell of a resistive semiconductor memory device, a resistive semiconductor memory device having a three-dimensional stack structure, and related methods
US10910052B2 (en) Material implication operations in memory
TW201816797A (zh) 包含記憶體單元之裝置及操作記憶體單元之方法
JP5060435B2 (ja) 半導体記憶装置
US8466524B2 (en) Static magnetic field assisted resistive sense element
WO2013090706A1 (en) Method of writing to a spin torque magnetic random access memory
TW200921673A (en) Resistance variable memory device and operating method thereof
US20140169069A1 (en) Resistive Memory Device, System Including the Same and Method of Reading Data in the Same
US8482967B2 (en) Magnetic memory element with multi-domain storage layer
JP2007149170A (ja) 不揮発性メモリ回路及びその駆動方法
WO2014205335A1 (en) Bitcell wth magnetic switching elements
CN105304812A (zh) 相变自旋非易失存储单元
Li et al. Emerging non-volatile memory technologies: From materials, to device, circuit, and architecture
WO2017154382A1 (ja) 記憶装置、情報処理装置、および、記憶装置の制御方法
WO2023029539A1 (zh) 非易失性存储器及其写入方法和读取方法
US11475951B2 (en) Material implication operations in memory
TWI840758B (zh) 記憶體裝置
CN108022620A (zh) 阻变存储装置
Chen et al. Applications of TMR devices in solid state circuits and systems
TW202411994A (zh) 包含合併寫入驅動器的記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant