CN103794618A - 双极阻变存储器件 - Google Patents
双极阻变存储器件 Download PDFInfo
- Publication number
- CN103794618A CN103794618A CN201210434899.9A CN201210434899A CN103794618A CN 103794618 A CN103794618 A CN 103794618A CN 201210434899 A CN201210434899 A CN 201210434899A CN 103794618 A CN103794618 A CN 103794618A
- Authority
- CN
- China
- Prior art keywords
- backward diode
- random access
- access memory
- bipolar
- resistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种双极阻变存储器件,包括阻变元件,包括阻变材料层和与阻变材料层接触的至少一个电极,以及反向二极管,包括相反导电类型的两个掺杂区,在两个掺杂区之间的界面上形成pn结,其中,反向二极管与阻变元件串联连接。该双极阻变存储器件利用反向二极管作为访问存储器件的双向开关,并且可以抑制串扰。
Description
技术领域
本发明涉及存储器件,更具体地涉及双极阻变存储器件,例如双极(bipolar)阻变随机访问存储器件(resistive random access memory device,RRAM)。
背景技术
目前,微电子工业的发展推动着存储器技术的不断进步,提高集成密度和降低生产成本是存储器产业追求的目标。非挥发性存储器具有在无电源供应时仍能保持数据信息的优点,在信息存储领域具有非常重要的地位。
采用阻变材料的新型非挥发性存储器具有高速度(<1ns)、低功耗(<1V),高存储密度、易于集成等优点,是下一代半导体存储器的强有力竞争者。这种阻变存储器一般具有M-I-M(Metal-Insulator-Metal,金属-绝缘体-金属)结构,即在两个金属电极之间夹有阻变材料层。
阻变材料一般是过渡金属氧化物,例如Pr0.7Ca0.3MnO3、La1-xCaxMnO3、NiO、TiO2、HfO2、ZrO2、ZnO等等,并且可以采用例如Al、Gd、La、Sr、Ti等元素进行掺杂。阻变材料可以表现出两个稳定的状态,即高阻态和低阻态分别对应数字“0”和“1”。由高阻态到低阻态的转变为编程或者置位(SET)操作,由低阻态到高阻态的转变为擦除或者复位(RESET)操作。
按照其工作方式,可以将阻变存储器件分为单极和双极两种。前者在器件两端施加单一极性的电压,利用施加电压大小不同控制阻变材料的电阻值在高低阻态之间转换,以实现数据的写入和擦除;而后者是利用施加相反极性的电压控制阻变材料电阻值的转换。双极阻变存储器件在翻转速度、器件一致性、可靠性(数据保持力、可翻转次数)、可控性等方面的存储性能比单极阻变存储器件的存储性能更好。
按照其基本配置,可以将阻变存储器件分为1T-1R或1D-1R两种。1T-1R结构中的每一个存储单元由一个选通晶体管和一个阻变元件组成。通过控制选通晶体管,可以向指定的存储单元写入或擦除数据。由于选通晶体管的存在,存储单元的面积很大部分是浪费在晶体管上,这对于进一步提高存储器集成度造成了严重障碍。1D-1R配置中的每一个存储单元由一个二极管和一个阻变元件组成。通过控制二极管,向指定的存储单元写入或擦除数据。由于二极管的面积比晶体管的面积小,1D-1R配置在提高集成度方面更具优势。然而,二极管的单向导电性使得难以利用1D-1R配置实现双极阻变存储器件。
发明内容
本发明的目的是提供一种使用二极管的双极阻变存储器件。
根据本发明的一方面,提供一种双极阻变存储器件,包括阻变元件,包括阻变材料层和与阻变材料层接触的至少一个电极,以及反向二极管,包括相反导电类型的两个掺杂区,在两个掺杂区之间的界面上形成pn结,其中,反向二极管与阻变元件串联连接。
本发明利用了反向二极管所具有的正向开关以及反向高电流密度的特性。
在对双极阻变存储器件进行SET操作时,以适当的电压水平施加正向电压和反向电压中的一个。在对双极阻变存储器件进行RESET操作时,以适当的电压水平施加正向电压和反向电压中的另一个。在对双极阻变存储器件进行SET或RESET操作之后,在读取选中单元时,利用反向二极管的正向开关特性抑制对未选中单元的串扰。
由于反向二极管的这种特性,将其与双极阻变存储器集成后,能后实现大规模的交叉存储阵列结构。本发明实现了能够应用于双极存储器的交叉阵列存储电路中具有抗串扰功能的1D-1R存储单元,该单元采用基于隧穿效应的反向二极管与双极阻变存储器件的集成,具有优越的频率响应,并且对温度和辐照效应不敏感,1/f噪声低等优点。
附图说明
图1是基于隧穿效应的反向二极管(backward diode)的I-V特性。
图2是根据本发明的第一实施例的双极阻变存储器件的结构示意图。
图3是根据本发明的第二实施例的双极阻变存储器件的结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
应当理解,在描述器件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上”、“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将器件翻转,该一层、一个区域将位于另一层、另一个区域“下”、“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形,本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
除非在下文中特别指出,半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。
图1是基于隧穿效应的反向二极管(backward diode)的I-V特性。反向二极管包括高掺杂的p-n结。通过控制掺杂浓度,使得n型区具有导带附近的费米能级,p型区具有价带附近或以下的费米能级。如图1所示,反向二极管在正向上表现出开启电压VON,具有开关作用。反向二极管在正向上的电流是少数载流子的扩散电流,在反向上的电流是隧道电流。结果,反向二极管在反向上的电流密度甚至大于正向上的电流密度,这与常规的p-n结二极管恰好相反。
本发明使用具有上述I-V特性的反向二极管用于驱动阻变元件,以提供双极存储器件。然而,本领域的技术人员应当认识到,可以将各种反向二极管用于本发明中,而不管其工作原理如何。
图2是根据本发明的第一实施例的双极阻变存储器件的结构示意图。双极阻变存储器件100包括彼此串联连接的反向二极管10和阻变元件20。
反向二极管10包括重掺杂的n型区101和重掺杂的p型区102。n型区101例如在n型半导体衬底或半导体层中形成。p型区102进一步在n型区101中形成。n型区101和p型区102之间的界面形成二极管的pn结。
用于形成n型区101和p型区102的半导体衬底由选自以下材料的至少一种形成:III-V族半导体,如GaAs、InP、GaN、SiC,以及IV族半导体,如Si、Ge。用于形成n型区101和p型区102的离子注入工艺是已知的。在形成n型区101时采用n型掺杂剂,例如砷(As)、磷(P)或其组合。在形成p型区102时采用p型掺杂剂,例如硼(B或BF2)、铟(In)或其组合。
阻变元件20具有M-I-M结构,包括第一电极21、第二电极23、以及夹在第一电极21和第二电极23之间的阻变材料层22。
在反向二极管10上形成阻变元件20的各个步骤如下。
通过已知的沉积方法,例如包括物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、原子层沉积(ALD)等,在整个半导体结构的表面上依次沉积第一电极21、阻变材料层23和第二电极22。第一电极21和第二电极22可以由选自以下材料的相同或不同的材料组成:Pt、W、Ag、In、Ti、TiN。阻变材料层23可以由上述的过渡金属氧化物组成,并且可以是掺杂的。阻变材料层的厚度约为20n-200nm。形成阻变材料层可以包括先形成金属层(例如厚度约20nm的Hf层),然后进行热氧化(例如在450℃在氧气中退火30分钟)将金属层转化成氧化物。
结果,在反向二极管10上形成包括第一电极21、阻变氧化物层23和第二电极22的叠层,并且第一电极21至少与反向二极管10的p型区12接触。
然后,对该叠层进行图案化以形成阻变元件20。该图案化限定阻变元件20的形状,使得阻变元件20的第一电极21仅与反向二极管10的p型区12接触。阻变元件20的其他部分与反向二极管10的两个掺杂区之间由附加的层间绝缘层(未示出)隔开。
该图案化可以包括以下步骤:通过包含曝光和显影的光刻工艺,在金属层上形成含有图案的光抗蚀剂掩模;通过干法蚀刻,如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀,或者通过其中使用蚀刻剂溶液的湿法蚀刻,从上至下依次第二电极23、阻变材料层22和第一电极21的暴露部分,该蚀刻步骤停止在p型区12的顶部;通过在溶剂中溶解或灰化去除光抗蚀剂掩模。
然后,可以进一步执行形成层间绝缘层、引线、钝化等后续步骤,从而完成本发明的存储器。这些后续步骤对于本领域的技术人员是熟知的。
图3是根据本发明的第二实施例的双极阻变存储器件的结构示意图。双极阻变存储器件200包括彼此串联连接的反向二极管10和阻变元件20。对于第二实施例与第一实施例相同的部分采用相同的附图标记,并且省略对其制作工艺的详细说明。
第二实施例与第一实施例的不同之处在于,阻变元件20的第一电极21与反向二极管10的n型区11接触,而不是与反向二极管10的p型层12接触。类似地,阻变元件20的其他部分与反向二极管10的两个掺杂区之间由附加的层间绝缘层(未示出)隔开。
在图2和3中示出了反向二极管10位于阻变元件20下方的实施例,其中先在半导体衬底或半导体层中形成反向二极管10,然后在反向二极管10上形成阻变元件20。代替地,可以先形成阻变元件20,然后在阻变元件20上生长半导体层,用于形成反向二极管10。
在可选的实施例中,在半导体工艺允许的情形下,本领域的技术人员可以容易地根据实际需要在垂直方向上堆叠两个或更多的存储单元,从而进一步提高存储密度。
在可选的实施例中,阻变元件20的阻变材料层22直接与反向二极管10的两个掺杂区之一接触,而不包括第一电极21。也即,第一电极21仅仅是可选的,用于双极阻变存储器件的制造过程中(例如,在热氧化时)保护下方的反向二极管10。如果在形成阻变材料层22的步骤中直接沉积氧化物以代替热氧化,则可以直接在反向二极管10上形成阻变材料层22。如果先形成阻变元件20后形成反向二极管10,则可以直接在阻变元件20的阻变材料上形成反向二极管10的半导体层。
上述的双极阻变存储器件100,200包括彼此串联连接的反向二极管10和阻变元件20。反向二极管10包括相反导电类型的两个掺杂区11,12。阻变元件20包括阻变材料层23和至少一个电极21,23。反向二极管10的一个掺杂区与阻变元件20的阻变材料层相连接。在存储器阵列中,反向二极管10的另一个掺杂区与位线和字线之一相连接,并且阻变元件20的一个电极与位线和字线中的另一个相连接。
反向二极管10具有如图1所示的I-V特性,等效于双向开关器件。在一个实施例中,通过对选择的存储器件的反向二极管10施加大于VON的第一正向电压进行SET操作,使得阻变元件20从高阻态转变为低阻态。通过对选择的存储器件的反向二极管10施加反向电压进行RESET操作,使得阻变元件20从低阻态变为高阻态。在另一个实施例中,通过对选择的存储器件的反向二极管10施加反向电压进行SET操作,使得阻变元件20从高阻态转变为低阻态。通过对选择的存储器件的反向二极管10施加大于VON的第一正向电压进行RESET操作,使得阻变元件20从低阻态变为高阻态。在SET操作和RESET操作之后,通过对选择的存储器件的的反向二极管10施加大于VON的第二正向电压进行读取操作。第二正向电压小于第一正向电压,使得在读取操作中阻变元件20不发生电阻态的变化。
在上述的SET、RESET和读取操作中,仅仅选择的存储器件的反向二极管正向导通或反向导通。在未选择的存储器件的反向二极管上施加的电压例如是小于VON的正向电压,或者接地,从而未导通。因此可以抑制对相邻存储单元的串扰。
以上描述只是为了示例说明和描述本发明,而非意图穷举和限制本发明。因此,本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改,均在本发明的保护范围之内。
Claims (8)
1.一种双极阻变存储器件,包括
阻变元件,包括阻变材料层和与阻变材料层接触的至少一个电极,以及
反向二极管,包括相反导电类型的两个掺杂区,在两个掺杂区之间的界面上形成pn结,
其中,反向二极管与阻变元件串联连接。
2.根据权利要求1所述的双极阻变存储器件,其中反向二极管的两个掺杂区之一与阻变元件的阻变材料层接触,以提供反向二极管与阻变元件之间的串联连接。
3.根据权利要求1所述的双极阻变存储器件,其中反向二极管的两个掺杂区之一与阻变元件的至少一个电极之中的一个电极接触,以提供反向二极管与阻变元件之间的串联连接。
4.根据权利要求1所述的双极阻变存储器件,其中反向二极管在大于开启电压的正向电压以及在反向电压下均导通。
5.根据权利要求4所述的双极阻变存储器件,其中在反向二极管上施加大于开启电压的第一正向电压的情形下对双极阻变存储器件进行SET操作,以及在反向二极管上施加反向电压的情形下对双极阻变存储器进行RESET操作。
6.根据权利要求4所述的双极阻变存储器件,其中在反向二极管上施加反向电压的情形下对双极阻变存储器进行SET操作,以及在反向二极管上施加大于开启电压的第一正向电压的情形下对双极阻变存储器件进行RESET操作。
7.根据权利要求5或6所述的双极阻变存储器件,其中在反向二极管上施加大于开启电压的第二正向电压的情形下对双极阻变存储器件进行读取操作,并且第二正向电压小于第一正向电压。
8.根据权利要求4所述的双极阻变存储器件,其中在未选择双极阻变存储器件时,在反向二极管上施加小于开启电压的第三正向电压或零电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210434899.9A CN103794618A (zh) | 2012-11-02 | 2012-11-02 | 双极阻变存储器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210434899.9A CN103794618A (zh) | 2012-11-02 | 2012-11-02 | 双极阻变存储器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103794618A true CN103794618A (zh) | 2014-05-14 |
Family
ID=50670131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210434899.9A Pending CN103794618A (zh) | 2012-11-02 | 2012-11-02 | 双极阻变存储器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103794618A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108288479A (zh) * | 2017-01-10 | 2018-07-17 | 爱思开海力士有限公司 | 半导体器件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130835A (en) * | 1997-12-02 | 2000-10-10 | International Business Machines Corporation | Voltage biasing for magnetic RAM with magnetic tunnel memory cells |
CN1445782A (zh) * | 2002-03-14 | 2003-10-01 | 惠普公司 | 具有一对共享一条公共导线的磁性位的存储设备阵列 |
US7355886B1 (en) * | 2006-12-05 | 2008-04-08 | Spansion Llc | Method of programming, erasing and reading memory cells in a resistive memory array |
US20080310209A1 (en) * | 2007-06-14 | 2008-12-18 | Micron Technology, Inc. | Circuit, biasing scheme and fabrication method for diode accesed cross-point resistive memory array |
-
2012
- 2012-11-02 CN CN201210434899.9A patent/CN103794618A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6130835A (en) * | 1997-12-02 | 2000-10-10 | International Business Machines Corporation | Voltage biasing for magnetic RAM with magnetic tunnel memory cells |
CN1445782A (zh) * | 2002-03-14 | 2003-10-01 | 惠普公司 | 具有一对共享一条公共导线的磁性位的存储设备阵列 |
US7355886B1 (en) * | 2006-12-05 | 2008-04-08 | Spansion Llc | Method of programming, erasing and reading memory cells in a resistive memory array |
US20080310209A1 (en) * | 2007-06-14 | 2008-12-18 | Micron Technology, Inc. | Circuit, biasing scheme and fabrication method for diode accesed cross-point resistive memory array |
Non-Patent Citations (1)
Title |
---|
[美]伍国珏 编著: "《半导体器件完全指南》", 31 July 2009 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108288479A (zh) * | 2017-01-10 | 2018-07-17 | 爱思开海力士有限公司 | 半导体器件 |
CN108288479B (zh) * | 2017-01-10 | 2021-09-07 | 爱思开海力士有限公司 | 半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102270654B (zh) | 阻变随机访问存储器件及其制造和操作方法 | |
CN102623045B (zh) | 阻变型随机存储单元及存储器 | |
JP5213370B2 (ja) | 可変抵抗物質を含む不揮発性メモリ素子 | |
KR101176542B1 (ko) | 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이 | |
CN103168372B (zh) | 具有电阻开关层的存储单元的组合 | |
US20140269046A1 (en) | Apparatuses and methods for use in selecting or isolating memory cells | |
US9508776B2 (en) | Gating device cell for cross array of bipolar resistive memory cells | |
KR101671860B1 (ko) | 터널링 절연막이 삽입된 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법 | |
CN102280465B (zh) | 阻变随机访问存储器件及制造方法 | |
JP2011129705A (ja) | 半導体記憶装置 | |
US20130214235A1 (en) | Resistive memory having rectifying characteristics or an ohmic contact layer | |
Tran et al. | Self-Selection Unipolar $\hbox {HfO} _ {x} $-Based RRAM | |
CN103460384A (zh) | 包含二极管结构的半导体结构及半导体装置及其形成方法 | |
CN104465989A (zh) | 三端原子开关器件及其制备方法 | |
CN101577310A (zh) | 一种电阻转变型存储器及其制作方法 | |
CN103137861A (zh) | 存储器件、存储器阵列及其制造方法 | |
KR102681261B1 (ko) | 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법 | |
CN103106926A (zh) | 一次编程存储器及其制备方法 | |
CN102142516A (zh) | 具有自选择抗串扰功能的阻变存储器及交叉阵列存储电路 | |
KR20190055660A (ko) | 크로스-포인트 어레이 장치 및 이의 제조 방법 | |
US8531861B2 (en) | One time programming memory and method of storage and manufacture of the same | |
JP5269010B2 (ja) | 不揮発性半導体記憶装置 | |
CN101783389A (zh) | 一种具有非对称电学特性的阻变存储器 | |
CN105336852A (zh) | 带有自整流效应的rram存储单元结构及其制备方法 | |
CN101882628B (zh) | 一种用于交叉阵列结构存储器的整流器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140514 |
|
RJ01 | Rejection of invention patent application after publication |