CN104751898B - Nor型flash数据恢复的方法 - Google Patents

Nor型flash数据恢复的方法 Download PDF

Info

Publication number
CN104751898B
CN104751898B CN201310744364.6A CN201310744364A CN104751898B CN 104751898 B CN104751898 B CN 104751898B CN 201310744364 A CN201310744364 A CN 201310744364A CN 104751898 B CN104751898 B CN 104751898B
Authority
CN
China
Prior art keywords
threshold
storage unit
data
type flash
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310744364.6A
Other languages
English (en)
Other versions
CN104751898A (zh
Inventor
苏如伟
洪杰
王林凯
胡洪
舒清明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201310744364.6A priority Critical patent/CN104751898B/zh
Publication of CN104751898A publication Critical patent/CN104751898A/zh
Application granted granted Critical
Publication of CN104751898B publication Critical patent/CN104751898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明涉及存储器技术领域,尤其涉及一种NOR型FLASH数据恢复的方法;其中所述方法包括:步骤1a、NOR型FLASH接收全芯片数据恢复指令;步骤2a、根据所述全芯片数据恢复指令,记录所述存储块中阈值电压大于第一阈值的存储单元;步骤3a、记录所述存储块中阈值电压小于第二阈值的存储单元,其中第二阈值大于第一阈值;步骤4a、对所述存储块中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复;所述数据恢复为提高阈值电压小于第二阈值且大于第一阈值存储单元的阈值电压。本发明技术方案的采用,恢复了存储单元存储的数据,进而提升了NOR型FLASH的可靠性。

Description

NOR型FLASH数据恢复的方法
技术领域
本发明涉及存储器技术领域,尤其涉及一种NOR型FLASH数据恢复的方法。
背景技术
可靠性是产品在规定条件下和规定时间内完成规定功能的能力。对于闪存(FlashMemory),简称FLASH,一般而言,数据保持能力、耐久力、抗干扰能力等是评价闪存可靠性的重要参数,其中,数据保持力指的是闪存存储的数据经过一段时间之后没有失真或丢失,仍可以有效读出的能力。
对于FLASH,随着时间的推移,FLASH中存储单元的阈值电压会发生变化。图1示出的是现有技术中NOR型FLASH中存储单元的阈值电压变化示意图;参考图1,对于FLASH中存储单元而言,浮栅中存储的电荷量决定了存储单元的阈值电压,而存储单元的阈值电压则决定了存储单元是存储数据0,还是存储数据1。随着时间的推移,外界条件会不断作用于存储阵列中存储单元,致使浮栅中储存的电荷通过存储单元的沟道流失;随着存储单元浮栅中电荷的减少会引起存储单元的阈值电压的降低,当存储单元的阈值电压减小到一定值后,就难以判断出存储单元存储的数据是0还是1,从而在读操作中引起数据的误读,使得NOR型FLASH可靠性降低。
发明内容
本发明实施例提供了一种NOR型FLASH数据恢复的方法,以恢复NOR型FLASH中存储单元中的阈值电压,进而恢复存储阵列中存储单元存储的数据,提高NOR型FLASH的可靠性。
在第一方面,本发明实施例提供了一种NOR型FLASH数据恢复的方法,包括:
步骤1a、NOR型FLASH接收全芯片数据恢复指令;
步骤2a、根据所述全芯片数据恢复指令,记录所述存储块中阈值电压大于第一阈值的存储单元;
步骤3a、记录所述存储块中阈值电压小于第二阈值的存储单元,其中,所述第二阈值大于第一阈值;
步骤4a、对所述存储块中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复;所述数据恢复为提高阈值电压小于第二阈值且大于第一阈值存储单元的阈值电压。
进一步的,所述的NOR型FLASH数据恢复的方法,其特征在于,重复执行步骤2a至步骤4a,以使存储阵列中各个存储块都实现数据恢复。
进一步的,所述的NOR型FLASH数据恢复的方法,其特征在于,所述对所述存储块中阈值电压小于第二阈值的存储单元进行数据恢复,包括:
在所述阈值电压小于第二阈值的存储单元的栅极施加第一电压值,漏极施加第二电压值,源极连接于接地极。
进一步的,所述的NOR型FLASH数据恢复的方法,其特征在于,所述第一电压值为8V至12V和所述第二电压值为2V至6V。
进一步的,所述的NOR型FLASH数据恢复的方法,其特征在于,还包括:根据所述NOR型FLASH的使用时间,向所述NOR型FLASH发送一个数据恢复指令。
在第二方面,本发明实施例还提供了一种NOR型FLASH数据恢复的方法,包括:
步骤1b、NOR型FLASH接收全芯片数据恢复指令;
步骤2b、根据所述全芯片数据恢复指令,记录所述存储阵列中阈值电压大于第一阈值的存储单元;
步骤3b、记录所述存储阵列中阈值电压小于第二阈值的存储单元,其中,所述第二阈值大于第一阈值;
步骤4b、依次对所述存储阵列中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复;所述数据恢复为提高阈值电压小于第二阈值且大于第一阈值存储单元的阈值电压。
进一步的,所述的NOR型FLASH数据恢复的方法,其特征在于,还包括:重复执行步骤2b至步骤4b,以使所述存储阵列中各个存储单元都实现数据恢复。
进一步的,所述的NOR型FLASH数据恢复的方法,其特征在于,所述依次对所述存储阵列中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复,包括:
依次在所述阈值电压小于第二阈值且大于第一阈值的存储单元的栅极施加第一电压值,漏极施加第二电压值,源极连接于接地极。
进一步的,所述的NOR型FLASH数据恢复的方法,其特征在于,所述第一电压值为8V至12V和所述第二电压值为2V至6V。
进一步的,所述的NOR型FLASH数据恢复的方法,其特征在于,还包括:根据所述NOR型FLASH的使用时间,向所述NOR型FLASH发送一个数据恢复指令。
本发明实施例提供的NOR型FLASH数据恢复的方法,当FLASH接收全芯片数据恢复指令后,通过数据恢复操作,提高FLASH中阈值电压小于第二阈值存储单元的阈值电压。因此,本发明实施例提供的技术方案,当FLASH接收全数据接收指令后,通过将存储阵列中存储单元的阈值电压与第一阈值电压比较,判断出可能存储数据0的存储单元,进而通过第二阈值确定需要进行数据恢复的存储单元,进而对FLASH存储阵列中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复。通过数据恢复操作,将其阈值电压恢复到一定值,进而使得NOR型FLASH中阈值电压较低,数据读取不准确的存储单元,可能存储数据0的存储单元,恢复到能准确读取数据的阈值电压,恢复存储单元存储的数据,进而在对FLASH进行读取时,提高了读取数据的准确型,提升了FLASH的可靠性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,并不构成对本发明的限定。在附图中:
图1示出的是现有技术中存储单元电荷流失结构示意图;
图2示出的是本发明实施例一中NOR型FLASH数据恢复方法流程示意图;
图2a示出的是本发明实施例一中存储阵列中存储块结构示意图;
图2b示出的是本发明实施例一中存储单元增强电荷结构示意图。
图3示出的是本发明实施例一中NOR型FLASH数据恢复方法流程示意图。
具体实施方式
下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可以理解的是,此处所描述的具体实施例仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
NOR型FLASH由存储单元(cell)组成。通常情况下,一个存储单元包括源极(source,S),漏极(drain,D),控制栅极(controlling gate,CG),以及浮动栅极(floatinggate,FG),控制栅极可用于接参考电压VG。若漏极接参考电压VD,控制栅极CG施加电压VG以及源极S连接于接地极后,存储单元实现沟道热电子注入方式的编程操作。擦除则可以在衬底施加一正电压,在控制栅极CG施加负电压,进而利用浮动栅极FG与沟道之间的隧穿效应,把注入浮动栅极FG的电子吸引到沟道。存储单元cell数据是0或1取决与浮动栅极FG中是否有电子。如浮动栅极FG有电子,需要高的控制栅极电压才能使界面处感应出导电沟道,使MOS管导通,表示存入0。若浮动栅极FG中无电子,则较低的控制栅极电压就能使界面处感应出导电沟道,使MOS管导通,即表示存入1。
图2示出的是本发明实施例一中NOR型FLASH数据恢复方法流程示意图;参考图2,本实施例中NOR型FLASH数据恢复方法包括:
步骤1a、NOR型FLASH接收全芯片数据恢复指令。
全芯片数据恢复指令是指应用NOR型FLASH的外部处理器设备或者FLASH中内部控制逻辑单元而设定,触发NOR型FLASH进入数据恢复程序或实现数据恢复的指令。
步骤2a、根据全芯片数据恢复指令,记录存储块中阈值电压大于第一阈值的存储单元。
对于存储单元,浮栅中的电荷量反映着存储单元阈值电压的大小。
图2a是本发明实施例一中存储阵列中一存储块结构示意图;
参考图2a,图2a中11为一存储单元,12为进行数据恢复的一存储块。当确定存储块12后,记录存储块12中阈值电压大于第一阈值的存储单元。
随着使用时间的延续,FLASH存储阵列中数据为0的存储单元的阈值电压会不断的减少,当减少到一定值,就很难读取到正确数据了。但当存储单元中的阈值电压减少到一定值时,虽不能读取到数据,或很难读取到存储单元记录的数据,但是这时的阈值电压相对于数据为1的存储单元的阈值电压仍有一定的区别,进而可以通过选定一定的阈值通过和参考单元比较将其判定出来。
具体的,本实施例中,选定第一参考存储单元,并预先设定第一阈值。其中,设定的第一阈值是指当存储单元的阈值电压大于第一阈值时该存储单元能够被作为数据为0的存储单元。具体的,对于存储块中的每个存储单元会通过内部的地址依次将其选中,在其栅极和漏极加合适的电压,并与第一参考存储单元进行比较,若其阈值大于第一参考存储单元的第一阈值,则认为该存储单元是被编程的存储单元,存储单元中存储数据为0;进一步记录下存储块中被认为是存储数据0的存储单元,例如记录存储单元地址信息。
步骤3a、记录存储块中阈值电压小于第二阈值的存储单元,其中第二阈值大于第一阈值。
对于在步骤3a中记录的阈值电压大于第一阈值的存储单元,在本步骤中实现的是对在步骤3a中记录的这些存储单元进行处理。
对于能被作为数据为0的存储单元中,并非全部都需进行数据恢复操作。对于一部分数据为0的存储单元,其为存储单元存储数据0时的正常阈值电压或大于正常阈值电压,此时就不需要进行数据恢复,节约恢复数据操作程序。只有被作为数据为0的存储单元中低于一定的阈值电压才需进行数据恢复。
具体的,本实施例中,选定第二参考存储单元,并预先设定第二阈值。其中,第二阈值的设定指当数据为0的存储单元的阈值高于第二阈值时,则此数据为0的存储单元随着浮栅中电荷的流失等原因还不会影响对其的正确读取;当数据为0的存储单元的阈值低于第二阈值时,则此数据为0的存储单元随着浮栅中电荷的流失等原因很快就会影响对其的正确读取,或者已经影响对数据为0存储单元的正确读取。具体的,对于存储块中的每个存储单元会通过内部的地址依次将其选中,在其栅极和漏极加合适的电压,并与第二参考存储单元进行比较,若其阈值小于第二参考存储单元的第二阈值,记录下阈值电压小于第二参考存储单元的第二阈值的存储单元。并且这些存储单元的阈值低于第二阈值存储单元中阈值电压较低,在以后的使用过程中随着浮栅中电荷的流失,会很快不能正确读取其中记录的数据0。
步骤4a、对存储块中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复;数据恢复为提高阈值电压小于第二阈值且大于第一阈值存储单元的阈值电压;例如可以采用沟道热电子注入的方式增强阈值电压小于第二阈值且大于第一阈值存储单元的阈值电压。
优选的,本实施例中,对存储块中阈值电压小于第二阈值的存储单元进行数据恢复,包括:
在阈值电压小于第二阈值的存储单元的栅极施加第一电压,漏极施加第二电压,源极连接于接地极。
优选的,本实施例中,第一电压为8V至12和第二电压为2V至6V。
图2b示出的是本发明实施例一中存储单元增强电荷结构示意图;当控制栅极CG施加第一电压值VG,漏极D施加第二电压值VD,以及源极S连接于接地端后,通过沟道热电子注入的方式,沟道中的电荷在此进入存储单元的浮栅中,进而提高了存储单元的阈值电压。
进一步的,本实施例中,数据恢复方法还包括:重复执行步骤2a至步骤4a,以使存储阵列中各存储块都实现数据恢复。重复执行步骤2a至步骤4a,对存储阵列中每个存储块中阈值电压小于第二阈值的存储单元进行数据恢复。
进一步的,本实施例中数据恢复方法还可以包括:根据NOR型FLASH的使用时间,向NOR型FLASH发送一个全芯片数据恢复指令。根据NOR型FLASH的使用时间,当使用时间达到一定值,向NOR型FLASH发送一个全芯片数据恢复指令,以此能够在NOR型FLASH中存0存储单元还能正确读取时进行数据恢复,预防了NOR型FLASH中数据为0存储单元阈值电压降到很低值,使得不能通过第一阈值将其判断出来。
本实施例提供的NOR型FLASH数据恢复的方法,NOR型FLASH接收全芯片数据恢复指令,分别以存储阵列中存储块为基本单元,通过数据恢复操作,提高FLASH中阈值电压小于第二阈值存储单元的阈值电压。因此,本实施例提供的技术方案,NOR型FLASH接收全芯片数据恢复指令后,通过将存储阵列中存储单元的阈值电压与第一阈值电压比较,判断出可能存储数据0的存储单元,进而通过第二阈值确定需要进行数据恢复的存储单元,进而对FLASH存储阵列中阈值电压小于第二阈值的存储单元进行数据恢复。通过数据恢复操作,将其阈值电压恢复到一定值,进而使得NOR型FLASH中阈值电压较低,数据读取不准确的存储单元,可能存储数据的存储单元,恢复到能准确读取数据的阈值电压,恢复存储单元存储的数据,进一步的对每个存储块进行数据恢复,实现全芯片的数据恢复,进而在对FLASH进行读取时,提高了读取数据的准确型,提升了FLASH的可靠性。
图3示出的本发明实施例二中NOR型FLASH数据恢复方法流程示意图;参考图3,本实施例中数据恢复方法,包括:
步骤1b、NOR型FLASH接收全芯片数据恢复指令。
全芯片数据恢复指令是指应用NOR型FLASH的外部处理器设备或者FLASH中内部控制漏极单元而设定,触发NOR型FLASH进入数据恢复程序或实现数据恢复的指令。
步骤2b、根据全芯片数据恢复指令,记录存储阵列中阈值电压大于第一阈值的存储单元。
对于存储单元,浮栅中的电荷量反映着存储单元阈值电压的大小。
选定第一参考存储单元,并预先设定第一阈值。其中,设定的第一阈值是指当存储单元的阈值电压大于第一阈值时该存储单元能够被作为数据为0的存储单元。具体的,对于存储阵列中每个存储单元的浮栅,会通过内部的地址依次将其选中,在其栅极和漏极加合适的电压,并与第一参考存储单元进行比较,若其阈值大于第一参考存储单元的第一阈值,则认为该存储单元是被编程的存储单元,存储单元中存储数据为0;进一步记录下存储阵列中各个被作为存储数据0的存储单元,例如记录存储单元地址信息。
步骤3b、记录存储阵列中阈值电压小于第二阈值的存储单元,其中,第二阈值大于第一阈值。
对于在步骤3b中记录的阈值电压大于第一阈值的存储单元,在本步骤中实现的是对在步骤3b中记录的这些存储单元进行处理。
选定第二参考存储单元,并预先设定第二阈值。其中,第二阈值的设定指当数据为0的存储单元的阈值高于第二阈值时,则此数据为0的存储单元随着浮栅中电荷的流失等原因还不会影响对其的正确读取;当数据为0的存储单元的阈值低于第二阈值时,则此数据为0的存储单元随着浮栅中电荷的流失等原因很快就会影响对其的正确读取,或者已经影响对数据为0存储单元的正确读取。具体的,对于存储阵列中的每个存储单元的浮栅,会通过内部的地址依次将其选中,在其栅极和漏极加合适的电压,并与第二参考存储单元进行比较,若其阈值小于第二参考存储单元的第二阈值,记录下阈值电压小于第二参考存储单元的第二阈值的存储单元。并且这些存储单元的阈值低于第二阈值存储单元中阈值电压较低,在以后的使用过程中随着浮栅中电荷的流失,会很快不能正确读取其中记录的数据0。
步骤4b、依次对存储阵列中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复;数据恢复为提高阈值电压小于第二阈值且大于第一阈值存储单元的阈值电压;例如可以采用沟道热电子注入的方式增强阈值电压小于第二阈值且大于第一阈值存储单元的阈值电压。
优选的,本实施例中,依次在所述阈值电压小于第二阈值的存储单元的栅极施加第一电压值,漏极施加第二电压值,源极和衬底连接于接地端极。
优选的,本实施例中,第一电压为8V至12V和第二电压为2V至6V。
进一步的,本实施例中,数据恢复方法还包括:重复执行步骤2b至步骤4b,以使存储阵列中各存储单元都实现数据恢复。重复执行步骤2b至步骤4b,对存储阵列中每个存储单元中阈值电压小于第二阈值的存储单元进行数据恢复。
进一步的,本实施例中数据恢复方法还可以包括:根据NOR型FLASH的使用时间,向NOR型FLASH发送一个全芯片数据恢复指令。
本实施例提供的NOR型FLASH数据恢复的方法,分别以存储阵列中存储单元为基本单位,通过数据恢复操作,提高FLASH中阈值电压小于第二阈值存储单元的阈值电压。以此,本实施例提供的技术方案,将FLASH中阈值电压小于第二阈值存储单元的阈值电压,通过数据恢复操作,将其阈值电压恢复到一定值,进而使得NOR型FLASH中阈值电压较低,数据读取不准确的存储单元,恢复到能准确读取数据的阈值电压,恢复存储单元存储的数据,进而在对FLASH进行读取时,提高了读取数据的准确型,提升了FLASH的可靠性。
以上所述仅为本发明的优选实施例,并不用于限制本发明,对于本领域技术人员而言,本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种NOR型FLASH数据恢复的方法,其特征在于,包括:
步骤1a、NOR型FLASH接收全芯片数据恢复指令;
步骤2a、根据所述全芯片数据恢复指令,记录存储块中阈值电压大于第一阈值的存储单元;
步骤3a、记录所述存储块中阈值电压小于第二阈值的存储单元,其中所述第二阈值大于第一阈值;
步骤4a、对所述存储块中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复;所述数据恢复为提高阈值电压小于第二阈值且大于第一阈值存储单元的阈值电压;
其中,所述第一阈值的设定是指当存储单元的阈值电压大于所述第一阈值时,该存储单元被作为数据为0的存储单元;所述第二阈值的设定指当数据为0的存储单元的阈值高于所述第二阈值时,则此数据为0的存储单元随着浮栅中电荷的流失不会影响对其的正确读取;当数据为0的存储单元的阈值低于所述第二阈值时,则此数据为0的存储单元随着浮栅中电荷的流失会影响对其的正确读取,或者已经影响对数据为0存储单元的正确读取。
2.如权利要求1所述的NOR型FLASH数据恢复的方法,其特征在于,还包括:重复执行步骤2a至步骤4a,以使存储阵列中各个存储块都实现数据恢复。
3.如权利要求1所述的NOR型FLASH数据恢复的方法,其特征在于,所述对所述存储块中阈值电压小于第二阈值且大于第一电阈值的存储单元进行数据恢复,包括:
在所述阈值电压小于第二阈值且大于第一阈值的存储单元的栅极施加第一电压值,漏极施加第二电压值,源极连接于接地极。
4.如权利要求3所述的NOR型FLASH数据恢复的方法,其特征在于,所述第一电压值为8V至12V和所述第二电压值至为2V至6V。
5.如权利要求1所述的NOR型FLASH数据恢复的方法,其特征在于,还包括:根据所述NOR型FLASH的使用时间,向所述NOR型FLASH发送一个全芯片数据恢复指令。
6.一种NOR型FLASH数据恢复的方法,其特征在于,包括:
步骤1b、NOR型FLASH接收全芯片数据恢复指令;
步骤2b、根据所述全芯片数据恢复指令,记录存储阵列中阈值电压大于第一阈值的存储单元;
步骤3b、记录所述存储阵列中阈值电压小于第二阈值的存储单元,其中,所述第二阈值大于第一阈值;
步骤4b、依次对所述存储阵列中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复;所述数据恢复为提高阈值电压小于第二阈值且大于第一阈值存储单元的阈值电压;
其中,所述第一阈值的设定是指当存储单元的阈值电压大于所述第一阈值时,该存储单元被作为数据为0的存储单元;所述第二阈值的设定指当数据为0的存储单元的阈值高于所述第二阈值时,则此数据为0的存储单元随着浮栅中电荷的流失不会影响对其的正确读取;当数据为0的存储单元的阈值低于所述第二阈值时,则此数据为0的存储单元随着浮栅中电荷的流失会影响对其的正确读取,或者已经影响对数据为0存储单元的正确读取。
7.如权利要求6所述的NOR型FLASH数据恢复的方法,其特征在于,还包括:重复执行步骤2b至步骤4b,以使所述存储阵列中各个存储单元都实现数据恢复。
8.如权利要求6所述的NOR型FLASH数据恢复的方法,其特征在于,所述依次对所述存储阵列中阈值电压小于第二阈值且大于第一阈值的存储单元进行数据恢复,包括:
依次在所述阈值电压小于第二阈值且大于第一阈值的存储单元的栅极施加第一电压值,漏极施加第二电压值,源极连接于接地极。
9.如权利要求8所述的NOR型FLASH数据恢复的方法,其特征在于,所述第一电压值为8V至12V和所述第二电压值为2V至6V。
10.如权利要求6所述的NOR型FLASH数据恢复的方法,其特征在于,还包括:根据所述NOR型FLASH的使用时间,向所述NOR型FLASH发送一个全芯片数据恢复指令。
CN201310744364.6A 2013-12-30 2013-12-30 Nor型flash数据恢复的方法 Active CN104751898B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310744364.6A CN104751898B (zh) 2013-12-30 2013-12-30 Nor型flash数据恢复的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310744364.6A CN104751898B (zh) 2013-12-30 2013-12-30 Nor型flash数据恢复的方法

Publications (2)

Publication Number Publication Date
CN104751898A CN104751898A (zh) 2015-07-01
CN104751898B true CN104751898B (zh) 2018-04-24

Family

ID=53591448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310744364.6A Active CN104751898B (zh) 2013-12-30 2013-12-30 Nor型flash数据恢复的方法

Country Status (1)

Country Link
CN (1) CN104751898B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205722A (zh) * 2016-07-07 2016-12-07 北京兆易创新科技股份有限公司 一种非易失性存储器的恢复方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492446A (zh) * 2002-09-06 2004-04-28 夏普株式会社 非易失性半导体存储装置及重写方法
CN102568596A (zh) * 2012-01-10 2012-07-11 清华大学 一种降低快闪存储器阈值电压分布范围的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3584607B2 (ja) * 1996-05-10 2004-11-04 ソニー株式会社 不揮発性記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492446A (zh) * 2002-09-06 2004-04-28 夏普株式会社 非易失性半导体存储装置及重写方法
CN102568596A (zh) * 2012-01-10 2012-07-11 清华大学 一种降低快闪存储器阈值电压分布范围的方法

Also Published As

Publication number Publication date
CN104751898A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN104332178B (zh) 固态非易失性存储单元的部分重新编程
US7924624B2 (en) Memory device and memory programming method
US9263142B2 (en) Programming a memory cell using a dual polarity charge pump
CN104766629B (zh) 增强nand型flash可靠性的方法
KR101905266B1 (ko) 데이터 보유 충전 손실 센서
CN103854700B (zh) 一种非易失性存储器的擦除方法和装置
US8838881B2 (en) Transfer command with specified sense threshold vector component
JP2014525634A (ja) メモリリフレッシュ法および装置
US9799401B2 (en) Incremental step pulse programming
TWI521520B (zh) Nonvolatile semiconductor memory device and its reading method
CN104916323A (zh) 编程多个存储单元及存储器的方法及该存储器
CN108154899A (zh) 闪存器件及其擦除方法
CN104751885B (zh) Flash芯片及应对flash芯片异常掉电的擦除或编程方法
CN106155576B (zh) 存储器管理方法、存储器存储装置和存储器控制电路单元
CN107633861A (zh) 存储单元的操作方法及其应用
CN106098103B (zh) 一种非易失性存储器中坏点单元的替换方法
CN113192550A (zh) 一种存储器最佳读电压确定方法
CN103811070A (zh) 一种高可靠性NAND Flash的读取方法及其系统
CN104751898B (zh) Nor型flash数据恢复的方法
CN104751893B (zh) 增强nor型flash可靠性的方法
US9136009B1 (en) Method to improve accuracy of a low voltage state in flash memory cells
CN111429961B (zh) 补偿非易失存储元件编程时电荷流失与源极线偏置的方法
CN103000224A (zh) 一种对存储器芯片进行擦除的方法
CN106328207B (zh) 用于防止非易失性存储器数据恢复的迷惑方法和装置
CN104751884B (zh) 应对flash芯片异常掉电的读取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address