CN111429961B - 补偿非易失存储元件编程时电荷流失与源极线偏置的方法 - Google Patents

补偿非易失存储元件编程时电荷流失与源极线偏置的方法 Download PDF

Info

Publication number
CN111429961B
CN111429961B CN201910097767.3A CN201910097767A CN111429961B CN 111429961 B CN111429961 B CN 111429961B CN 201910097767 A CN201910097767 A CN 201910097767A CN 111429961 B CN111429961 B CN 111429961B
Authority
CN
China
Prior art keywords
state
reference voltage
memory cell
voltage
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910097767.3A
Other languages
English (en)
Other versions
CN111429961A (zh
Inventor
杜君毅
蔡明璋
翁瑞隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN111429961A publication Critical patent/CN111429961A/zh
Application granted granted Critical
Publication of CN111429961B publication Critical patent/CN111429961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，其步骤包含以第一参考电压读取前次编程页来产生原前次编程模式、将该原前次编程模式与当前编程模式合并以产生合并后编程模式、以第二参考电压读取该前次编程页来产生检验后前次编程模式、以及将该检验后前次编程模式与该合并后编程模式合并以产生补偿后当前编程模式，其中该第二参考电压高于该第一参考电压。

Description

补偿非易失存储元件编程时电荷流失与源极线偏置的方法
技术领域
本发明通常关于一种编程非易失性存储元件的方法，更具体地，关于一种编程非易失性存储元件来补偿其在多次编程后电荷流失与源极线偏置的方法。
背景技术
固态内存能够以非易失性(non-volatile)的方式来存储电荷，特别是以电可擦可编程只读存储器(electrically-erasable programmable read-only memory，EEPROM)以及闪存EEPROM的形式封装在小尺寸外型的存储卡中，其近来成为多种移动或手持式装置，特别是信息装置与消费性电子产品等的存储方案选择。与同是固态内存的随机存取存储器(random access memory，RAM)不同的是，闪存是非易失性质的，其在电源关闭后也能够保留所存储的数据。尽管成本较高，越来越高比例的闪存被用在大容量存储应用中。不论是内建式或是外插式，闪存因为其尺寸小、低能耗、高速、高可靠性等诸多优点，非常适合用在移动或手持式装置存储的场合。
上述的EEPROM或是可擦可编程只读存储器(EPROM)都是非易失性内存的一种，其存储单元中所存储的数据可以被擦除并写入或“编程”(program)新的数据。两者都在场效应晶体管结构中采用(未连接式的)浮栅，其设置在半导体基板中介于源极与漏极之间的通道区上头。浮栅上会设置控制栅，其晶体管的临界电压特性是受浮栅中所留存的电荷量所控制。此即当浮栅中的电荷量为一定水平时，要让此晶体管开路就必须在控制栅施加对应的临界电压，以让电流能在源极漏极之间流动。
非易失性存储元件常见的一个问题就是电荷流失。编程过的存储单元中会有个别累积的电荷量，其以足够分立的量子域形态保存在单元之中，因此当临界的读取电压施加在编程过的存储单元时可以清楚准确地判别出该单元的编程态。当以高速高效能模式来存取数据时，编程过的闪存存储单元所积存的电荷总量会随着时间产生变化(电荷漂移)。多种环境上或运作上的因素都可能会影响闪存存储单元中的电荷漂移率。特别是存储单元在维持其编程态一段特定时间后有可能发生此电荷流失的现象，其单元中的电荷水平不断随着浮栅漏电而下移。例如，固有的电荷流失现象即是因为存储单元在经受编程脉冲后电子从浮栅邻近的穿隧氧化层外漏所致。
图1A即以数量分布对读取电压的坐标方式(如位数)来表达出存储元件在编程时所发生的电荷流失现象。图中的VL是理想情况下某编程态(以虚线表示)数量分布中的最低分布电压，而图中VR是读取时的参考电压，如0伏，其作为判别水平根据所读取到的电压将单元划分为某第一编程态(如“H”态)或是某第二编程态(如“L”态)。最低分布电压VL与参考电压VR之间的间距M1是预设来避免读取错误的判别容限。从图中可以看到电荷流失问题会导致部分的数量分布曲线往判别容限区域延伸(以实线表示)。此现象会造成部分本来应该被划分为“H”态(较不导电)的单元被误分为“L”态(较导电)。换句话说，电荷流失问题会减少不同编程态之间的判别容限(如M1→M2)，进而增加了读取错误的可能性。
非易失性存储元件另一个常见的问题是源极线偏置(source line bias)，此问题特别容易发生在那些将大量存储单元的源极连接到一个源极线来接地的内存架构中，其会使用共同的源极线对这些单元做并行读取的动作而使得电流流过源极线。然而，由于源极线本身具有一定的电阻，这会使得真实的接地端与连着诸多存储单元的源极线之间产生一定的压差。读取期间，控制栅所提供的临界电压是以源极线为准的，然而系统电力端却是以真实接地端为准，因此所读取检测到的电压值会因为此源极线偏置现象而变得不准确。
图1B即以数量分布对读取电压的坐标方式(如位数)来表达出存储元件在编程时所发生的源极线偏置现象。从图中可以清楚地看到理想状态下某编程态的数量分布曲线(以虚线表示)，包含其最低分布电压VL，会因为此源极线偏置而整个往左边偏移(以实线表示)。此偏移的结果也会如上述电荷流失一样造成最低分布电压VL与参考电压VR之间的判别容限减少(如M1→M2)。
因此，鉴于现今市场对于高效能与高可靠度的非易失性内存的广泛需求，其会需要一种非易失性内存的编程机制来补偿内存在读取与编程运作中所发生的电荷流失与源极线偏置等问题。
发明内容
为了解决上述的电荷流失与源极线偏置错误等问题，本发明因此提出了一种新颖的存储单元编程方法。此方法的特点在于其预读(pre-read)步骤，其可标记出前一次编程模式(program pattern)中的问题单元，并具有两道模式合并步骤来根据该预读步骤所产生的检验后前次编程模式结果来结合并补偿当前的编程模式。
本发明的目的即在于提出一种补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，此方法的步骤包含以第一参考电压读取前次编程页来产生原前次编程模式、将该原前次编程模式与当前编程模式合并以产生合并后编程模式、以第二参考电压读取该前次编程页来产生检验后前次编程模式、以及将该检验后前次编程模式与该合并后编程模式合并以产生补偿后当前编程模式，其中该第二参考电压高于该第一参考电压。
本发明的这类目的与其他目的在阅读者研究过下文以多种图示与绘图来描述的较优实施例的细节说明后必然可变得更为明了显见。
附图说明
本说明书包含附图，其并于文中构成了本说明书的一部分，使阅读者对于本发明实施例能有进一步的了解。这些图示描绘出本发明的一些实施例，并连同下文的实施例描述一起说明其原理。在这些图示中：
图1A与图1B以位数对读取电压的坐标方式分别表达出非易失性存储元件在编程时所发生的电荷流失与源极线偏置现象；
图2图示出具有浮栅来存储电荷的EEPROM单元形态的非易失性内存的示意图；
图3图示出读取/写入电路同时运作在整页存储单元的示意图；
图4是根据本发明较优实施例补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法流程图。
图5图示出根据本发明较优实施例预读模块在步骤S1运作时的示意图；
图6图示出根据本发明较优实施例预读模块在步骤S2运作时的示意图；
图7图示出根据本发明较优实施例预读模块在步骤S3运作时的示意图；以及
图8图示出根据本发明较优实施例预读模块在步骤S4运作时的示意图。
须注意本说明书中的所有图示均为图例性质，为了清楚与方便图标说明的目的，图标中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标识改变后或不同实施例中对应或类似的组件特征。
具体实施方式
存储装置一般都会包含装设在存储卡上的一个或多个存储芯片，每个这类的存储芯片都会包含存储单元数组，其辅助译码、抹写、写入、读取电路等周边电路来运作。较复杂的存储装置会伴随着控制器来进行智能或高阶的存储运作或接口链接。现今已有许多商业上成功的非易失性固态存储装置。这类存储装置可能采用不同类型的存储单元，其每一类都可能具有一个或多个电荷存储组件。
图2图示出具有浮栅来存储电荷的电可擦可编程只读存储器(electrically-erasable programmable read-only memory，EEPROM)单元形态的非易失性内存的示意图，其能从源极流过通道到漏极端的电流量是取决于控制栅CG的电压以及中介的浮栅中所存有的电荷量。EEPROM与EPROM的结构类似，但其额外提供了通过施加定量电压来从浮栅加载与移除电荷的机制，不需要曝照紫外光等动作。
在实践中，存储单元的存储态(或编程态)通常都是通过在控制栅上施加参考电压来检测流过单元源极到漏极的传导电压或电流来达到读取目的的。因此，相对于固定的控制栅参考电压而言，可以检测出其所对应浮栅的传导电压或电流，以及其中所存储的电荷量。同样地，编写入该浮栅中的电荷量范围也决定了其对应的临界电压或传导电流的容限度。
对一般的双态EEPROM存储单元来说，其至少会设立一个电压或电流电平来将所检测到的传导值分成两个区域。当施加一定的预定电压到存储单元时，其源极/漏极电流经由比较该电平(参考电压VR或参考电流IR)而被结算成一种存储态。如果所读取到的电压或电流高于该电平，该单元就会被判定为是一种逻辑态(如“0”态)。另一方面，如果所读取到的电压或电流低于该电平，该单元则会被判定为是另一逻辑态(如“1”态)。这样，一个双态存储单元可以存储1位的信息。一个EEPROM存储单元可设计成具有更多类的存储态，例如四态存储单元(如“0”，“1”，“2”，“3”等存储态)，其参考值可来源于外部编程，通常会被提供来作为内存系统的一部分来产生电压电平。
图3图示出读取/写入电路同时运作在整页存储单元的示意图。一个编程页(page)可包含多个一列的存储单元12(如128位)，其读取/写入电路10中的每个检测模块14都会经由位线16耦接到其所对应的存储单元12。例如，检测模块14是检测存储单元12的传导电压V1，其传导电流会从检测模块14经由位线16流到存储单元的漏极，再从源极流出经由源极线18接地。在整合的电路芯片中，存储数组中的存储单元都会耦接源极线18的多个分支，再经由该源极线连接到芯片外部的一些接地端。
相较于公知以及常规的读取/编程方案而言，本发明的读取/编程方法采用在常规的编程步骤之前先进行预读步骤以及合并步骤，以通过检测出问题单元，如那些有严重电荷流失或源极线偏置问题者，来补偿当前编程的单元。这些前次编程中的问题单元会在进行常规编程前事先被标记出来并在预定地当前编程模式中被划定为“L”态(低态，即较导电的存储态)。以此方式，当前编程模式中对应的问题单元会具有被补偿的存储态，以期望能够在后续步骤中被更正确、更少判定错误地读取/编程。
图4是根据本发明较优实施例补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法流程图。此预读方法的步骤概述如下：
步骤S1：以第一参考电压读取前次编程页来产生原前次编程模式，其中此前次编程页包含多个存储单元。
步骤S2：将该原前次编程模式与当前编程模式合并，以产生合并后编程模式。
步骤S3：以第二参考电压读取前次编程页来产生检验后前次编程模式。
步骤S4：将该检验后前次编程模式与该合并后编程模式合并，以产生补偿后当前编程模式。
上述步骤的细节描述现在将参照图5-8在下文较优实施例中进行说明。
首先请参照图5，其为根据本发明较优实施例中预读模块100的示意图。在此实施例中，其使用具有8个存储单元(8位)的示范性编程页来表达本发明预读方法中读取与合并动作期间的存储态变化。此阶段中的第一参考电压VR设定成0伏，其作为电压电平判读存储单元为第一编程态(如“H”态)或是第二编程态(如“L”态)。理想状态下“H”态位数量分布曲线中的最低分布电压VL设定成1.8伏。这样，两存储态之间会有预设的1.8伏判定容限区域。
在步骤S1中，具有个别单元电压(1.2，3，-1，-1，-1，-1，-1，-1)的前次编程页101会被预读模块100以第一参考电压VR所读取。在此读取步骤中，个别单元电压低于第一参考电压VR的存储单元都将被划为“L”态，而电压高于第一参考电压VR的存储单元都将被划为“H”态。这样，由于此读取步骤中的第一参考电压VR被设定为0伏，其由预读模块100从前次编程页101所读出的编程模式会具有(H，H，L，L，L，L，L，L)个别单元的存储态。为了方便说明的目的，此根据第一参考电压VR所判别出的编程模式在下文中会称为原前次编程模式103。其后，所读取出的该原前次编程模式103会被传送到并存储在节点N1。
如图中所示，尽管前次编程页101中的第一存储单元在此步骤中被划成“H”态，但其实它只有1.2伏的电压水平，低于理想状态下“H”态位数量分布曲线中所预定的最低分布电压VL(1.8伏)。此现象意味着前次编程页101的该第一存储单元可能是一个问题单元，有严重的电荷流失与源极线偏置问题，且其有可能在经过多次的编程后被划分判定为“L”态。此第一预读步骤的目的是要表达并产生出标准编程环境下该编程页的单元存储模式，其中没有任何的存储单元是读取错误的，就算是这些问题单元。
在步骤S2中，存储在节点N1中的原前次编程模式103会与当前编程模式105合并，以产生合并后编程模式111。此步骤涉及到多个动作。请参照图6，首先当前编程模式105会被预读模块100加载到节点N2。此节点N2是连接到合并栅109的漏极。该合并栅109是为节点N1来控制其开关，且具有源极连接到电压V1，其中电压V1在此阶段设定在0伏(即逻辑“0”的电压)。
再参照图6。在将当前编程模式105载入节点N2后，存储在节点N1的原前次编程模式103会作为栅极电压脉冲施加在合并栅109。此电压脉冲中具有该原前次编程模式103中个别的存储态，其会个别开关其所对应的存储单元的合并栅109。举例来说，原前次编程模式103中的第一与第二存储单元是“H”态。此两单元中的高态“H”电压水平会开启合并栅109，让合并栅109源极端的电压V1连接到节点N2。另一方面，原前次编程模式103中的第三到第八存储单元是“L”态，它们的低态“L”电压水平不会开启合并栅109，所以合并栅109源极端的电压V1无法连接到节点N2。
通过上述使用原前次编程模式103作为栅极电压的栅控机制，存储在节点N1的原前次编程模式103可与载入到节点N2的当前编程模式105合并。因为合并栅109在所对应第一与第二存储单元的编程中是开启的，当前编程模式105中的第一与第二存储单元的“H”态会被取代成“L”态，而其他存储单元的存储态则保持不变。此时节点N2中修改后的当前编程模式105在后文中将称为合并后编程模式111，如图6所示。此合并后编程模式111包含该编程页中结合后个别单元的存储态。此合并动作是旨在将当前编程模式105中所有对应原前次编程模式103中“H”态的存储单元全部改成“L”态，就算是那些前次编程页101中高于预定理想最低分布电压VL许多的“H”态存储单元。在此合并动作后，合并后编程模式111会被传送到节点N1，原先存储在节点N1中的原前次编程模式103会被该合并后编程模式111取代。
在步骤S3，如图7所示，具有(1.2，3，-1，-1，-1，-1，-1，-1)个别单元电压的前次编程页101会再次受到读取。然而在此阶段中，其是以第二参考电压VR为基准来读取，其中第二参考电压VR设定在与理想状态下“H”态位数量分布曲线中的最低分布电压VL完全相同的1.8伏。此即意味着此编程页中有电荷流失或源极线偏置问题的存储单元(如较小电压1.2伏的第一存储单元)在此检验性的预读动作中都会被划为“L”态。这样，其读出的编程模式(L，H，L，L，L，L，L，L)不同于步骤S1中原前次编程模式103。这个使用相对高的第二参考电压VR为基准判定出的编程模式在后文中将称为检验后前次编程模式113，其意味此编程页中的问题存储单元都已被检验和标定。检验后前次编程模式113之后会被传送到并存储在节点N2。与此同时，存储在节点N1中的编程模式会是步骤S2中得到的合并后编程模式111。
在步骤S4中，存储在节点N2中的检验后前次编程模式113将会与存储在节点N1中的合并后编程模式111合并，以产生补偿后当前编程模式115。此步骤涉及到多个动作。请参照图8，首先将存储在节点N1的合并后编程模式111作为栅极电压脉冲施加在合并栅109上，其中该合并栅109具有源极连接到电压V2，其电压在此阶段设定为电源电压(即逻辑“1”的电压)。请注意步骤S4中的电压V2与步骤S2中的电压V1不同。
具有合并后编程模式111中个别存储态的电压脉冲会开关其所对应存储单元的合并栅109。举例来说，合并后编程模式111中最后三个存储单元处于“H”态，这三个存储单元的“H”态电压会开启合并栅109，让上述合并栅109源极端的电压V2连接到节点N2。
通过上述使用合并后编程模式111作为栅极电压的栅控机制，存储在节点N1的合并后编程模式111可与存储在节点N2的检验后前次编程模式113合并。由于合并栅109在该编程页中所对应的最后三个存储单元编程中是开启的，检验后前次编程模式113中的该最后三个存储单元的“L”态会被所连接源极电压V2所处的“H”态所取代，而其他存储单元的存储态则保持不变，因此，存储在节点N2的检验后前次编程模式113修改为补偿后当前编程模式115。相较于原当前编程模式105，此补偿后当前编程模式115会包含该所标记具有“L”态的问题第一单元，其他的单元则保持不变，后续根据补偿后当前编程模式115进行当前编程动作。
通过将当前编程页中对应前次编程结果检验出判别容限较小的存储单元并且标记成“L”态，此受标记的“L”态问题单元在后续编程中可使用正确地电压水平进行补偿和再编程，因此可以显著改善如图1A与1B所示的内存在经过多次编程和长时间存储后其“H”态数量分布曲线出现电荷流失与源极线偏置的问题。
以上所述仅为本发明的较优实施例，凡根据本发明权利要求所做的等效变化与修改，都应属于本发明的覆盖范围。
【符号说明】
10 读取/写入电路
12 存储单元
14 检测模块
16 位线
18 源极线
100 预读模块
101 前次编程页
103 原前次编程模式
105 当前编程模式
109 合并栅
111 合并后编程模式
113 检验后前次编程模式
CG 控制栅
D 源极
M1，M2 判别容限
N1，N2 节点
S1，S2，S3，S4 步骤
V1，V2 电压
VL 最低分布电压
VR 参考电压

Claims (9)

1.一种补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，包含：
以第一参考电压读取前次编程页中包含的多个存储单元中的每个存储单元，以产生原前次编程态，其中当该存储单元的电压低于该第一参考电压，则该存储单元为“L”态，当该存储单元的电压高于该第一参考电压，则该存储单元为“H”态；
通过合并栅将该原前次编程态与当前编程态合并，以产生合并后编程态，其中当该原前次编程态中的该存储单元为该“H”态则该合并栅开启，当该原前次编程态中的该存储单元为该“L”态则该合并栅关闭；
以第二参考电压读取该前次编程页中每个存储单元的电压，以产生检验后前次编程态，其中当该存储单元的电压低于该第二参考电压，则该存储单元为“L”态，当该存储单元的电压高于该第二参考电压，则该存储单元为“H”态；以及
通过合并栅将该检验后前次编程态与该合并后编程态合并，以产生补偿后当前编程态，其中该第二参考电压高于该第一参考电压，并且其中当该合并后编程态中的该存储单元为该“H”态则该合并栅开启，而当该合并后编程态中的该存储单元为该“L”态则该合并栅关闭。
2.如权利要求1所述的补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，其中以该第一参考电压来读取该前次编程页以产生该原前次编程态的步骤还包含：
将该原前次编程态存储在第一节点。
3.如权利要求2所述的补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，其中将该原前次编程态与该当前编程态合并以通过合并栅产生该合并后编程态的步骤还包含：
将该当前编程态加载到第二节点，其中该第二节点连接至合并栅的漏极，该合并栅的源极连接至第一电压，存储在该第一节点的该原前次编程态施加到该合并栅。
4.如权利要求3所述的补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，其中以该第二参考电压来读取该前次编程页以产生该检验后前次编程态的步骤还包含：
将该检验后前次编程态存储在该第二节点。
5.如权利要求1所述的补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，其中该第一参考电压是用来判读每个存储单元为“H”态或者“L”态，且该第二参考电压是理想状态下该“H”态位数分布曲线中默认的最低分布电压。
6.如权利要求5所述的补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，其中该第一参考电压为0伏。
7.如权利要求5所述的补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，其中该第二参考电压为1.8伏。
8.如权利要求5所述的补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，其中该第二参考电压与该第一参考电压之间的差值是判读该存储单元的编程态时默认的判别容限。
9.如权利要求1所述的补偿非易失性存储元件在编程时电荷流失与源极线偏置的方法，还包含根据该补偿后当前编程态进行当前编程动作。
CN201910097767.3A 2019-01-09 2019-01-31 补偿非易失存储元件编程时电荷流失与源极线偏置的方法 Active CN111429961B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108100787 2019-01-09
TW108100787A TWI690930B (zh) 2019-01-09 2019-01-09 補償非易失性記憶元件在編程時電荷流失與源極線偏置的方法

Publications (2)

Publication Number Publication Date
CN111429961A CN111429961A (zh) 2020-07-17
CN111429961B true CN111429961B (zh) 2022-03-22

Family

ID=71134355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910097767.3A Active CN111429961B (zh) 2019-01-09 2019-01-31 补偿非易失存储元件编程时电荷流失与源极线偏置的方法

Country Status (3)

Country Link
US (1) US10783959B2 (zh)
CN (1) CN111429961B (zh)
TW (1) TWI690930B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081204B1 (en) * 2020-06-22 2021-08-03 Micron Technology, Inc. Method for setting a reference voltage for read operations

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734420A (zh) * 2004-07-03 2006-02-15 三星电子株式会社 执行嵌入系统的引导程序代码的方法和装置
CN1779860A (zh) * 2004-11-19 2006-05-31 三星电子株式会社 页面缓存器和包括页面缓存器的多状态非易失性存储设备
CN103093818A (zh) * 2011-11-04 2013-05-08 三星电子株式会社 存储系统及其操作方法
CN103684709A (zh) * 2012-09-05 2014-03-26 京信通信系统（中国）有限公司 一种重传数据的合并方法及装置
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
US9213397B2 (en) * 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
US9472270B2 (en) * 2014-10-24 2016-10-18 Sandisk Technologies Llc Nonvolatile storage reflow detection
US9805802B2 (en) * 2015-09-14 2017-10-31 Samsung Electronics Co., Ltd. Memory device, memory module, and memory system
CN107402716A (zh) * 2016-05-20 2017-11-28 合肥兆芯电子有限公司 数据写入方法、内存控制电路单元与内存储存装置
TWI622052B (zh) * 2017-02-24 2018-04-21 Powerchip Technology Corporation 非揮發性記憶體及其存取方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4410188B2 (ja) * 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
US7957187B2 (en) * 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
US9245653B2 (en) * 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
US8406053B1 (en) * 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
TWI640011B (zh) * 2017-10-18 2018-11-01 力晶科技股份有限公司 非揮發性記憶體裝置及對其驗證的錯誤補償方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734420A (zh) * 2004-07-03 2006-02-15 三星电子株式会社 执行嵌入系统的引导程序代码的方法和装置
CN1779860A (zh) * 2004-11-19 2006-05-31 三星电子株式会社 页面缓存器和包括页面缓存器的多状态非易失性存储设备
CN103093818A (zh) * 2011-11-04 2013-05-08 三星电子株式会社 存储系统及其操作方法
CN103684709A (zh) * 2012-09-05 2014-03-26 京信通信系统（中国）有限公司 一种重传数据的合并方法及装置
US9213397B2 (en) * 2012-09-21 2015-12-15 Atmel Corporation Changing power modes of a microcontroller system
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法
US9472270B2 (en) * 2014-10-24 2016-10-18 Sandisk Technologies Llc Nonvolatile storage reflow detection
US9805802B2 (en) * 2015-09-14 2017-10-31 Samsung Electronics Co., Ltd. Memory device, memory module, and memory system
CN107402716A (zh) * 2016-05-20 2017-11-28 合肥兆芯电子有限公司 数据写入方法、内存控制电路单元与内存储存装置
TWI622052B (zh) * 2017-02-24 2018-04-21 Powerchip Technology Corporation 非揮發性記憶體及其存取方法

Also Published As

Publication number Publication date
CN111429961A (zh) 2020-07-17
TWI690930B (zh) 2020-04-11
US10783959B2 (en) 2020-09-22
US20200219561A1 (en) 2020-07-09
TW202027086A (zh) 2020-07-16

Similar Documents

Publication Publication Date Title
US6288944B1 (en) NAND type nonvolatile memory with improved erase-verify operations
KR100332950B1 (ko) 단일비트동작모드와다중비트동작모드를갖는불휘발성반도체메모리장치및그것의기입/독출방법
US7965562B2 (en) Predictive programming in non-volatile memory
KR100259972B1 (ko) 메모리 셀당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 메모리 장치
US7259993B2 (en) Reference scheme for a non-volatile semiconductor memory device
US9070449B2 (en) Defective block management
US8144525B2 (en) Memory cell sensing using negative voltage
US20070253256A1 (en) Memory voltage cycle adjustment
EP1665285B1 (en) Methods for identifying non-volatile memory elements with poor subthreshold slope or weak transconductance
US6813183B2 (en) Externally triggered leakage detection and repair in a flash memory device
US8320193B2 (en) Method of flash memory design with differential cell for better endurance
TWI391934B (zh) 非揮發記憶體系統及讀取非揮發儲存器之方法
US20060098492A1 (en) Erase-verifying method of NAND type flash memory device and NAND type flash memory device thereof
US8295096B2 (en) Method of programming flash memory of the differential cell structures for better endurance
JP3584181B2 (ja) 不揮発性半導体記憶装置
CN111429961B (zh) 补偿非易失存储元件编程时电荷流失与源极线偏置的方法
US6842376B2 (en) Non-volatile semiconductor memory device for selectively re-checking word lines
US7142455B1 (en) Positive gate stress during erase to improve retention in multi-level, non-volatile flash memory
US9136009B1 (en) Method to improve accuracy of a low voltage state in flash memory cells
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
US20100054044A1 (en) Method of operating nonvolatile memory device
US6847548B2 (en) Memory with multiple state cells and sensing method
US8004890B2 (en) Operation method of non-volatile memory
US6349061B1 (en) Non-volatile semiconductor memory
JPH1145588A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220218

Address after: Hsinchu Science Industrial Park, Taiwan, China

Applicant after: Powerchip Technology Corp.

Address before: Hsinchu Science Industrial Park, Taiwan, China

Applicant before: Powerchip Technology Corp.

GR01 Patent grant
GR01 Patent grant