CN103684709A - 一种重传数据的合并方法及装置 - Google Patents

Abstract

本发明涉及移动通信技术领域，特别涉及一种重传数据的合并方法及装置，该方法包括：在无法正确解码原始数据时，将原始数据存入外部存储器中，并要求发送端发送重传数据，在接收到所述重传数据后，将所述原始数据从外部存储器存入多路缓存器，并将所述重传数据处理成若干个软比特数据，依次对每一个软比特数据进行解速率匹配；在对每个软比特数据进行解速率匹配时，从多路缓存器中读出当前软比特数据对应的原始数据部分，并将当前软比特数据对应的原始数据部分与对该软比特数据解速率匹配后的数据进行合并；将合并后的数据重新写入多路缓存器，用以解决现有技术中存在接收端芯片内部RAM资源消耗过大的问题，降低成本和处理时延。

Description

一种重传数据的合并方法及装置

技术领域

本发明涉及移动通信技术领域，特别涉及一种重传数据的合并方法及装置。

背景技术

现代移动通信系统包括WCDMA（Wide-band Code Division MultipleAccess，宽带码分多址接入）、TD SCDMA（Time Division-Synchronous CodeDivision Multiple Access，时分同步的码分多址技术）、LTE（Long TermEvolution，长期演进）等多种通信系统。为了保证接收端能够正确接收数据，现代移动通信系统引入了数据重传机制，即如果接收端无法正确解码，则要求发送端再次发送该数据，然后接收端对多次接收到的数据进行合并，取得合并增益，实现正确解码。数据重传过程的原理示意图如图1所示。

上述数据重传过程的流程图如图2所示。

步骤201：发送端将新数据编码后，通过信道发送至接收端。

步骤202：接收端在接收到发送端发送的新数据后，通过译码器将该数据译码。

步骤203：接收端采用CRC（Cyclic Redundancy Check，循环冗余校验码）对经过译码器译码的数据进行差错校验。

步骤204：接收端将校验结果ACK/NACK（确认字符/否认字符）消息通过信道返回给发送端。

步骤205：发送端在接收到校验结果ACK/NACK消息后，判断校验结果表明出接收端译码是否出错，若判断出接收到的校验结果是ACK消息，则说明接收端的进行差错校验的结果为译码无误，进行步骤207；若判断出接收到的校验结果是NACK消息，则说明接收端的进行差错校验的结果为译码出错或无法译码，进行步骤206。

步骤206：发送端将步骤201中发送的数据对应的重传数据（即发送端重新发送的原始数据）编码后发送至接收端。

步骤207：发送端继续将其它新数据编码后，通过信道发送至接收端。

由于接收端需要将接收到的数据缓存，如果同时进行数据重传的进程数目过多，在该时刻接收端进行缓存的数据量就会非常庞大，而接收端芯片内部RAM（Random access memory，随机存储器）资源是十分有限的，这样可能会导致接收端运行缓慢甚至死机等情况。

发明内容

本发明实施例提供一种重传数据的合并方法及装置，用以解决现有技术中存在的接收端芯片内部RAM资源消耗过大的问题，降低成本和处理时延。

本发明实施例提供一种重传数据的合并方法，包括：在无法正确解码原始数据时，将原始数据存入外部存储器中，并要求发送端发送重传数据，重传数据为重新发送的原始数据；在接收到重传数据后，将原始数据从外部存储器存入多路缓存器，并将重传数据处理成若干个软比特数据，依次对每一个软比特数据进行解速率匹配；在对每个软比特数据进行解速率匹配时，从多路缓存器中读出当前软比特数据对应的原始数据部分，并将当前软比特数据对应的原始数据部分与对该软比特数据解速率匹配后的数据进行合并；将合并后的数据重新写入多路缓存器。

本发明实施例提供一种重传合并的装置，包括：通信模块，用于在无法正确解码原始数据时，将原始数据存入外部存储器中，并要求发送端发送重传数据，重传数据为重新发送的原始数据；解速率匹配模块，用于在接收到重传数据后，将原始数据从外部存储器存入多路缓存器，并将重传数据处理成若干个软比特数据，依次对每一个软比特数据进行解速率匹配；数据合并模块，用于在解速率匹配模块对每个软比特数据进行解速率匹配时，从多路缓存器中读出当前软比特数据对应的原始数据部分，并将当前软比特数据对应的原始数据部分与对该软比特数据解速率匹配后的数据进行合并，以及用于将合并后的数据重新写入多路缓存器。

本发明实施例通过将重传数据分成若干个软比特数据，在当前软比特数据进行解速率匹配时，读取对应的原始数据部分，当前软比特数据对应的原始数据部分与相应的解速率匹配后的数据进行合并，从而使得重传数据的解速率匹配和数据合并两个步骤同步进行，节省了处理时间，并且通过对多路缓存器采用双口读写模式，第一端口读取的同时，第二端口写入，从而使得读写操作同时进行，降低了处理时延，而且外部存储器采用连续读写的方式提高了数据吞吐率，避免了短时间内对外部存储器进行随机读写操作导致数据吞吐率低下的问题。将需要进行缓存的原始数据先写入多路缓存器，再进行合并，使码块得到合并增益。

附图说明

图1为现有技术中数据重传过程的原理示意图；

图2为现有技术中数据重传过程的流程图；

图3为本发明实施例中数据重传合并的流程图；

图4为本发明实施例中将LTE系统中的数据处理为三路数据的示意图；

图5为本发明实施例的数据合并过程的数据流向示意图；

图6为本发明实施例中多路缓存器中的一个双口RAM缓存利用端口A和端口B读写数据的示意图；

图7为本发明实施例中多路缓存器中的一个双口RAM缓存利用端口A和端口B读写数据的数据流向示意图；

图8为本发明实施例中的数据分发过程的数据流向示意图；

图9为本发明实施例中的重传数据合并装置示意图。

具体实施方式

本发明实施例提供了一种重传数据的合并方法及装置，主要针对WCDMA、TDSCDMA、LTE等通信系统。

本发明实施例采用低成本的存储器，用以解决接收端缓存数据量过大，内部RAM资源消耗过多的问题，由于存储器的随机读写性能较低，本发明实施例引入多路缓存器来缓存数据。

本发明实施例提供一种重传数据的合并方法，包括：

在无法正确解码原始数据时，将原始数据存入外部存储器中，并要求发送端发送重传数据，重传数据为重新发送的原始数据；在接收到重传数据后，将原始数据从外部存储器存入多路缓存器，并将重传数据处理成若干个软比特数据，依次对每一个软比特数据进行解速率匹配；在对每个软比特数据进行解速率匹配时，从多路缓存器中读出当前软比特数据对应的原始数据部分，并将当前软比特数据对应的原始数据部分与对该软比特数据解速率匹配后的数据进行合并；将合并后的数据重新写入多路缓存器。

若本发明实施例中的多路缓存器采用多个双口缓存：在当前重传数据对应的原始数据被存入多路缓存器后，从多路缓存器中的双口缓存的第一端口中读出当前软比特数据对应的原始数据部分；

当前软比特数据被数据合并后，根据对应的原始数据部分的读取地址确定合并后的软比特数据所在的双口缓存中的存储位置，将合并后的每个软比特数据按照确定的存储位置通过多路缓存器中对应双口缓存的第二端口写入多路缓存器中对应的双口缓存中。

若本发明实施例中的多路缓存器采用的是双口缓存，本发明实施例可进一步包括数据分发过程：每当一个合并后的软比特数据通过第一端口被输入译码器和外部存储器后，一个软比特的全零数据就会从第二端口输入双口缓存中。多路缓存器中的多个双口缓存可以同时进行数据分发操作。

在本发明实施例中外部存储器采用动态RAM，动态RAM包括DDR2（Double Date Rate 2，二代内存），DDR3（Double Date Rate 3，三代内存）等。

本发明实施例中以LTE物理层HARQ（Hybrid Automatic Repeat Request，混合自动重传请求）合并过程为例的，在此实施例中的外部存储器采用DDR2为例（也可以采用DDR3作为外部存储器），多路缓存器采用三个双口RAM缓存，因此，多路缓存器的端口可分为两边，可以在第一端口读取数据的同时，第二端口写入数据，从而使得存储器采用连续读写的方式处理数据，提高数据吞吐率。

若在其它系统或装备中，根据实际情况，多路缓存器可采用多个缓存，较佳地，采用多个双口缓存，不局限于上述以LTE系统为例的实施例。

本发明实施例中LTE系统中重传数据的合并流程如图3所示，

步骤301：在无法正确解码原始数据时，将原始数据存入外部存储器中，并要求发送端发送重传数据（即发送端重新发送的原始数据）。

接收端在收到原始数据时，先通过译码器对原始数据进行译码，然后将译码后的结果进行CRC校验，判断出是否译码出错，即能否对原始数据进行正确解码，并将校验结果封装入ACK/NACK消息中返回给发送端。若CRC校验结果为译码出错，接收端返回的ACK/NACK消息则是NACK消息，通过返回NACK消息，接收端令发送端发送该无法解码的原始数据对应的重传数据；若CRC校验结果为能够正确解码，接收端返回的ACK/NACK消息则是ACK消息，通过返回ACK消息，接收端令发送端继续发送其它新数据。

步骤302：根据当前数据的报文上层配置信息判断当前数据为新数据还是重传数据，若当前数据是重传数据，进行步骤304，否则，当前数据不是重传数据，为新数据，进行步骤303。

若当前数据的报文上层配置信息与之前传输的原始数据的报文上层配置信息内容不同，则是新数据，若当前数据与之前传输的原始数据的报文上层配置信息相同，则是重传数据。

步骤303：将新数据解速率匹配后，直接存入多路缓存器，然后进行步骤306。

因为每次合并完后多路缓存器中的三个双口RAM缓存都会被清零，所以双口RAM缓存初始化数据为全零，故而，在当前数据为新数据时，多路缓存器中的原始数据为全零，新数据在解速率匹配后，解速率匹配后的数据分三路数据，直接存入多路缓存器，即每路数据中的每个软比特数据依次被存入对应的双口RAM缓存中，然后写入译码器中进行译码，并写入外部存储器，同时通过多路缓存器的另一端口输入全零数据，其中译码器可同时读取3个双口RAM缓存中的数据，同时进行译码，而外部存储器一个地址中可以存储3个软比特数据。

步骤304：从外部存储器中将与当前数据对应的之前接收的原始数据（即HARQ进程缓存数据）取出，存入到多路缓存器，之后进行步骤305。

本发明实施例采用DDR2作为外部存储器，采用连续读取的方式，将数据并行写入多路缓存器。外部存储器中一个地址存储三个软比特数据，故每读取一次，可将三个软比特数据分别存入多路缓存器中的三个双口RAM缓存中，这样可以将数据分为三路。

当LTE系统中同时有多个用户同时发送数据时，每个用户可以同时执行多个HARQ进程，每个HARQ进程对应多个数据，因此，在DDR2中，要根据用户编号、HARQ进程号、数据号，对DDR2空间进行划分。只要根据这三个编号及数据长度，就可以从DDR2中将对应的缓存数据取出，写入到多路缓存器中。

步骤305：将重传数据处理成若干个软比特数据，依次对每一个软比特数据进行解速率匹配；在对每个软比特数据进行解速率匹配的同时，从多路缓存器的第一端口读出当前软比特数据对应的原始数据部分，并将当前软比特数据对应的原始数据部分与对该软比特数据解速率匹配后的数据进行合并，将合并后的数据从多路缓存器的第二端口写入。

接收端将重传数据分成若干软比特数据，即（接收端经过信道均衡、解调，将接收到的数据处理成软比特数据），较佳地，本发明实施例采用一个软比特的大小为8bit（比特）的方式。每当一个软比特的数据完成解速率匹配的同时，与对应的原始数据部分进行数据合并，然后写回多路缓存器，直到该重传数据的所有软比特数据全部完成解速率匹配、合并以及写入操作。

下面采用LTE系统为例，LTE的数据长度最大为6144软比特，因此LTE系统中的接收端的数据会经过turbo编码变为三路数据（即解速率匹配后会分为三路数据），每一路的最大长度为6148软比特，分别为SYS系统比特、P0校验比特和P1校验比特，如图4所示。为了方便处理，本发明实施例中多路缓存器中的缓存RAM采用三块双口RAM缓存，分别为SYS_RAM、P0_RAM、P1_RAM，上述每个RAM深度为8192软比特，宽度为8bit（比特）。重传数据中的一个软比特数据被解速率匹配后，根据对应的原始数据部分的读取地址（即确定该软比特数据是SYS系统比特还是P0校验比特或者是P1校验比特），确定合并后的软比特数据会被存入的双口RAM缓存，即SYS系统比特被读取合并后回填至SYS_RAM，P0校验比特被读取合并后回填至P0_RAM，P1校验比特被读取合并后回填至P1_RAM，这样在上述重传数据全部被合并后回填至多路缓存器中后，数据被分为三路，可将三路数据同时输入外部存储器，并输入译码器进行译码。本发明实施例的在解速率匹配以及重传数据合并后，完成多路缓存器中三个RAM缓存的对应软比特数据的回填过程中的数据流向示意图，如图5所示。

数据合并包括多个操作，如读取、累加、溢出保护等，由于从多路存储器中的RAM中读取数据会有延迟，因此，可以采用流水线的方式进行数据合并，例如，在前一个软比特数据（即前一个软比特的数据）进行溢出保护处理的同时，当前软比特数据（即当前软比特的数据）进行累加，而后一个软比特数据（即后一个软比特的数据）此时正在被读取出来，这样不必等到每个软比特数据合并完成后，再进行下一软比特数据合并，可以提高处理速度。

由于本发明实施例采用了双口RAM缓存作为缓存，将双口RAM缓存的两个端口称为端口A与端口B（即SYS_RAM、P0_RAM、P1_RAM各自均有端口A和端口B）。

下面以处理单个软比特的数据Bit0为例，介绍将解速率匹配后的重传数据与多路缓存器中的原始数据进行合并的过程。根据该对应的原始数据部分的地址确定合并后的软比特数据应写回的双口RAM缓存，以及在该双口RAM缓存中的存储位置，通过该双口RAM缓存的第二端口将合并后的软比特数据存入多路缓存器中对应的双口缓存中。

通过解速率匹配计算得出Bit0的输出地址，提前将多路缓存器中Bit0的输出地址中存储的数据从端口B读出，与解速率匹配后的重传数据中的对应bit0的部分进行合并，然后通过端口A将合并结果写回多路缓存器中对应的双口缓存RAM中（如图6所示），依次类推，每进行一个软比特的数据的解速率匹配后，就将该软比特数据合并完成，即将该软比特数据与多路缓存器中读取的原始数据对应部分合并，直到所有软比特都处理完毕。此时，端口A为写端口，端口B为读端口。本发明实施例中的双口RAM缓存利用端口A和端口B将解速率匹配后的重传数据与对应的原始数据进行合并的过程中的数据流向示意图，如图7所示。

这样可以保证不再同一时刻既从端口A读取，也从端口A写入（或从端口B读取的同时也从端口B写入）。

步骤306：当当前数据完成解速率匹配操作和合并操作后，即接收端本次接收到的数据全部写入多路缓存器后，将多路缓存器中的数据写入译码器译码，同时将多路缓存器中的数据写入到外部存储器存储，以备下次重传合并，并将多路缓存器中的内容清空。

在将合并后的数据重新写入多路缓存器后，将多路缓存器中的多个双口缓存中分别存储的数据分别通过对应的双口缓存的第一端口写入译码器和外部存储器，并通过对应的双口缓存的第二端口输入全零数据。可将多个双口缓存中的多路数据同时输入译码器中译码，并且，由于外部存储器中一个地址可存储多个软比特数据，因此可将多路数据同时存入外部存储器中。

上述过程是本发明实施例中的数据分发过程，其中的数据流向示意图，如图8所示。

在此过程中，端口A负责写入数据，端口B负责读取数据。译码器和DDR2分别根据译码器和DDR2控制器的控制信号从B端口读取数据，并且只有译码器和DDR2的控制器同时接收数据时才进行读取操作，否则进入等待状态，直到译码器和DDR2都可以接收数据。

在译码器和DDR2从B端口读取数据的同时，从A端口写入全零数据，清空缓存RAM，由于此时各个双口RAM缓存的地址都是顺序从低地址到高地址，因此可以采用A端口写入操作与B端口读取操作同时进行的方式，避免未读取的内容被清零。

每当一个合并后的软比特数据通过第一端口被输入译码器和外部存储器后，一个软比特的全零数据就会从第二端口输入双口RAM缓存中，三个双口RAM缓存可同时进行数据分发过程。

在所有的数据被译码器和DDR2读取后，多路缓存器中的数据也被清零，至此，重传数据的合并过程完成。

本发明实施例提供了一种重传数据的合并装置，如图9所示，包括：

通信模块901，用于在无法正确解码原始数据时，将原始数据存入外部存储器905中，并要求发送端发送重传数据（重传数据为重新发送的原始数据）；

解速率匹配模块902，用于在接收到该重传数据后，将该原始数据从外部存储器905存入多路缓存器906，并将重传数据处理成若干个软比特数据，依次对每一个软比特数据进行解速率匹配；

数据合并模块903，用于在解速率匹配模块902对每个软比特数据进行解速率匹配时，从多路缓存器906中读出当前软比特数据对应的原始数据部分，并将当前软比特数据对应的原始数据部分与对该软比特数据解速率匹配后的数据进行合并，以及用于将合并后的数据重新写入多路缓存器906；

本发明实施例中的多路缓存器906可以由多个双口缓存组成，较佳地，在LTE系统中采用双口RAM缓存，这样，本发明实施例中的数据合并模块903，可具体用于从多路缓存器906中的双口缓存中的第一端口中读取出当前软比特数据对应的原始数据部分，并在进行完数据合并后，根据对应的原始数据部分的读取地址确定合并后的软比特数据所在的双口缓存中的存储位置，将合并后的每个软比特数据按照确定的存储位置通过多路缓存器906中的对应双口缓存的第二端口写入多路缓存器906中的对应的双口缓存中。

并且本发明实施例中的装置进一步包括，数据分发模块904，用于在数据合并模块将合并后的数据重新写入多路缓存器906后，将多路缓存器906的多个双口缓存中分别存储的数据（即合并后的数据）通过对应的双口缓存的第一端口写入译码器907和外部存储器905，并通过对应的双口缓存的第二端口输入全零数据。

较佳地，本发明实施例中外部存储器采用DDR2。

在本发明实施例中，将外部存储器中的数据写入多路缓存器时，每读取一次可以将该地址的多个软比特数据分别存入对应的双口缓存中，在LTE系统中则是每读取一次，可将三个软比特数据分别存入三个双口RAM缓存中。

在重传数据全部被解速率匹配并且合并完成后，合并后的数据被分成多路分别存储在对应的双口缓存中（在LTE系统中，合并后的数据分三路分别存储在三个双口RAM缓存中），多个双口缓存中的合并后的数据可以分别通过各自的第一端口输入译码器进行译码，以及存入外部存储器，并通过各自的第二端口输入全零数据进行清零（在LTE系统中，被分成三路的合并后的数据分别通过各自的所在的双口RAM缓存的第一端口将数据输入译码器进行译码和存入外部存储器，并通过第二端口输入全零数据）。

本发明实施例通过将重传数据分成若干软比特，在当前软比特进行解速率匹配的同时，读取对应的原始数据部分，当前软比特对应的原始数据部分与相应的解速率匹配后的数据进行合并，从而使得重传数据的解速率匹配和数据合并两个步骤同时进行，节省了处理时间，并且通过对多路缓存器采用双口读写模式，第一端口读取的同时，第二端口写入，从而使得读写操作同时进行，降低了处理时延，而且外部存储器采用连续读写的方式提高了数据吞吐率，避免了短时间内对外部存储器进行随机间隔/间断的读写操作导致数据吞吐率低下的问题。将需要进行缓存的原始数据先写入多路缓存器，再进行合并，这样可以使得编码效率高的软比特得到合并增益。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种重传数据的合并方法，其特征在于，包括：

在无法正确解码原始数据时，将原始数据存入外部存储器中，并要求发送端发送重传数据，所述重传数据为重新发送的原始数据；

在接收到所述重传数据后，将所述原始数据从外部存储器存入多路缓存器，并将所述重传数据处理成若干个软比特数据，依次对每一个软比特数据进行解速率匹配；

在对每个软比特数据进行解速率匹配时，从多路缓存器中读出当前软比特数据对应的原始数据部分，并将当前软比特数据对应的原始数据部分与对该软比特数据解速率匹配后的数据进行合并；

将合并后的数据重新写入多路缓存器。

2.如权利要求1所述的方法，其特征在于，所述多路缓存器采用多个双口缓存。

3.如权利要求2所述的方法，其特征在于，从多路缓存器中读出当前软比特数据对应的原始数据部分，具体包括：

从多路缓存器中的双口缓存的第一端口中读出当前软比特数据对应的原始数据部分；

将合并后的数据重新写入多路缓存器，具体包括：

根据对应的原始数据部分的读取地址确定合并后的软比特数据所在的双口缓存中的存储位置，将合并后的每个软比特数据按照确定的存储位置通过多路缓存器中对应双口缓存的第二端口写入多路缓存器中对应的双口缓存中。

4.如权利要求2所述的方法，其特征在于，还包括：

在将合并后的数据重新写入多路缓存器后，将多路缓存器中的多个双口缓存中分别存储的数据分别通过对应的双口缓存的第一端口写入译码器和外部存储器，并通过对应的双口缓存的第二端口输入全零数据。

5.如权利要求1-4任一项所述的方法，其特征在于，所述外部存储器采用动态随机存储器RAM。

6.一种重传数据的合并装置，其特征在于，包括：

通信模块，用于在无法正确解码原始数据时，将原始数据存入外部存储器中，并要求发送端发送重传数据，所述重传数据为重新发送的原始数据；

解速率匹配模块，用于在接收到所述重传数据后，将所述原始数据从外部存储器存入多路缓存器，并将所述重传数据处理成若干个软比特数据，依次对每一个软比特数据进行解速率匹配；

数据合并模块，用于在解速率匹配模块对每个软比特数据进行解速率匹配时，从多路缓存器中读出当前软比特数据对应的原始数据部分，并将当前软比特数据对应的原始数据部分与对该软比特数据解速率匹配后的数据进行合并，以及用于将合并后的数据重新写入多路缓存器。

7.如权利要求6所述的装置，其特征在于，所述多路缓存器由多个双口缓存组成。

8.如权利要求7所述的装置，其特征在于，所述数据合并模块，具体用于从多路缓存器中的双口缓存的第一端口中读出当前软比特数据对应的原始数据部分；并根据对应的原始数据部分的读取地址确定合并后的软比特数据所在的双口缓存中的存储位置，将合并后的每个软比特数据按照确定的存储位置通过多路缓存器中对应双口缓存的第二端口写入多路缓存器中对应的双口缓存中。

9.如权利要求7所述的装置，其特征在于，还包括数据分发模块，用于在数据合并模块将合并后的数据重新写入多路缓存器后，将多路缓存器中的多个双口缓存中分别存储的数据分别通过对应的双口缓存的第一端口写入译码器和外部存储器，并通过对应的双口缓存的第二端口输入全零数据。

10.如权利要求6-9任一项所述的装置，其特征在于，所述外部存储器为动态随机存储器RAM。

Images