CN105528312B - 一种保证通信处理机与主机间接收数据完整性的系统及其方法 - Google Patents

一种保证通信处理机与主机间接收数据完整性的系统及其方法 Download PDF

Info

Publication number
CN105528312B
CN105528312B CN201510926801.5A CN201510926801A CN105528312B CN 105528312 B CN105528312 B CN 105528312B CN 201510926801 A CN201510926801 A CN 201510926801A CN 105528312 B CN105528312 B CN 105528312B
Authority
CN
China
Prior art keywords
business datum
communication processor
host
data
datum block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510926801.5A
Other languages
English (en)
Other versions
CN105528312A (zh
Inventor
王世奎
李卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201510926801.5A priority Critical patent/CN105528312B/zh
Publication of CN105528312A publication Critical patent/CN105528312A/zh
Application granted granted Critical
Publication of CN105528312B publication Critical patent/CN105528312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1673Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明提供一种保证通信处理机与主机间接收数据完整性的系统及其方法,将接收数据缓冲区分成多个业务数据块缓存,分别存放通信处理机接收的业务数据;建立接收数据缓存指针区和缓存标识锁存器,其中缓存标识锁存器锁存通信处理机正在访问的业务数据块缓存相对应的逻辑标识,各个逻辑标识与各个业务数据块缓存的首地址指针一一对应,逻辑标识作为主机读取相应业务数据块缓存的使能条件,从而保证主机能够正确定位通信处理机正在访问的“繁忙”接收缓存,解决了接收数据的完整性问题。本发明具有实时性好,使用灵活,易于实现的特点。

Description

一种保证通信处理机与主机间接收数据完整性的系统及其 方法
技术领域
本发明属于计算机技术,涉及一种保证通信处理机与主机间接收数据完整性的系统及其方法。
背景技术
在计算机通信领域,由于连接外部的串行总线传输带宽的提高,要求通信处理机能接收多个业务数据块,这些业务数据块的大小不同,在业务数据块存储于共享双端口存储器方式下,因为主计算机与通信处理机之间均需要对这些共享业务数据块的访问,如何高效率保证高速的主机与慢速的通信处理机之间访问数据的完整性成为一个技术难题。
发明内容
本发明提出了一种保证通信处理机与主机间接收数据完整性的方案,能够令通信处理机正确标识正在写入的数据缓存,保证主机能够正确定位通信处理机正在访问的“繁忙”接收缓存,解决了接收数据的完整性问题。
本发明是技术解决方案是:
一种保证通信处理机与主机间接收数据完整性的系统,其特征在于:包括
接收数据缓冲区,该接收数据缓冲区分成多个业务数据块缓存,分别存放通信处理机接收的业务数据;
接收数据缓存指针区,用来存储多个业务数据块缓存的首地址指针,由主机写入首地址指针的初值,在工作中主机和通信处理机均能够读取首地址指针的值;
缓存标识锁存器,用于锁存通信处理机正在访问的业务数据块缓存相对应的逻辑标识,各个逻辑标识与各个业务数据块缓存的首地址指针一一对应,逻辑标识作为主机读取相应业务数据块缓存的使能条件。
上述缓存标识锁存器的输入端连接通信处理机的数据总线,锁存信号LE端连接通信处理机的地址译码信号,输出端连接主机的数据总线,使能信号OE端连接主机的地址译码信号。
基于以上系统实现通信处理机与主机间接收数据的方法,包括以下环节:
a)主机对接收数据缓存指针区写入首地址指针的初值;
b)通信处理机将缓存标识锁存器的内容写为“0”,即标识没有访问任何缓存数据;
c)当通信处理机接收到数据时,将业务数据块缓存对应的逻辑标识写入缓存标识锁存器;
d)通信处理机依据业务数据块缓存对应的逻辑标识,从接收数据缓存指针区相应单元读出业务数据块缓存的地址,将接收的数据逐一写入业务数据块缓存;
e)通信处理机把所有接收数据均写入业务数据块缓存后,将标识锁存器的内容写为“0”;
f)主机读取某一业务数据块缓存时,首先读缓存标识锁存器,分析逻辑标识的值与主机要读的业务数据块缓存是否相对应:
如果否,则读取该业务数据块缓存的内容;
如果是,则周期查询标识锁存器,直到读出逻辑标识的值与主机要读的业务数据块缓存不再对应,即表明通信处理机对该业务数据块缓存访问完成,则主机读取该业务数据块缓存的内容。
本发明的有益效果是:
a支持主机、通信处理机能并行接收多个业务数据块;
b)采用标识锁存器,不仅解决了数据块的完整性问题,且实时性好;
c)定位准确,使用灵活,易于实现,通用性好。
附图说明
图1是本发明的技术方案示意图;
图2是本发明技术方案主机的工作流程图;
图3是本发明技术方案通信处理机的工作流程图。
具体实施方式
下面结合附图及具体实例对本发明做进一步的详细说明。
本发明设置了接收数据缓存指针区、正在接收业务数据块缓存标识锁存器和接收数据缓冲区。其中,接收数据缓存指针区用来存储多个业务数据块缓存的首地址指针,由主机写入指针初值,在工作中主机和通信处理机均可读取地址指针值;正在接收业务数据块缓存标识锁存器用于锁存通信处理机正在接收数据块相对应的逻辑标识,该标识锁存器输入端连接通信处理机的数据总线,锁存信号LE连接通信处理机的地址译码信号,输出端连接主机的数据总线,使能信号OE连接主机的地址译码信号。接收数据缓冲区用于存放通信处理机接收的业务数据,通信处理机写入从外部总线上接收的数据内容,主机读取内容。
具体如图 1 所示,在共享双端口存储器下,主机对多个接收业务数据块的接收采用查询方式,当接收到一个新的数据块时,由通信处理机置该数据块的新数据标志,主机读取该数据块后,清除该数据块的新数据标志。
1)接收数据缓存指针区
接收数据缓存指针区用来存储多个接收业务数据块缓存的首地址指针,根据接收数据的逻辑编号值,每个偏移地址单元存放该接收数据的缓存首地址指针,由主机写入各个指针初值,在接收中,通信处理机根据接收数据的逻辑编号值,读取接收缓存的地址值,存放接收的数据块;
2)接收数据缓冲区
接收数据缓冲区用于存放通信处理机接收的数据,当通信处理机接收到外部总线的数据时,依据逻辑编号值对应的接收数据缓存的地址值,逐一向缓存写入接收到的数据块;主机根据要求读出接收数据的逻辑编号值,判断在通信处理机没有写入时,读取相应接收缓存的数据内容。
3)正在接收业务数据块缓存标识锁存器
正在接收业务数据块缓存标识锁存器用于锁存通信处理机正在接收数据块相对应的逻辑标识,该标识锁存器输入端连接通信处理机的数据总线,锁存信号LE连接通信处理机的地址译码信号,输出端连接主机的数据总线,使能信号OE连接主机的地址译码信号。通信处理机在起始状态和访问完成一个数据块结束时,加载标识锁存器“0”值,标识通信处理机没有访问任何接收缓存数据,当接收逻辑编号为i的数据块时,加载标识锁存器“i”值,标识通信处理机正在向i逻辑编号对应的接收缓存写入接收数据,主机不能读。主机要读取逻辑编号为i的数据块时,首先读标识锁存器的值,若不等于i,则可以读i逻辑编号对应的接收缓存,若等于i,则需等待标识锁存器的值不等于i时,才可读取。
本发明的工作流程如图2、3所示:
a)主机对接收数据缓存指针区(简称指针区)写入地址指针初值;
b)通信处理机将正在接收业务数据块缓存标识锁存器(简称标识锁存器)的内容写为“0”,即标识没有访问任何接收缓存数据;
c)当通信处理机接收到数据时,将接收数据块对应的逻辑编号写入标识锁存器,即可通知主机其正在访问的接收业务数据块缓存;
d)通信处理机,依据接收数据块对应的逻辑编号,从指针区相应单元读出接收数据块缓存地址,将接收的数据逐一写入接收数据缓存;
e)通信处理机把所有接收数据均写入接收数据缓存后,将标识锁存器的内容写为“0”,即标识转为没有访问任何接收缓存数据的状态;
f)主机,要读取某一外部接收数据块时,首先读标识锁存器,分析读出的内容——通信处理机正在接收数据块对应的逻辑编号与主机要读的接收数据块是否是同一块(地址相同),若相同,则查询标识锁存器,直到读出的值不等于要读的数据块逻辑编号,即通信处理机写数据块已完成,则可读取要读的接收数据块;若不同,则可读取要读的接收数据块。

Claims (3)

1.一种保证通信处理机与主机间接收数据完整性的系统,其特征在于:包括
接收数据缓冲区,该接收数据缓冲区分成多个业务数据块缓存,分别存放通信处理机接收的业务数据;
接收数据缓存指针区,用来存储多个业务数据块缓存的首地址指针,由主机写入首地址指针的初值,在工作中主机和通信处理机均能够读取首地址指针的值;
缓存标识锁存器,用于锁存通信处理机正在访问的业务数据块缓存相对应的逻辑标识,各个逻辑标识与各个业务数据块缓存的首地址指针一一对应,逻辑标识作为主机读取相应业务数据块缓存的使能条件。
2.根据权利要求1所述的保证通信处理机与主机间接收数据完整性的系统,其特征在于:缓存标识锁存器的输入端连接通信处理机的数据总线,锁存信号LE端连接通信处理机的地址译码信号,输出端连接主机的数据总线,使能信号OE端连接主机的地址译码信号。
3.基于权利要求2所述的系统实现通信处理机与主机间接收数据的方法,包括以下环节:
a)主机对接收数据缓存指针区写入首地址指针的初值;
b)通信处理机将缓存标识锁存器的内容写为“0”,即标识没有访问任何缓存数据;
c)当通信处理机接收到数据时,将业务数据块缓存对应的逻辑标识写入缓存标识锁存器;
d)通信处理机依据业务数据块缓存对应的逻辑标识,从接收数据缓存指针区相应单元读出业务数据块缓存的地址,将接收的数据逐一写入业务数据块缓存;
e)通信处理机把所有接收数据均写入业务数据块缓存后,将标识锁存器的内容写为“0”;
f)主机读取某一业务数据块缓存时,首先读缓存标识锁存器,分析逻辑标识的值与主机要读的业务数据块缓存是否相对应:
如果否,则读取该业务数据块缓存的内容;
如果是,则周期查询标识锁存器,直到读出逻辑标识的值与主机要读的业务数据块缓存不再对应,即表明通信处理机对该业务数据块缓存访问完成,则主机读取该业务数据块缓存的内容。
CN201510926801.5A 2015-12-11 2015-12-11 一种保证通信处理机与主机间接收数据完整性的系统及其方法 Active CN105528312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510926801.5A CN105528312B (zh) 2015-12-11 2015-12-11 一种保证通信处理机与主机间接收数据完整性的系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510926801.5A CN105528312B (zh) 2015-12-11 2015-12-11 一种保证通信处理机与主机间接收数据完整性的系统及其方法

Publications (2)

Publication Number Publication Date
CN105528312A CN105528312A (zh) 2016-04-27
CN105528312B true CN105528312B (zh) 2018-07-03

Family

ID=55770550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510926801.5A Active CN105528312B (zh) 2015-12-11 2015-12-11 一种保证通信处理机与主机间接收数据完整性的系统及其方法

Country Status (1)

Country Link
CN (1) CN105528312B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019061270A1 (zh) * 2017-09-29 2019-04-04 深圳市大疆创新科技有限公司 数据缓存装置及控制方法、数据处理芯片、数据处理系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997834A (zh) * 2009-08-10 2011-03-30 北京多思科技发展有限公司 支持高性能安全协议的装置
CN102097122A (zh) * 2009-12-10 2011-06-15 上海华虹集成电路有限责任公司 一种多通道共享数据缓存区的NAND flash控制器电路
CN103577962A (zh) * 2013-11-25 2014-02-12 中国建筑第八工程局有限公司 基于rfid的全生命周期物流管控方法及结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997834A (zh) * 2009-08-10 2011-03-30 北京多思科技发展有限公司 支持高性能安全协议的装置
CN102097122A (zh) * 2009-12-10 2011-06-15 上海华虹集成电路有限责任公司 一种多通道共享数据缓存区的NAND flash控制器电路
CN103577962A (zh) * 2013-11-25 2014-02-12 中国建筑第八工程局有限公司 基于rfid的全生命周期物流管控方法及结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
多通道RS422通信的综合显示控制处理机内部数据交互的软件设计与实现;李奔杰等;《航空电子技术》;20110331;第34-37页 *
航天测控计算机系统中新型通信处理机的研究与实现;翟小龙;《工程科学》;20111031;第193-196页 *

Also Published As

Publication number Publication date
CN105528312A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
US7512721B1 (en) Method and apparatus for efficient determination of status from DMA lists
CN102033817B (zh) 归属代理数据和存储器管理
CN112948318B (zh) 一种Linux操作系统下基于RDMA的数据传输方法及装置
EP4220415A2 (en) Method and apparatus for compressing addresses
US20190087352A1 (en) Method and system transmitting data between storage devices over peer-to-peer (p2p) connections of pci-express
CN107783727B (zh) 一种内存设备的访问方法、装置和系统
CN105681222A (zh) 一种数据接收缓存方法、装置及通信系统
US8775727B2 (en) Lookup engine with pipelined access, speculative add and lock-in-hit function
US20240289275A1 (en) Data processing method and apparatus, and cache, processor and electronic device
CN105095104A (zh) 数据缓存处理方法及装置
US8688890B2 (en) Bit ordering for communicating an address on a serial fabric
CN117591023B (zh) 一种基于硬件卸载的分散聚集列表查询写入读取方法及装置
CN105528312B (zh) 一种保证通信处理机与主机间接收数据完整性的系统及其方法
CN116755635B (zh) 一种硬盘控制器缓存系统、方法、硬盘设备及电子设备
CN109726147A (zh) 使用数据保护访问带内存储器的设备和方法
CN108139993B (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
CN105608028A (zh) 基于emif接口和双口ram实现dsp与fpga高速通信方法
CN109285580B (zh) 数据预处理装置、方法及异步双端随机存取存储器系统
CN106205707B (zh) 存储器装置
CN104252423A (zh) 基于多内核处理器的一致性处理方法和装置
US8898353B1 (en) System and method for supporting virtual host bus adaptor (VHBA) over infiniband (IB) using a single external memory interface
CN105701060B (zh) 基于fpga的高速实时数据记录系统
CN112732176B (zh) 基于fpga的ssd访问方法及装置、存储系统及存储介质
KR20110089129A (ko) 통신 인터페이스용 비트 반전을 위한 시스템, 장치 및 방법
CN109165172B (zh) 缓存数据处理方法及相关设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant