CN107633861A - 存储单元的操作方法及其应用 - Google Patents

存储单元的操作方法及其应用 Download PDF

Info

Publication number
CN107633861A
CN107633861A CN201611077389.5A CN201611077389A CN107633861A CN 107633861 A CN107633861 A CN 107633861A CN 201611077389 A CN201611077389 A CN 201611077389A CN 107633861 A CN107633861 A CN 107633861A
Authority
CN
China
Prior art keywords
pulse
preparation
memory cell
volts
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611077389.5A
Other languages
English (en)
Other versions
CN107633861B (zh
Inventor
蔡文哲
林威良
郑致杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN107633861A publication Critical patent/CN107633861A/zh
Application granted granted Critical
Publication of CN107633861B publication Critical patent/CN107633861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

本发明公开了一种存储单元的操作方法及其应用，该存储单元的操作方法，包括：在一读取脉冲之前，施加一预备脉冲；其中该预备脉冲实质大于一最大阈值电压或实质小于一最小阈值电压。

Description

存储单元的操作方法及其应用
技术领域
本发明是有关于一种存储器元件的操作方法及其应用。特别是有关于一种非易失性存储器(Non-Volatile Memory，NVM)元件的操作方法及其应用。
背景技术
非易失性存储器元件(Non-Volatile Memory，NVM)，具有在移除电源时亦不丢失储存于存储单元中的信息的特性。目前较被广泛使用的是属于采用电荷储存式(chargetrap)的电荷储存式快闪(Charge Trap Flash，CTF)存储器元件。然而，随着存储器元件的积集密度增加，元件关键尺寸(critical size)和间隔(pitch)缩小，电荷储存式闪存元件面临其物理极限，导致非易失性存储器元件的位密度(bit density)无法再提高。
另一种提升非易失性存储器元件的方式，是采用多阶储存存储单元(Multi-LevelCell,MLC)或三阶储存存储单元(Triple-Level Cell,TLC)，让每个存储单元可以储存1位以上的数据。然而，由于多阶储存存储单元或三阶储存存储单元的通道层一般具有晶粒边界缺陷(grain boundary traps)，会累积先前操作(例如写入或擦除操作)所生成的电荷，而在先前操作之后所进行的写入或擦除验证操作中产生瞬时电流(transient current)，导致存储单元中用来分辨存储状态(memory state)的阈值电压发生感测间隔(sensingmargin)偏移(offset)的现象，进而使验证操作所读取的存储状态与后续数据读取(read)操作所读取的存储状态不一致，造成非易失性存储器元件的操作失效。
因此，有需要提供一种非易失性存储器元件的操作方法，以解决已知技术所面临的问题。
发明内容
本说明书的一个实施例是有关于一种存储单元的操作方法，包括：在一读取脉冲之前，施加一预备脉冲；其中该预备脉冲实质大于一最大阈值电压或实质小于一最小阈值电压。
本说明书的另一个实施例提供一种非易失性存储器(Non-Volatile Memory，NVM)元件的操作方法，包括下述步骤：首先，进行一写入操作，包括于写入验证脉冲之前和写入脉冲之后，施加第一预备脉冲。接着，进行一擦除操作，包括于一擦除验证脉冲之前，和一擦除脉冲之后，施加一第二预备脉冲。再进行一读取操作，包括于一读取脉冲之前施加一第三预备脉冲。
本说明书的又一个实施例提供一种用来操作立体非易失性存储器元件的电路，包括：一写入电路、一擦除电路以及一读取电路。写入电路系用以进行写入操作，其包括于一写入验证脉冲之前和一写入脉冲之后，施加一第一预备脉冲。擦除电路系用以进行擦除操作，其包括于一擦除验证脉冲之前和一擦除脉冲之后，施加一第二预备脉冲。读取电路系用以进行读取操作，其包括于一读取脉冲之前施加一第三预备脉冲。。
根据上述，本发明的实施例是，提供一种非易失性存储器元件的操作方法。其系在非易失性存储器元件的存储单元(例如，多阶储存存储单元)的写入/擦除验证操作或读取操作之前，对存储单元施加一个预备验证脉冲或预备读取脉冲。藉以缓和因电荷累积于存储单元通道层所诱发的瞬时电流干扰写入/擦除验证操作的现象。进而，使写入/擦除验证操作所得到的存储单元的存储状态与读取操作所得到的存储状态能够一致，确保非易失性存储器元件操作的稳定性。
在一实施例中，于读取操作之前施加于存储单元的预备读取脉冲，与写入操作时所施加的写入脉冲具有相同电性；且预备读取脉冲的电压值系实质上大于写入验证操作所要验证的多个阈值电压的最大绝对值。在另一实施例中，于写入验证操作之前施加于存储单元的预备验证脉冲，与写入操作时所施加的写入脉冲具有相反电性；且预备验证脉冲的电压绝对值系实质上大于存储单元的擦除阈值电压绝对值。在另一实施例中，于擦除验证操作之前施加于存储单元的预备验证脉冲，与擦除操作时所施加的(擦除)脉冲具有相反电性；且预备验证脉冲的电压系实质上大于存储单元的擦除阈值电压。
附图说明
为了对本发明的上述实施例及其他目的、特征和优点能更明显易懂，特举数个较佳实施例，并配合所附图式，作详细说明如下:
图1A系根据本说明书的一实施例所绘示的非易失性存储器元件的操作方法流程图；
图1B系根据第一比较例以及图1A所述的方法所绘示的操作时序图(timingdiagram)；
图2系绘示采用图1A和图1B以及第一比较例所述的方法，对存储单元进行写入验证操作和读取操作时的操作电压/电流关系图；
图3A系根据本说明书的另一实施例所绘示的非易失性存储器元件的操作方法流程图；
图3B系根据第二比较例以及图3A所述的方法所绘示的操作时序图；
图4系分别绘示采用图3A和图3B以及第二比较例所述的方法，对存储单元进行写入验证操作和读取操作时的操电压/电流关系图；
图5A系根据本说明书的又一实施例所绘示的非易失性存储器元件的操作方法流程图；
图5B系根据第三比较例以及图5A所述的方法所绘示的操作时序图；
图6系分别绘示采用图5A和图5B以及第三比较例所述的方法，对存储单元进行擦除验证操作和读取操作操时的电压/电流关系图；以及
图7系根据本说明书的一实施例所绘示的用来操作立体非易失性存储器元件的集成电路。
【符号说明】
100、100’、300、300’、500、500’：非易失性存储器元件的操作方法
101、301、501：写入脉冲
102A、102B、302A、302B、502A、502B：写入验证脉冲
103、503：预备读取脉冲
104A、104B、304A、304B、504：读取脉冲
201、202、203、401、402、403、601、602、603、604：电压/电流关系曲线
204、404、605、606：箭头
303、506：预备验证脉冲
501：写入操作 502：写入验证操作
505：擦除脉冲 507：擦除验证脉冲
700：集成电路 700a：写入电路
700b：擦除电路 700c：读取电路
701：存储器阵列 702：行译码器
703：列译码器 704：字线
705位线 706：地址
707：总线
708：感知扩大器/数据输入结构 709：数据总线
711：数据 713：数据输入线
710：输入/输出缓冲端 712：控制器
S11：提供一非易失性存储器元件
S12：对非易失性存储器元件的一个存储单元进行写入操作
S13：对存储单元进行写入验证操作
S14：对存储单元施加一个预备读取脉冲
S15：对存储单元进行读取操作
S31：提供一非易失性存储器元件
S32：对非易失性存储器元件的一个存储单元进行写入操作
S33：对存储单元施加一个预备验证脉冲
S34：对存储单元进行写入验证操作
S35：对存储单元进行读取操作
S51：提供一非易失性存储器元件
S52：对非易失性存储器元件的一个存储单元进行擦除操作
S53：对存储单元施加一个预备验证脉冲
S54：对存储单元进行擦除验证操作
S55：对存储单元施加一个预备读取脉冲
S56：对存储单元进行读取操作
具体实施方式
本说明书是揭露一种非易失性存储器元件的操作方法，可解决已知非易失性存储器元件受到写入/擦除操作中所产生的瞬时电流的干扰，导致写入/擦除验证操作与后续进行的读取操作所获得的存储状态不一致的问题。为了对本说明书的上述实施例及其他目的、特征和优点能更明显易懂，下文特举数个较佳实施例，并配合所附图式作详细说明。但必须注意的是，这些特定的实施案例与方法，并非用以限定本发明。本发明的其他实施例仍可采用其他特征、元件、方法及参数来加以实施。较佳实施例的提出，仅系用以例示本发明的技术特征，并非用以限定本发明的权利要求范围。该技术领域中具有通常知识者，将可根据以下说明书的描述，在不脱离本发明的精神范围内，作均等的修饰与变化。在不同实施例与图式之中，相同的元件，将以相同的元件符号加以表示。
请参照图1A和图1B，图1A系根据本说明书的一实施例所绘示的非易失性存储器元件的操作方法100流程图。图1B系根据第一比较例以及图1A所述的方法100和100’所绘示的操作时序图。由于，第一比较例所述的方法100’与图1A所述的方法100大致相同，差别仅在于第一比较例所述的方法100’省略了下述的步骤S14，故而第一比较例所述的方法100’的详细步骤与参数不在此赘述。
非易失性存储器元件的操作方法100包括下述步骤：首先提供一非易失性存储器元件(如步骤S11所绘示)。在本说明书的一些实施例中，非易失性存储器元件可以包括多个多阶储存存储单元或三阶储存存储单元。在本实施例中，非易失性存储器元件具有多个多阶储存存储单元。
之后，对非易失性存储器元件的一个存储单元进行写入操作(如步骤S12所绘示)，使存储单元具有多个写入存储状态。例如，在本说明书的一些实施例中，写入操作包括对非易失性存储器元件的存储单元施加一个正向的写入脉冲101。写入脉冲101的电压可以实质介于16伏特(V)至24伏特之间，且具有实质介于9MV/cm至13MV/cm之间的隧穿电场(tunneling field)。在本实施例中，写入脉冲101的电压实质为20伏特，隧穿电场实质介为12MV/cm。并且以存储单元的阈值电压分布状态，来标示写入操作之后的存储状态。
接着，对存储单元进行写入验证操作，对存储单元施加多个写入验证脉冲，以验证存储单元的阈值电压是否分别达到多个阈值电压值(如步骤S13所绘示)，并将此判断结果(即，「是」或「否」)转换为二进制数值(例如，0或1)，进而组合出多种不同的存储状态。在本实施例之中，如图1B所绘示，写入验证操作对存储单元施加二个电压大小不同的写入验证脉冲102A和102B。其中，写入验证脉冲102A具有实质介于1伏特至1.5伏特之间的第一写入验证电平；写入验证脉冲102B具有实质介于3伏特至3.5伏特之间的多阶储存存储单元写入验证电平。
然后，对存储单元施加一个预备脉冲，例如预备读取脉冲103(如步骤S14所绘示)。其中，预备读取脉冲103与写入脉冲101电性相同，且预备读取脉冲103的电压质实质大于验证操作中所采用的最大阈值电压值。例如，在本说明书的一些实施例之中，预备读取脉冲103的电压可以实质介于6伏特至8伏特之间，且具有实质小于5MV/cm的隧穿电场以及实质介于5微秒(microsecond，μs)至15微秒之间的脉冲宽度(pulse width)。预备读取脉冲103的电压实质较佳系高于验证操作的最大阈值电压约1伏特。在本实施例之中，预备读取脉冲103的电压实质为7伏特；隧穿电场实质为4MV/cm；脉冲宽度实质为10微秒。
后续，对存储单元进行读取操作(如步骤S15所绘示)，以读取这些存储状态。在本说明书的一些实施例中，读取操作包括施加多个读取脉冲(例如读取脉冲104A和104B)以读取存储单元的阈值电压分布状态。在本实施例中，读取脉冲104A具有实值介于0V至0.5V之间的第一读取电平；读取脉冲104B具有实值介于2V至2.5V之间的多阶储存存储单元读取电平。
请参照图2，图2系绘示采用图1A和图1B以及第一比较例所述的方法100和100’对存储单元进行验证操作和读取操作时的电压/电流关系图。其中，曲线201代表采用图1A和图1B所述的方法100，对存储单元施加预备读取脉冲103(如步骤S14所绘示)之后，再进行读取操作(如步骤S15所绘示)的电压/电流关系曲线。曲线202代表采用图1A和图1B所述的方法100，在对存储单元进行写入操作(步骤S12所绘示)后，即进行写入验证操作(步骤S13所绘示)的电压/电流关系曲线。曲线203则代表采用第一比较例所述的方法100’，不对存储单元施加预备读取脉冲103，而直接进行读取操作的电压/电流关系曲线。
由图2可以发现：电压/电流关系曲线202并未与电压/电流关系曲线203重叠。表示：采用第一比较例所述的方法100’对存储单元进行写入验证操作和读取操作所得到的存储状态并不一致。相反的，电压/电流关系曲线202与电压/电流关系曲线201几乎重合。表示：采用图1A和图1B所述的方法100进行写入验证操作和读取操作所得到的存储状态相当一致。
由于，图1A和图1B所述的方法100与第一比较例所述的方法100’的差别仅在于第一比较例省略了对存储单元施加预备读取脉冲103的步骤(如步骤S14所绘示)。可推断：对存储单元施加预备读取脉冲103的步骤(如步骤S14所绘示)可以促进电荷累积，使后续进行的读取操作(如步骤S15所绘示)产生类似写入验证操作的瞬时电流，促使未被施加预备读取脉冲103的读取操作的电压/电流关系曲线203往被施加预备读取脉冲103的读取操作的电压/电流关系曲线201横向偏移(如箭头204所绘示)，进而使读取操作(如步骤S15所绘示)的电压/电流关系曲线201趋近于写入验证操作(如步骤S13所绘示)的电压/电流关系曲线202。意即，使存储单元读取操作所得到的存储状态，与存储单元写入验证操作所得到的存储状态一致，达到确保非易失性存储器元件操作的稳定性的目的。
请参照图3A和图3B，图3A系根据本说明书的另一实施例所绘示的非易失性存储器元件的操作方法300流程图。图3B系根据第二比较例以及图3A所述的方法300和300’所绘示的操作时序图。由于，第二比较例所述的方法300’与图3A所述的方法300大致相同，差别仅在于第二比较例所述的方法300’省略了下述的步骤S33，故而第二比较例所述的方法300’的详细步骤与参数不在此赘述。
非易失性存储器元件的操作方法300包括下述步骤：首先提供一非易失性存储器元件(如步骤S31所绘示)。在本说明书的一些实施例中，非易失性存储器元件可以包括多个多阶储存存储单元或三阶储存存储单元。在本实施例中，非易失性存储器元件具有多个多阶储存存储单元。
之后，对非易失性存储器元件的一个存储单元进行写入操作(如步骤S32所绘示)，使存储单元具有多个写入存储状态。写入操作包括对非易失性存储器元件的其中一个存储单元施加一个正向的写入脉冲301。在本说明书的一些实施例中，写入脉冲301的电压可以实质介于16伏特(V)至24伏特之间，且具有实质介于9MV/cm至13MV/cm之间的隧穿电场。在本实施例中，写入脉冲301的电压实质为20伏特，隧穿电场实质介为12MV/cm。并且以存储单元的阈值电压分布状态，来标示写入操作之后的写入存储状态。
接着，对存储单元施加一个预备脉冲，例如预备验证脉冲303(如步骤S33所绘示)。其中，预备验证脉冲303与写入脉冲301电性相反，且预备验证脉冲303的电压的绝对值质实质大于存储单元的擦除阈值电压的绝对值。换言之，预备验证脉冲303的电压实质小于存储单元的最小擦除阈值电压。例如，在本说明书的一些实施例之中，存储单元的默认擦除阈值电压实质介于-3伏特至-5伏特之间。预备验证脉冲303的电压值实质小于-5伏特，较佳实质介于-5伏特至-8伏特之间，且具有实质小于5MV/cm的隧穿电场以及实质介于5微秒至15微秒之间的脉冲宽度。在本实施例之中，验证脉冲303的电压实质为-6伏特；隧穿电场实质为4MV/cm；脉冲宽度实质为10微秒。
紧接着，对存储单元进行写入验证操作(如步骤S34所绘示)，对存储单元施加多个读取脉冲，例如写入验证脉冲，以验证存储单元的阈值电压是否分别达到多个阈值电压值，并将此判断结果(即，「是」或「否」)转换为二进制数值(例如0或1)，进而组合出多种不同的存储状态。在本实施例之中，如图3B所绘示，写入验证操作对存储单元施加二个电压大小不同的写入验证脉冲302A和302B。其中，验证脉冲302A具有第一写入验证电平，实质介于1伏特至1.5伏特之间；验证脉冲和302B具有多阶储存存储单元写入验证电平，实质介于3伏特至3.5伏特之间。
后续，对存储单元进行读取操作(如步骤S35所绘示)，以读取这些存储状态。在本说明书的一些实施例中，读取操作包括施加多个读取脉冲(例如读取脉冲304A和304B)以读取存储单元的阈值电压分布状态。
请参照图4，图4系分别绘示采用图3A和图3B以及第二比较例所述的方法300和300’对存储单元进行验证操作和读取操作时的操电压/电流关系图。其中，曲线401代表采用图3A和图3B所述的方法300，对存储单元施加预备验证脉冲303(如步骤S33所绘示)后，再进行写入验证操作(如步骤S34所绘示)的电压/电流关系曲线。曲线402代表采用第二比较例所述的方法300’，不对存储单元施加预备验证脉冲303，而是直接进行写入验证操作的电压/电流关系曲线。曲线403则代表采用图3A和图3B所述的方法300，对存储单元进行读取操作的电压/电流关系曲线。
由图4可以发现：电压/电流关系曲线402并未与电压/电流关系曲线403重叠。表示：采用第二比较例所述的方法300’对存储单元进行写入验证操作和读取操作所得到的存储状态并不一致。相反的，电压/电流关系曲线403与电压/电流关系曲线401几乎重合。表示：采用图3A和图3B所述的方法300对存储单元进行写入验证操作和读取操作所得到的存储状态相当一致。
由于，图3A和图3B所述的方法300与第二比较例所述的方法300’的差别，仅在于第二比较例省略了对存储单元施加预备验证脉冲303的步骤(如步骤S33所绘示)。可推断：对存储单元施加预备验证脉冲303(如步骤S33所绘示)可以移除累积的电荷，减少后续进行的写入验证操作(如步骤S34所绘示)产生瞬时电流，防止写入验证操作的电压/电流关系曲线401往未被施加预备读取脉冲303的写入验证操作的电压/电流关系曲线402横向偏移(如箭头404所绘示)。故而，可使存储单元写入验证操作(如步骤S34所绘示)的电压/电流关系曲线401趋近于读取操作(如步骤S35所绘示)的电压/电流关系曲线403。意即，使读取操作所得到的存储状态，与写入验证操作所得到的存储状态一致，达到确保非易失性存储器元件操作的稳定性的目的。
请参照图5A和图5B，图5A系根据本说明书的又一实施例所绘示的非易失性存储器元件的操作方法500流程图。图5B系根据第三比较例以及图5A所述的方法500和500’所绘示的操作时序图。由于，第三比较例所述的方法500’与图5A所述的方法500大致相同，差别仅在于第三比较例所述的方法500’省略了下述的步骤S53和S55，故而第三比较例所述的方法500’的详细步骤与参数不在此赘述。
非易失性存储器元件的操作方法500包括下述步骤：首先提供一非易失性存储器元件(如步骤S51所绘示)。在本说明书的一些实施例中，非易失性存储器元件具有多个多阶储存存储单元或三阶储存存储单元。在本实施例中，非易失性存储器元件具有多个多阶储存存储单元。
之后，对非易失性存储器元件的一个存储单元进行擦除操作(如步骤S52所绘示)，使存储单元具有一个擦除存储状态。在本说明书的一些实施例中，擦除操作包括对非易失性存储器元件的其中一个存储单元施加一个负向的擦除脉冲505。擦除脉冲505的电压可以实质介于-16伏特(V)至-20伏特之间，且具有实质介于9MV/cm至13MV/cm之间的隧穿电场。在本实施例中，擦除脉冲505的电压实质为-18伏特，隧穿电场实质介为12MV/cm。并且以存储单元的阈值电压分布状况，来标示擦除操作之后的存储状态。
接着，对存储单元施加一个预备脉冲，例如预备验证脉冲506(如步骤S53所绘示)。其中，预备验证脉冲506与擦除脉冲505电性相反，且预备验证脉冲506的电压实质大于后续擦除验证操作(如步骤S54所绘示)中所默认的擦除阈值电压值。例如，在本说明书的一些实施例之中，预备验证脉冲506的电压可以实质介于2伏特至8伏特之间，且具有实质小于5MV/cm的隧穿电场以及实质介于5微秒至15微秒之间的脉冲宽度。擦除验证操作所采用的默认擦除阈值电压值实质介于-3伏特至-5伏特之间。且预备验证脉冲506的电压值实质高于默认擦除阈值电压约1伏特。
值得注意的是，擦除脉冲505和预备验证脉冲506的电压并不以此为限。在本说明书的另一些实施例中，擦除操作也可以对非易失性存储器元件的存储单元施加一个正向的写入脉冲(未绘示)，藉以使存储单元具有一个擦除存储状态。预备验证脉冲506则具有负向的电性。
若在擦除操作之前，已经对存储单元进行过写入操作501和写入验证操作502，则预备验证脉冲506的电压可以实质大于写入验证操作502中所采用的最大阈值电压值。例如，预备验证脉冲506的电压可以实质介于6伏特至8伏特之间。在本实施例之中，预备验证脉冲506的电压实质为7伏特；隧穿电场实质为4MV/cm；脉冲宽度实质为10微秒。
紧接着，对存储单元进行擦除验证操作(如步骤S54所绘示)，对存储单元施加多个，读取脉冲，例如擦除验证脉冲，以验证存储单元的阈值电压分布状态是否分别达到默认的擦除阈值电压值(擦除电平)，并将此判断结果(即，「是」或「否」)转换为二进制数值(例如0或1)，作为判断存储单元是否处于擦除存储状态。在本实施例之中，如图5B所绘示，擦除验证操作包括对存储单元施加一个电压实质介于-2伏特至-1.5伏特之间的擦除验证脉冲507。
后续，可以选择性地(optionally)对存储单元对施加一个预备读取脉冲503(如步骤S55所绘示)。其中，预备读取脉冲503与写入操作501所施加的写入脉冲电性相同，且预备读取脉冲503的电压质实质大于验证操作502中所采用的最大阈值电压值。例如，在本说明书的一些实施例之中，预备读取脉冲503的电压可以实质介于6伏特至8伏特之间，且具有实质小于5MV/cm的隧穿电场以及实质介于5微秒至15微秒之间的脉冲宽度。其中，预备读取脉冲503的电压系实质高于验证操作的最大阈值电压约1伏特。在本实施例之中，预备读取脉冲503的电压实质为7伏特；隧穿电场实质为4MV/cm；脉冲宽度实质为10微秒。
紧接着，对存储单元进行读取操作(如步骤S56所绘示)，以读取这些存储状态。在本说明书的一些实施例中，读取操作包括对存储单元施加一个读取脉冲(例如读取脉冲504)以读取存储单元的阈值电压分布状态。在本实施例中，读取脉冲504实值介于-1V至-0.5V之间。
请参照图6，图6系分别绘示采用图5A和图5B以及第三比较例所述的方法500和500’对存储单元进行验证操作和读取操作时的电压/电流关系图。其中，曲线601代表图5A和图5B所述的方法500对存储单元施加预备验证脉冲506(如步骤S53所绘示)之后，再进行擦除验证操作(如步骤S54所绘示)的电压/电流关系曲线。曲线602代表采用第三比较例所述的方法500’不对存储单元施加预备验证脉冲506，而是直接进行擦除验证操作的电压/电流关系曲线。曲线603代表采用图5A和图5B所述的方法500，对存储单元进行预备读取脉冲503后，再进行读取操作的电压/电流关系曲线。曲线604则代表采用第三比较例所述的方法500’不对存储单元进行预备读取脉冲503，直接进行读取操作的电压/电流关系曲线。
由图6可以发现：电压/电流关系曲线602并未与电压/电流关系曲线604重叠。表示：采用第三比较例所述的方法500’对存储单元进行写入验证操作和读取操作所得到的存储状态并不一致。相反的，电压/电流关系曲线601与电压/电流关系曲线603几乎重合。显示：采用图5A和图5B所述的方法500进行擦除验证操作和读取操作所得到的存储状态相当一致。
由于，图5A和图5B所述的方法500与第三比较例所述的方法500’的差别仅在于第三比较例省略了对存储单元施加预备验证脉冲506(如步骤S33所绘示)和预备读取脉冲503(如步骤S55所绘示)二个步骤。可推断：对存储单元施加预备验证脉冲506(如步骤S53所绘示)可以促进电荷累积，减少后续进行的擦除验证操作(如步骤S54所绘示)所产生的瞬时电流，阻止擦除验证操作的电压/电流关系曲线601往电压/电流关系曲线602方向偏移(如箭头605所绘示)。另外，对存储单元施加预备读取脉冲503的步骤(如步骤S55所绘示)可以促进电荷累积，使后续进行的读取操作(如步骤S56所绘示)产生类似擦除验证操作的瞬时电流，促使读取操作的电压/电流关系曲线603往读取操作的电压/电流关系曲线604横向偏移。故而，可以使擦除验证操作(如步骤S54所绘示)的电压/电流关系曲线601与后续进行之读取操作(如步骤S56所绘示)的电压/电流关系曲线604更加靠近。意即，使读取操作所得到的存储状态，与擦除验证操作所得到的存储状态一致，达到确保非易失性存储器元件操作的稳定性的目的。
请参照图7，图7系根据本说明书的一实施例所绘示的用来操作立体非易失性存储器元件的集成电路700。集成电路700包括存储器阵列701、行译码器(row detector)702、列译码器(column decoder)703、感知扩大器/数据输入结构708以及控制器712。
行译码器702和列译码器703分别藉由复数条字线704和复数条位线705，耦接至存储器阵列701中的存储单元，以读取数据或将数据写入存储单元。地址(address)706由总线(bus)707提供至列译码器703和行译码器702。感知扩大器/数据输入结构708系经由数据总线709耦接至列译码器703。数据711可经由数据输入线713传输至输入/输出缓冲端710；再经由输入/输出缓冲端710提供至感知扩大器/数据输入结构708。
控制器712可以根据集成电路700中写入电路700a、擦除电路700b和读取电路700c的指令，来控制由电压源所产生的偏压配置供应电压(bias arrangement supplyvoltages)，藉以提供例如读取操作、写入操作和擦除操作所需的预备脉冲、读取脉冲、写入脉冲、擦除脉冲、读取验证脉冲以及写入验证脉冲脉冲。在本说明书的一些实施例中，控制器712可以使用本技术领域所已知的特殊用途逻辑电路来加以实现，也可以是包含在集成电路700中用来执行计算器程序以控制元件的操作的一般用途处理器。在另一实施例中，控制器712也可以采用殊用途逻辑电路和一般用途处理器的组合来实现。
根据上述，本发明的实施例是，提供一种非易失性存储器元件的操作方法。其系在非易失性存储器元件的存储单元(例如，多阶储存存储单元)的写入/擦除验证操作或读取操作之前，对存储单元施加一个预备验证脉冲或预备读取脉冲。藉以缓和因电荷累积于存储单元通道层所诱发的瞬时电流干扰写入/擦除验证操作的现象。进而，使写入/擦除验证操作所得到的存储单元的存储状态与读取操作所得到的存储状态能够一致，确保非易失性存储器元件操作的稳定性。
在一实施例中，于读取操作之前施加于存储单元的预备读取脉冲，与写入操作时所施加的写入脉冲具有相同电性；且预备读取脉冲的电压值系实质上大于写入验证操作所要验证的多个阈值电压的最大绝对值。在另一实施例中，于写入验证操作之前施加于存储单元的预备验证脉冲，与写入操作时所施加的写入脉冲具有相反电性；且预备验证脉冲的电压绝对值系实质上大于存储单元的擦除阈值电压绝对值。在另一实施例中，于擦除验证操作之前施加于存储单元的预备验证脉冲，与擦除操作时所施加的写入脉冲具有相反电性；且预备验证脉冲的电压系实质上大于存储单元的擦除阈值电压。
虽然本说明书已以较佳实施例揭露如上，然其并非用以限定本发明，任何该技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (23)

1.一种存储单元的操作方法，包括：
在一读取脉冲之前，施加一预备脉冲；
其中该预备脉冲实质大于一最大阈值电压或实质小于一最小阈值电压。
2.根据权利要求1所述的存储单元的操作方法，在施加该预备脉冲之前，更包括施加一写入脉冲。
3.根据权利要求2所述的存储单元的操作方法，其中该读取脉冲系一写入验证脉冲。
4.根据权利要求3所述的存储单元的操作方法，其中该写入验证脉冲包括一第一写入验证电平以及一多阶储存存储单元(Multi-Level Cell,MLC)写入验证电平。
5.根据权利要求2所述的存储单元的操作方法，其中该写入脉冲实质介于16伏特(V)至20伏特之间。
6.根据权利要求2所述的存储单元的操作方法，其中该预备脉冲实质小于该最小阈值电压，且该预备脉冲实质介于-5伏特至-6伏特之间。
7.根据权利要求1所述的存储单元的操作方法，在施加该预备脉冲之前，更包括施加一擦除脉冲。
8.根据权利要求7所述的存储单元的操作方法，其中该读取脉冲系一擦除验证脉冲。
9.根据权利要求8所述的存储单元的操作方法，其中该擦除验证脉冲包括一擦除电平。
10.根据权利要求7所述的存储单元的操作方法，其中该擦除脉冲实质为-18伏特。
11.根据权利要求7所述的存储单元的操作方法，其中该预备脉冲实质大于该最大阈值电压，且该预备脉冲实质介于2伏特至8伏特之间。
12.根据权利要求1所述的存储单元的操作方法，其中该预备脉冲实质大于该最大阈值电压，且该预备脉冲实质介于6伏特至8伏特之间。
13.根据权利要求1所述的存储单元的操作方法，其中该预备脉冲包括一第一读取电平以及一多阶储存存储单元读取电平。
14.一种非易失性存储器(Non-Volatile Memory，NVM)的操作方法，包括：
一写入操作，包括于一写入验证脉冲之前和一写入脉冲之后，施加一第一预备脉冲；
一擦除操作，包括于一擦除验证脉冲之前和一擦除脉冲之后，施加一第二预备脉冲；以及
一读取操作，包括于一读取脉冲之前，施加一第三预备脉冲。
15.根据权利要求14所述的非易失性存储器的操作方法，其中该第一预备脉冲系一写入验证脉冲；该第二预备脉冲系一预备擦除验证脉冲；该第三预备脉冲系一预备读取脉冲。
16.根据权利要求14所述的非易失性存储器的操作方法，其中该第一预备脉冲小于一最小阈值电压，且该第一预备脉冲实质介于-5伏特至-6伏特之间。
17.根据权利要求14所述的非易失性存储器的操作方法，其中该第二预备脉冲实质大于一最大阈值电压，且该第二预备脉冲实质介于2伏特至8伏特之间。
18.根据权利要求14所述的非易失性存储器的操作方法，其中该第三预备脉冲实质大于一最大阈值电压，且该第三预备脉冲实质介于6伏特至8伏特之间。
19.一种电路，用来操作一立体非易失性存储器元件，包括：
一写入电路，用以进行一写入操作，包括一第一预备脉冲，施加于一写入验证脉冲之前，和一写入脉冲之后；
一擦除电路，用以进行一擦除操作，包括一第二预备脉冲，施加于一擦除验证脉冲之前，和一擦除脉冲之后；以及
一读取电路，用以进行一读取操作，包括一第三预备脉冲，施加于一读取脉冲之前。
20.根据权利要求19所述的电路，其中该第一预备脉冲系一写入验证脉冲；该第二预备脉冲系一预备擦除验证脉冲；该第三预备脉冲系一预备读取脉冲。
21.根据权利要求19所述的电路，其中该该第一预备脉冲小于一最小阈值电压，且该第一预备脉冲实质介于-5伏特至-6伏特之间。
22.根据权利要求19所述的电路，其中该第二预备脉冲实质大于一最大阈值电压，且该第二预备脉冲实质介于2伏特至8伏特之间。
23.根据权利要求19所述的电路，其中该第三预备脉冲实质大于一最大阈值电压，且该第三预备脉冲实质介于6伏特至8伏特之间。
CN201611077389.5A 2016-07-18 2016-11-30 存储单元的操作方法及其应用 Active CN107633861B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662363349P 2016-07-18 2016-07-18
US62/363,349 2016-07-18

Publications (2)

Publication Number Publication Date
CN107633861A true CN107633861A (zh) 2018-01-26
CN107633861B CN107633861B (zh) 2020-07-31

Family

ID=60407649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611077389.5A Active CN107633861B (zh) 2016-07-18 2016-11-30 存储单元的操作方法及其应用

Country Status (3)

Country Link
US (1) US9830992B1 (zh)
CN (1) CN107633861B (zh)
TW (1) TWI627631B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559368B1 (en) 2018-08-07 2020-02-11 Sandisk Technologies Llc Non-volatile memory with countermeasures for select gate disturb during program pre-charge
JP7181419B2 (ja) * 2019-10-31 2022-11-30 長江存儲科技有限責任公司 不揮発性メモリデバイスおよび制御方法
US11126369B1 (en) 2020-02-28 2021-09-21 Western Digital Technologies, Inc. Data storage with improved suspend resume performance
US20210272619A1 (en) 2020-02-28 2021-09-02 Western Digital Technologies, Inc. Data Storage With Improved Read Performance By Avoiding Line Discharge
US11210028B2 (en) * 2020-04-22 2021-12-28 Silicon Motion, Inc. Method for accessing flash memory module and associated flash memory controller and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040264253A1 (en) * 2003-06-12 2004-12-30 Yasuaki Hirano Non-volatile semiconductor memory device and erasing control method thereof
US20060114719A1 (en) * 2004-11-26 2006-06-01 Aplus Flash Technology, Inc. Novel combination nonvolatile integrated memory system using a universal technology most suitable for high-density, high-flexibility and high-security sim-card, smart-card and e-passport applications
US20130135938A1 (en) * 2009-03-26 2013-05-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for driving same
CN103324443A (zh) * 2012-03-23 2013-09-25 索尼公司 存储控制装置、存储装置、信息处理系统及其处理方法
US20140313823A1 (en) * 2010-05-31 2014-10-23 Samsung Electronics Co., Ltd. Nonvolatile memory device, system and programming method with dynamic verification mode selection
CN104704568A (zh) * 2012-10-09 2015-06-10 美光科技公司 电阻可变存储器中的漂移加速

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6907497B2 (en) 2001-12-20 2005-06-14 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US6839281B2 (en) 2003-04-14 2005-01-04 Jian Chen Read and erase verify methods and circuits suitable for low voltage non-volatile memories
JP2008135100A (ja) 2006-11-28 2008-06-12 Toshiba Corp 半導体記憶装置及びそのデータ消去方法
US8064252B2 (en) 2008-11-21 2011-11-22 Micron Technology, Inc. Multi-pass programming in a memory device
US8526233B2 (en) * 2011-05-23 2013-09-03 Sandisk Technologies Inc. Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation
US8885416B2 (en) 2013-01-30 2014-11-11 Sandisk Technologies Inc. Bit line current trip point modulation for reading nonvolatile storage elements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040264253A1 (en) * 2003-06-12 2004-12-30 Yasuaki Hirano Non-volatile semiconductor memory device and erasing control method thereof
US20060114719A1 (en) * 2004-11-26 2006-06-01 Aplus Flash Technology, Inc. Novel combination nonvolatile integrated memory system using a universal technology most suitable for high-density, high-flexibility and high-security sim-card, smart-card and e-passport applications
US20130135938A1 (en) * 2009-03-26 2013-05-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for driving same
US20140313823A1 (en) * 2010-05-31 2014-10-23 Samsung Electronics Co., Ltd. Nonvolatile memory device, system and programming method with dynamic verification mode selection
CN103324443A (zh) * 2012-03-23 2013-09-25 索尼公司 存储控制装置、存储装置、信息处理系统及其处理方法
CN104704568A (zh) * 2012-10-09 2015-06-10 美光科技公司 电阻可变存储器中的漂移加速

Also Published As

Publication number Publication date
CN107633861B (zh) 2020-07-31
TW201804472A (zh) 2018-02-01
US9830992B1 (en) 2017-11-28
TWI627631B (zh) 2018-06-21

Similar Documents

Publication Publication Date Title
CN107633861A (zh) 存储单元的操作方法及其应用
JP2010519673A5 (zh)
US7630255B2 (en) Method for erasing data of NAND flash memory device
CN103730158B (zh) 非易失性半导体存储器、擦洗方法以及编程方法
JP3180669B2 (ja) 不揮発性半導体メモリおよびその書き込み方法
TWI479489B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN103943147B (zh) 使用温度传感器自适应软编程非易失存储器的系统及方法
US9799401B2 (en) Incremental step pulse programming
CN110619915B (zh) 一种新型非易失性存储器的过擦除处理方法和装置
US20050006698A1 (en) Semiconductor device
TW200519951A (en) Nonvolatile semiconductor memory
US20210312960A1 (en) Memory devices with improved refreshing operation
CN105006251A (zh) Nand型闪存及其程序化方法
CN100350506C (zh) 非易失性半导体存储器的数据擦除方法
CN105551524B (zh) 一种存储单元的擦除方法
JPH1196774A (ja) 不揮発性半導体メモリセルのデータ書き込み方法
CN110838329B (zh) 一种存储器的擦除方法和系统
CN109979515B (zh) 一种存储器编程方法及相关装置
US10748605B2 (en) Memory device and programming method of multi-level cell (MLC)
CN106328202A (zh) 闪存装置及数据擦除方法
JP2008293616A (ja) 不揮発性半導体記憶装置の消去方法
CN106653080B (zh) 快闪存储器与增进快闪存储器可靠性的方法
TWI543172B (zh) 降低記憶體臨限電壓的方法、非揮發性記憶體的抹除操作方法、及使用該方法的非揮發性記憶體
CN104882164A (zh) 快速擦除的flash芯片及擦除方法
CN104751884B (zh) 应对flash芯片异常掉电的读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant