CN110619915B - 一种新型非易失性存储器的过擦除处理方法和装置 - Google Patents
一种新型非易失性存储器的过擦除处理方法和装置 Download PDFInfo
- Publication number
- CN110619915B CN110619915B CN201810637809.3A CN201810637809A CN110619915B CN 110619915 B CN110619915 B CN 110619915B CN 201810637809 A CN201810637809 A CN 201810637809A CN 110619915 B CN110619915 B CN 110619915B
- Authority
- CN
- China
- Prior art keywords
- over
- erase
- weak programming
- voltage
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 112
- 238000012545 processing Methods 0.000 claims abstract description 71
- 210000004027 cell Anatomy 0.000 claims description 121
- 238000001514 detection method Methods 0.000 claims description 120
- 210000000352 storage cell Anatomy 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
- G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种新型非易失性存储器的过擦除处理方法和装置。所述方法包括：在待处理的非易失性存储器中选择已擦除处理的储存单元列阵，对所选的储存单元列阵进行至少一次预弱编程处理，对预弱编程处理后的储存单元列阵进行完整弱编程处理。本发明提供的过擦除处理方法，将大量处于过擦除状态的存储单元依次经过至少一次预弱编程处理，使处于过擦除状态的存储单元电性特性尽量收敛，再执行完整弱编程操作，这样处理过程中弱编程电流将会明显降低，弱编程的效率也会大幅提高，能够节省弱编程时间，从而节省了芯片的擦除时间。
Description
技术领域
本发明涉及非易失性存储器擦除技术领域，特别涉及一种新型非易失性存储器的过擦除处理方法和装置。
背景技术
在非易失性存储器产品测试和使用过程中，都会进行电擦除操作，随着制造工艺的日益更新迭代，可以支持的同时擦除的非易失性存储单元越来越多，由于存储单元的电性特征不一，同时，为了加快擦除步骤的过程，一般都会施加比较强的擦除条件来进行擦除，为了使数目众多的非易失性存储单元都满足已擦除好的条件，在这种情况下，必然存在一些存储单元出现过擦除的状态。
通常情况下，在擦除操作过程中，需要对过擦除的存储单元做弱编程操作把处于过擦除状态的存储单元编程到正常的擦除状态，以完成整个存储器的擦除操作，传统过擦除处理方法的操作流程如下：
1：在已擦除存储单元列阵的第一根字线上施加一个检查是否需要弱编程的处理电压Vspgm_check，处于同一存储单元阵列的其他未选中字线施加零电压；
2：检查施加Vspgm_check电压的字线上所有存储单元的阈值电压是否大于或等于Vspgm_check，如果是，则结束当前字线上的检查操作，进入到下一个字线上的存储单元检查工作，反之，记录下阈值电压小于Vspgm_check的存储单元的位线地址，并对检查后阈值电压小于Vspgm_check的存储单元进行弱编程操作，直至该字线上的储存单元均恢复到正常的擦除状态；
3：对下一根字线重复上述步骤1和2的检测和弱编程操作，直至储存单元列阵中每根字线的储存单元都恢复到正常的擦除状态。
然而，由于储存单元列阵前排字线上过擦除状态比后面过擦除状态严重一些，传统的过擦除处理方法需要先将前排过擦除状态严重的字线先处理好后，再处理后排字线，这样过擦除状态处理效率低下，致使存储器的擦除操作时间长，难以满足现有存储器的高速数据存储操作需求。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种新型非易失性存储器的过擦除处理方法和装置。所述技术方案如下：
一方面，本发明实施例提供了一种新型非易失性存储器的过擦除处理方法，所述方法包括：
在待处理的非易失性存储器中选择已擦除处理的储存单元列阵；
对所选的储存单元列阵进行至少一次预弱编程处理，所述预弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行一次过擦除状态检测，并对未通过过擦除状态检测的字线进行一次弱编程处理；
对预弱编程处理后的储存单元列阵进行完整弱编程处理，所述完整弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行至少一次过擦除状态检测，并对未通过过擦除状态检测的字线进行至少一次弱编程处理，直至每根字线都通过过擦除状态检测。
在本发明实施例上述的过擦除处理方法中，对所选的储存单元列阵中字线进行过擦除状态检测，包括：
为所选的储存单元列阵中的字线上施加一个过擦除检测电压，并为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压；
依次检测施加有过擦除检测电压的字线上每个储存单元的阀值电压是否小于或等于过擦除检测电压；
当检测的字线中存在有储存单元的阀值电压小于或等于过擦除检测电压时，则检测的字线未通过过擦除状态检测。
在本发明实施例上述的过擦除处理方法中，对未通过过擦除状态检测的字线进行弱编程处理，包括：
为检测的字线中每个检测不通过的储存单元，对应的字线施加一个弱编程操作电压，且其对应的位线施加一个位线处理电压，并为所选的储存单元列阵中其他未施加弱编程操作电压的字线施加一个防漏电电压。
在本发明实施例上述的过擦除处理方法中，所述防漏电电压的范围为：-4V～-2V，所述过擦除检测电压的范围为：1.5V～2.0V，所述位线处理电压的范围为：3.8V～4.2V。
在本发明实施例上述的过擦除处理方法中，所述对所选的储存单元列阵进行至少一次预弱编程处理，包括：
对所选的储存单元列阵进行两次预弱编程处理。
另一方面，本发明实施例提供了一种新型非易失性存储器的过擦除处理装置，所述装置包括：
选择模块，用于在待处理的非易失性存储器中选择已擦除处理的储存单元列阵；
处理模块，用于对所选的储存单元列阵进行至少一次预弱编程处理，所述预弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行一次过擦除状态检测，并对未通过过擦除状态检测的字线进行一次弱编程处理；
所述处理模块，还用于对预弱编程处理后的储存单元列阵进行完整弱编程处理，所述完整弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行至少一次过擦除状态检测，并对未通过过擦除状态检测的字线进行至少一次弱编程处理，直至每根字线都通过过擦除状态检测。
在本发明实施例上述的过擦除处理装置中，所述处理模块，包括：
第一施加单元，用于为所选的储存单元列阵中的字线上施加一个过擦除检测电压，并为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压；
检测单元，用于依次检测施加有过擦除检测电压的字线上每个储存单元的阀值电压是否小于或等于过擦除检测电压；
判断单元，用于当检测的字线中存在有储存单元的阀值电压小于或等于过擦除检测电压时，则检测的字线未通过过擦除状态检测。
在本发明实施例上述的过擦除处理装置中，所述处理模块，还包括：
第二施加单元，用于为检测的字线中每个检测不通过的储存单元，对应的字线施加一个弱编程操作电压，且其对应的位线施加一个位线处理电压，并为所选的储存单元列阵中其他未施加弱编程操作电压的字线施加一个防漏电电压。
在本发明实施例上述的过擦除处理装置中，所述防漏电电压的范围为：-4V～-2V，所述过擦除检测电压的范围为：1.5V～2.0V，所述位线处理电压的范围为：3.8V～4.2V。
在本发明实施例上述的过擦除处理装置中，所述处理模块，还用于对所选的储存单元列阵进行两次预弱编程处理。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的新型非易失性存储器的过擦除处理方法，将大量处于过擦除状态的存储单元依次经过至少一次预弱编程处理，使处于过擦除状态的存储单元电性特性尽量收敛，再执行完整弱编程操作，这样处理过程中弱编程电流将会明显降低，弱编程的效率也会大幅提高，能够节省弱编程时间，从而节省了芯片的擦除时间。此外，还通过为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压，可以将其他字线上的过擦除存储单元关闭，避免其他字线上的存储单元漏电，使得每个弱编程过程中电源功耗比较平均，未出现峰值电流过大情况，降低了对位线电荷泵电流驱动能力的要求，也提高了过擦除处理的效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种新型非易失性存储器的过擦除处理方法的流程图；
图2是本发明实施例一提供的一种非易失性存储器的储存单元列阵的结构示意图；
图3是本发明实施例一提供的一种采用传统过擦除处理方法时储存单元列阵中字线上进行弱编程操作字数的示意图；
图4是本发明实施例一提供的一种采用新型非易失性存储器的过擦除处理方法时储存单元列阵中字线上进行弱编程操作字数的示意图；
图5是本发明实施例一提供的一种过擦除处理时弱编程平均电流的对比示意图；
图6是本发明实施例二提供的一种新型非易失性存储器的过擦除处理装置的结构示意图；
图7是本发明实施例二提供的一种处理模块的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种新型非易失性存储器的过擦除处理方法，适用于只读存储器ROM、闪存、可编程只读存储器PROM、可擦除且可编程只读存储器EPROM、可电擦除且可编程只读存储器EEPROM、闪速EEPROM，特别是硅-氧化物-氮化物-氧化物-硅SONOS非易失性存储器、以及浮栅非易失性存储器，参见图1，该方法可以包括：
步骤S11，在待处理的非易失性存储器中选择已擦除处理的储存单元列阵。
在本实施例中，非易失性存储器存在多个存储单元列阵，参见图2，每个储存单元列阵又包括连接储存单元(例如：带浮栅的金属氧化物半导体(Metal OxideSemiconductor，简称“MOS”)管)的字线(Word Line，简称“WL”)和位线(Bit Line，简称“BL”)。在对储存单元列阵进行是否擦除处理好时，是按照字线的顺序依次对每根字线上的储存单元进行是否擦除好检测。相应地，在对擦除处理后的储存单元列阵进行过擦除检测时，也可以按照字线的顺序依次对每根字线上的储存单元进行过擦除状态检测。
步骤S12，对所选的储存单元列阵进行至少一次预弱编程处理，该预弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行一次过擦除状态检测，并对未通过过擦除状态检测的字线进行一次弱编程处理。
在本实施例中，将大量处于过擦除状态的存储单元依次经过一个预弱编程处理，使处于过擦除状态的存储单元电性特性尽量收敛，再执行完整弱编程操作，弱编程电流将会明显降低，弱编程的效率也会大幅提高。
具体地，在步骤S12中，对所选的储存单元列阵中字线进行过擦除状态检测可以通过如下步骤来实现：
1，为所选的储存单元列阵中的字线上施加一个过擦除检测电压，并为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压，该过擦除电压用于指示字线中的储存单元是否处于过擦除状态。
在本实施例中，为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压(根据工艺制程不同会有所不同其范围为-4V～-2V，优选为-3V)，可以将其他字线上的过擦除存储单元关闭，避免其他字线上的存储单元漏电，从而提高弱编程的效率。
2，依次检测施加有过擦除检测电压的字线上每个储存单元的阀值电压是否小于或等于过擦除检测电压。
3，当检测的字线中存在有储存单元的阀值电压小于或等于过擦除检测电压时，则检测的字线未通过过擦除状态检测。反之，当检测的字线中所有存储单元的阀值电压均大于过擦除检测电压时，则检测的字线通过过擦除状态检测。
进一步地，在步骤S12中，对未通过过擦除状态检测的字线进行弱编程处理可以通过如下步骤实现：
4，为检测的字线中每个检测不通过的储存单元，对应的字线施加一个弱编程操作电压，且其对应的位线施加一个位线处理电压，并为所选的储存单元列阵中其他未施加弱编程操作电压的字线施加一个防漏电电压。
在本实施例中，该弱编程处理可以用于将检测不通过的储存单元从过擦除状态中恢复到正常的擦除状态。为所选的储存单元列阵中其他未施加弱编程操作电压的字线施加一个防漏电电压(根据工艺制程不同会有所不同其范围为-2V～-4V，优选为-3V)，可以将其他字线上的过擦除存储单元关闭，避免其他字线上的存储单元漏电，降低了对位线电荷泵电流驱动能力的要求，从而提高弱编程的效率。可选地，过擦除检测电压的范围为：1.5V～2.0V，位线处理电压的范围为：3.8V～4.2V。这个可以根据实际非易失性存储器的类型而定，这里不做限制。
需要说明的是，对储存单元列阵的字线进行预弱编程处理和完整弱编程处理的不同之处在于，预弱编程处理只对每根字线进行一次过擦除状态检测，并对检测没通过的字线进行一次弱编程处理，并不反复检测进行了弱编程处理后的字线是否能够通过过擦除状态检测，其目的只是将处于过擦除状态的存储单元电性特性尽量收敛；而完整弱编程处理是重复对一根字线进行过擦除状态检测和弱编程处理，直至该字线通过过擦除状态检测，然后才进行下一根字线的处理，直至所选储存单元列阵中所有字线均通过过擦除状态检测。
在实际应用中，上述对储存单元列阵的预弱编程处理，是可以重复多次进行的，在本实施例中优选采用两次预弱编程处理，以达到存储单元电性特性尽量收敛的效果，并兼顾过擦除处理的效率。
步骤S13，对预弱编程处理后的储存单元列阵进行完整弱编程处理，该完整弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行至少一次过擦除状态检测，并对未通过过擦除状态检测的字线进行至少一次弱编程处理，直至每根字线都通过过擦除状态检测。
在本实施例中，完整弱编程处理的目的是为保障所选的储存单元列阵中每根字线均通过过擦除状态检测，即所选的储存单元列阵中每个储存单元均恢复到正常的擦除状态中。上述完整弱编程处理过程中，可以将字线一根一根的进行重复过擦除状态检测和弱编程处理，使得一根字线通过过擦除状态检测后再进行下一根字线的处理，当然也可以通过其他的顺序进行处理(例如：先对所有的字线依次进行一次过擦除状态检测，并对没有通过检测的字线进行一次弱编程处理，然后对进行弱编程处理的字线进行一次过擦除状态检测，如果还有没通过过擦除状态检测的字线，则对没有通过检测的字线进行一次弱编程处理，重复上述过擦除状态检测和弱编程操作，直至没有未通过过擦除状态检测的字线)，这里不做限制。
需要说明的是，步骤S13中对字线的过擦除状态检测和对未通过过擦除状态检测的字线进行弱编程处理方法，与步骤S12中是一样的，这里不再赘述。
下面结合图3-5，举例说明一下本实施例提供的新型非易失性存储器的过擦除处理方法，与传统过擦除处理方法之间的处理效率对比情况：
在本实施例中，参见图3和图4，对储存单元列阵(即图3和图4中的memory arrary)容量为2M或4M进行了过擦除处理后，对储存单元列阵中字线上进行的弱编程操作次数进行统计，如果采用传统的弱编程过擦除处理，会出现储存单元列阵中靠前字线(前5根到前30根不等)上的存储单元做弱编程超时(即弱编程64次)，而且传统的弱编程过擦除处理开始时电源功耗极大；而采用本实施例提供的过擦除处理方法，储存单元列阵中每根字线上的存储单元做弱编程的次数相当(大约1到3次)，总弱编程时间大幅减少。图3和图4是传统的过擦除处理方法与本实施例提供的过擦除处理方法下，每根字线的弱编程次数统计，可以明确看出，在保障储存单元列阵中的储存单元都恢复到正常的擦除状态条件下，本实施例提供的过擦除处理方法，在前60根字线地址范围内，弱编程次数上明显小于传统过擦除处理方法，储存单元列阵的容量为4M的情况尤其明显，由此可以说明，本实施例提供的过擦除处理方法能够较快地使处于过擦除状态的存储单元恢复到正常的擦除状态，节省弱编程时间，从而节省了芯片的擦除时间。
另外，需要说明的是，目前普遍的检查是否擦除好的方法是对执行擦除操作的存储阵列的第一行字线开始检查存储单元是否擦除好，依次换行检查，如果中途发现有未擦除好的存储单元，则对整个存储阵列再执行一次擦除操作，再从上次未擦除好的存储单元开始检查，依次循环检查到所选存储阵列的最后一位。由于每次擦除的电脉冲都是加在整个存储阵列上，为了存储阵列中每一个存储单元都达到擦除状态，有些存储单元的电子转移数目过多导致阈值电压过低，此时，这些存储单元就处于过擦除状态。
由于检查擦除是按照字线顺序依次检查，所以会导致所选中擦除阵列的前面部分存储单元过擦除状态更严重，随着字线增加顺序过擦除状态严重情况依次减弱。通常，弱编程操作按照字线顺序，此时，由于整个擦除存储阵列较大，处于过擦除状态的存储单元较多，连接在同一根位线上的其他存储单元也可能处于过擦除状态，最坏的情况是，整个存储阵列同一根位线上的存储单元都处于过擦除状态。在执行弱编程操作时，可能导致编程电流过大，负责提供弱编程电流的电荷泵需要很强的电流提供能力，这在低电源电压情况下对电荷泵的电流提供能力是一个很大的考验。同时，由于其他字线上的存储单元一直在漏电，第一根字线上的存储单元需要弱编程很多次才能恢复到正常的擦除状态，花费时间较长，甚至可能增加fly bit出现的概率，导致有些存储单元的阈值电压高于擦除状态。
参见图5，可以明确看到，本实施例提供的过擦除处理方法中，由于为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压，可以将其他字线上的过擦除存储单元关闭，避免其他字线上的存储单元漏电，使得每个弱编程过程中电源功耗比较平均，未出现峰值电流过大情况，降低了对位线电荷泵电流驱动能力的要求。
本发明实施例提供的新型非易失性存储器的过擦除处理方法，将大量处于过擦除状态的存储单元依次经过至少一次预弱编程处理，使处于过擦除状态的存储单元电性特性尽量收敛，再执行完整弱编程操作，这样处理过程中弱编程电流将会明显降低，弱编程的效率也会大幅提高，能够节省弱编程时间，从而节省了芯片的擦除时间。此外，还通过为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压，可以将其他字线上的过擦除存储单元关闭，避免其他字线上的存储单元漏电，使得每个弱编程过程中电源功耗比较平均，未出现峰值电流过大情况，降低了对位线电荷泵电流驱动能力的要求，也提高了过擦除处理的效率。
实施例二
本发明实施例提供了一种新型非易失性存储器的过擦除处理装置，实施了实施例一所述的过擦除处理方法，参见图6，该装置可以包括：选择模块100、处理模块200。
选择模块100，用于在待处理的非易失性存储器中选择已擦除处理的储存单元列阵。
在本实施例中，非易失性存储器存在多个存储单元列阵，参见图2，每个储存单元列阵又包括连接储存单元(带浮栅的MOS管)的字线(Word Line，简称“WL”)和位线(BitLine，简称“BL”)。在对储存单元列阵进行是否擦除处理好时，是按照字线的顺序依次对每根字线上的储存单元进行是否擦除好检测。相应地，在对擦除处理后的储存单元列阵进行过擦除检测时，也可以按照字线的顺序依次对每根字线上的储存单元进行过擦除状态检测。
处理模块200，用于对所选的储存单元列阵进行至少一次预弱编程处理，预弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行一次过擦除状态检测，并对未通过过擦除状态检测的字线进行一次弱编程处理。
在本实施例中，将大量处于过擦除状态的存储单元依次经过一个预弱编程处理，使处于过擦除状态的存储单元电性特性尽量收敛，再执行完整弱编程操作，弱编程电流将会明显降低，弱编程的效率也会大幅提高。
需要说明的是，对储存单元列阵的字线进行预弱编程处理和完整弱编程处理的不同之处在于，预弱编程处理只对每根字线进行一次过擦除状态检测，并对检测没通过的字线进行一次弱编程处理，并不反复检测进行了弱编程处理后的字线是否能够通过过擦除状态检测，其目的只是将处于过擦除状态的存储单元电性特性尽量收敛；而完整弱编程处理是重复对一根字线进行过擦除状态检测和弱编程处理，直至该字线通过过擦除状态检测，然后才进行下一根字线的处理，直至所选储存单元列阵中所有字线均通过过擦除状态检测。
在实际应用中，上述对储存单元列阵的预弱编程处理，是可以重复多次进行的，在本实施例中优选采用两次预弱编程处理，以达到存储单元电性特性尽量收敛的效果，并兼顾过擦除处理的效率。
处理模块200，还用于对预弱编程处理后的储存单元列阵进行完整弱编程处理，完整弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行至少一次过擦除状态检测，并对未通过过擦除状态检测的字线进行至少一次弱编程处理，直至每根字线都通过过擦除状态检测。
在本实施例中，完整弱编程处理的目的是为保障所选的储存单元列阵中每根字线均通过过擦除状态检测，即所选的储存单元列阵中每个储存单元均恢复到正常的擦除状态中。上述完整弱编程处理过程中，可以将字线一根一根的进行重复过擦除状态检测和弱编程处理，使得一根字线通过过擦除状态检测后再进行下一根字线的处理，当然也可以通过其他的顺序进行处理(例如：先对所有的字线依次进行一次过擦除状态检测，并对没有通过检测的字线进行一次弱编程处理，然后对进行弱编程处理的字线进行一次过擦除状态检测，如果还有没通过过擦除状态检测的字线，则对没有通过检测的字线进行一次弱编程处理，重复上述过擦除状态检测和弱编程操作，直至没有未通过过擦除状态检测的字线)，这里不做限制。
具体地，参见图7，处理模块200可以包括：
第一施加单元201，用于为所选的储存单元列阵中的字线上施加一个过擦除检测电压，并为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压。
在本实施例中，为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压(根据工艺制程不同会有所不同其范围为-4V～-2V，优选为-3V)，可以将其他字线上的过擦除存储单元关闭，避免其他字线上的存储单元漏电，从而提高弱编程的效率。
检测单元202，用于依次检测施加有过擦除检测电压的字线上每个储存单元的阀值电压是否小于或等于过擦除检测电压。
判断单元203，用于当检测的字线中存在有储存单元的阀值电压小于或等于过擦除检测电压时，则检测的字线未通过过擦除状态检测。反之，当检测的字线中所有存储单元的阀值电压均大于过擦除检测电压时，则检测的字线通过过擦除状态检测。
进一步地，参见图7，处理模块200，还包括：
第二施加单元204，用于为检测的字线中每个检测不通过的储存单元，对应的字线施加一个弱编程操作电压，且其对应的位线施加一个位线处理电压，并为所选的储存单元列阵中其他未施加弱编程操作电压的字线施加一个防漏电电压。
在本实施例中，该弱编程处理可以用于将检测不通过的储存单元从过擦除状态中恢复到正常的擦除状态。为所选的储存单元列阵中其他未施加弱编程操作电压的字线施加一个防漏电电压(根据工艺制程不同会有所不同其范围为-2V～-4V，优选为-3V)，可以将其他字线上的过擦除存储单元关闭，避免其他字线上的存储单元漏电，降低了对位线电荷泵电流驱动能力的要求，从而提高弱编程的效率。可选地，过擦除检测电压的范围为：1.5V～2.0V，位线处理电压的范围为：3.8V～4.2V。这个可以根据实际非易失性存储器的类型而定，这里不做限制。
本发明实施例提供的新型非易失性存储器的过擦除处理装置，将大量处于过擦除状态的存储单元依次经过至少一次预弱编程处理，使处于过擦除状态的存储单元电性特性尽量收敛，再执行完整弱编程操作，这样处理过程中弱编程电流将会明显降低，弱编程的效率也会大幅提高，能够节省弱编程时间，从而节省了芯片的擦除时间。此外，还通过为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压，可以将其他字线上的过擦除存储单元关闭，避免其他字线上的存储单元漏电，使得每个弱编程过程中电源功耗比较平均，未出现峰值电流过大情况，降低了对位线电荷泵电流驱动能力的要求，也提高了过擦除处理的效率。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
需要说明的是：上述实施例提供的新型非易失性存储器的过擦除处理装置在实现新型非易失性存储器的过擦除处理方法时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的新型非易失性存储器的过擦除处理装置与新型非易失性存储器的过擦除处理方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种新型非易失性存储器的过擦除处理方法，其特征在于，所述方法包括：
在待处理的非易失性存储器中选择已擦除处理的储存单元列阵；
对所选的储存单元列阵进行至少一次预弱编程处理，所述预弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行一次过擦除状态检测，并对未通过过擦除状态检测的字线进行一次弱编程处理；
对预弱编程处理后的储存单元列阵进行完整弱编程处理，所述完整弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行多次过擦除状态检测，并对每一个未通过过擦除状态检测的字线进行至少一次弱编程处理直至该字线通过过擦除状态检测，并在每一根字线通过过擦除状态检测后才进行下一根字线的处理直至每根字线都通过过擦除状态检测。
2.根据权利要求1所述的方法，其特征在于，对所选的储存单元列阵中字线进行过擦除状态检测，包括：
为所选的储存单元列阵中的字线上施加一个过擦除检测电压，并为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压；
依次检测施加有过擦除检测电压的字线上每个储存单元的阈值电压是否小于或等于过擦除检测电压；
当检测的字线中存在有储存单元的阈值电压小于或等于过擦除检测电压时，则检测的字线未通过过擦除状态检测。
3.根据权利要求2所述的方法，其特征在于，对未通过过擦除状态检测的字线进行弱编程处理，包括：
为检测的字线中每个检测不通过的储存单元，对应的字线施加一个弱编程操作电压，
且其对应的位线施加一个位线处理电压，并为所选的储存单元列阵中其他未施加弱编程操作电压的字线施加一个防漏电电压。
4.根据权利要求3所述的方法，其特征在于，所述防漏电电压的范围为：-4V~-2V，所述过擦除检测电压的范围为：1.5V~2.0V，所述位线处理电压的范围为：3.8V~4.2V。
5.根据权利要求1所述的方法，其特征在于，所述对所选的储存单元列阵进行至少一次预弱编程处理，包括：
对所选的储存单元列阵进行两次预弱编程处理。
6.一种新型非易失性存储器的过擦除处理装置，其特征在于，包括：
选择模块，用于在待处理的非易失性存储器中选择已擦除处理的储存单元列阵；
处理模块，用于对所选的储存单元列阵进行至少一次预弱编程处理，所述预弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行一次过擦除状态检测，并对未通过过擦除状态检测的字线进行一次弱编程处理；
所述处理模块，还用于对预弱编程处理后的储存单元列阵进行完整弱编程处理，所述完整弱编程处理包括：依次对所选的储存单元列阵中的每根字线进行多次过擦除状态检测，并对每一个未通过过擦除状态检测的字线进行至少一次弱编程处理直至该字线通过过擦除状态检测，并在每一根字线通过过擦除状态检测后才进行下一根字线的处理直至每根字线都通过过擦除状态检测。
7.根据权利要求6所述的装置，其特征在于，所述处理模块，包括：
第一施加单元，用于为所选的储存单元列阵中的字线上施加一个过擦除检测电压，并为所选的储存单元列阵中其他未施加过擦除检测电压的字线施加一个防漏电电压；
检测单元，用于依次检测施加有过擦除检测电压的字线上每个储存单元的阈值电压是否小于或等于过擦除检测电压；
判断单元，用于当检测的字线中存在有储存单元的阈值电压小于或等于过擦除检测电压时，则检测的字线未通过过擦除状态检测。
8.根据权利要求7所述的装置，其特征在于，所述处理模块，还包括：
第二施加单元，用于为检测的字线中每个检测不通过的储存单元，对应的字线施加一个弱编程操作电压，且其对应的位线施加一个位线处理电压，并为所选的储存单元列阵中其他未施加弱编程操作电压的字线施加一个防漏电电压。
9.根据权利要求8所述的装置，其特征在于，所述防漏电电压的范围为：-4V~-2V，所述过擦除检测电压的范围为：1.5V~2.0V，所述位线处理电压的范围为：3.8V~4.2V。
10.根据权利要求6所述的装置，其特征在于，所述处理模块，还用于对所选的储存单元列阵进行两次预弱编程处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810637809.3A CN110619915B (zh) | 2018-06-20 | 2018-06-20 | 一种新型非易失性存储器的过擦除处理方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810637809.3A CN110619915B (zh) | 2018-06-20 | 2018-06-20 | 一种新型非易失性存储器的过擦除处理方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110619915A CN110619915A (zh) | 2019-12-27 |
| CN110619915B true CN110619915B (zh) | 2023-11-03 |
Family
ID=68920626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810637809.3A Active CN110619915B (zh) | 2018-06-20 | 2018-06-20 | 一种新型非易失性存储器的过擦除处理方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110619915B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111209660A (zh) * | 2019-12-31 | 2020-05-29 | 深圳市芯天下技术有限公司 | 一种Nor Flash仿真与验证系统 |
| CN111261218B (zh) * | 2020-04-27 | 2020-08-21 | 深圳市芯天下技术有限公司 | 多颗Norflash样品同时测试的方法 |
| CN113409860B (zh) * | 2021-06-01 | 2023-12-15 | 芯天下技术股份有限公司 | 一种非易失型存储器擦除方法、装置、存储介质和终端 |
| CN113409862A (zh) * | 2021-06-28 | 2021-09-17 | 芯天下技术股份有限公司 | 一种存储器擦除方法、装置、电子设备及存储介质 |
| CN113409865B (zh) * | 2021-06-29 | 2024-03-15 | 芯天下技术股份有限公司 | 非易失性存储器擦除方法、装置、电子设备及存储介质 |
| CN114758689A (zh) * | 2022-04-08 | 2022-07-15 | 珠海博雅科技股份有限公司 | 用于非易失性存储器的擦除方法和上电修复方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102568594A (zh) * | 2010-12-16 | 2012-07-11 | 北京兆易创新科技有限公司 | 一种非易失存储器的过擦除处理方法和处理系统 |
| CN102800362A (zh) * | 2011-05-26 | 2012-11-28 | 北京兆易创新科技有限公司 | 非易失存储器的过擦除处理方法和处理系统 |
| CN105575427A (zh) * | 2014-10-11 | 2016-05-11 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法 |
| CN104751897B (zh) * | 2013-12-26 | 2018-02-06 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法 |
-
2018
- 2018-06-20 CN CN201810637809.3A patent/CN110619915B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102568594A (zh) * | 2010-12-16 | 2012-07-11 | 北京兆易创新科技有限公司 | 一种非易失存储器的过擦除处理方法和处理系统 |
| CN102800362A (zh) * | 2011-05-26 | 2012-11-28 | 北京兆易创新科技有限公司 | 非易失存储器的过擦除处理方法和处理系统 |
| CN104751897B (zh) * | 2013-12-26 | 2018-02-06 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法 |
| CN105575427A (zh) * | 2014-10-11 | 2016-05-11 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的擦除方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110619915A (zh) | 2019-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110619915B (zh) | 一种新型非易失性存储器的过擦除处理方法和装置 | |
| US7009889B2 (en) | Comprehensive erase verification for non-volatile memory | |
| US7961522B2 (en) | Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells | |
| US7266019B2 (en) | Non-volatile memory device and erasing method therefor | |
| US9070474B2 (en) | Nonvolatile semiconductor memory device | |
| US6252803B1 (en) | Automatic program disturb with intelligent soft programming for flash cells | |
| US8054680B2 (en) | Semiconductor device | |
| CN102800362B (zh) | 非易失存储器的过擦除处理方法和处理系统 | |
| TWI399751B (zh) | 氮化物儲存層非揮發性記憶體陣列字元線重試抹除以及臨界電壓恢復之方法 | |
| CN102568594A (zh) | 一种非易失存储器的过擦除处理方法和处理系统 | |
| US11145362B2 (en) | Method for programming memory system | |
| JP3845495B2 (ja) | 非揮発性メモリ・アレイを消去する方法 | |
| CN104934064A (zh) | 一种nand型闪存存储器的块擦除方法 | |
| US9336893B2 (en) | Erase algorithm for flash memory | |
| US20150221388A1 (en) | Abridged erase verify method for flash memory | |
| CN105575427B (zh) | 一种非易失性存储器的擦除方法 | |
| US9136009B1 (en) | Method to improve accuracy of a low voltage state in flash memory cells | |
| EP1260989A2 (en) | Method to prevent disturbances during the erasing phase in a non-volatile memory device | |
| JP2008293616A (ja) | 不揮発性半導体記憶装置の消去方法 | |
| US11854624B2 (en) | Non-volatile memory device and erasing operation method thereof | |
| US7120062B2 (en) | Method for soft-programming an electrically erasable nonvolatile memory device, and an electrically erasable nonvolatile memory device implementing the soft-programming method | |
| CN113793633B (zh) | 电子设备、存储单元的过擦除检测及消除方法 | |
| CN109841257B (zh) | 存储器的阈值电压的恢复方法及装置 | |
| CN115602232A (zh) | 非易失性存储器的编程方法以及存储装置 | |
| CN115273945A (zh) | 自适应调整删除电压算法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Applicant after: XTX Technology Inc. Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province Applicant before: Paragon Technology (Shenzhen) Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |