CN111209660A - 一种Nor Flash仿真与验证系统 - Google Patents
一种Nor Flash仿真与验证系统 Download PDFInfo
- Publication number
- CN111209660A CN111209660A CN201911415023.8A CN201911415023A CN111209660A CN 111209660 A CN111209660 A CN 111209660A CN 201911415023 A CN201911415023 A CN 201911415023A CN 111209660 A CN111209660 A CN 111209660A
- Authority
- CN
- China
- Prior art keywords
- module
- flash
- analysis module
- address
- information analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明涉及非易失性存储器技术领域，公开了一种Nor Flash仿真与验证系统，包括：仿真结构，用于接收外部发送的不同指令，以仿真Nor Flash；断言检查模块，用于对DUT内部信号翻转的检查，以验证所述仿真结构的仿真结果。断言检查模块与仿真结构信号连接，仿真结构用于接收外部发送的不同指令并进行仿真，通过断言检查模块对DUT内部信号翻转的检查，以验证所述仿真结构的仿真结果，进而实现了仿真与验证一体化，快速定位错误位置。
Description
技术领域
本发明涉及非易失性存储器技术领域，尤其涉及一种Nor Flash仿真与验证系统。
背景技术
随着电子信息技术的发展，电子可编程可擦除的非易失性存储器技术广泛应用于各种电子产品中。常见的种类为EEPROM和闪存，而NOR Flash是目前市场上主要的非易失闪存技术。
现有技术中，现有的Nor Flash模型，一般仅为仿真模型，或者仅为验证模型。其中，仿真模型一般通过硬件描述语言(Verilog)描述，来模拟真实的Nor Flash，通过接收外部发送的不同指令，完成相应的操作，实现Nor Flash的基本功能。然而，上述的参考模型与验证模型，分别为两个单独的模型，过于繁琐，不够精简；另一方面验证模型一般只针对输出数据的正确与否，无法确保DUT内部信号翻转的正确性，因而无法及时的检测出一些潜在性的错误，并且无法准确快速的定位到错误位置。
因此，如何提供一种Nor Flash仿真与验证系统成为亟待解决的技术问题。
发明内容
本发明要解决的技术问题在于如何提供一种Nor Flash仿真与验证系统。
为此，根据第一方面，本发明实施例公开了一种Nor Flash仿真与验证系统，包括：仿真结构，用于接收外部发送的不同指令，以仿真Nor Flash；断言检查模块，用于对DUT内部信号翻转的检查，以验证所述仿真结构的仿真结果。
可选地，所述仿真结构包括：信息解析模块，用于解析Nor Flash的数据；状态寄存器模块，与所述信息解析模块信号连接，用于配置Nor Flash的内部状态并生成相应保护使能；地址解析模块，其一端与所述信息解析模块信号连接，另一端与所述状态寄存器模块信号连接；内存模块，分别与所述信息解析模块、所述地址解析模块信号连接；其中，所述地址解析模块用于通过接收所述信息解析模块的信号，以计数形式确定地址信息，并解析出其Page地址与Byte地址，且提供给所述状态寄存器模块和内存模块使用。
可选地，所述信息解析模块包括：输入信息解析模块，用于对输入的指令、地址及数据进行解析，并实现数据转换；输出信息解析模块，与所述输入信息解析模块信号连接，用于根据不同使能按对应通道输出对应数据；使能控制模块，与所述输入信息解析模块以及输出信息解析模块信息连接，用于对不同命令产生的相应使能进行控制。
可选地，所述状态寄存器模块包括：状态寄存器控制模块，与所述信息解析模块信号连接，用于配置Nor Flash内部工作状态；写保护模块，与所述状态寄存器控制模块信号连接，用于根据所述状态寄存器控制模块的配置，对Nor Flash的相应区域实现写擦保护。
可选地，所述内存模块包括：Page buffer模块，分别与所述信息解析模块、所述地址解析模块信号连接，用于对Nor Flash写入或读出数据；内存访问模块，与所述Pagebuffer模块信号连接，用于根据不同输入命令进行数据的写入、读出或擦除。
可选地，所述Page buffer模块为中间缓存模块，且其大小为1个Page(256byte)。
可选地，所述断言检查模块包括：内部信号检查模块，其包括与对比信号一一对应的验证单元，用于对比验证数据与对应的原始数据，以检查内部信号的准确性。
可选地，所述仿真结构具有多个信息输入端口。
本发明具有以下有益效果：仿真结构用于接收外部发送的不同指令并进行仿真，通过断言检查模块对DUT内部信号翻转的检查，以验证所述仿真结构的仿真结果，进而实现了仿真与验证一体化，快速定位错误位置。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实施例公开的一种Nor Flash仿真与验证系统的结构示意图；
图2是本实施例公开的一种Nor Flash仿真与验证系统的使用示意图；
图3是本实施例公开的一种Nor Flash仿真与验证系统的验证结构示意图。
附图标记：1、仿真结构；11、信息解析模块；12、状态寄存器模块；121、状态寄存器控制模块；122、写保护模块；13、地址解析模块；14、内存模块；141、Page buffer模块；142、内存访问模块；2、断言检查模块。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的系统或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例公开了一种Nor Flash仿真与验证系统，如图1所示，包括：仿真结构1与断言检查模块2，仿真结构1用于接收外部发送的不同指令，以仿真Nor Flash；断言检查模块2用于对DUT内部信号翻转的检查，以验证仿真结构1的仿真结果。在具体实施过程中，仿真结构1具有多个信息输入端口。
需要说明的是，仿真结构1用于接收外部发送的不同指令并进行仿真，通过断言检查模块2对DUT内部信号翻转的检查，以验证所述仿真结构1的仿真结果，进而实现了仿真与验证一体化，快速定位错误位置。
如图1所示，仿真结构1包括：信息解析模块11、状态寄存器模块12、地址解析模块13与内存模块14，信息解析模块11用于解析Nor Flash的数据；状态寄存器模块12与信息解析模块信号连接，状态寄存器模块12用于配置Nor Flash的内部状态并生成相应保护使能；地址解析模块13的一端与信息解析模块信号连接，地址解析模块13另一端与状态寄存器模块12信号连接；内存模块14分别与信息解析模块11、地址解析模块13信号连接；其中，地址解析模块13用于通过接收信息解析模块11的信号，以计数形式确定地址信息，并解析出其Page地址与Byte地址，且提供给状态寄存器模块12和内存模块14使用。
如图1所示，信息解析模块11包括：输入信息解析模块11、输出信息解析模块11与使能控制模块，输入信息解析模块11用于对输入的指令、地址及数据进行解析，并实现数据转换；输出信息解析模块11与输入信息解析模块11信号连接，输出信息解析模块11用于根据不同使能按对应通道输出对应数据；使能控制模块与输入信息解析模块11以及输出信息解析模块11信息连接，使能控制模块用于对不同命令产生的相应使能进行控制。
如图1所示，状态寄存器模块12包括：状态寄存器控制模块121与写保护模块122，状态寄存器控制模块121与信息解析模块11信号连接，状态寄存器控制模块121用于配置Nor Flash内部工作状态；写保护模块122与状态寄存器控制模块121信号连接，写保护模块122用于根据状态寄存器控制模块121的配置，写保护模块122对Nor Flash的相应区域实现写擦保护。
如图1所示，内存模块14包括：Page buffer模块141与内存访问模块142，Pagebuffer模块141分别与信息解析模块11、地址解析模块13信号连接，Page buffer模块141用于对Nor Flash写入或读出数据；内存访问模块142与Page buffer模块141信号连接，内存访问模块142用于根据不同输入命令进行数据的写入、读出或擦除。
如图1所示，Page buffer模块141为中间缓存模块，且其大小为1个Page(256byte)。
如图1所示，断言检查模块2包括：内部信号检查模块，其包括与对比信号一一对应的验证单元，用于对比验证数据与对应的原始数据，以检查内部信号的准确性。
工作原理：如图2所示，通过端口SI(IO0)，SO(IO1)，WP#(IO2)，HOLD#(IO3)，CS#，SCLK接收信息，发送给信息解析模块11。在信息解析模块11中，对输入信息进行解析，同时产生相应的使能，并将相应使能与数据发送到状态寄存器模块12，地址解析模块13和内存模块14。地址解析模块13根据信息解析模块11输入的地址信息，首先对地址进行锁存，再解析其Page地址以及Byte地址，发送到状态寄存器模块12和内存模块14。状态寄存器模块12接收到相应的使能与数据则会对内部状态寄存器进行配置，再根据地址解析模块13的Page地址，生成保护使能发送到信息解析模块11，以此来判断是否要进行写擦操作。若相应区域未被保护，则根据信息解析模块11的数据和地址解析模块13的地址，首先将数据写入到Page buffer模块，再根据地址与Page buffer中的数据写入到正确的内存访问模块142中；或者是根据输入地址将内存访问模块142中的数据读出到Page buffer模块，再到信息解析模块11，根据不同的使能，依据不同端口读出数据；或者依据地址与相应的擦使能，对内存访问模块142的相应区域进行扇区，32k块区，64k块区或者整个内存实现擦除操作。
当本模型作为验证模型时，即是UVM中的标准参考模型，UVM框架如图3所示，本模型即是图3中的reference model。在UVM中，reference model采用的是transaction级的通信方式，其中，sequence负责transaction的产生，并通过sequencer发送给driver，driver则根据transaction里存储的信息产生激励，而I_monitor负责收集不同激励发送给reference model，reference model根据不同激励输出不同结果传输至scoreboard，O_monitor负责收据不同激励驱动DUT的反应结果，然后传输给scoreboard，在scoreboard中对比reference model的标准输出和源于O_monitor收集到的实际输出，比较结构是否一致。
以上是对输出结果的对比，而图2中的断言检查模块2在此模型作为验证模型时，对DUT内部信号进行监测。例如断言检查模块2对DUT上电config配置数据进行监测，以保证Flash正常工作。断言检查模块2中的验证单元根据不同的配置数据，生成Config检查数据，对比Config检查数据与上电Config数据，若对比结果相同，则验证上电Config配置正确，若对比结果不同，则验证上电Config配置错误。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (8)
1.一种Nor Flash仿真与验证系统，其特征在于，包括：
仿真结构，用于接收外部发送的不同指令，以仿真Nor Flash；
断言检查模块，用于对DUT内部信号翻转的检查，以验证所述仿真结构的仿真结果。
2.根据权利要求1所述的Nor Flash仿真与验证系统，其特征在于，所述仿真结构包括：
信息解析模块，用于解析Nor Flash的数据；
状态寄存器模块，与所述信息解析模块信号连接，用于配置Nor Flash的内部状态并生成相应保护使能；
地址解析模块，其一端与所述信息解析模块信号连接，另一端与所述状态寄存器模块信号连接；
内存模块，分别与所述信息解析模块、所述地址解析模块信号连接；
其中，所述地址解析模块用于通过接收所述信息解析模块的信号，以计数形式确定地址信息，并解析出其Page地址与Byte地址，且提供给所述状态寄存器模块和内存模块使用。
3.根据权利要求1所述的Nor Flash仿真与验证系统，其特征在于，所述信息解析模块包括：
输入信息解析模块，用于对输入的指令、地址及数据进行解析，并实现数据转换；
输出信息解析模块，与所述输入信息解析模块信号连接，用于根据不同使能按对应通道输出对应数据；
使能控制模块，与所述输入信息解析模块以及输出信息解析模块信息连接，用于对不同命令产生的相应使能进行控制。
4.根据权利要求1所述的Nor Flash仿真与验证系统，其特征在于，所述状态寄存器模块包括：
状态寄存器控制模块，与所述信息解析模块信号连接，用于配置Nor Flash内部工作状态；
写保护模块，与所述状态寄存器控制模块信号连接，用于根据所述状态寄存器控制模块的配置，对Nor Flash的相应区域实现写擦保护。
5.根据权利要求1所述的Nor Flash仿真与验证系统，其特征在于，所述内存模块包括：
Page buffer模块，分别与所述信息解析模块、所述地址解析模块信号连接，用于对NorFlash写入或读出数据；
内存访问模块，与所述Page buffer模块信号连接，用于根据不同输入命令进行数据的写入、读出或擦除。
6.根据权利要求5所述的Nor Flash仿真与验证系统，其特征在于，所述Page buffer模块为中间缓存模块，且其大小为1个Page(256byte)。
7.根据权利要求1所述的Nor Flash仿真与验证系统，其特征在于，所述断言检查模块包括：
内部信号检查模块，其包括与对比信号一一对应的验证单元，用于对比验证数据与对应的原始数据，以检查内部信号的准确性。
8.根据权利要求1所述的Nor Flash仿真与验证系统，其特征在于，所述仿真结构具有多个信息输入端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911415023.8A CN111209660A (zh) | 2019-12-31 | 2019-12-31 | 一种Nor Flash仿真与验证系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911415023.8A CN111209660A (zh) | 2019-12-31 | 2019-12-31 | 一种Nor Flash仿真与验证系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111209660A true CN111209660A (zh) | 2020-05-29 |
Family
ID=70787900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911415023.8A Pending CN111209660A (zh) | 2019-12-31 | 2019-12-31 | 一种Nor Flash仿真与验证系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111209660A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1773513A (zh) * | 2004-11-09 | 2006-05-17 | 华为技术有限公司 | 先进先出仿真单元及逻辑验证仿真系统 |
| CN101887758A (zh) * | 2009-05-12 | 2010-11-17 | 北京芯技佳易微电子科技有限公司 | 非挥发性存储器的仿真验证方法 |
| CN105975726A (zh) * | 2016-05-27 | 2016-09-28 | 四川省豆萁科技股份有限公司 | 一种基于SystemVerilog语言的验证方法及平台 |
| US20180173819A1 (en) * | 2016-12-16 | 2018-06-21 | Renesas Electronics Corporation | Semiconductor circuit design device |
| CN108228965A (zh) * | 2017-12-06 | 2018-06-29 | 北京物芯科技有限责任公司 | 一种存储单元的仿真验证方法、装置和设备 |
| CN110619915A (zh) * | 2018-06-20 | 2019-12-27 | 深圳市芯天下技术有限公司 | 一种新型非易失性存储器的过擦除处理方法和装置 |
-
2019
- 2019-12-31 CN CN201911415023.8A patent/CN111209660A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1773513A (zh) * | 2004-11-09 | 2006-05-17 | 华为技术有限公司 | 先进先出仿真单元及逻辑验证仿真系统 |
| CN101887758A (zh) * | 2009-05-12 | 2010-11-17 | 北京芯技佳易微电子科技有限公司 | 非挥发性存储器的仿真验证方法 |
| CN105975726A (zh) * | 2016-05-27 | 2016-09-28 | 四川省豆萁科技股份有限公司 | 一种基于SystemVerilog语言的验证方法及平台 |
| US20180173819A1 (en) * | 2016-12-16 | 2018-06-21 | Renesas Electronics Corporation | Semiconductor circuit design device |
| CN108228965A (zh) * | 2017-12-06 | 2018-06-29 | 北京物芯科技有限责任公司 | 一种存储单元的仿真验证方法、装置和设备 |
| CN110619915A (zh) * | 2018-06-20 | 2019-12-27 | 深圳市芯天下技术有限公司 | 一种新型非易失性存储器的过擦除处理方法和装置 |
Non-Patent Citations (2)
| Title |
|---|
| GIUSEPPE VISALLI: ""UVM-based Verification of ECC Module for Flash Memories"", 《2017 EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN》 * |
| 王志平等: ""SST39VF040 NorFlash芯片的软件仿真实现"", 《小型微型计算机系统》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109117518B (zh) | 一种寄存器读写访问验证系统及方法 | |
| CN114333962A (zh) | 闪存芯片的测试方法、装置、系统、电子设备及存储介质 | |
| CN102623069B (zh) | 随机激励闪存模型验证方法 | |
| CN102917242A (zh) | 一种多格式视频解码器的测试系统和测试方法 | |
| CN102013274B (zh) | 一种存储器的自检测电路和方法 | |
| US20140129206A1 (en) | Simulator and simulating method for flash memory background | |
| CN106326046B (zh) | 存储器控制器的验证环境平台 | |
| US20070150684A1 (en) | Apparatus for transmitting data via the I2C bus, method of transmitting data via the I2C bus, and program for transmitting data via the I2C bus | |
| US6820149B2 (en) | Method, system, and program for testing a bus interface | |
| US20130017717A1 (en) | Computer power on self test card | |
| US20170103797A1 (en) | Calibration method and device for dynamic random access memory | |
| CN102879732B (zh) | 板卡的测试方法及其系统 | |
| CN114218882A (zh) | 一种SoC芯片检验方法、装置及相关设备 | |
| CN117497036A (zh) | NAND Flash颗粒模拟装置、读写方法和系统 | |
| CN111209660A (zh) | 一种Nor Flash仿真与验证系统 | |
| CN111696617B (zh) | 非挥发性存储器读数据速度测试电路和测试方法 | |
| KR20060110359A (ko) | 자동차내의 임계 안전 컴퓨터 시스템을 위한 통합형시스템용 디바이스 및 방법 | |
| CN114741243A (zh) | 引脚配置方法、控制装置和存储介质 | |
| CN112463633B (zh) | 一种片上存储器的地址译码校验方法、装置、设备及介质 | |
| CN110457056B (zh) | 基于hart总线的仪表在线升级方法和接收装置 | |
| CN109582523B (zh) | 有效分析SSD前端NVMe模块性能的方法及系统 | |
| JP2007328620A (ja) | アクセス頻度評価装置およびアクセス頻度評価方法 | |
| CN107729271B (zh) | 具备自测试功能的双总线型e-flash控制电路 | |
| CN100517253C (zh) | 参数数据测试方法 | |
| CN105404572A (zh) | 一种基于遍历搜索存储模型的Cache系统形式化验证方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200529 |
|
| RJ01 | Rejection of invention patent application after publication |