CN104704568A - 电阻可变存储器中的漂移加速 - Google Patents

电阻可变存储器中的漂移加速 Download PDF

Info

Publication number
CN104704568A
CN104704568A CN201380052748.XA CN201380052748A CN104704568A CN 104704568 A CN104704568 A CN 104704568A CN 201380052748 A CN201380052748 A CN 201380052748A CN 104704568 A CN104704568 A CN 104704568A
Authority
CN
China
Prior art keywords
read signal
signal
memory unit
read
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380052748.XA
Other languages
English (en)
Other versions
CN104704568B (zh
Inventor
亚历山德罗·卡尔代罗尼
马西莫·费罗
保罗·凡蒂尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104704568A publication Critical patent/CN104704568A/zh
Application granted granted Critical
Publication of CN104704568B publication Critical patent/CN104704568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value

Abstract

本发明包含设备及方法，所述设备及方法包含电阻可变存储器中的漂移加速。许多实施例包含向所述电阻可变存储器单元施加编程信号以将所述单元编程到目标状态，随后向所述电阻可变存储器单元施加预读取信号以使所述经编程单元的电阻的漂移加速，且随后向所述电阻可变存储器单元施加读取信号。

Description

电阻可变存储器中的漂移加速
技术领域
本发明大体上涉及半导体存储器设备及方法，且更特定来说，涉及电阻可变存储器中的漂移加速。
背景技术
通常提供作为计算机或其它电子装置中的内部、半导体、集成电路及/或外部可移动装置的存储器装置。存在许多不同类型的存储器，其包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、闪存及电阻可变存储器，以及其它存储器。电阻可变存储器的类型包含可编程导体存储器、相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻式随机存取存储器(MRAM，也称为磁性随机存取存储器)及导电桥接随机存取存储器(CBRAM)，以及其它存储器类型。
可利用存储器装置作为需要高存储器密度、高可靠性及低电力消耗的大范围电子应用的易失及非易失存储器。非易失存储器可被使用于，举例来说，个人计算机、便携式存储棒、固态硬盘(SSD)、个人数字助手(PDA)、数码相机、移动电话、便携式音乐播放器(例如，MP3播放器)及电影播放器，以及其它电子装置。数据(例如，程序代码、用户数据及/或系统数据(例如，基本输入/输出系统(BIOS))通常被存储在非易失存储器装置中。
电阻可变存储器(例如PCRAM)包含电阻可变存储器单元，电阻可变存储器单元能存储基于存储元件电阻的数据(例如，存储元件具有可变的电阻)。因而，电阻可变存储器单元可经编程以通过改变所述电阻可变存储元件的电阻等级存储与目标状态对应的数据。通过向电阻可变存储器单元(举例来说，所述单元的存储元件)施加电场源或能源(例如，正或负电信号(举例来说，正或负电压或电流信号))历时特定的时间间隔，所述单元可被编程成目标状态(举例来说，与特定电阻对应)。
可针对电阻可变存储器单元设置许多状态(举例来说，电阻状态)中的一个状态。举例来说，单级单元(SLC)可被编程到两个状态中的一个(举例来说，逻辑1或0)，其可取决于所述单元是编程到电阻的特定等级之上还是以下。作为额外的实例，多种电阻可变存储器单元可被编程到与多个数据状态(举例来说，10、01、00、11、111、101、100、1010、1111、0101、0001等)对应的多个不同状态的一个状态。这种单元可被称为多状态单元、多数位单元及/或多级单元(MLC)。
电阻可变存储器单元的状态可通过感测响应于施加的询问电压而穿过所述单元的电流来确定(举例来说，读取)。所述感测到的电流，其基于所述单元的电阻而变化，可指示单元的状态(举例来说，所述单元存储的二进制数据)。然而，经编程的电阻可变存储器单元的电阻可随时间漂移(例如，偏移)。电阻漂移可导致对电阻可变存储器单元的错误感测(举例来说，所述单元处于不同于其被编程到的状态的状态)，以及其它的问题。
附图说明
图1为可根据本发明的许多实施例操作的电阻可变存储器单元阵列的部分的示意图。
图2A是说明根据现有方法的与操作电阻可变存储器单元相关联的信号的图。
图2B是说明根据本发明的许多实施例的与操作电阻可变存储器单元相关联的信号的图。
图3说明根据本发明的许多实施例的与操作电阻可变存储器单元相关联的实例预读取信号。
图4是说明根据本发明的许多实施例的电阻漂移加速的图。
图5说明根据本发明的许多实施例的与加速漂移相关联的电路。
图6为根据本发明的许多实施例的呈存储器装置形式的设备。
具体实施方式
本发明包含与电阻可变存储器中的漂移加速相关联的设备及方法。许多实施例包含向电阻可变存储器单元施加编程信号以编程所述单元到目标状态，随后向所述电阻可变存储器单元施加预读取信号以使所述经编程单元的电阻漂移加速，以及随后向所述电阻可变存储器单元施加读取信号。
本发明的许多实施例可使与电阻可变存储器单元(举例来说，相变存储器单元)的经编程状态相关联的电阻漂移加速，与先前的方法相比其可改良电阻状态的稳定性。举例来说，本发明的许多实施例可在读出之前经由向经编程单元施加预读取信号(举例来说，电压信号)来加速电阻漂移。所述预读取信号与现有方法(例如，通过温度进行漂移加速(举例来说，经由退火工艺))相比可为更可行的加速漂移方式。因而，本发明的实施例可提供例如增加的准确度及/或可靠性的益处，举例来说，减少的错误率及/或增加的存储器寿命，以及其他益处。
在以下本发明的详细描述中，参考构成本发明一部分的附图，且附图通过说明的方式展示怎样实践本发明的许多实施例。这些实施例被描述的足够仔细以使所属领域的技术人员能够实践本发明的所述实施例，且应理解在不脱离本发明的范围的情况下，可利用其它实施例以及可进行工艺、电气及/或结构的变化。
如本文所使用的，“许多”某物可指代一个或多个此类事物。举例来说，许多存储器单元可指代一个或多个存储器单元。另外，如本文所使用的指示符“M”及“N”，尤其在关于图中的参考数字使用时，指示如此指示的许多特定特征可包含于本发明的许多实施例中。
本文中的图遵循编号规定，其中前一或多个数字对应于图号，且其余的数字识别图中的元件或组件。不同图之间相似的元件或组件可通过使用相似数字来识别。应了解，本文多种实施例中所显示的元件可被增加、交换及/或消除以便提供本发明的许多额外的实施例。另外，应了解，图中所提供的元件的比例及相对尺度意图说明本发明的实施例，且不应被认为有限制意义。
图1为可根据本发明的许多实施例操作的电阻可变存储器单元阵列100的部分的示意图。在图1所说明的实施例中，存储器阵列100包含许多存储器单元，举例来说，相变存储器单元，其各具有相关联的存取装置102及电阻可变元件104(举例来说，相变材料104)。存取装置102可被操作(举例来说，接通/关断)以选择存储器单元以便执行操作(例如，在电阻可变元件104上的数据编程及/或数据读取操作)。
在图1中所说明的实施例中，存取装置102为金属氧化物半导体场效应晶体管(MOSFET)。如图1中所示，与每一个存储器单元相关联的每一个MOSFET 102的栅极耦合到许多存取线105-0(WL0)、105-1(WL1)、……、105-N(WLN)中的一条，即，每一条存取线105-0、105-1、……、105-N耦合到一行存储器单元(举例来说，相变存储器单元)。本文中存取线105-0、105-1、……、105-N可称为“字线”。使用指示符“N”指示存储器阵列可包含许多存取线。
电阻可变元件104可为，举例来说，相变硫属化合物合金，例如铟(In)-锑(Sb)-碲(Te)(IST)材料，例如，In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等，或锗-锑-碲(GST)材料，例如Ge-Sb-Te材料，例如Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7等。本文所使用的带有连字符的化学组成表示法指示包含于特定的混合物或化合物中的元素，且其旨在代表涉及所指示的元素的所有化学计量。其它相变材料可包含GeTe、In-Se、Sb2Te3、GaSb、InSb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd，及Ge-Te-Sn-Pt，以及多种其它相变材料。
在图1所说明的实施例中，每一个电阻可变元件104耦合到许多感测线107-0(BL0)、107-1(BL1)、……、107-M(BLM)中的一者，即，每一个感测线107-0、107-1、……、107-M耦合到一列存储器单元(举例来说，相变存储器单元)。本文中感测线107-0、107-1、……、107-M可被称为“位线”。使用指示符“M”指示存储器阵列可包含许多感测线。为了便于在数字环境中寻址，存取线105-1、……、105-N的数目及感测线107-1、……、107-M的数目可各自为2的某个幂，举例来说，256个存取线乘4096个感测线。然而，实施例并不限于特定数目的存取线及/或感测线。
在操作中，适当的电压及/或电流信号(举例来说，脉冲)可被施加到感测线107-0、107-1、……、107-M及存取线105-0、105-1、……、105-N以便将数据编程到阵列100的存储器单元及/或从存储器单元读取数据。作为实例，由阵列100的存储器单元存储的数据可通过接通存取装置102及感测穿过相变元件104的电流而确定。与被读取的存储器单元相关联的位线(举例来说，位线107-0、107-1、……、107-M)上所感测的电流对应所述电阻可变元件(举例来说，相变元件104)的电阻等级，其又对应特定的数据值，举例来说，二进制值，例如1、0、001、111、1011等。
本发明的实施例并不限于图1中所说明的实例阵列100。举例来说，所属领域的技术人员应了解，与特定存储器单元相关联的存取装置102可为除了MOSFET之外的装置。在一些实施例中，存取装置102可为双端子存取装置(举例来说，二极管)、三端子存取装置(举例来说，双极面结型晶体管(BJT))，以及其他类型的存取装置。并且，所属领域的技术人员应理解，存储器阵列可具有除了图1中所说明的体系结构之外的体系结构。
在操作中，相变存储器单元可被编程为许多状态中的一个。举例来说，单级单元(SLC)可被编程到复位状态(非晶状态)或设置状态(晶态)。复位脉冲(举例来说，用于编程单元到复位状态的脉冲)可包含在相对短时段中向所述单元施加的相对高的电流脉冲，使得所述单元的相变材料熔化并快速冷却，从而导致相对小数量的结晶。相反地，设置脉冲(举例来说，用于将单元编程到设置状态的脉冲)可包含在相对较长时间间隔中且具有较低的猝熄速度的向所述单元施加的相对低电流脉冲，其导致所述相变材料的结晶增加。作为一个实例，例如，所述复位状态可对应于所存储的二进制数据值“0”且所述设置状态可对应于存储的二进制数据值“1”。在许多实施例中，相变存储器单元可被编程到多于两个状态中的一个。例如，多级单元(MLC)可被编程到设置状态、复位状态及许多中间状态(举例来说，对应于与所述设置状态对应的电阻等级和与所述复位状态对应的电阻等级之间的电阻等级的许多状态)中的一者。因而，MLC可存储多个二进制数字。例如，相变单元可编程到四个状态中的一个，例如，设置状态、复位状态及两个中间状态，其能存储两个二进制数字，例如，11、10、01及00。
图2A是说明根据现有方法的与操作电阻可变存储器单元相关联的信号的图210。图210包含编程信号(举例来说，脉冲)214及读取信号(举例来说，脉冲)216。编程信号214可被施加到选定单元以编程所述单元到目标状态。读取信号216可被施加到选定单元以读取所述单元以确定所述单元的状态。例如，编程信号214及读取信号216可为电流及/或电压脉冲。
根据图210操作的存储器单元(举例来说，相变存储器单元)在施加编程脉冲214及读取脉冲216之间的时间期间可经历电阻漂移。即，所述经编程单元的电阻可随时间偏移。此类电阻漂移可由于编程之后单元电阻的自发增长，举例来说，由于相变元件的非晶部分的结构弛豫。
图2B是说明根据本发明的许多实施例的与操作电阻可变存储器单元相关联的信号的图218。图218包含编程信号(举例来说，脉冲)214、预读取信号(举例来说，脉冲)222及读取信号(举例来说，脉冲)220。编程信号214可被施加到选定单元以编程所述单元到选择的状态。读取信号220可被施加到选定单元以读所述单元，举例来说，以确定所述单元的状态。
根据本文所描述的实施例，预读取信号222可被施加到选定单元以使经编程的所选定单元的电阻的漂移加速。可(例如)基于目标状态确定特定预读取信号222。例如，编程信号214、预读取信号222及读取信号216可为电流及/或电压脉冲。在许多实施例中，预读取信号222的施加能增加所述存储器单元状态的稳定性，增加所述存储器单元状态的稳定速度，及增加准确性、可靠性及/或存储器单元寿命，以及其他益处。
如与图3相关进一步所描述的，预读取信号(举例来说，信号222)的施加可包含在特定时间间隔中向存储器单元施加电流及/或电压。在许多实施例中，预读取信号222可在编程信号216的施加之后及/或在对选定单元执行许多编程操作中的每一者之后被施加。在许多实施例中，后续预读取信号仅在对所述单元执行后续的编程操作之后才可被施加到所述单元。所述编程信号(举例来说，信号214)可包含，举例来说，设置信号或复位信号，以及其它信号。预读取信号可在特定的时间间隔中施加，且读取信号可在预读取信号的施加之后被施加。在许多实施例中，所述预读取信号可经配置以使单元的电阻的漂移加速且增加所述单元的经编程状态的稳定性。
图3说明根据本发明的许多实施例的与操作电阻可变存储器单元相关联的实例预读取信号。可利用许多不同的预读取信号(例如，322-1、322-2、322-3及322-4)以使电阻漂移加速。在图3所示的实例中，预读取信号322-1在时间间隔323-1中被施加到选定单元且具有与读取信号320-1相等的振幅(举例来说，vpre-read＝vread)。在许多实施例中，举例来说，在比所述读取信号长的时间间隔中施加所述预读取信号可导致加速的漂移及/或所述编程状态增加的稳定性。在许多实施例中，与读取信号的长度无关，增加预读取信号时间间隔(举例来说，323-1)可增加漂移加速及/或稳定性增加。
在图3所示的实例中，预读取信号322-2在时间间隔323-2中被施加到选定单元且振幅比读取信号320-2小(举例来说，vpre-read<vread)。在此实例中，预读取信号322-3在时间间隔323-3中被施加到选定单元且其振幅比读取信号320-3大(举例来说，vpre-read>vread)。在施加读取信号320-4之前，预读取信号322-4被以在许多间隔(举例来说，时间间隔)的许多(例如，至少两个)预读脉冲的形式施加到选定单元。在许多实施例中，一连串的具有不同振幅及时间间隔的预读脉冲322-4被施加到选定单元。
增加预读取信号振幅可导致增加的漂移加速及/或稳定性增加；然而，超出阈值的预读取振幅可导致存储器单元中增加的干扰(例如，噪声)及/或编程复位。减少的预读取振幅可导致减少的漂移加速。许多预读取脉冲的施加可加速电阻漂移，且所述施加可在所要操作点处停止。举例来说，假如想要对所述阵列执行一个动作，则所述预读取脉冲的施加可被停止，所述动作可被执行，且所述施加可被重新开始。
在许多实施例中，所施加的预读取信号的振幅可影响漂移的加速速率。举例来说，具有特定振幅的预读取信号的一部分可被施加到单元，且具有不同振幅的所述预读取信号的不同部分可被施加到所述单元。每一部分可经配置成以彼此不同的速度使所述单元的电阻的漂移加速。举例来说，较高振幅预读取信号与较低振幅预读取信号相比可导致增加的漂移加速。被施加到所述单元的预读取信号的时间间隔可被调整。举例来说，增加预读取信号施加的时间间隔可导致增加的漂移加速。
举例来说，读取信号可在施加所述预读取信号后的某时段之后被施加到单元。举例来说，所述读取信号施加可被时间偏移以允许对单元及/或阵列执行动作。在许多实施例中，读取信号可与预读取信号连续地(举例来说，紧跟着，没有间隔时间段)施加。在许多实施例中，可在读取信号之前施加许多预读取信号。
在许多实例中，可在晶片级测试过程中执行包含电阻可变存储器中的漂移加速的方法。在许多实施例中，包含电阻可变存储器中的漂移加速的所述方法可包含测试存储器单元。举例来说，编程信号可被施加到存储器单元，且预读取信号可被施加到存储器单元。存储器单元可被测试(举例来说，在预读取信号的施加之后)，且读取信号可被施加到存储器单元。
图4是说明根据本发明的许多实施例的电阻漂移加速的图425。图425说明许多经编程相变存储器单元的读取电流(nA)与时间(s)的关系。如曲线424及426所指示，与经编程存储器单元相关联的读取电流随时间漂移(举例来说，减少)。对于图425使用重对数尺度以突出所述读取电流随时间减少(举例来说，增加的电阻)的经验幂次定律：
I ( t ) = I 0 ( t t 0 ) - v ,
其中I0为参考时间t0的电阻且v为漂移指数。作为实例，在室温下单元经编程到完全复位状态(举例来说，完全非晶)时，v可大约为0.1。曲线424代表与不接收根据本文所描述的实施例的预读取信号的许多单元相关联的平均电流减少。例如，曲线424代表仅当所述单元被读取(举例来说，仅在444所示的读取时间)时接收施加的偏压电压脉冲的经编程单元。
曲线426代表与接收根据本文所描述的实施例的所施加预读取信号的许多单元相关联的平均电流减少。在此实例中，曲线426代表在施加预读取信号(例如，442处所示)之后读取单元的情况下在特定时间间隔中接收恒定的所施加偏压电压的经编程单元。
如图4中所说明的，曲线426比曲线424减少得快。即，与曲线426对应的漂移指数(v)(举例来说，0.105)比与曲线424对应的漂移指数(举例来说，0.065)大。因而，曲线426与曲线424相比代表漂移指数(v)的大约40％的增加，其对应于与曲线426相关联的加速的读取电流漂移(举例来说，增加的电阻漂移)。与曲线426相关联的增加的v可由于与在编程所述单元之后且在读取所述单元之前恒定施加的偏压电压相关联的电场诱发的结构弛豫增强。与曲线426相关联的加速的漂移(举例来说，增加的v)可与由于对所述单元执行的退火处理的漂移加速类似。因此，本发明的许多实施例可(例如)在不执行退火处理以诱发结构弛豫的情况下导致增加的漂移加速。
图5说明根据本发明的许多实施例的与加速漂移相关联的电路530。存储器单元532可为电阻可变存储器单元(举例来说，相变存储器单元)。电路530包含开关540，其可操作以选择性地使所述存储器单元耦合到编程信号534(PGM)、预读取信号536(预读取)及读取信号538(读取)。例如，预读取信号536可为例如结合图2B及3所描述的那些预读取信号的预读取信号。
图6为根据本发明的许多实施例的存储器装置650的形式的设备。如本文所使用的，“设备”可指代(但不限于)多种结构中的任一者或结构的组合，例如电路、一或多个裸片、一或多个模块、一或多个装置、或一或多个系统。
如图6所示，存储器装置650包含经耦合到存储器阵列600的控制器652。存储器阵列600可为，举例来说，先前结合图1描述的存储器阵列100。尽管图6中显示一个存储器阵列，本发明的实施例并不受限制(举例来说，存储器装置650可包含耦合到控制器652的多于一个存储器阵列)。
控制器652可包含，举例来说，控制电路及/或固件。例如，控制器652可包含如图6中所说明的电路630。控制器652可被包含在与存储器阵列600相同的物理装置(举例来说，相同的裸片)上，或其可被包含在与包含存储器阵列600的物理装置通信地耦合的分离的物理装置上。在许多实施例中，控制器652的组件可分散在多个物理装置上(举例来说，一些组件作为阵列在相同的裸片上，及一些组件在不同的裸片、模块或板上)。
电路630可根据本发明的许多实施例执行操作以确定存储器阵列600中的所述存储器单元的状态。举例来说，电路630可为，举例来说，先前结合图5所描述的电路530。
图6中所说明的实施例可包含未被说明的额外电路以便不混淆本发明的实施例。举例来说，存储器装置630可包含锁存通过I/O电路在I/O连接器上提供的地址信号的地址电路。地址信号可由行解码器及列解码器接收及解码，以便存取存储器阵列600。
结论
本发明包含设备及方法，所述设备及方法包含电阻可变存储器中的漂移加速。许多实施例包含向所述电阻可变存储器单元施加编程信号以编程所述单元到目标状态，随后向所述电阻可变存储器单元施加预读取信号以使所述经编程单元的电阻的漂移加速，且随后向所述电阻可变存储器单元施加读取信号。
尽管本文已说明且已描述特定的实施例，但所属领域的技术人员应了解经设计以实现相同的结果的布置可代替所示的特定实施例。本发明意图是涵盖本发明的许多实施例的调适或变化。应理解，以上的描述是说明性的而不是限制性的。在回顾以上描述以后，所属领域的技术人员将显而易见本文并未特定地描述的以上实施例的组合及其它实施例。本发明的许多实施例的范围包含使用以上结构及方法的其它应用。因此，应参考所附的权利要求书连同这些权利要求有权拥有的全部等效物而确定本发明的许多实施例的范围。
在前述的具体实施方式中，为了使本发明流畅的目的，在单个实施例中一些特征被归类到一起。本发明的方法不应被解释为反映本发明所揭示的实施例必须使用比每一条权利要求中所明确列举的特征多的特征的意图。实情是，如所附权利要求所反映，发明标的物在于少于单一所揭示的实施例的全部特征的特征。因此，所附权利要求特此并入到具体实施方式中，且每一权利要求独立地作为单独的实施例。

Claims (27)

1.一种操作电阻可变存储器单元的方法，其包括：
向所述电阻可变存储器单元施加编程信号以将所述单元编程到目标状态；
随后向所述电阻可变存储器单元施加预读取信号以使所述经编程单元的电阻的漂移加速；以及
随后向所述电阻可变存储器单元施加读取信号。
2.根据权利要求1所述的方法，其中施加所述预读取信号包括施加具有振幅的预读取信号，所述振幅与所述读取信号的振幅相等。
3.根据权利要求2所述的方法，其包含在时间间隔中向所述单元施加所述预读取信号，所述时间间隔比向所述单元施加所述读取信号的时间间隔长。
4.根据权利要求1到2中任一权利要求所述的方法，其中施加所述预读取信号包括施加具有振幅的预读取信号，所述振幅比所述读取信号的振幅小。
5.根据权利要求1到2中任一权利要求所述的方法，其中施加所述预读取信号包括施加具有振幅的预读取信号，所述振幅比所述读取信号的振幅大。
6.根据权利要求1到2中任一权利要求所述的方法，其中施加所述预读取信号包含施加至少两个预读取信号脉冲。
7.根据权利要求1到2中任一权利要求所述的方法，其中在晶片级测试过程期间执行所述方法。
8.根据权利要求1到2中任一权利要求所述的方法，其中在施加所述预读取信号后的时间间隔之后施加所述读取信号。
9.根据权利要求1到2中任一权利要求所述的方法，其中所述读取信号与所述预读取信号是连续施加的。
10.根据权利要求1到2中任一权利要求所述的方法，其中施加所述预读取信号包含：
向所述单元施加所述预读取信号的第一部分，所述第一部分具有第一振幅；以及
向所述单元施加所述预读取信号的第二部分，所述第二部分具有第二振幅；
其中所述第一部分经配置以使所述电阻的所述漂移加速的速率不同于所述第二部分经配置以使所述电阻的所述漂移加速的速率。
11.根据权利要求1到2中任一权利要求所述的方法，其中所述方法包含仅在对所述单元执行后续编程操作之后才向所述单元施加后续预读取信号。
12.一种设备，其包括：
电阻可变存储器单元阵列；以及
控制器，其经耦合到所述阵列且经配置以控制：
将选定存储器单元编程到目标状态；
随后向所述选定存储器单元施加预读取信号，其中所述预读取信号经配置以使所述选定存储器单元的电阻的漂移加速；以及
读取所述选定存储器单元。
13.根据权利要求12所述的设备，其中所述选定存储器单元为相变存储器单元，且其中所述预读取信号经配置以通过增加所述相变存储器单元的非晶部分中的结构弛豫使所述电阻的漂移加速。
14.根据权利要求12所述的设备，其中所述控制器进一步经配置以在对所述选定单元执行的许多编程操作的每一个之后控制向所述选定单元施加所述预读取信号。
15.根据权利要求12到14中任一权利要求所述的设备，其中所述设备包含耦合到所述阵列且经配置以进行以下操作的电路：
在编程期间向所述选定存储器单元选择性地施加编程信号；
向所述选定存储器单元选择性地施加所述预读取信号；以及
在读取期间向所述存储器单元选择性地施加读取信号。
16.根据权利要求15所述的设备，其中所述电路包括开关，所述开关可操作以向所述选定存储器单元选择性地施加所述编程信号、所述预读取信号及所述读取信号。
17.根据权利要求15所述的设备，其中所述预读取信号包含基于所述目标状态确定的预读取信号。
18.一种操作相变存储器单元的方法，其包括：
将所述相变存储器单元编程到目标状态；
在特定的时间间隔中向所述相变存储器单元施加预读取信号；以及
读取所述相变存储器单元，其中所述预读取信号经配置以使所述经编程存储器单元的电阻的漂移加速。
19.根据权利要求18所述的方法，其中所述预读取信号包括多个预读取脉冲，且其中读取所述相变存储器单元包含在向所述相变存储器单元施加所述多个预读取脉冲之后向所述相变存储器单元施加读取信号。
20.根据权利要求18所述的方法，其中所述漂移的加速增加了所述目标状态的稳定性。
21.根据权利要求18所述的方法，其中施加所述预读取信号包含在许多间隔处施加许多预读取脉冲。
22.根据权利要求21所述的方法，其中所述预读取脉冲中的至少一者的振幅比用于读取所述相变存储器单元的读取信号的振幅小。
23.根据权利要求21所述的方法，其中所述预读取脉冲中的至少一者的振幅比用于读取所述相变存储器单元的读取信号的振幅大。
24.根据权利要求18到23中任一权利要求所述的方法，其中编程所述相变存储器单元包含向所述相变存储器单元施加设置信号。
25.根据权利要求18到23中任一权利要求所述的方法，其中编程所述相变存储器单元包含向所述相变存储器单元施加复位信号。
26.根据权利要求18到23中任一权利要求所述的方法，其包含调整用于向所述相变存储器单元施加所述预读取信号的所述特定时间间隔。
27.一种设备，其包括：
相变存储器单元阵列；以及
控制器，其经耦合到所述阵列且经配置以控制：
将所述阵列内的相变存储器单元编程到目标状态；
随后在特定时间间隔中向所述相变存储器单元施加预读取信号，其中所述预读取信号经配置以使所述经编程相变存储器单元的电阻的漂移加速；以及
随后读取所述相变存储器单元。
CN201380052748.XA 2012-10-09 2013-10-03 电阻可变存储器中的漂移加速 Active CN104704568B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/647,527 2012-10-09
US13/647,527 US9099174B2 (en) 2012-10-09 2012-10-09 Drift acceleration in resistance variable memory
PCT/US2013/063194 WO2014058695A1 (en) 2012-10-09 2013-10-03 Drift acceleration in resistance variable memory

Publications (2)

Publication Number Publication Date
CN104704568A true CN104704568A (zh) 2015-06-10
CN104704568B CN104704568B (zh) 2017-10-20

Family

ID=50432545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380052748.XA Active CN104704568B (zh) 2012-10-09 2013-10-03 电阻可变存储器中的漂移加速

Country Status (6)

Country Link
US (4) US9099174B2 (zh)
EP (1) EP2907136B1 (zh)
JP (1) JP6101806B2 (zh)
KR (1) KR20150064108A (zh)
CN (1) CN104704568B (zh)
WO (1) WO2014058695A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107633861A (zh) * 2016-07-18 2018-01-26 旺宏电子股份有限公司 存储单元的操作方法及其应用
CN114270374A (zh) * 2019-08-21 2022-04-01 美光科技公司 神经网络存储器
CN114270374B (zh) * 2019-08-21 2024-05-03 美光科技公司 神经网络存储器

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099174B2 (en) * 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
US9135993B2 (en) * 2013-02-07 2015-09-15 Seagate Technology Llc Temperature based logic profile for variable resistance memory cells
US9001573B1 (en) 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
US9384801B2 (en) * 2014-08-15 2016-07-05 Intel Corporation Threshold voltage expansion
JP2016170848A (ja) * 2015-03-16 2016-09-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9911500B2 (en) 2016-04-18 2018-03-06 Sandisk Technologies Llc Dummy voltage to reduce first read effect in memory
US9824767B1 (en) 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
US10283197B1 (en) * 2016-08-05 2019-05-07 SK Hynix Inc. Electronic device and method for reading data of memory cell
US10262743B2 (en) 2016-10-25 2019-04-16 Sandisk Technologies Llc Command sequence for first read solution for memory
US10026486B1 (en) 2017-03-06 2018-07-17 Sandisk Technologies Llc First read countermeasures in memory
US10347315B2 (en) 2017-10-31 2019-07-09 Sandisk Technologies Llc Group read refresh
US10515697B1 (en) * 2018-06-29 2019-12-24 Intel Corporation Apparatuses and methods to control operations performed on resistive memory cells
KR102641097B1 (ko) 2018-12-31 2024-02-27 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
JP2020161201A (ja) * 2019-03-27 2020-10-01 キオクシア株式会社 半導体記憶装置
US10790031B1 (en) * 2019-06-05 2020-09-29 Western Digital Technologies, Inc. System handling for first read read disturb
JP2023525118A (ja) 2020-05-13 2023-06-14 マイクロン テクノロジー，インク． メモリセルにアクセスするためのカウンタベースの方法及びシステム
US11139034B1 (en) * 2020-07-15 2021-10-05 Micron Technology, Inc. Data-based polarity write operations
US11581039B2 (en) 2021-01-18 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Methods of controlling PCRAM devices in single-level-cell (SLC) and multi-level-cell (MLC) modes and a controller for performing the same methods
US11367484B1 (en) 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices
US11514983B2 (en) 2021-04-02 2022-11-29 Micron Technology, Inc. Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells
US11615854B2 (en) 2021-04-02 2023-03-28 Micron Technology, Inc. Identify the programming mode of memory cells during reading of the memory cells
US11664073B2 (en) 2021-04-02 2023-05-30 Micron Technology, Inc. Adaptively programming memory cells in different modes to optimize performance
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434456A (zh) * 2002-01-18 2003-08-06 三因迪斯克公司 通过多次读取减小在非易失性存储器中的噪声影响
US20040264234A1 (en) * 2003-06-25 2004-12-30 Moore John T. PCRAM cell operation method to control on/off resistance variation
CN1684197A (zh) * 2004-04-16 2005-10-19 索尼株式会社 数据读出电路及具有数据读出电路的半导体设备
CN101373632A (zh) * 2007-08-24 2009-02-25 三星电子株式会社 阻抗可变存储器件及其操作方法
US20090303785A1 (en) * 2008-06-04 2009-12-10 Samsung Electronics Co., Ltd. Phase change memory devices and read methods using elapsed time-based read voltages
CN101755306A (zh) * 2007-07-18 2010-06-23 株式会社东芝 一种电阻改变存储器设备及其编程方法
US20110194328A1 (en) * 2010-02-10 2011-08-11 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
CN102326206A (zh) * 2009-02-24 2012-01-18 国际商业机器公司 抵消阻抗漂移效应的存储器读取方法
US20120014164A1 (en) * 2010-07-13 2012-01-19 Masahiro Kamoshida Resistance-change memory and method of operating the same
US20120250403A1 (en) * 2011-03-30 2012-10-04 Agency For Science, Technology And Research Method for Programming A Resistive Memory Cell, A Method And A Memory Apparatus For Programming One Or More Resistive Memory Cells In A Memory Array

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313464B1 (ko) * 1999-12-03 2001-11-26 윤종용 음성사서함 시스템에서 메시지 수신 시 전자메일 통보방법
US7069592B2 (en) * 2000-04-26 2006-06-27 Ford Global Technologies, Llc Web-based document system
US6628934B2 (en) * 2001-07-12 2003-09-30 Earthlink, Inc. Systems and methods for automatically provisioning wireless services on a wireless device
AU2002952173A0 (en) * 2002-10-18 2002-10-31 Nine Network Australia Pty Limited Mobile television reminder alert
US7289351B1 (en) * 2005-06-24 2007-10-30 Spansion Llc Method of programming a resistive memory device
US7372725B2 (en) * 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
US9099174B2 (en) * 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
US7869253B2 (en) * 2006-08-21 2011-01-11 Qimonda Ag Method of determining a memory state of a resistive memory cell and device measuring the memory state of a resistive memory cell
US7755922B2 (en) 2006-12-29 2010-07-13 Spansion Llc Non-volatile resistance changing for advanced memory applications
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR100914267B1 (ko) 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
KR101311499B1 (ko) * 2007-08-23 2013-09-25 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
US7940553B2 (en) * 2008-12-30 2011-05-10 Stmicroelectronics S.R.L. Method of storing an indication of whether a memory location in phase change memory needs programming
US9183928B2 (en) 2009-12-29 2015-11-10 Micron Technology, Inc. Descending set verify for phase change memory
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US8446758B2 (en) 2010-12-14 2013-05-21 Micron Technology, Inc. Variable resistance memory programming
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
KR101948153B1 (ko) * 2012-03-12 2019-02-14 삼성전자주식회사 저항성 메모리 장치 및 그것의 데이터 쓰기 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434456A (zh) * 2002-01-18 2003-08-06 三因迪斯克公司 通过多次读取减小在非易失性存储器中的噪声影响
US20040264234A1 (en) * 2003-06-25 2004-12-30 Moore John T. PCRAM cell operation method to control on/off resistance variation
CN1684197A (zh) * 2004-04-16 2005-10-19 索尼株式会社 数据读出电路及具有数据读出电路的半导体设备
CN101755306A (zh) * 2007-07-18 2010-06-23 株式会社东芝 一种电阻改变存储器设备及其编程方法
CN101373632A (zh) * 2007-08-24 2009-02-25 三星电子株式会社 阻抗可变存储器件及其操作方法
US20090303785A1 (en) * 2008-06-04 2009-12-10 Samsung Electronics Co., Ltd. Phase change memory devices and read methods using elapsed time-based read voltages
CN102326206A (zh) * 2009-02-24 2012-01-18 国际商业机器公司 抵消阻抗漂移效应的存储器读取方法
US20110194328A1 (en) * 2010-02-10 2011-08-11 Samsung Electronics Co., Ltd. Variable resistance memory device and related method of operation
US20120014164A1 (en) * 2010-07-13 2012-01-19 Masahiro Kamoshida Resistance-change memory and method of operating the same
US20120250403A1 (en) * 2011-03-30 2012-10-04 Agency For Science, Technology And Research Method for Programming A Resistive Memory Cell, A Method And A Memory Apparatus For Programming One Or More Resistive Memory Cells In A Memory Array

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y.Y.LIN,ET AL: ""A Simple New Write Scheme for Low Latency Operation of Phase Change Memory"", 《2012 SYMPOSIUM ON VLSI TECHNOLOGY》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107633861A (zh) * 2016-07-18 2018-01-26 旺宏电子股份有限公司 存储单元的操作方法及其应用
CN107633861B (zh) * 2016-07-18 2020-07-31 旺宏电子股份有限公司 存储单元的操作方法及其应用
CN114270374A (zh) * 2019-08-21 2022-04-01 美光科技公司 神经网络存储器
CN114270374B (zh) * 2019-08-21 2024-05-03 美光科技公司 神经网络存储器

Also Published As

Publication number Publication date
US10424373B2 (en) 2019-09-24
JP6101806B2 (ja) 2017-03-22
US20140098593A1 (en) 2014-04-10
US20160104530A1 (en) 2016-04-14
KR20150064108A (ko) 2015-06-10
US20150294718A1 (en) 2015-10-15
CN104704568B (zh) 2017-10-20
JP2016500193A (ja) 2016-01-07
US9245620B2 (en) 2016-01-26
US9099174B2 (en) 2015-08-04
EP2907136A4 (en) 2016-05-25
EP2907136A1 (en) 2015-08-19
US9858999B2 (en) 2018-01-02
US20180374534A1 (en) 2018-12-27
EP2907136B1 (en) 2020-05-27
WO2014058695A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
CN104704568A (zh) 电阻可变存储器中的漂移加速
CN101978427B (zh) 相变存储器装置及操作相变存储器装置的方法
CN101345083B (zh) 可变电阻存储器器件、参考电压产生方法和存储器系统
US8908413B2 (en) Programmable resistance memory
US7778079B2 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
KR101887109B1 (ko) 저항 변화 메모리 장치 및 그에 따른 전류 트리밍 방법
US7944740B2 (en) Multi-level cell programming of PCM by varying the reset amplitude
KR101311499B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
Li et al. Nonvolatile memory design: magnetic, resistive, and phase change
US11056187B2 (en) Memory device with read-write-read memory controller
KR101678886B1 (ko) 멀티-레벨 상변환 메모리 장치 및 그 구동 방법
US8050083B2 (en) Phase change memory device and write method thereof
US8238147B2 (en) Multi-level phase change memory device, program method thereof, and method and system including the same
KR102005226B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR20080023582A (ko) 상변화 메모리 장치의 테스트 방법 및 상변화 메모리 장치
US20160232971A1 (en) Memory device, operating and control method thereof
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR20200082859A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant