CN101755306A - 一种电阻改变存储器设备及其编程方法 - Google Patents

一种电阻改变存储器设备及其编程方法 Download PDF

Info

Publication number
CN101755306A
CN101755306A CN200880024973A CN200880024973A CN101755306A CN 101755306 A CN101755306 A CN 101755306A CN 200880024973 A CN200880024973 A CN 200880024973A CN 200880024973 A CN200880024973 A CN 200880024973A CN 101755306 A CN101755306 A CN 101755306A
Authority
CN
China
Prior art keywords
resistance
numerical value
value
program voltage
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880024973A
Other languages
English (en)
Other versions
CN101755306B (zh
Inventor
户田春希
中井弘人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101755306A publication Critical patent/CN101755306A/zh
Application granted granted Critical
Publication of CN101755306B publication Critical patent/CN101755306B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

对电阻改变存储器设备进行编程的方法，包括：向存储器基元施加编程电压脉冲，用来编程目标电阻数值；设定各自编程电压脉冲之间的热弛豫时间；并且根据由先前编程电压脉冲施加所决定的当前基元的电阻数值，控制每个编程电压脉冲的形状。

Description

一种电阻改变存储器设备及其编程方法
技术领域
本发明涉及一种电阻改变存储器设备及其编程方法。
背景技术
已经提出了一种电阻改变存储器设备，其电阻数值通过施加电压、电流或者热而进行可逆的交换，并且具有不同电阻数值的状态中的一个被存储为数据。注意到，这种存储器设备继承着传统的闪速存储器。这种电阻改变存储器适合于缩小基元尺寸，以及适合于组成一个交叉点基元阵列。此外，易于将基元阵列进行堆叠。
我们已经提出一些此类存储器设备的三维(3-D)基元阵列结构。例如，参考JP 2005-522045A(PCT/JP2003/000155)，以及JP 2006-514393A(PCT/JP2003/003257)。
为了最好地利用这些属性，此外，为了达到高密度和大容量，有效的是使用这样一种多级数据存储方案，使得三个或者更多电阻数值被分配给数据。然而，电阻改变存储器中的可变电阻元件的电阻数值将根据所施加的电压或者焦耳热而被设定或者重设定，其方式使得，例如，当在记录层中电荷被激活到超过一个特定势垒，就发生电荷移动。因此，原则上讲，数据电阻数值在统计学上是不确定的，并且特别地，在多级数据存储方案中，要设定一个或者多个处在最高电阻数值和最低电阻数值之间的介质电阻数值并不容易。
发明内容
根据本发明的一个方面，提供了一种对电阻改变存储器设备进行编程的方法，包括：
向存储器基元施加编程电压脉冲，用来编程目标电阻数值；
设置在各自编程电压脉冲之间的热弛豫时间；以及
根据由先前编程电压脉冲施加所决定的当前基元的电阻数值，控制每个编程电压脉冲的形状。
根据本发明的另一方面，提供了一种电阻改变存储器设备，包括：
存储器基元阵列，具有所布置的电阻改变存储器基元；
读出放大器，配置为将基元的电流与参考基元的电流进行比较；
多个脉冲产生电路，配置为产生具有不同脉冲宽度的编程电压脉冲，其中之一被选择并施加到选定的存储器基元以编程目标电阻数值；
参考电阻器，准备用来在每个编程验证时间被耦合到读出放大器，以验证选定的存储器基元的编程状态，可以根据所述选定的存储器基元的电流电阻数值在所述参考电阻器中设定参考电阻数值；以及
电阻数值编程逻辑电路，配置为根据验证结果利用读出放大器在参考电阻中切换多个参考电阻数值，该验证结果被提供用来选择脉冲产生电路之一，用来适应接下来的编程电压脉冲的施加。
附图描述
图1示出根据一种实施方式的存储器基元阵列的等效电路。
图2示出存储器基元的堆叠结构。
图3示出当存储器基元被施加恒定电压时，其编程状况的改变。
图4是示意图，用来解释电阻数值改变和存储器基元功率改变之间的关系。
图5示出，当存储器基元的电阻数值从高电阻数值减小时的电阻改变属性。
图6示出，当存储器基元的电阻数值从低电阻数值增加时的电阻改变属性。
图7示出，在图6所示的属性情形下，用在数据编程模式中的电压脉冲布置。
图8示出，在图5所示的属性情形下，用在数据编程模式中的电压脉冲布置。
图9示出通过使用图7和图8中所示的编程电压脉冲的多级数据设置程序。
图10示出，在编程后的验证时间设置参考电阻数值的一种方法.
图11示出，在编程后的验证时间设置参考电阻数值的另一种方法。
图12示出逻辑电路，用来编程电阻数值，该电路根据验证判断结果选择脉冲产生电路。
图13示出逻辑电路在电阻数值减小模式中的工作流程。
图14示出逻辑电路在电阻数值增加模式中的工作流程。
具体实施方式
根据本发明的第一方面，为了在多级数据存储方案中设定稳定的数据水平，例如，介质电阻数值，使用这样一种脉冲控制，使得在编程时间的电压脉冲宽度根据先前编程时间所获得的电阻数值而控制，并且热弛豫时间被设置在各自电压脉冲之间，以将在存储器基元中所产生的焦耳热驱散到边缘。
根据本发明的第二个方面，在电阻状态改变主要基于基于焦耳热和基元电压的物理过程这个假定前提下，为了使得电阻状态改变在各自编程电压脉冲施加时间是恒定的，以这样的方式决定脉冲时间，即使得通过各自电压脉冲施加时间所产生的焦耳热是基本恒定的，或者电压与其脉冲宽度的乘积也是基本上恒定的。
因此，在下文所描述的实施方式中，将使用以下的技术要素。
(1)一种具有记录层的电阻改变存储器设备，其电阻状态由于电压、电流或者热而改变，用于通过设定三个或者更多电阻数值水平来在存储器基元中存储多级数据，在这样的存储器设备中，通过施加多个电压脉冲来执行电阻数值状态转变，以在存储器基元中设定目标电阻数值，并且脉冲形状将根据先前电压脉冲施加的结果来决定。
(2)相对于为了在存储器基元中设定目标电阻数值而施加的编程电压脉冲，在相邻的编程电压脉冲之间设定热弛豫时间，用来将在存储器基元中所产生的热量弛豫或者驱散到边缘。
(3)为了判断将在存储器基元中设定的多个电阻数值，通过多个边界电阻数值定义多个电阻数值段，这些边界电阻数值被设定为多个电阻数值之间的参考电阻数值。将一个基元电阻数值与边界电阻数值进行比较，根据基元的电阻数值和边界电阻数值中哪个较高或者较低，可判断基元的电阻数值属于哪一个电阻数值段。
(4)通过选择并联的具有高电阻数值的基元的数目，边界电阻数值(即，参考电阻数值)被设定。
(5)一种电阻改变存储器设备，该设备具有记录层，其电阻数值通过施加电压、电流或者热而改变，以在存储器基元中存储多级数据，在这样的存储器设备中，多个编程电压脉冲被顺序地施加到存储器基元，以将电阻数值从初始和最低的电阻数值状态改变到从多个且更高的电阻数值中选择的目标数值，与此同时，每个电压脉冲形状根据先前编程电压脉冲的结果被决定，其方式使得在基元中产生的焦耳热被控制为在编程期间基本上恒定。
(6)一种电阻改变存储器设备，该设备具有记录层，其电阻数值通过施加电压、电流或热而改变，以在存储器基元中存储多级数据，在这样的存储器设备中，多个编程电压脉冲被顺序地施加到存储器基元，以将电阻数值从初始和最高的电阻数值状态改变到从多个且更低的电阻数值中选择的目标数值，与此同时，每个电压脉冲形状根据先前编程电压脉冲的结果被决定，其方式使得电压积分数值被控制为在编程期间基本上恒定。
应该注意，本发明不仅适应于多级数据存储方案，而且还适应于二元数据存储方案。例如，假想这样一种情形，将要被设定在最低电阻数值和最高电阻数值之间的一个或更多介质电阻数值是不可用做数据的，因为它们不够稳定。在这种情形下，仅使用两种数据状态，即最低电阻数值和最高电阻数值，可以执行二元数据存储，其顺序与多级存储方案的实施方式相同，以逐渐并且准确地获得目标电阻数值。
将参考附图在下文解释本发明的示意性实施方式。
图1示出根据一种实施方式的一个存储器基元阵列MA的等效电路。如图1所示，字线WL和位线BL被布置为互相交叉，并且电阻改变类型的存储器基元MC被放置在字线WL和位线BL的各交叉点处。每个存储器基元MC由存取元件Di和可变电阻元件VR相串联而组成。
例如，可变电阻元件VR具有这样的结构，包含电极/过渡金属氧化物/电极，从而使得金属氧化物(即，记录层)的电阻根据施加的电压、电流和热而改变，从而以非易失性的方式将电阻数值状态存储为数据。
存储器基元MC的堆叠结构被示于例如图2。可变电阻元件VR和存取元件Di被堆叠在分别作为位线BL和字线WL的金属线21和22的交叉点处，并构成存储器基元MC。
在本实施方式中，存储器基元MC存储多级数据，例如四级数据。为了对这种多级数据进行编程，考虑到存储器基元MC的电阻改变属性，特定的编程脉冲控制是必须的。在对编程脉冲控制进行解释之前，将解释存储器基元的电阻改变属性。
参考图3和4，将会解释在存储器基元中产生的功率P如何根据记录层的电阻改变而改变这一过程的概要。如图3所示，用来施加编程电压到字线WL的编程电压产生电路31被处理以具有恒定电压产生电路32，用来输出电压V和电阻r，其被插入到电路32和存储器基元MC之间，以包含字线电阻。
如果严格地描述，此处使用的存储器基元的电压和电阻数值是可变电阻元件VR和存取元件Di的电压和电阻。然而，在以下的解释中，在存取元件Di的电压和电阻数值可忽略的情况下，使用存储器基元的电压和电阻数值。假定存储器基元的电压和电阻数值各自以v和R表示，则存在以下关系，如下面表达式(1)所示，β为比例参数。
表达式(1)
R＝βr
v＝Vβ/(1+β)
存储器基元中产生的功率P将通过以下的表达式(2)表示，其中ε是β的函数，即，ε＝β/(1+β)2
表达式(2)
P＝(V2/r)β/(1+β)2
＝(V2/r)ε
如图4所示，功率P与ε成正比，并且在β大于1的范围内ε与β成反比。图4是一个双对数图。因此，在β较大的范围内，当β增大十倍，ε变为十分之一。换句话解释，当基元的电阻数值变为十倍，所产生的功率变为十分之一。这个关系在β较小的范围内不成立(即，当基元的电阻数值比较小)，并且即使电阻数值变为十倍，功率P并不变为十分之一，因此结果是功率P不会轻易被电阻的改变所影响。
在β＜1的范围内，ε本身变得很小。然而，在这种情形下将ε与电压v比较，由于β减小，功率贡献变得比电压贡献更大，如同在β＞1的范围内一样，因为在此范围内具有关系v/P ∝1+β，即，v/P随着β减小而减小。
如上文所描述，根据其电阻数值，存储器基元(即记录层)中产生的热变得不同，并且，基于热而对存储器基元的电阻数值所产生的影响根据电阻数值本身而发生改变。因此，为了获得目标电阻数值，需要考虑电压产生方法。
图5和6示出在特定的时间期间将电压持续地施加到存储器基元的两种情形中所要估计的电阻改变。随着在长时间内持续施加电压，在存储器基元中产生焦耳热，并且焦耳热同时被驱散到边缘。因此，热产生和其扩散将会达到一个平衡状态。当基于焦耳热的电阻数值转变(作为状态电势高于特定的势垒的结果而产生)与基于基元电压所产生的反向转变相等时，则电阻改变将会被减弱。
详细地解释，图5示出这样一种电阻改变，其中设定在高电阻状态的基元电阻数值随着施加电压而减小，而图6示出另一种电阻改变情形，其中设定在低电阻状态的基元电阻状态随着焦耳热而增加。
在图5所示的操作中，在存储器基元具有高电阻数值的初始状态下，电压施加是有效的，并且在初始状态中产生很大的电阻降低。当电阻数值降低到特定水平，施加到基元的电压减小，而焦耳热相对增加。因此，作为结果，增加了由于焦耳热而发生的电阻数值增加模式，电阻降低速率减小。
作为对比，在图6所示的操作中，在存储器基元具有低电阻数值的初始状态中焦耳热是有效的，并且在初始状态中产生很大的电阻增加。当电阻数值增加到特定水平，基元中产生的焦耳热减小，而基元电压则增加。因此，作为结果，增加了由于电压施加所产生的电阻数值减小模式，电阻增加速率减小。
不仅在从高电阻数值状态开始的情形，而且在从低电阻数值状态开始的情形下，电阻数值都会被稳定到基本上恒定。最终稳定的电阻数值或者初始电阻数值变化率取决于基元的环境，从而电阻数值将会是可变的，具有特定的不确定部分ΔR。因此，要基于电阻数值和电压施加时间之间的关系编程形成多级数据的三个或者更多目标电阻数值变得困难。
考虑到以上所述的电阻改变存储器设备的编程属性，根据此实施方式的编程方法按照如下方式执行：将编程电压产生电路的输出电压V设定为恒定，而且在脉冲宽度控制下执行多个电压脉冲施加，从而设定稳定的目标电压。
图7示出在图6所示的情形中使用的编程电压脉冲布置，即，在该情形下，基元的初始电阻数值是低电阻，并且电阻改变(电阻增加)是由于在基元中产生的焦耳热。在每个相邻的脉冲之间保持有热弛豫时间。热弛豫时间被设定为等于或者长于在基元中产生的焦耳热的热扩散时间常数，并用来在每个脉冲施加之后，重设定基元的热环境。
由于基元的电阻数值增加是由于借助焦耳热而克服势垒的结果，所以脉冲宽度τ被决定为使得在每一个脉冲宽度中产生的焦耳热为恒定的。如以上所解释，由于P＝(V2/r)ε，τP是恒定的，并且τε也是恒定的，所以基于以上描述的ε和β之间的关系，τ基本上正比于β。
因此，如果电阻数值变为十倍，则有必要使用十倍的脉冲宽度以产生恒定的热。考虑到这点，实际的是，将最高电阻数值和初始电阻数值之间的电阻数值范围分割为多个电阻数值段，并为每段设定脉冲宽度。例如，如图7所示，电阻数值范围被分割为五段，这五段由边界电阻数值R0，R1，R2和R3(R0＞R1＞R2＞R3)所定义。根据施加脉冲之后的当前电阻数值属于哪一段，接下来的编程电压脉冲的脉冲宽度τ被决定，如下表达式(3)所表示。
表达式(3)
R0＞R≥R1→τ1
R1＞R≥R2→τ2
R2＞R≥R3→τ3
R3＞R→τ4
脉冲宽度τ被设定为使得相应段内的典型电阻数值处的焦耳热为恒定，即，为了满足关系τ4＜τ3＜τ2＜τ1。详细地解释，在图7中，开始时电阻数值R低于R3，并且焦耳热较大，编程操作以最窄的脉冲宽度τ4开始。当电阻数值R变得满足R2＞R≥R3，则脉冲宽度改变为τ3。相似地，通过使用这种方法，即当结果电阻数值高于相应边界电阻时，脉冲宽度增加，则编程可以被执行，条件是在每个编程电压脉冲施加中所产生的焦耳热是基本上恒定的。实际上，并不容易控制所产生的焦耳热为恒定。因此，将会将其控制在特定范围内。
多级数据中使用的目标电阻数值选自图7所示的电阻段。在本例中，有可能设定四个数据级L0-L3，如图9所示，它们可以利用边界电阻数值R0-R3进行分辨。低于R3的级L4将会被用作初始数值(即，重设定数值)。
在数据级L1和L2，即介质电阻数值不稳定的情形下，仅使用两个数据状态，L3(最低电阻数值)和L0(最高电阻数值)，则将执行二元数据存储，其控制与多级存储方案的实施方式相同。
图8示出在图5所示的情形中使用的编程电压脉冲布置，即，在编程开始时基元的初始电阻数值较高，并且焦耳热较小的情形下，电阻改变(电阻减小)是由于基元电压而发生的。
也在这种情形下，编程电压产生电路的恒定的电压源V被设定在高而且恒定的数值，并且基元的电阻数值利用电压脉冲宽度控制和脉冲的数目而被设定。进一步地，在每个相邻的脉冲之间保持有热弛豫时间，用来在每次脉冲施加之后，重设定基元的热环境。
由于基元的电阻数值减小是由于基元的电压而克服一个势垒的结果，所以脉冲的宽度τ被决定为使得基元的电压v与脉冲宽度τ的乘积为恒定。如上文所解释，由于v＝Vβ/(β+1)，τv是恒定的，所以τβ变为大约β+1，从而τ是基本上恒定的，不考虑当β＞＞1时β的改变。
当电阻数值变得极小，于是β变得极小的情形下，在以上描述的状况下需要设定τ为较大。此时，焦耳热的影响变大。因此，需要设定电阻数值的下限，以及电压脉冲宽度的上限，由此低电阻数值一侧不会被用在具有高初始电阻数值的多级数据编程模式。
将目标电压范围分割为多个段，并且为每段设定脉冲宽度，这是实际的。例如，如图8所示，电阻数值范围被分割为被边界电阻数值R0，R1，R2和R3(R0＞R1＞R2＞R3)所定义的五个电阻数值段。如果基元的电阻数值变得低于R3，不施加电压脉冲。根据施加脉冲之后的电阻数值属于哪一段，决定接下来的编程电压脉冲的脉冲宽度τ，如下面表达式(4)所表达。
表达式(4)
R≥R0→τ4
R0＞R≥R1→τ3
R1＞R≥R2→τ2
R2＞R≥R3→τ1
脉冲宽度τ被设定为满足τv＝常数，从而施加到相应的电阻数值段内的典型存储器基元的电压v的影响变得恒定。也就是说，它被设定为满足关系τ4＜τ3＜τ2＜τ1。详细地解释，在图8中，开始时电阻数值R高于R0，并且基元的电压较高，编程操作以最窄的脉冲宽度τ4开始。当电阻数值R变得满足R0＞R≥R1时，脉冲宽度被改变到τ3。类似地，通过使用这样一种方法，即当结果电阻数值低于相应的边界电阻时，脉冲宽度增加，则可在每个电压脉冲施加时τv基本上恒定的状况下执行编程。实际上，要使τv恒定并不容易。所以，将会把它控制在特定的范围内。
在多级数据中使用的目标电阻数值从图8所示的电阻段中选取。在本例中，可能设定四个数据级L1-L4，如图9所示，它们被边界电阻数值R0-R3所区分。级L0被设定为高于R0，它用做初始数值(即，重设定数值)。
在通过利用电阻数值增加来设定多级数据的情形中，初始电阻数值被设定为尽量低，并且电阻数值从它开始减小。在通过利用电阻数值减小设定多级数据的情形中，初始电阻数值被设定为尽量高，并且电阻数值从它开始升高。也就是说，在电阻数值增加模式中，基元的擦除状态被设定为最低电阻数值状态，而在电阻数值减小模式中，被设定为最高电阻数值状态。
接下来，将会解释编程验证(即，基元电阻验证)操作。基元电阻验证用来验证，作为每个编程电压施加的结果，基元的电阻数值是否被设定在特定的电阻数值段内。此处准备有差分读出放大器，它探测选定的存储器基元和参考基元之间的基元电流差。选定的存储器基元和参考基元被各自耦合到选定的字线WL和参考字线RWL，它们通过读取电压Vread所驱动。
图10和11示出两种验证方法，它们的参考基元方案互相不同。在验证读取时间，电压Vread通过读出放大器41被施加到字线WL和参考字线RWL，读出放大器41代替编程电压产生电路的恒定电压V。在读出放大器41和存储器基元MC之间，布置了与编程电压产生电路和存储器基元之间所布置的电阻相同的电阻r。
在图10所示的方案中，具有边界电阻数值R0-R3的参考基元RC被布置在沿着参考字线RWL，以有选择地耦合到它。这些参考基元RC被顺序的切换以用来验证读取。在电阻数值减小模式中所采用的参考基元的切换顺序，与在电阻数值增加模式中采用的顺序相反。
在图11所示的方案中，参考基元RC由多个具有高电阻Rh的、在参考字线RWL上的电阻器所组成，这些电阻器的并联数目ni是可选的。切换数目ni，将会获得参考电阻数值Ri＝Rh/ni。在电阻数值减小模式中使用的并联数目的增加/减小与在电阻数值增加模式中所采用的相反。
图12示出一个脉冲产生系统，该系统基于读出放大器的GO/NOGO判断有选择地产生编程电压脉冲，所述判断是作为验证读取的结果。参考电阻切换和脉冲产生电路选择是相联系的，并且在参考电阻切换电路50中执行。也就是说，参考电阻切换响应于GO/NOGO判断电路52的基于感测读出结果的判断结果而执行，由此选择脉冲产生电路53(53a-53d)中之一。脉冲产生电路53用作对于通过编程电压产生电路31供应的基元电压的ON/OFF进行控制。
此处需要注意，在电阻数值减小模式中，当基元电阻数值低于参考电阻数值时，则判断“GO”，而在电阻数值增加模式中，当基元电阻数值高于参考电阻数值时，则判断“GO”。
下文将详细解释参考电阻切换操作。如图12所示，以上描述的电阻数值增加模式(图7)和电阻数值减小模式(图8)将会被分别更简单地称为“增加模式”和“减小模式”。在电阻数值尚未被减小到R0(R0 NOGO)这样一个减小模式中，或者在电阻数值尚未被增加到R3(R3 NOGO)这样一个增加模式中，τ4脉冲产生电路53a被选择。在电阻数值已经被减小到R0、但是尚未被减小到R1(R0 GO，R1 NOGO)的减小模式中，或者在电阻数值已经被增加到R3、但是尚未被增加到R2(R3 GO，R2NOGO)的增加模式中，τ3脉冲产生电路53b被选择。
类似地，响应于减小模式中R1 GO，R2 NOGO，或者增加模式中R2GO，R1 NOGO，τ2脉冲产生电路53c被选择。响应于减小模式中R2 GO，R3 NOGO，或者增加模式中R1 GO，R0 NOGO，τ1脉冲产生电路53d被选择。
用来判断以上描述的GO和NOGO的电路模块，即GO/NOGO判断电路52和参考电阻切换电路51，被布置为构成电阻数值编程逻辑电路50。
图13和14分别示出在减小模式和增加模式中电阻数值编程逻辑电路50的操作流程。此处假定目标电阻数值是Rd；并且它被设定在电阻数值段m和m+1之间，即Rm＞Rd＞Rm+1。
如图13所示，在减小模式，设定初始数值i＝0(步骤S11)，然后判断电阻R是否低于Ri(步骤S12)。如果是，则i被递增(步骤S13)，并且重复相同的判断(步骤S12)。
如果判断结果为否，比较i与m+1(步骤S14)。如果是，(即，判断为匹配)这种模式结束，而如果否(即未判断出匹配)，则根据Ri-1GO和Ri NOGO选择脉冲产生电路(步骤S15)。
如图14所示，在增加模式中，设定初始数值i＝n(步骤S21)，然后判断电阻R是否低于Ri(步骤S22)。如果是，i被递减(步骤S23)，并且重复相同的判断(步骤S22)。
如果判断结果为否，比较i与m(步骤S24)。如果是(即，判断为匹配)，则这种模式结束，而如果否(即，为判断出匹配)，则根据Ri+1GO和Ri NOGO选择脉冲产生电路(步骤S25)。在脉冲产生之后，再次进入到判断循环。
在以上描述的实施方式中，脉冲宽度，即脉冲保持时间，被用作脉冲控制因子。作为对照，使用脉冲高度或者脉冲形状，即，脉冲高度和脉冲宽度的组合，作为脉冲控制因子是有效的。通过改变脉冲产生电路和电压源电路这是轻易可能实现的。在这种情形下，基于脉冲施加所导致的电阻数值，类似于以上描述的实施方式来决定接下来的脉冲状态。
在这种情形下，为了使得基元中产生的焦耳热恒定，有效的是在每个周期施加这样的脉冲形状从而使得基元功率的时间积分数值保持恒定，或者使得基元电压的时间积分数值保持恒定。
本发明不限于以上描述的实施方式。本领域内的技术人员可以理解，可以进行各种形式和细节上的改变，而不偏离本发明的精神、范围和教导。
工业实用性
提供了一种电阻改变存储器设备，在该设备中，数据可稳定地编程。

Claims (18)

1.一种对电阻改变存储器设备进行编程的方法，包括：
向存储器基元施加编程电压脉冲，用于编程目标电阻数值；
设定各编程电压脉冲之间的热弛豫时间；并且
根据由先前编程电压脉冲施加所决定的当前基元的电阻数值，控制每个编程电压脉冲的形状。
2.根据权利要求1的方法，其中：
目标电阻数值是从多个电阻数值中挑选出的一个。
3.根据权利要求2的方法，其中：
多个电阻数值段被边界电阻数值所定义，这些边界电阻数值被设定在所述多个电阻数值中各自的边界处，并且其中
通过判断在施加每个编程电压脉冲之后，基元的电阻数值属于哪个电阻数值段，来控制编程电压脉冲的脉冲宽度。
4.根据权利要求3的方法，其中
如此执行数据编程，使得设定在初始数值的存储器基元根据通过编程电压脉冲施加在存储器基元中所产生的焦耳热，而具有高于该初始数值的目标电阻数值，并且其中
如此控制每个编程电压脉冲的脉冲宽度，使得焦耳热基本上恒定。
5.根据权利要求3的方法，其中
如此执行数据编程，使得设定在初始数值的存储器基元根据通过编程电压施加所获得的基元电压，而具有低于该初始数值的目标电阻数值，并且其中
如此控制每个编程电压脉冲的脉冲宽度，使得基元电压积分数值基本上恒定。
6.根据权利要求3的方法，其中
多个电阻器被布置，它们被设定在各边界电阻数值，其中之一被选择作为在编程验证时间使用的参考电阻。
7.根据权利要求3的方法，其中
多个电阻器被布置为可并联的，每个都被设定在最高电阻数值，其并联数目被选择为构成在编程验证时间使用的参考电阻。
8.根据权利要求3的方法，还包括：
在施加每个编程电压之后，通过差分读出放大器验证基元电阻数值是否已经达到目标电阻数值，该放大器被准备用来比较基元的电流与参考电阻的电流。
9.根据权利要求4的方法，其中，
通过边界电阻数值R0，R1，R2，R3和R4(其中R0＞R1＞R2＞R3＞R4)定义五个电阻数值段，并且，根据基元的电阻数值R属于哪一个电阻数值段，如下选择编程电压脉冲的脉冲宽度τ(τ4＜τ3＜τ2＜τ1)：R0＞R≥Rl→τl，R1＞R≥R2→τ2，R2＞R≥R3→τ3，以及R3＞R→τ4，并且其中，
在存储器基元中产生的焦耳热基本上恒定的状况下，存储器基元从初始数值被编程到目标电阻数值。
10.根据权利要求5的方法，其中
通过边界电阻数值R0、R1、R2、R3和R4(其中R0＞R1＞R2＞R3＞R4)定义五个电阻数值段，并且，根据基元的电阻数值R属于哪一个电阻数值段，如下选择编程电压脉冲的脉冲宽度τ(τ4＜τ3＜τ2＜τ1)：R≥R0→τ4，R0＞R  Rl→τ3，R1＞R≥R2→τ2，以及R2＞R→τl，并且其中，
在基元的电压积分数值基本上恒定的状况下，存储器基元从初始数值被编程到目标电阻数值。
11.一种电阻改变存储器设备，包括：
存储器基元阵列，具有布置的电阻改变存储器基元；
读出放大器，配置为将基元的电流与参考基元的电流进行比较；
多个脉冲产生电路，配置为产生具有不同脉冲宽度的编程电压脉冲，其中之一被选择并施加到选定的存储器基元以编程目标电阻数值；
参考电阻器，准备用来在每个编程验证时间被耦合到所述读出放大器，以验证所述选定的存储器基元的编程状态，可以根据所述选定的存储器基元的电流电阻数值在所述参考电阻器中设定参考电阻数值；以及
电阻数值编程逻辑电路，配置为根据利用所述读出放大器的验证结果在参考电阻器中切换多个参考电阻数值，该验证结果被提供用来选择脉冲产生电路之一，以适用于接下来的编程电压脉冲施加。
12.根据权利要求11的电阻改变存储器设备，其中
在数据编程时间，在顺序施加到所述选定的存储器基元的各编程电压脉冲之间设定热弛豫时间，并且，编程电压脉冲的脉冲宽度根据由先前编程电压脉冲施加所决定的当前基元电阻数值进行控制。
13.根据权利要求11的电阻改变存储器设备，其中
目标电阻数值是从多个电阻数值中挑选出来的一个。
14.根据权利要求13的电阻改变存储器设备，其中
多个电阻数值段被边界电阻数值所定义，这些边界电阻数值被设定在多个电阻数值各自的边界处，并且其中
当目标电阻数值被编程时，通过判断在施加每个编程电压脉冲之后基元的电阻数值属于哪个电阻数值段内，来控制每个编程电压脉冲的脉冲宽度。
15.根据权利要求14的电阻改变存储器设备，其中，
如此执行数据编程，使得根据编程电压脉冲施加所产生的焦耳热，将所选定的存储器基元的电阻从初始数值增加到目标电阻数值，并且其中
如此控制每个编程电压脉冲的脉冲宽度，使得在所选定的存储器基元中产生的焦耳热基本上恒定。
16.根据权利要求14的电阻改变存储器设备，其中，
如此执行数据编程，使得根据编程电压脉冲施加所获得的基元的电压，将所选定的存储器基元的电阻从初始数值减小到目标电阻数值，并且其中
如此控制每个编程电压脉冲的脉冲宽度，使得基元的电压积分数值基本上恒定。
17.根据权利要求14的电阻改变存储器设备，还包括：
多个电阻器，被布置并设置在各边界电阻数值，其中之一被选择作为在编程验证时间使用的参考电阻。
18.根据权利要求14的电阻改变存储器设备，还包括：
多个电阻器，每个被设置在边界电阻数值中的最高数值，并被布置为可并联的，其并联的数目被选择为构成在编程验证时间使用的参考电阻。
CN2008800249731A 2007-07-18 2008-06-25 一种电阻改变存储器设备及其编程方法 Expired - Fee Related CN101755306B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP186996/2007 2007-07-18
JP2007186996A JP5060191B2 (ja) 2007-07-18 2007-07-18 抵抗変化メモリ装置のデータ書き込み方法
PCT/JP2008/061935 WO2009011221A1 (en) 2007-07-18 2008-06-25 A resistance change memory device and programming method thereof

Publications (2)

Publication Number Publication Date
CN101755306A true CN101755306A (zh) 2010-06-23
CN101755306B CN101755306B (zh) 2013-03-27

Family

ID=40259559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800249731A Expired - Fee Related CN101755306B (zh) 2007-07-18 2008-06-25 一种电阻改变存储器设备及其编程方法

Country Status (5)

Country Link
US (1) US8184470B2 (zh)
JP (1) JP5060191B2 (zh)
KR (1) KR101227826B1 (zh)
CN (1) CN101755306B (zh)
WO (1) WO2009011221A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104704568A (zh) * 2012-10-09 2015-06-10 美光科技公司 电阻可变存储器中的漂移加速
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
CN106340323A (zh) * 2016-08-19 2017-01-18 中国电子科技集团公司第五十八研究所 一种适用于mtm反熔丝prom的编程方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1883113B1 (en) * 2006-07-27 2010-03-10 STMicroelectronics S.r.l. Phase change memory device
WO2008018206A1 (fr) 2006-08-09 2008-02-14 Mitsubishi Electric Corporation Dispositif de lecture d'un disque optique
CN101501777B (zh) * 2006-08-09 2012-02-01 三菱电机株式会社 光盘播放装置
JP2010225227A (ja) 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
US7983065B2 (en) * 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
US8199576B2 (en) 2009-04-08 2012-06-12 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US8154904B2 (en) 2009-06-19 2012-04-10 Sandisk 3D Llc Programming reversible resistance switching elements
KR101571148B1 (ko) * 2009-09-02 2015-11-23 삼성전자주식회사 저항 메모리 소자의 저항 측정 방법 및 저항 측정 시스템
US8289749B2 (en) 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
JP5359798B2 (ja) 2009-11-10 2013-12-04 ソニー株式会社 メモリデバイスおよびその読み出し方法
JP5359804B2 (ja) 2009-11-16 2013-12-04 ソニー株式会社 不揮発性半導体メモリデバイス
US9183928B2 (en) 2009-12-29 2015-11-10 Micron Technology, Inc. Descending set verify for phase change memory
US8848430B2 (en) 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
KR20130001725A (ko) * 2010-02-18 2013-01-04 쌘디스크 3디 엘엘씨 반전가능한 저항-스위칭 소자들에 대한 스텝 소프트 프로그래밍
EP2543660A4 (en) 2010-03-04 2014-04-30 Ajinomoto Kk PROPHYLACTIC OR THERAPEUTIC ACTIVE AGAINST DIABETES OR ADIPOSITAS
US20110297912A1 (en) 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof
US8526237B2 (en) 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
CN102610272B (zh) * 2011-01-19 2015-02-04 中国科学院微电子研究所 一种阻变存储器单元的编程和擦除方法及装置
CN102623046B (zh) * 2011-01-28 2014-09-17 北京大学 一种能够实现多进制加法计算的阻变器件及多进制加法计算的方法
KR20120103913A (ko) 2011-03-11 2012-09-20 삼성전자주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
KR20130021199A (ko) 2011-08-22 2013-03-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 구동 방법
US8773888B2 (en) 2011-08-22 2014-07-08 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
KR20130026803A (ko) 2011-09-06 2013-03-14 삼성전자주식회사 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
JP5624573B2 (ja) * 2012-02-24 2014-11-12 株式会社東芝 半導体記憶装置及びその制御方法
US8804399B2 (en) * 2012-03-23 2014-08-12 Micron Technology, Inc. Multi-function resistance change memory cells and apparatuses including the same
JP5602175B2 (ja) * 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
US8958235B2 (en) * 2012-08-31 2015-02-17 Kabushiki Kaisha Toshiba Semiconductor memory device
KR101998673B1 (ko) 2012-10-12 2019-07-11 삼성전자주식회사 저항성 메모리 장치 및 그것의 구동방법
KR101385637B1 (ko) * 2012-10-31 2014-04-24 성균관대학교산학협력단 반도체 메모리 장치, 프로그램 방법 및 시스템
KR102079370B1 (ko) * 2013-02-05 2020-02-20 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 쓰기 방법
US8861258B2 (en) 2013-02-21 2014-10-14 Sandisk 3D Llc Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
JP6251885B2 (ja) 2013-04-26 2017-12-27 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶装置およびその書き込み方法
CN103337255B (zh) * 2013-06-21 2015-06-17 华中科技大学 一种针对rram的快速写验证方法和系统
KR20150002002A (ko) * 2013-06-28 2015-01-07 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2015049918A (ja) * 2013-09-03 2015-03-16 マイクロン テクノロジー， インク． 書き込みパルス幅設定方法、データ書き込み方法及び半導体装置
US9001573B1 (en) 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
KR102157357B1 (ko) 2014-06-16 2020-09-17 삼성전자 주식회사 메모리 장치 및 상기 메모리 장치의 독출 방법
KR102140786B1 (ko) 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102131324B1 (ko) 2014-07-08 2020-07-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
KR102462921B1 (ko) 2016-03-14 2022-11-07 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 전자 장치 및 그 동작 방법
KR102313601B1 (ko) * 2017-03-24 2021-10-15 삼성전자주식회사 메모리 장치의 동작 방법
KR102619667B1 (ko) 2018-09-21 2023-12-29 삼성전자주식회사 저항성 메모리 장치
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array
KR20220021075A (ko) 2020-08-12 2022-02-22 삼성전자주식회사 메모리 셀의 크기에 따른 최적의 프로그램 전압을 생성하는 메모리 장치
CN114400032B (zh) * 2022-03-24 2022-08-05 之江实验室 一种动态加速阻变存储器阻值设置的方法、装置和介质

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2009A (en) * 1841-03-18 Improvement in machines for boring war-rockets
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
TW463078B (en) * 1999-07-05 2001-11-11 Alps Electric Co Ltd Multidirectional input device
JP4025527B2 (ja) * 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
EP1450373B1 (en) * 2003-02-21 2008-08-27 STMicroelectronics S.r.l. Phase change memory device
US7767993B2 (en) * 2002-04-04 2010-08-03 Kabushiki Kaisha Toshiba Resistance change memory device
AU2003201760A1 (en) 2002-04-04 2003-10-20 Kabushiki Kaisha Toshiba Phase-change memory device
US7623370B2 (en) * 2002-04-04 2009-11-24 Kabushiki Kaisha Toshiba Resistance change memory device
US7663132B2 (en) * 2002-04-04 2010-02-16 Kabushiki Kaisha Toshiba Resistance change memory device
JP4205938B2 (ja) * 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
US6813177B2 (en) 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
US7606059B2 (en) 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
US7400522B2 (en) * 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
US7706167B2 (en) * 2003-03-18 2010-04-27 Kabushiki Kaisha Toshiba Resistance change memory device
US7719875B2 (en) * 2003-03-18 2010-05-18 Kabushiki Kaisha Toshiba Resistance change memory device
US7394680B2 (en) * 2003-03-18 2008-07-01 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element with a recording layer electrode served as a cation source in a write or erase mode
US7778062B2 (en) * 2003-03-18 2010-08-17 Kabushiki Kaisha Toshiba Resistance change memory device
US7729158B2 (en) 2003-04-03 2010-06-01 Kabushiki Kaisha Toshiba Resistance change memory device
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7391642B2 (en) 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
JP2009117006A (ja) 2007-11-09 2009-05-28 Toshiba Corp 抵抗変化メモリ装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104704568A (zh) * 2012-10-09 2015-06-10 美光科技公司 电阻可变存储器中的漂移加速
CN104704568B (zh) * 2012-10-09 2017-10-20 美光科技公司 电阻可变存储器中的漂移加速
US9858999B2 (en) 2012-10-09 2018-01-02 Micron Technology, Inc. Drift acceleration in resistance variable memory
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
US10475512B2 (en) 2016-01-22 2019-11-12 Tsinghua University Operation method of resistive random access memory and resistive random access memory device
CN106340323A (zh) * 2016-08-19 2017-01-18 中国电子科技集团公司第五十八研究所 一种适用于mtm反熔丝prom的编程方法
CN106340323B (zh) * 2016-08-19 2019-08-20 中国电子科技集团公司第五十八研究所 一种适用于mtm反熔丝prom的编程方法

Also Published As

Publication number Publication date
JP2009026364A (ja) 2009-02-05
KR101227826B1 (ko) 2013-01-29
WO2009011221A1 (en) 2009-01-22
US20100188885A1 (en) 2010-07-29
KR20100040931A (ko) 2010-04-21
JP5060191B2 (ja) 2012-10-31
US8184470B2 (en) 2012-05-22
CN101755306B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
CN101755306B (zh) 一种电阻改变存储器设备及其编程方法
CN101828235B (zh) 非易失性半导体存储器件
US7508695B2 (en) Nonvolatile semiconductor memory device and data writing method
CN101331553B (zh) 非易失性半导体存储器件
CN103548085B (zh) 多位存储器单元的条件编程
CN100505082C (zh) 编制多阶相变存储器装置的方法
CN101828236B (zh) 非易失性半导体存储器件
US7646625B2 (en) Conditioning operations for memory cells
KR101158991B1 (ko) 저항 변화 메모리 장치
EP1906411A1 (en) Method of programming a phase change memory device
KR100887138B1 (ko) 상 변화 메모리 장치의 구동 방법
CN101192446A (zh) 多电平可变电阻存储装置及其驱动方法
TWI543160B (zh) 電阻可變記憶體感測
CN101140806A (zh) 非易失性存储设备和相关操作方法
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
JP2011198439A (ja) 半導体記憶装置およびその制御方法
CN105931665A (zh) 一种相变存储器读出电路及方法
US11217309B2 (en) Variably resistive memory device
KR100929297B1 (ko) 상 변화 메모리 장치, 형성 방법 및 이를 이용한멀티미디어 저장 장치
JP6972059B2 (ja) 抵抗変化型メモリ
CN102169723A (zh) 抗功耗分析攻击的电阻随机存储器、读电路及其读操作方法
CN105741869A (zh) 阻变存储装置的测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20160625