TWI543160B - 電阻可變記憶體感測 - Google Patents

電阻可變記憶體感測 Download PDF

Info

Publication number
TWI543160B
TWI543160B TW103114894A TW103114894A TWI543160B TW I543160 B TWI543160 B TW I543160B TW 103114894 A TW103114894 A TW 103114894A TW 103114894 A TW103114894 A TW 103114894A TW I543160 B TWI543160 B TW I543160B
Authority
TW
Taiwan
Prior art keywords
memory unit
signal
data state
memory
stylized
Prior art date
Application number
TW103114894A
Other languages
English (en)
Other versions
TW201511004A (zh
Inventor
費迪南朵 畢德斯奇
羅伯托 加斯塔迪
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201511004A publication Critical patent/TW201511004A/zh
Application granted granted Critical
Publication of TWI543160B publication Critical patent/TWI543160B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

電阻可變記憶體感測 相關申請案
本申請案與具有代理人檔案號1003.0040001之標題為「電阻可變記憶體感測(Resistance Variable Memory Sensing)」之在2013年4月24日提出申請之美國專利申請案13/869,571相關。
本發明大體而言係關於諸如半導體記憶體裝置、系統及控制器之設備以及相關方法，且更特定而言係關於感測電阻可變記憶體單元。
通常提供記憶體裝置作為電腦或其他電子裝置中之內部半導體積體電路及/或外部可抽換式裝置。存在諸多不同類型之記憶體，包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)、快閃記憶體及電阻可變記憶體以及其他。電阻可變記憶體之類型包含可程式化導體記憶體、相變隨機存取記憶體(PCRAM)、電阻式隨機存取記憶體(RRAM)、磁阻隨機存取記憶體(MRAM；亦稱為磁性隨機存取記憶體)、導電橋接隨機存取記憶體(CBRAM)及自旋轉矩轉移隨機存取記憶體(STT RAM)以及其他。
舉例而言，非揮發性記憶體可用於個人電腦、可攜式記憶體卡、固態磁碟機(SSD)、個人數位助理(PDA)、數位相機、蜂巢式電 話、可攜式音樂播放器(例如，MP3播放器)及電影播放器以及其他電子裝置中。資料(諸如程式碼、使用者資料及/或諸如一基本輸入/輸出系統(BIOS)之系統資料)通常儲存於非揮發性記憶體裝置中。
電阻可變記憶體(諸如RRAM或STT RAM)包含可基於一儲存元件(例如，具有一可變電阻之一記憶體元件)之電阻狀態儲存資料之電阻可變記憶體單元。如此，電阻可變記憶體單元可經程式化以藉由使記憶體元件之電阻位準變化而儲存對應於一目標資料狀態之資料。電阻可變記憶體單元可藉由將一程式化信號施加至電阻可變記憶體單元而程式化為一目標資料狀態(例如，對應於一特定電阻狀態)。程式化信號可包含將一電場或能量源(諸如正或負電脈衝(例如，正或負電壓或者電流脈衝))施加至單元(例如，單元之記憶體元件)達一特定持續時間。
一電阻可變記憶體單元可經程式化為若干資料狀態中之一者。舉例而言，一單位階單元(SLC)可經程式化為兩個資料狀態(對應於一設定資料狀態之一低電阻狀態(例如，邏輯1)或對應於一重設資料狀態之一高電阻狀態(例如，邏輯0))中之一者。記憶體單元之資料狀態可取決於單元是程式化為高於一特定位準之一電阻還是低於一特定位準之一電阻。作為一額外實例，各種電阻可變記憶體單元可經程式化為對應於不同電阻位準之多個不同資料狀態中之一者。此等單元可稱為多狀態單元、多數字單元及/或多位階單元(MLC)，且可表示資料之多個二進制數字(例如，10、01、00、11、111、101、100、1010、1111、0101、0001等)。
在某些例項中，用於判定一電阻可變記憶體單元之資料狀態之一感測操作可能不正確地判定該電阻可變記憶體單元之資料狀態。可藉由比較一記憶體單元之一電參數與另一記憶體單元或係參考記憶體單元之記憶體單元之組合之一電參數而感測該記憶體單元。舉例而 言，比較在某些經定義偏壓條件中流動至記憶體單元中之電流與在相同偏壓條件中流動至一參考記憶體單元中之電流。接著，宣告記憶體單元在取決於記憶體單元中之電流是大於還是小於參考記憶體單元中之電流之一邏輯狀態中。此感測操作可係快速且簡單的，但可導致感測錯誤。舉例而言，在一感測操作期間與記憶體單元相關聯之一信號可能或可能不對應於記憶體單元被程式化到的一資料狀態，因此導致感測記憶體單元之一不正確資料狀態。
100‧‧‧陣列/記憶體陣列
102-1至102-n‧‧‧導電線/字線
104-1至104-m‧‧‧導電線/位元線
106‧‧‧電阻可變記憶體單元/單元/記憶體單元
400‧‧‧記憶體陣列/陣列
410‧‧‧記憶體裝置
412‧‧‧控制器
414‧‧‧改變判定組件
544‧‧‧判定組件
548‧‧‧二極體
550‧‧‧電容器/充電電容器
552‧‧‧比較器
554‧‧‧信號
556‧‧‧輸入
558‧‧‧輸入
560‧‧‧輸出
562‧‧‧鎖存器
564‧‧‧輸出
566‧‧‧改變判定組件
568‧‧‧電阻器
570‧‧‧電容器/充電電容器
572‧‧‧比較器
574‧‧‧信號
576‧‧‧輸入
578‧‧‧輸入
580‧‧‧輸出
582‧‧‧鎖存器
584‧‧‧輸出
585‧‧‧改變判定組件/電路
586‧‧‧開關
588‧‧‧開關
590‧‧‧開關
592‧‧‧電容器
594‧‧‧比較器
596‧‧‧鎖存器
597‧‧‧輸出
598‧‧‧輸出
599‧‧‧信號
DATA OUT‧‧‧輸出
In1‧‧‧輸入
In2‧‧‧輸入
OUT‧‧‧輸出
SCELL‧‧‧信號
圖1係根據本發明之若干項實施例之一電阻可變記憶體單元陣列之一部分之一方塊圖。
圖2圖解說明根據本發明之若干項實施例之用於判定電阻可變記憶體單元之一資料狀態之一方法。
圖3圖解說明根據本發明之若干項實施例之用於判定電阻可變記憶體單元之一資料狀態之一方法。
圖4圖解說明根據本發明之若干項實施例之呈一記憶體裝置之形式之一設備之一方塊圖。
圖5A至圖5C圖解說明根據本發明之若干項實施例之實例性改變判定組件。
本發明包含用於感測一電阻可變記憶體單元之設備及方法。若干項實施例包含將一記憶體單元程式化為一初始資料狀態且藉由以下操作而判定該記憶體單元之一資料狀態：將一程式化信號施加至該記憶體單元，該程式化信號與將記憶體單元程式化為一特定資料狀態相關聯；及判定在施加該程式化信號期間該記憶體單元之該資料狀態是否自該初始資料狀態改變為該特定資料狀態。
舉例而言，與先前方法相比，本文中所闡述之實施例可減少感 測(例如，讀取)錯誤及/或增加一感測操作之速度。舉例而言，先前方法中之感測操作可由於記憶體單元具有與除關聯於用於將記憶體單元程式化之程式化信號之資料狀態之外的一資料狀態相關聯之一電阻而導致感測錯誤。此外，先前記憶體單元感測方法可包含可係耗時之用以判定一記憶體單元之資料狀態之若干步驟。舉例而言，先前方法可包含感測記憶體單元之資料狀態，將記憶體單元程式化為一已知資料狀態，及最後再次感測記憶體單元之資料狀態以判定記憶體單元之初始資料狀態。與先前方法相比，本發明之實施例可藉由將一程式化信號施加至記憶體單元且判定是否發生與記憶體單元相關聯之一信號改變而以增加之速度且以較少錯誤感測記憶體單元。
在本發明之以下實施方式中，參考形成本發明之一部分之隨附圖式，且圖式中以圖解說明之方式展示可如何實踐本發明之若干項實施例。充分詳細地闡述此等實施例以使得熟習此項技術者能夠實踐本發明之實施例，且應理解，可利用其他實施例且可在不背離本發明之範疇之情況下做出處理程序、電及/或結構改變。如本文中所使用，「若干」某物可指此類事物中之一或多者。舉例而言，若干記憶體裝置可指一或多個記憶體裝置。如本文中所使用，標誌符「N」及「M」(特定而言關於圖式中之元件符號)指示本發明之若干實施例可包含如此標誌之特定特徵中之若干特定特徵。
本文中之各圖遵循其中第一個數字或前幾個數字對應於圖式圖編號且其餘數字識別圖式中之一元件或組件之一編號慣例。不同圖之間的類似元件或組件可藉由使用類似數字來識別。舉例來說，100可指圖1中之元件「00」，且在圖4中可將一類似元件指代為400。如將瞭解，可添加、更換及/或消除本文中之各種實施例中所展示之元件以便提供本發明之若干額外實施例。另外，如將瞭解，各圖中所提供之元件之比例及相對尺度意欲圖解說明本發明之實施例且不應視為具一 限制意義。
圖1係根據本發明之若干項實施例之電阻可變記憶體單元106之一陣列100之一部分之一方塊圖。在圖1中所圖解說明之實例中，陣列100係具有位於第一數目個導電線102-1、102-2、…、102-N(例如，存取線，其可在本文中稱為字線)與第二數目個導電線104-1、104-2、…、104-M(例如，資料/感測線，其可在本文中稱為位元線)之交叉點處之電阻可變記憶體單元106之一交叉點陣列。如圖1中所圖解說明，字線102-1、102-2、…、102-N實質上彼此平行且實質上正交於實質上彼此平行之位元線104-1、104-2、…、104-M；然而，實施例不限於此。在圖1中所圖解說明之實施例中，電阻可變記憶體單元106可在一個兩端子架構中起作用(例如，其中一特定字線102-1、102-2、…、102-N及位元線104-1、104-2、…、104-M充當單元106之一底部及頂部電極)。
每一電阻可變記憶體單元106可包含耦合(例如，串聯)至一選擇裝置(例如，一存取裝置)之一儲存元件(例如，一電阻可變記憶體元件)。舉例而言，存取裝置可係一個二極體或一電晶體(例如，一場效應電晶體(FET)或雙極接面電晶體(BJT)以及其他)。儲存元件可包含可具有一可變電阻(舉例而言)之一可程式化部分。記憶體單元106可係一自旋轉矩轉移隨機存取記憶體(STT RAM)單元且包含磁性穿隧接面(舉例而言)。例如，儲存元件可包含一或多種電阻可變材料(例如，可程式化為可表示多個不同資料狀態之多個不同電阻狀態之一材料)，諸如，舉例而言，一過渡金屬氧化物材料或包含兩種或兩種以上金屬(例如，過渡金屬、鹼土金屬及/或稀土金屬)之一鈣鈦礦。可包含於電阻可變記憶體單元106之儲存元件中之電阻可變材料之其他實例可包含採用陷獲電荷來修改或更改導電率之各種材料、由各種經摻雜或未摻雜材料形成之硫屬化物、二元金屬氧化物材料、巨磁阻材料 及/或基於各種聚合物之電阻可變材料以及其他。實施例不限於一特定或若干電阻可變材料。如此，電阻可變記憶體單元106可係單位階及/或多位階電阻式隨機存取記憶體(RRAM)單元、自旋轉矩轉移隨機存取記憶體(STT RAM)單元、可程式化導體記憶體單元、相變隨機存取記憶體(PCRAM)單元、磁阻隨機存取記憶體單元及/或導電橋接隨機存取記憶體(CBRAM)單元以及各種其他類型之電阻可變記憶體單元。
在操作中，陣列100之電阻可變記憶體單元106可經由施加至單元(例如，單元之儲存元件)(經由選定字線102-0、102-1、…、102-N及位元線104-0、104-1、…、104-M)之程式化信號(例如，寫入電壓及/或電流脈衝)程式化。程式化脈衝(舉例而言，施加至電阻可變記憶體單元106)之振幅(例如，量值)、持續時間(例如，寬度)及/或數目可經調整(例如，變化)以便將單元程式化為對應於特定資料狀態之若干不同電阻位準中之一者。
在若干項實施例中，一單位階電阻可變記憶體單元可程式化為兩個資料狀態(例如，邏輯1或0)中之一者。記憶體單元可藉助一第一程式化信號(其將使單元置於一低電阻資料狀態(例如，邏輯1)中)程式化，或者記憶體單元可藉助一第二程式化信號(其將使單元置於一相對較高電阻資料狀態(例如，邏輯0)中)程式化。在若干項實施例中，一記憶體單元之低電阻資料狀態與高電阻資料狀態之間的電阻差可稱為讀取窗。舉例而言，在高電阻資料狀態中之一記憶體單元可具有10倍於在低電阻資料狀態中之記憶體單元之電阻之一電阻，因此記憶體單元之程式化窗可10倍於低電阻位準。本發明中之實施例不限於一特定讀取窗，且讀取窗可包含一高電阻資料狀態與一低電阻資料狀態之間的若干電阻差。
可使用一感測(例如，讀取及/或程式驗證)操作來藉由回應於施 加至各別單元耦合至之選定字線102-0、102-1、…、102-N之一特定電壓感測(例如，讀取)(舉例而言)在與選定單元相關聯之一位元線104-0、104-1、…、104-M上之一信號而判定一電阻可變記憶體單元106之資料狀態(例如，一電阻可變記憶體單元106之儲存元件之電阻狀態)。感測與各別單元相關聯之信號可包含感測信號之一電壓、一電流、一振幅及/或一斜率(例如，信號之一參數之一時間導數)以及信號之其他特性。在其中一記憶體單元包含一個3端子選擇裝置之若干項實施例中，可使用一字線電壓來選擇記憶體單元，且穿過記憶體單元之一信號可藉由選定記憶體單元之一位元線與一源極之間的電壓差而改變以使記憶體單元之電阻位準(舉例而言)變化。當在一感測操作期間與一電阻可變記憶體單元相關聯之電阻大致對應於與不同於關聯於用於將該記憶體單元程式化為一初始狀態之程式化信號之資料狀態之一資料狀態相關聯之一電阻時，該感測操作可能不正確地判定該記憶體單元之資料狀態。
根據本發明之若干項實施例之一感測操作可減少與具有關聯於兩個或兩個以上資料狀態之一電阻之一單元相關聯之感測錯誤及/或減小用以執行一感測操作之時間。先前方法包含導致感測錯誤或減少感測錯誤之感測操作，但涉及包含兩個感測操作及用以判定記憶體單元之資料狀態之一程式化操作之若干時間密集步驟。在若干項實施例中，用於感測一電阻可變記憶體單元之一方法可包含將一程式化信號施加至該記憶體單元，及藉由判定在施加該程式化信號時該記憶體單元之資料狀態是否改變而判定該記憶體單元之資料狀態。可藉由使用一改變判定組件來判定在施加程式化信號時是否發生與記憶體單元相關聯之信號之一改變而判定在施加程式化信號時記憶體之資料狀態之改變。舉例而言，判定記憶體單元之資料狀態可包含在與記憶體單元相關聯之信號之經判定改變小於一臨限量時判定記憶體單元之資料狀 態係與施加至記憶體單元之程式化信號相關聯之一資料狀態，且在與記憶體單元相關聯之信號之經判定改變大於或等於一臨限量時判定記憶體單元之資料狀態係不同於與施加至記憶體單元之程式化信號相關聯之資料狀態之一資料狀態。
在若干項實施例中，用於感測一電阻可變記憶體單元之一方法可包含將一程式化信號施加至該記憶體單元，及藉由比較回應於該所施加程式化信號而關聯於該記憶體單元之一第一經感測信號與回應於該所施加程式化信號而關聯於該記憶體單元之一第二經感測信號判定該記憶體單元之資料狀態是否自一初始資料狀態改變而判定該記憶體單元之資料狀態。可在一第一時間週期期間感測第一經感測信號。第一時間週期可包含自將程式化信號第一次施加至記憶體單元之時間至一時間Twmin之時間。Twmin可係小於一記憶體單元花費來切換電阻位準之一時間量之一時間。第二時間週期可包含在時間Twmax之後的一時間週期。Twmax可係大於一記憶體單元花費來切換電阻位準之一時間量之一時間。舉例而言，判定記憶體單元之資料狀態可包含在第一經感測信號與第二經感測信號之間的一差小於一臨限量時判定記憶體單元之資料狀態係與所施加程式化信號相關聯之資料狀態，且在第一經感測信號與第二經感測信號之間的一差大於或等於一臨限量時判定記憶體單元之資料狀態係不同於與所施加程式化信號相關聯之資料狀態之一資料狀態。
圖2圖解說明根據本發明之若干項實施例之用於判定電阻可變記憶體單元之一資料狀態之一方法。在圖2中，該方法包含使用一改變判定組件來判定在將一特定程式化信號施加至記憶體單元時是否發生與記憶體單元相關聯之信號之改變。該方法可在已將記憶體單元程式化為一初始資料狀態時使用。在222處，判定資料狀態(例如，讀取操作)之方法開始。
如222處所展示，該方法包含將一特定程式化信號施加至記憶體單元。在224處，該方法包含感測與記憶體單元相關聯之一信號。在若干項實施例中，在將程式化信號施加至記憶體單元時感測與記憶體單元相關聯之信號。可監視與記憶體單元相關聯之經感測信號以判定是否發生一改變。在226處，判定是否發生經感測信號之一改變。在其中記憶體單元係一STT記憶體單元之一實例中，特定程式化信號可係用於將記憶體單元程式化為一平行狀態之一程式化信號。如228處所展示，若發生與記憶體單元相關聯之經感測信號之一改變，則記憶體單元之資料狀態係不同於與特定程式化信號相關聯之資料狀態之一資料狀態(例如，一反平行狀態)。例如，若記憶體單元之初始資料狀態係一反平行資料狀態且特定程式化信號係用於將記憶體單元程式化為一平行狀態之一程式化信號，則可判定經感測信號之一改變之一發生；因此，判定發生與記憶體單元相關聯之信號之一改變將指示記憶體單元不處於特定資料狀態(例如，平行資料狀態)，而是處於一不同資料狀態(例如，反平行資料狀態)。一經感測信號改變可指示在施加程式化信號期間記憶體單元之一資料狀態改變，且如229處所展示，可將記憶體單元程式化回至其初始狀態。舉例而言，可將與將記憶體單元程式化為反平行資料狀態相關聯之一程式化信號施加至記憶體單元以使記憶體單元返回初始資料狀態。
如230處所指示，若不存在與記憶體單元相關聯之經感測信號之一改變，則做出關於特定程式化信號是否處於一最大值或是否已將特定程式化信號施加至記憶體單元達一最大時間週期之一判定。如232處所展示，若特定程式化信號處於最大值或已將特定程式化信號施加至記憶體單元達一最大時間週期，則記憶體單元之資料狀態係與特定程式化信號相關聯之特定資料狀態。若特定程式化信號不處於最大值且尚未將特定程式化信號施加至記憶體單元達一最大時間週期，則繼 續將特定程式化信號施加至記憶體單元。在若干項實施例中，當繼續將特定程式化信號施加至記憶體單元時，特定程式化信號之電壓或電流可斜變。舉例而言，在實施圖2中所圖解說明之方法期間，可使特定程式化信號遞增地斜變通過用於將記憶體單元程式化為特定資料狀態之若干程式化信號值。可使特定程式化信號遞增地斜變直至發生與記憶體單元相關聯之信號之一改變、達到一最大程式化信號值或達到用於施加特定程式化信號之一最大時間週期之一判定為止。若記憶體單元之初始資料狀態係一平行資料狀態且特定程式化信號與將記憶體單元程式化為一平行狀態相關聯，則可能不會發生經感測信號之一改變，因此缺少與記憶體單元相關聯之信號之一改變將指示記憶體單元在特定資料狀態(例如，平行資料狀態)中。一旦已判定記憶體單元之資料狀態係與特定程式化信號相關聯之特定資料狀態，便無須重新程式化記憶體單元且可使其保持於特定資料狀態中，或如233處所展示，可將記憶體單元程式化為其初始資料狀態(例如，特定資料狀態)以再新記憶體單元。
在若干項實施例中，可使用一臨限值來判定是否發生與記憶體單元相關聯之信號之一改變，其中小於臨限值之一改變指示記憶體單元在與特定程式化信號相關聯之資料狀態中且大於或等於臨限值之一改變指示記憶體單元在不同於與特定程式化信號相關聯之資料狀態之一資料狀態中。
圖3圖解說明根據本發明之若干項實施例之用於判定電阻可變記憶體單元之一資料狀態之一方法。在圖3中，該方法包含使用一改變判定組件來判定是否存在在一第一時間週期期間關聯於記憶體單元之一經感測信號與在一第二時間週期期間關聯於記憶體單元之一經感測信號之間的一差。該方法可在已將記憶體單元程式化為一初始資料狀態時使用。在336處，判定資料狀態(例如，讀取操作)之方法開始。
如336處所展示，該方法包含將一特定程式化信號施加至記憶體單元。在338處，該方法包含在一第一時間週期期間感測與記憶體單元相關聯之一信號以判定一第一信號(St1)。在340處，該方法包含在一第二時間週期期間感測與記憶體單元相關聯之一信號以判定一第二信號(St2)。舉例而言，特定程式化信號可係與將記憶體單元程式化為一平行狀態相關聯之一程式化信號。在若干項實施例中，在將程式化信號施加至記憶體單元時在第一時間週期及第二時間週期期間感測信號。如342處所展示，比較第一與第二經感測信號以判定第一信號(St1)與第二信號(St2)之間的差之絕對值是否大於或等於一臨限值。在344處，若第一信號(St1)與第二信號(St2)之間的差之絕對值大於或等於一臨限值，則記憶體單元之資料狀態係不同於與特定程式化信號相關聯之資料狀態之一資料狀態，且如345處所展示，可將記憶體單元程式化回至其初始狀態。在其中記憶體單元係一STT記憶體單元之一實例中，若記憶體單元之初始資料狀態係一反平行資料狀態且特定程式化信號係用於將記憶體單元程式化為一平行狀態之一程式化信號，則可判定第一信號(St1)與第二信號(St2)之間的差之一絕對值大於或等於一臨限值，因此與記憶體單元相關聯之第一信號與第二信號之經判定差將指示記憶體單元不處於特定資料狀態(例如，平行資料狀態)，而是處於一不同資料狀態(例如，反平行資料狀態)。可將與將記憶體單元程式化為反平行資料狀態相關聯之一程式化信號施加至記憶體單元以使記憶體單元返回至初始狀態。
在346處，若第一信號(St1)與第二信號(St2)之間的差之絕對值小於一臨限值，則記憶體單元之資料狀態係與特定程式化信號相關聯之特定資料狀態。在其中記憶體單元係一STT記憶體單元之一實例中，若記憶體單元之初始資料狀態係一平行資料狀態且特定程式化信號係用於將記憶體單元程式化為一平行狀態之一程式化信號，則可判定第 一信號(St1)與第二信號(St2)之間的差之一絕對值小於一臨限值，因此與記憶體單元相關聯之第一信號與第二信號之經判定差將指示記憶體單元處於特定資料狀態(例如，平行資料狀態)。一旦已判定記憶體單元之資料狀態係與特定程式化信號相關聯之特定資料狀態，便無須重新程式化記憶體單元且可使其保持於特定資料狀態中，或如347處所展示，可將記憶體單元程式化為其初始資料狀態(例如，特定資料狀態)以再新記憶體單元。
圖4圖解說明根據本發明之若干項實施例之呈一記憶體裝置410之形式之一設備之一方塊圖。如圖4中所展示，記憶體裝置410包含耦合至一記憶體陣列400之一控制器412。如本文中所使用，一記憶體系統、一控制器或一記憶體裝置亦可單獨視為一「設備」。一「設備」可係指但不限於各種結構或結構組合中之任一者，諸如一或若干電路、一或若干晶粒、一或若干模組、一或若干裝置或者一或若干系統(舉例而言)。
記憶體陣列400可類似於(舉例而言)先前結合圖1所闡述之記憶體陣列100。雖然圖4中展示一個記憶體陣列，但本發明之實施例不限於此(例如，記憶體裝置410可包含耦合至控制器412之一個以上記憶體陣列)。
舉例而言，控制器412可包含控制電路及/或韌體。控制器412可與記憶體陣列400包含於同一實體裝置(例如，同一晶粒)上，或者可包含於通信地耦合至包含記憶體陣列400之實體裝置之一單獨實體裝置上。舉例而言，控制器412可係一陣列測試設備之一控制器(例如，用於對記憶體陣列(諸如陣列400)執行測試操作之一控制器)。
在一項實例中，控制器412包含一改變判定組件414。改變判定組件414可包含用以判定與陣列400中之記憶體單元相關聯之感測信號之改變及/或差之控制電路及/或韌體。改變判定組件414可與記憶體陣 列400包含於同一實體裝置(例如，同一晶粒)上，或者可包含於通信地耦合至包含記憶體陣列400之實體裝置之一單獨實體裝置上。圖5A至圖5C中圖解說明且下文將更詳細地闡述與若干實例性改變判定組件414相關聯之電路。
根據本發明之若干項實施例，控制器412可將若干信號施加至記憶體陣列400中之記憶體單元(例如，記憶體單元之儲存元件)。舉例而言，控制器412可將先前結合圖1所闡述之一程式化信號施加至記憶體陣列400中之記憶體單元之儲存元件。
圖4中所圖解說明之實施例可包含未圖解說明之額外電路以便不模糊本發明之實施例。舉例而言，記憶體裝置410可包含位址電路以鎖存透過I/O電路經由I/O連接器提供之位址信號。位址信號可由一列解碼器及一行解碼器接收及解碼以存取記憶體陣列400。作為一額外實例，記憶體裝置410可包含感測(例如，讀取)電路(例如，除改變判定組件414之外的電路)。
圖5A至圖5C圖解說明根據本發明之若干項實施例之實例性改變判定組件。在圖5A中，改變判定組件544可用於判定在將一特定程式化信號施加至一記憶體單元時是否發生與該記憶體單元相關聯之一信號之一改變。改變判定組件544包含一個二極體548、一電容器550、一比較器552及一鎖存器562。比較器552可用於藉由將輸入556(In1)與輸入558(In2)彼此進行比較而判定是否發生信號554(Scell)之改變。輸入556包含直接來自單元之信號554，且輸入558包含在信號554已通過二極體548及充電電容器550之後的一信號。來自比較器552之輸出560(Out)可輸入至鎖存器562中以判定記憶體單元之資料狀態。鎖存器562之輸出564(Data Out)可指示記憶體單元之資料狀態是否由於程式化信號而改變。如此，若輸出564指示資料狀態改變，則可將記憶體單元重新程式化為其初始資料狀態。
在圖5B中，改變判定組件566可用於判定在將一特定程式化信號施加至一記憶體單元時是否發生與該記憶體單元相關聯之一信號之改變。改變判定組件566包含一電阻器568、一電容器570、一比較器572及一鎖存器582。比較器572可用於藉由將輸入576(In1)與輸入578(In2)彼此進行比較而判定是否發生信號574(Scell)之改變。輸入576包含直接來自單元之信號574，且輸入578包含在信號554已通過電阻器568及充電電容器570之後的一信號。來自比較器572之輸出580(Out)可輸入至鎖存器582中以判定記憶體單元之資料狀態。鎖存器582之輸出584(Data Out)可指示記憶體單元之資料狀態是否由於程式化信號而改變。如此，若輸出584指示資料狀態改變，則可將記憶體單元重新程式化為其初始資料狀態。
在圖5C中，改變判定組件585可用於判定在將一特定程式化信號施加至一記憶體單元時是否發生與該記憶體單元相關聯之一信號改變。在圖5C中，改變判定組件585可用於判定在將一特定程式化信號施加至一記憶體單元時在一第一時間週期期間關聯於該記憶體單元之一信號與在一第二時間週期期間關聯於該記憶體單元之一信號之間的差。在一感測操作開始之前藉由閉合開關588及開關590且斷開開關586而完成用以最小化比較器594之偏移之一自動歸零相位。在若干項實施例中，在一第一時間週期期間，將與一單元相關聯之一信號599Scell施加至電路585，其中啟動開關586及開關588且未啟動開關590以將與電容器592上之信號599相關聯之一電壓取樣。在一第二時間週期期間，將與單元相關聯之信號599施加至電路585，其中啟動開關586且未啟動開關588及開關590。比較器594比較在第一時間週期期間施加至電路585之信號599與在第二時間週期期間施加至電路585之信號599，且來自比較器594之輸出597(Out)可輸入至鎖存器596中以判定記憶體單元之資料狀態。鎖存器596之輸出598(Data Out)可指示記憶 體單元之資料狀態是否由於施加程式化信號而改變。如此，若輸出598指示資料狀態改變，則可將記憶體單元重新程式化為其初始資料狀態。
在若干項實施例中，圖5A至圖5C中所圖解說明之電路可包含於一控制器(諸如圖4中所圖解說明之控制器412)及/或一記憶體單元陣列(諸如圖4中所圖解說明之陣列400)中。本發明之實施例不限於圖5A至圖5C中所圖解說明之電路。
結論
本發明包含用於感測一電阻可變記憶體單元之設備及方法。若干項實施例包含將一記憶體單元程式化為一初始資料狀態且藉由以下操作而判定該記憶體單元之一資料狀態：將一程式化信號施加至該記憶體單元，該程式化信號與將記憶體單元程式化為一特定資料狀態相關聯；及判定在施加該程式化信號期間該記憶體單元之該資料狀態是否自該初始資料狀態改變為該特定資料狀態。
將理解，當將一元件稱為「在」另一元件「上」、「連接至」另一元件或「與」另一元件「耦合」時，其可直接在另一元件上、直接連接至另一元件或直接與另一元件耦合，或者可存在介入元件。相比而言，當將一元件稱為「直接在」另一元件「上」、「直接連接至」另一元件或「直接與」另一元件「耦合」時，不存在介入元件或層。如本文中所使用，術語「及/或」包含相關聯所列舉物項中之若干物項之任何及所有組合。
雖然本文中已圖解說明及闡述了特定實施例，但熟習此項技術者將瞭解，經計算以達成相同結果之一配置可替代所展示之特定實施例。本發明意欲涵蓋本發明之若干項實施例之改動或變化。應理解，已以一說明性方式而非一限定性方式做出以上說明。在審閱以上說明後，熟習此項技術者將明瞭以上實施例之組合及本文中未具體闡述之 其他實施例。本發明之若干項實施例之範疇包含其中使用以上結構及方法之其他應用。因此，應參考隨附申請專利範圍連同授權此申請專利範圍之等效內容之全部範圍來判定本發明之若干項實施例之範疇。
在前述實施方式中，出於簡化本發明之目的，將某些特徵共同分群於一單項實施例中。本發明之此方法不應解釋為反映本發明之所揭示實施例必須使用比明確陳述於每一請求項中更多之特徵之一意圖。而是，如以下申請專利範圍反映：發明性標的物在於少於一單個所揭示實施例之所有特徵。因此，特此將以下申請專利範圍併入至實施方式中，其中每一請求項獨立地作為一單獨實施例。

Claims (27)

  1. 一種包含電阻可變記憶體之設備，其包括：一電阻可變記憶體單元陣列；及一控制器，其耦合至該陣列且經組態以控制：藉由以下操作而判定該記憶體單元之一資料狀態：將一程式化信號施加至該記憶體單元，該程式化信號與將記憶體單元程式化為一特定資料狀態相關聯；及藉由比較回應於該所施加程式化信號而關聯於該記憶體單元之一第一經感測信號與回應於該所施加程式化信號而關聯於該記憶體單元之一第二經感測信號，以判定在施加該程式化信號期間該記憶體單元之該資料狀態是否自一初始資料狀態改變為該特定資料狀態。
  2. 如請求項1之設備，其中判定該記憶體單元之該資料狀態包含：在該第一經感測信號與該第二經感測信號之間的一差小於一臨限量時，判定該記憶體單元之該資料狀態係該特定資料狀態。
  3. 如請求項1之設備，其中判定該記憶體單元之該資料狀態包含：在該第一經感測信號與該第二經感測信號之間的一差大於或等於一臨限量時，判定該記憶體單元之該資料狀態係不同於該特定資料狀態之一資料狀態。
  4. 如請求項3之設備，其中該記憶體單元之該資料狀態係判定為不同於該特定資料狀態之該資料狀態，該記憶體單元可重新程式化回至該初始狀態。
  5. 如請求項1之設備，其中判定該記憶體單元之該資料狀態是否自該初始資料狀態改變為該特定資料狀態包含：使用一改變判定組件來判定與該記憶體單元相關聯之一信號改變。
  6. 如請求項5之設備，其中判定該記憶體單元之該資料狀態包含：在與該記憶體單元相關聯之該經判定信號改變小於一臨限量時，判定該記憶體單元之該資料狀態係該特定資料狀態。
  7. 如請求項5之設備，其中判定該記憶體單元之該資料狀態包含：在與該記憶體單元相關聯之該經判定信號改變大於或等於一臨限量時，判定該記憶體單元之該資料狀態係不同於該特定資料狀態之一資料狀態。
  8. 一種包含電阻可變記憶體之設備，其包括：一電阻可變記憶體單元陣列；及一控制器，其耦合至該陣列且經組態以控制：藉由以下操作而判定該記憶體單元之一資料狀態：將一程式化信號施加至該記憶體單元，該程式化信號與將記憶體單元程式化為一特定資料狀態相關聯；及比較在將該程式化信號施加至該記憶體單元時在一第一時間週期期間關聯於該記憶體單元之一信號與在將該程式化信號施加至該記憶體單元時在一第二時間週期期間關聯於該記憶體單元之一信號；及判定在施加該程式化信號期間該記憶體單元之該資料狀態是否自一初始資料狀態改變為該特定資料狀態。
  9. 如請求項8之設備，其中該控制器經組態以：若在該第一時間週期期間關聯於該記憶體單元之該信號與在該第二時間週期期間關聯於該記憶體單元之該信號相差小於一臨限量，則判定該記憶體單元在該特定資料狀態中。
  10. 如請求項8之設備，其中該控制器經組態以：若在該第一時間週期期間關聯於該記憶體單元之該信號與在該第二時間週期期間關聯於該記憶體單元之該信號相差大於或等於一臨限量，則判 定該記憶體單元在不同於該特定資料狀態之一資料狀態中。
  11. 如請求項10之設備，其中該控制器經組態以：當在該第一時間週期期間關聯於該記憶體單元之該信號與在該第二時間週期期間關聯於該記憶體單元之該信號相差大於或等於一臨限量時，控制施加與將記憶體單元程式化為不同於該特定資料狀態之該資料狀態相關聯之一程式化信號。
  12. 一種包含電阻可變記憶體之設備，其包括：一電阻可變記憶體單元陣列；及一控制器，其耦合至該陣列且經組態以控制：藉由以下操作而判定該記憶體單元之一資料狀態：將一程式化信號施加至該記憶體單元，該程式化信號與將記憶體單元程式化為一特定資料狀態相關聯；當該程式化信號被施加至該記憶體單元時，感測與該記憶體單元相關聯之一第一信號；及當該程式化信號被施加至該記憶體單元時，藉由比較該第一信號與關聯於該記憶體單元之一第二信號以判定與該記憶體單元相關聯之該第一信號之一改變。
  13. 如請求項12之設備，其包括一改變判定組件，該改變判定組件判定在將該程式化信號施加至該記憶體單元時與該記憶體單元相關聯之該第一信號之該改變。
  14. 如請求項12之設備，其中該控制器經組態以：若與該記憶體單元相關聯之該第一信號之該改變小於一臨限量，則判定該記憶體單元在該特定資料狀態中。
  15. 如請求項12之設備，其中該控制器經組態以：若與該記憶體單元相關聯之該第一信號之該改變大於或等於一臨限量，則判定該記憶體單元在不同於該特定資料狀態之一資料狀態中。
  16. 如請求項15之設備，其中該控制器經組態以：在所判定之與該記憶體單元相關聯之該第一信號之該改變大於或等於一臨限量時，控制施加與將記憶體單元程式化為不同於該特定資料狀態之該資料狀態相關聯之一程式化信號。
  17. 如請求項12之設備，其中該控制器經組態以藉由使該程式化信號斜變通過與將記憶體單元程式化為該特定資料狀態相關聯之一信號範圍而施加該程式化信號。
  18. 如請求項12之設備，其中感測與該記憶體單元相關聯之該第一信號包括：感測與該記憶體單元相關聯之一感測線。
  19. 一種用於感測一電阻可變記憶體單元之方法，其包括：將一程式化信號施加至該記憶體單元，該程式化信號與將記憶體單元程式化為一特定資料狀態相關聯，在將該程式化信號施加至該記憶體單元時在一第一時間週期期間感測與該記憶體單元相關聯之一信號；在將該程式化信號施加至該記憶體單元時在一第二時間週期期間感測與該記憶體單元相關聯之一信號；及藉由比較在該第一時間週期期間及在該第二時間週期期間感測之該等信號以判定該記憶體單元之一資料狀態是否在該程式化信號施加期間自一初始資料狀態改變至該特定資料狀態。
  20. 如請求項19之方法，其中判定該記憶體單元之該資料狀態是否在該程式化信號施加期間自一初始資料狀態改變至該特定資料狀態包含：若施加該程式化信號使該記憶體單元之該資料狀態自該初始資料狀態改變為該特定資料狀態，則判定該記憶體單元之該資料狀態係該特定資料狀態，且若施加該程式化信號確實使該記憶體單元之該資料狀態未使自該初始資料狀態改變為該特定資料狀態，則判定該記憶體單元之該資料狀態不同於該 特定資料狀態。
  21. 如請求項19之方法，其中該方法包含：若判定施加該程式化信號使該記憶體單元之該資料狀態自該初始資料狀態改變為該特定資料狀態，則將該記憶體單元自該特定資料狀態程式化回至該初始資料狀態。
  22. 如請求項19之方法，其中藉由比較在該第一時間週期期間及在該第二時間週期期間感測之該等信號判定該記憶體單元之該資料狀態是否在該程式化信號施加期間自一初始資料狀態改變至該特定資料狀態包含：判定在該第一時間週期期間感測之該信號與在該第二時間週期期間感測之該信號之間的一電特性之斜率之一改變。
  23. 一種用於感測一電阻可變記憶體單元之方法，其包括：將一程式化信號施加至該記憶體單元，其中該程式化信號與將記憶體單元程式化為一特定資料狀態相關聯，且其中該記憶體單元先前已程式化為一初始資料狀態；在將該程式化信號施加至該記憶體單元時感測與該記憶體單元相關聯之一第一信號；在將該程式化信號施加至該記憶體單元時感測與該記憶體單元相關聯之一第二信號；基於經感測之該等信號判定該記憶體單元之一資料狀態是否自不同於該特定資料狀態之一資料狀態改變至該特定資料狀態。
  24. 如請求項23之方法，其中該方法包含：若經感測之該第一信號改變小於一臨限量，則判定該記憶體單元在該特定資料狀態中。
  25. 如請求項24之方法，其中該方法包含：在若經感測之該第一信 號改變小於一臨限量，則判定該記憶體單元在該特定資料狀態中時，使該記憶體單元留在該特定資料狀態中。
  26. 如請求項23之方法，其中該方法包含：若經感測之該第一信號改變大於或等於一臨限量，則判定該記憶體單元在不同於該特定資料狀態之該資料狀態中。
  27. 如請求項26之方法，其中該方法包含：若判定該記憶體單元在該不同資料狀態中，則將該記憶體單元程式化回至該初始資料狀態。
TW103114894A 2013-04-24 2014-04-24 電阻可變記憶體感測 TWI543160B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/869,512 US9047944B2 (en) 2013-04-24 2013-04-24 Resistance variable memory sensing

Publications (2)

Publication Number Publication Date
TW201511004A TW201511004A (zh) 2015-03-16
TWI543160B true TWI543160B (zh) 2016-07-21

Family

ID=51789142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114894A TWI543160B (zh) 2013-04-24 2014-04-24 電阻可變記憶體感測

Country Status (7)

Country Link
US (2) US9047944B2 (zh)
EP (2) EP2989634A4 (zh)
JP (1) JP2016522956A (zh)
KR (1) KR101624475B1 (zh)
CN (2) CN105144297A (zh)
TW (1) TWI543160B (zh)
WO (1) WO2014176075A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
KR102474305B1 (ko) * 2016-06-27 2022-12-06 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 센싱 방법
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10157650B1 (en) * 2017-07-26 2018-12-18 Micron Technology, Inc. Program operations in memory
US10748594B2 (en) 2018-02-13 2020-08-18 Micron Technology, Inc. Enabling fast pulse operation
DE102018103694B4 (de) 2018-02-20 2022-08-11 Infineon Technologies Ag Leseverstärker-Schaltkreis, Speichervorrichtung, Verfahren zum Ermitteln eines Zustandswerts einer resistiven Speicherzelle und Verfahren zum Betreiben einer Speichervorrichtung
US11183238B2 (en) * 2019-08-28 2021-11-23 International Business Machines Corporation Suppressing outlier drift coefficients while programming phase change memory synapses
KR20220070906A (ko) 2020-11-23 2022-05-31 주식회사 호야마린 차선 도색기

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19947118C1 (de) * 1999-09-30 2001-03-15 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle
US6574145B2 (en) * 2001-03-21 2003-06-03 Matrix Semiconductor, Inc. Memory device and method for sensing while programming a non-volatile memory cell
KR100521363B1 (ko) * 2002-10-07 2005-10-13 삼성전자주식회사 마그네틱 랜덤 액세스 메모리의 데이터 센싱 회로 및 그방법
US7136300B2 (en) 2003-10-06 2006-11-14 Hewlett-Packard Development Company, Lp. Magnetic memory device including groups of series-connected memory elements
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
US7224598B2 (en) * 2004-09-02 2007-05-29 Hewlett-Packard Development Company, L.P. Programming of programmable resistive memory devices
JP4543885B2 (ja) * 2004-11-04 2010-09-15 ソニー株式会社 記憶装置の読み出し方法及び記憶装置、並びに半導体装置
US8363446B2 (en) 2005-01-10 2013-01-29 Ovonyx, Inc. Multilevel variable resistance memory cell utilizing crystalline programming states
US7577018B2 (en) * 2006-03-07 2009-08-18 Tdk Corporation Readout circuit of magnetic memory
JP2007242118A (ja) * 2006-03-07 2007-09-20 Tdk Corp 磁気メモリの読み出し回路
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7787282B2 (en) 2008-03-21 2010-08-31 Micron Technology, Inc. Sensing resistance variable memory
KR20090123244A (ko) 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
JP2010055692A (ja) * 2008-08-28 2010-03-11 Toshiba Corp 読み出し回路及び読み出し方法
US7881096B2 (en) 2008-10-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation
KR101448915B1 (ko) 2008-10-17 2014-10-14 삼성전자주식회사 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
KR101498219B1 (ko) 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
US7876604B2 (en) * 2008-11-05 2011-01-25 Seagate Technology Llc Stram with self-reference read scheme
WO2010118181A2 (en) 2009-04-08 2010-10-14 Yadav Technology Inc. Shared transistor in a spin-torque transfer magnetic random access memory (sttmram) cell
US8243523B2 (en) * 2010-03-09 2012-08-14 Micron Technology, Inc. Sensing operations in a memory device
US8482967B2 (en) 2010-11-03 2013-07-09 Seagate Technology Llc Magnetic memory element with multi-domain storage layer
US8482955B2 (en) * 2011-02-25 2013-07-09 Micron Technology, Inc. Resistive memory sensing methods and devices
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory

Also Published As

Publication number Publication date
US20140321191A1 (en) 2014-10-30
TW201511004A (zh) 2015-03-16
KR101624475B1 (ko) 2016-05-25
US9437294B2 (en) 2016-09-06
CN110097910A (zh) 2019-08-06
CN105144297A (zh) 2015-12-09
WO2014176075A1 (en) 2014-10-30
JP2016522956A (ja) 2016-08-04
US9047944B2 (en) 2015-06-02
EP2989634A4 (en) 2017-02-22
EP2989634A1 (en) 2016-03-02
EP3553781A1 (en) 2019-10-16
KR20150125015A (ko) 2015-11-06
US20150255152A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
TWI543160B (zh) 電阻可變記憶體感測
KR101460954B1 (ko) 저항성 메모리의 안정화
US9019754B1 (en) State determination in resistance variable memory
US9001561B2 (en) Performing forming processes on resistive memory
US10699784B2 (en) Resistive memory sensing
KR20140024304A (ko) 멀티비트 메모리 셀의 조건부 프로그래밍
US11056189B2 (en) Resistance variable memory sensing using programming signals
US10204037B2 (en) Memory device, memory controller and operation method thereof
US20140219014A1 (en) Nonvolatile Memory Device and Writing Method Thereof
US9552875B2 (en) Apparatuses and methods for sensing using an integration component
US20130188413A1 (en) Apparatuses and methods for reading and/or programming data in memory arrays having varying available storage ranges