CN110097910A - 用于感测电阻可变存储器单元的设备和方法 - Google Patents

用于感测电阻可变存储器单元的设备和方法 Download PDF

Info

Publication number
CN110097910A
CN110097910A CN201910476576.8A CN201910476576A CN110097910A CN 110097910 A CN110097910 A CN 110097910A CN 201910476576 A CN201910476576 A CN 201910476576A CN 110097910 A CN110097910 A CN 110097910A
Authority
CN
China
Prior art keywords
memory cell
signal
memory
state
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910476576.8A
Other languages
English (en)
Inventor
费迪南多·贝代斯基
罗伯托·加斯塔尔迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110097910A publication Critical patent/CN110097910A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及用于感测电阻可变存储器单元的设备和方法。本发明包含用于感测电阻可变存储器单元的设备及方法。若干个实施例包含将存储器单元编程为初始数据状态且通过以下操作而确定所述存储器单元的数据状态：将编程信号施加到所述存储器单元，所述编程信号与将存储器单元编程为特定数据状态相关联；及确定在施加所述编程信号期间所述存储器单元的所述数据状态是否从所述初始数据状态改变为所述特定数据状态。

Description

用于感测电阻可变存储器单元的设备和方法
分案申请的相关信息
本申请是国际申请号为PCT/US2014/034139，申请日为2014年4月15日，发明名称为“用于感测电阻可变存储器单元的设备和方法”的PCT申请进入中国国家阶段后申请号为201480022719.3的中国发明专利申请的分案申请。
相关申请案
本申请案与具有代理人档案号1003.0040001的标题为“电阻可变存储器感测(Resistance Variable Memory Sensing)”的在2013年4月24日提出申请的美国专利申请案13/869,571相关。
技术领域
本发明大体来说涉及例如半导体存储器装置、系统及控制器的设备以及相关方法，且更特定来说涉及感测电阻可变存储器单元。
背景技术
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路及/或外部可装卸式装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻可变存储器以及其它。电阻可变存储器的类型包含可编程导体存储器、相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM；还称为磁性随机存取存储器)、导电桥接随机存取存储器(CBRAM)及自旋扭矩转移随机存取存储器(STTRAM)以及其它。
举例来说，非易失性存储器可用于个人计算机、便携式存储器棒、固态驱动器(SSD)、个人数字助理(PDA)、数字相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及其它电子装置中。数据(例如程序代码、用户数据及/或例如基本输入/输出系统(BIOS)的系统数据)通常存储于非易失性存储器装置中。
电阻可变存储器(例如RRAM或STT RAM)包含可基于存储元件(例如，具有可变电阻的存储器元件)的电阻状态而存储数据的电阻可变存储器单元。如此，电阻可变存储器单元可经编程以通过使存储器元件的电阻水平变化而存储对应于目标数据状态的数据。电阻可变存储器单元可通过将编程信号施加到电阻可变存储器单元而编程为目标数据状态(例如，对应于特定电阻状态)。编程信号可包含将电场或能量源(例如正或负电脉冲(例如，正或负电压或者电流脉冲))施加到单元(例如，施加到单元的存储器元件)达特定持续时间。
电阻可变存储器单元可经编程为若干个数据状态中的一者。举例来说，单电平单元(SLC)可经编程为两个数据状态(对应于设置数据状态的低电阻状态(例如，逻辑1)或对应于复位数据状态的高电阻状态(例如，逻辑0))中的一者。存储器单元的数据状态可取决于单元是编程为高于特定电平的电阻还是低于特定电平的电阻。作为额外实例，各种电阻可变存储器单元可经编程为对应于不同电阻水平的多个不同数据状态中的一者。此些单元可称为多状态单元、多数字单元及/或多电平单元(MLC)，且可表示数据的多个二进制数字(例如，10、01、00、11、111、101、100、1010、1111、0101、0001等)。
在一些实例中，用于确定电阻可变存储器单元的数据状态的感测操作可能不正确地确定所述电阻可变存储器单元的数据状态。可通过将存储器单元的电参数与另一存储器单元或为参考存储器单元的存储器单元组合的电参数进行比较而感测所述存储器单元。举例来说，将在某一经定义偏置条件中流动到存储器单元中的电流与在相同偏置条件中流动到参考存储器单元中的电流进行比较。接着，宣告存储器单元在取决于存储器单元中的电流是大于还是小于参考存储器单元中的电流的逻辑状态中。此感测操作可为快速且简单的，但可导致感测错误。举例来说，在感测操作期间与存储器单元相关联的信号可能或可能不对应于存储器单元被编程到的数据状态，因此导致感测存储器单元的不正确数据状态。
附图说明
图1是根据本发明的若干个实施例的电阻可变存储器单元阵列的一部分的框图。
图2图解说明根据本发明的若干个实施例的用于确定电阻可变存储器单元的数据状态的方法。
图3图解说明根据本发明的若干个实施例的用于确定电阻可变存储器单元的数据状态的方法。
图4图解说明根据本发明的若干个实施例的呈存储器装置的形式的设备的框图。
图5A到5C图解说明根据本发明的若干个实施例的实例性改变确定组件。
具体实施方式
本发明包含用于感测电阻可变存储器单元的设备及方法。若干个实施例包含将存储器单元编程为初始数据状态且通过以下操作而确定所述存储器单元的数据状态：将编程信号施加到所述存储器单元，所述编程信号与将存储器单元编程为特定数据状态相关联；及确定在施加所述编程信号期间所述存储器单元的所述数据状态是否从所述初始数据状态改变为所述特定数据状态。
举例来说，与先前方法相比，本文中所描述的实施例可减少感测(例如，读取)错误及/或增加感测操作的速度。举例来说，先前方法中的感测操作可由于存储器单元具有与除关联于用于将存储器单元编程的编程信号的数据状态之外的数据状态相关联的电阻而导致感测错误。此外，先前存储器单元感测方法可包含可为耗时的用以确定存储器单元的数据状态的若干个步骤。举例来说，先前方法可包含感测存储器单元的数据状态，将存储器单元编程为已知数据状态，及最后再次感测存储器单元的数据状态以确定存储器单元的初始数据状态。与先前方法相比，本发明的实施例可通过将编程信号施加到存储器单元且确定是否发生与存储器单元相关联的信号改变而以增加的速度且以较少错误感测存储器单元。
在本发明的以下实施方式中，参考形成本发明的一部分的所附图式，且图式中以图解说明的方式展示可如何实践本发明的若干个实施例。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的情况下做出过程、电及/或结构改变。如本文中所使用，“若干个”某物可指此类事物中的一或多者。举例来说，若干个存储器装置可指一或多个存储器装置。如本文中所使用，标志符“N”及“M”(特定来说关于图式中的元件符号)指示本发明的若干个实施例可包含如此标志的特定特征中的若干个特定特征。
本文中的各图遵循其中第一个数字或前几个数字对应于图式图编号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，100可指图1中的元件“00”，且在图4中可将类似元件指代为400。如将了解，可添加、更换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，如将了解，各图中所提供的元件的比例及相对尺度打算图解说明本发明的实施例且不应视为具限制意义。
图1是根据本发明的若干个实施例的电阻可变存储器单元106的阵列100的一部分的框图。在图1中所图解说明的实例中，阵列100是具有位于第一数目个导电线102-1、102-2、…、102-N(例如，存取线，其可在本文中称为字线)与第二数目个导电线104-1、104-2、…、104-M(例如，数据/感测线，其可在本文中称为位线)的交叉点处的电阻可变存储器单元106的交叉点阵列。如图1中所图解说明，字线102-1、102-2、…、102-N实质上彼此平行且实质上正交于实质上彼此平行的位线104-1、104-2、…、104-M；然而，实施例不限于此。在图1中所图解说明的实施例中，电阻可变存储器单元106可在两端子架构中起作用(例如，其中特定字线102-1、102-2、…、102-N及位线104-1、104-2、…、104-M充当单元106的底部及顶部电极)。
每一电阻可变存储器单元106可包含耦合(例如，串联)到选择装置(例如，存取装置)的存储元件(例如，电阻可变存储器元件)。举例来说，存取装置可为二极管或晶体管(例如，场效应晶体管(FET)或双极结晶体管(BJT)以及其它)。存储元件可包含可具有可变电阻(举例来说)的可编程部分。存储器单元106可为自旋扭矩转移随机存取存储器(STT RAM)单元且包含磁性穿隧结(举例来说)。例如，存储元件可包含一或多种电阻可变材料(例如，可编程为可表示多个不同数据状态的多个不同电阻状态的材料)，例如，举例来说，过渡金属氧化物材料或包含两种或两种以上金属(例如，过渡金属、碱土金属及/或稀土金属)的钙钛矿。可包含于电阻可变存储器单元106的存储元件中的电阻可变材料的其它实例可包含采用陷获电荷来修改或更改导电率的各种材料、由各种经掺杂或未掺杂材料形成的硫属化物、二元金属氧化物材料、巨磁阻材料及/或基于各种聚合物的电阻可变材料以及其它。实施例不限于特定或若干电阻可变材料。如此，电阻可变存储器单元106可为单电平及/或多电平电阻式随机存取存储器(RRAM)单元、自旋扭矩转移随机存取存储器(STT RAM)单元、可编程导体存储器单元、相变随机存取存储器(PCRAM)单元、磁阻随机存取存储器单元及/或导电桥接随机存取存储器(CBRAM)单元以及各种其它类型的电阻可变存储器单元。
在操作中，阵列100的电阻可变存储器单元106可经由施加到单元(例如，单元的存储元件)(经由选定字线102-0、102-1、…、102-N及位线104-0、104-1、…、104-M)的编程信号(例如，写入电压及/或电流脉冲)编程。编程脉冲(举例来说，施加到电阻可变存储器单元106)的振幅(例如，量值)、持续时间(例如，宽度)及/或数目可经调整(例如，变化)以便将单元编程为对应于特定数据状态的若干个不同电阻水平中的一者。
在若干个实施例中，单电平电阻可变存储器单元可编程为两个数据状态(例如，逻辑1或0)中的一者。存储器单元可借助第一编程信号(其将使单元置于低电阻数据状态(例如，逻辑1)中)编程，或者存储器单元可借助第二编程信号(其将使单元置于相对较高电阻数据状态(例如，逻辑0)中)编程。在若干个实施例中，存储器单元的低电阻数据状态与高电阻数据状态之间的电阻差可称为读取窗。举例来说，在高电阻数据状态中的存储器单元可具有10倍于在低电阻数据状态中的存储器单元的电阻的电阻，因此存储器单元的编程窗可10倍于低电阻水平。本发明中的实施例不限于特定读取窗，且读取窗可包含高电阻数据状态与低电阻数据状态之间的若干个电阻差。
可通过响应于施加到选定单元耦合到的选定字线102-0、102-1、…、102-N的特定电压感测(例如，读取)(举例来说)在与相应单元相关联的位线104-0、104-1、…、104-M上的信号而使用感测(例如，读取及/或编程验证)操作来确定电阻可变存储器单元106的数据状态(例如，电阻可变存储器单元106的存储元件的电阻状态)。感测与相应单元相关联的信号可包含感测信号的电压、电流、振幅及/或斜率(例如，信号的参数的时间导数)以及信号的其它特性。在其中存储器单元包含3端子选择装置的若干个实施例中，可使用字线电压来选择存储器单元，且穿过存储器单元的信号可通过选定存储器单元的位线与源极之间的电压差而改变以使(举例来说)存储器单元的电阻水平变化。当在感测操作期间与电阻可变存储器单元相关联的电阻大致对应于与某数据状态(其不同于与用于将所述存储器单元编程为初始状态的编程信号相关联的数据状态)相关联的电阻时，所述感测操作会不正确地确定所述存储器单元的数据状态。
根据本发明的若干个实施例的感测操作可减少与具有关联于两个或两个以上数据状态的电阻的单元相关联的感测错误及/或减小用以执行感测操作的时间。先前方法包含导致感测错误或减少感测错误的感测操作，但涉及包含两个感测操作及用以确定存储器单元的数据状态的编程操作的若干个时间密集步骤。在若干个实施例中，用于感测电阻可变存储器单元的方法可包含将编程信号施加到所述存储器单元，及通过确定在施加所述编程信号时所述存储器单元的数据状态是否改变而确定所述存储器单元的数据状态。可通过使用改变确定组件来确定在施加编程信号时是否发生与存储器单元相关联的信号的改变而确定在施加编程信号时存储器的数据状态的改变。举例来说，确定存储器单元的数据状态可包含：在与存储器单元相关联的信号的经确定改变小于阈值量时确定存储器单元的数据状态是与施加到存储器单元的编程信号相关联的数据状态，且在与存储器单元相关联的信号的经确定改变大于或等于阈值量时确定存储器单元的数据状态是不同于与施加到存储器单元的编程信号相关联的数据状态的数据状态。
在若干个实施例中，用于感测电阻可变存储器单元的方法可包含：将编程信号施加到所述存储器单元，及通过将响应于所述所施加编程信号而关联于所述存储器单元的第一经感测信号与响应于所述所施加编程信号而关联于所述存储器单元的第二经感测信号进行比较确定所述存储器单元的数据状态是否从初始数据状态改变而确定所述存储器单元的数据状态。可在第一时间周期期间感测第一经感测信号。第一时间周期可包含从将编程信号第一次施加到存储器单元的时间到时间Twmin的时间。Twmin可为小于存储器单元花费来切换电阻水平的时间量的时间。第二时间周期可包含在时间Twmax之后的时间周期。Twmax可为大于存储器单元花费来切换电阻水平的时间量的时间。举例来说，确定存储器单元的数据状态可包含：在第一经感测信号与第二经感测信号之间的差小于阈值量时确定存储器单元的数据状态是与所施加编程信号相关联的数据状态，且在第一经感测信号与第二经感测信号之间的差大于或等于阈值量时确定存储器单元的数据状态是不同于与所施加编程信号相关联的数据状态的数据状态。
图2图解说明根据本发明的若干个实施例的用于确定电阻可变存储器单元的数据状态的方法。在图2中，所述方法包含使用改变确定组件来确定在将特定编程信号施加到存储器单元时是否发生与存储器单元相关联的信号的改变。所述方法可在已将存储器单元编程为初始数据状态时使用。在222处，确定数据状态(例如，读取操作)的方法开始。
如222处所展示，所述方法包含将特定编程信号施加到存储器单元。在224处，所述方法包含感测与存储器单元相关联的信号。在若干个实施例中，在将编程信号施加到存储器单元时感测与存储器单元相关联的信号。可监测与存储器单元相关联的经感测信号以确定是否发生改变。在226处，确定是否发生经感测信号的改变。在其中存储器单元是STT存储器单元的实例中，特定编程信号可为用于将存储器单元编程为平行状态的编程信号。如228处所展示，如果发生与存储器单元相关联的经感测信号的改变，那么存储器单元的数据状态是不同于与特定编程信号相关联的数据状态的数据状态(例如，反平行状态)。例如，如果存储器单元的初始数据状态是反平行数据状态且特定编程信号是用于将存储器单元编程为平行状态的编程信号，那么可确定经感测信号的改变的发生；因此，确定发生与存储器单元相关联的信号的改变将指示存储器单元不处于特定数据状态(例如，平行数据状态)，而是处于不同数据状态(例如，反平行数据状态)。经感测信号改变可指示在施加编程信号期间存储器单元的数据状态改变，且如229处所展示，可将存储器单元编程回到其初始状态。举例来说，可将与将存储器单元编程为反平行数据状态相关联的编程信号施加到存储器单元以使存储器单元返回初始数据状态。
如230处所指示，如果不存在与存储器单元相关联的经感测信号的改变，那么做出关于特定编程信号是否处于最大值或是否已将特定编程信号施加到存储器单元达最大时间周期的确定。如232处所展示，如果特定编程信号处于最大值或已将特定编程信号施加到存储器单元达最大时间周期，那么存储器单元的数据状态是与特定编程信号相关联的特定数据状态。如果特定编程信号不处于最大值且尚未将特定编程信号施加到存储器单元达最大时间周期，那么继续将特定编程信号施加到存储器单元。在若干个实施例中，当继续将特定编程信号施加到存储器单元时，特定编程信号的电压或电流可斜变。举例来说，在实施图2中所图解说明的方法期间，可使特定编程信号递增地斜变遍及用于将存储器单元编程为特定数据状态的若干个编程信号值。可使特定编程信号递增地斜变直到发生与存储器单元相关联的信号的改变、达到最大编程信号值或达到用于施加特定编程信号的最大时间周期的确定为止。如果存储器单元的初始数据状态是平行数据状态且特定编程信号与将存储器单元编程为平行状态相关联，那么可能不会发生经感测信号的改变，因此缺少与存储器单元相关联的信号的改变将指示存储器单元在特定数据状态(例如，平行数据状态)中。一旦已确定存储器单元的数据状态是与特定编程信号相关联的特定数据状态，便无须重新编程存储器单元且可使其保持于特定数据状态中，或如233处所展示，可将存储器单元编程为其初始数据状态(例如，特定数据状态)以刷新存储器单元。
在若干个实施例中，可使用阈值来确定是否发生与存储器单元相关联的信号的改变，其中小于阈值的改变指示存储器单元在与特定编程信号相关联的数据状态中且大于或等于阈值的改变指示存储器单元在不同于与特定编程信号相关联的数据状态的数据状态中。
图3图解说明根据本发明的若干个实施例的用于确定电阻可变存储器单元的数据状态的方法。在图3中，所述方法包含使用改变确定组件来确定是否存在在第一时间周期期间关联于存储器单元的经感测信号与在第二时间周期期间关联于存储器单元的经感测信号之间的差。所述方法可在已将存储器单元编程为初始数据状态时使用。在336处，确定数据状态(例如，读取操作)的方法开始。
如336处所展示，所述方法包含将特定编程信号施加到存储器单元。在338处，所述方法包含在第一时间周期期间感测与存储器单元相关联的信号以确定第一信号(St1)。在340处，所述方法包含在第二时间周期期间感测与存储器单元相关联的信号以确定第二信号(St2)。举例来说，特定编程信号可为与将存储器单元编程为平行状态相关联的编程信号。在若干个实施例中，在将编程信号施加到存储器单元时在第一时间周期及第二时间周期期间感测信号。如342处所展示，将第一与第二经感测信号进行比较以确定第一信号(St1)与第二信号(St2)之间的差的绝对值是否大于或等于阈值。在344处，如果第一信号(St1)与第二信号(St2)之间的差的绝对值大于或等于阈值，那么存储器单元的数据状态是不同于与特定编程信号相关联的数据状态的数据状态，且如345处所展示，可将存储器单元编程回到其初始状态。在其中存储器单元是STT存储器单元的实例中，如果存储器单元的初始数据状态是反平行数据状态且特定编程信号是用于将存储器单元编程为平行状态的编程信号，那么可确定第一信号(St1)与第二信号(St2)之间的差的绝对值大于或等于阈值，因此与存储器单元相关联的第一信号与第二信号的经确定差将指示存储器单元不处于特定数据状态(例如，平行数据状态)，而是处于不同数据状态(例如，反平行数据状态)。可将与将存储器单元编程为反平行数据状态相关联的编程信号施加到存储器单元以使存储器单元返回初始状态。
在346处，如果第一信号(St1)与第二信号(St2)之间的差的绝对值小于阈值，那么存储器单元的数据状态是与特定编程信号相关联的特定数据状态。在其中存储器单元是STT存储器单元的实例中，如果存储器单元的初始数据状态是平行数据状态且特定编程信号是用于将存储器单元编程为平行状态的编程信号，那么可确定第一信号(St1)与第二信号(St2)之间的差的绝对值小于阈值，因此与存储器单元相关联的第一信号与第二信号的经确定差将指示存储器单元处于特定数据状态(例如，平行数据状态)。一旦已确定存储器单元的数据状态是与特定编程信号相关联的特定数据状态，便无须重新编程存储器单元且可使其保持于特定数据状态中，或如347处所展示，可将存储器单元编程为其初始数据状态(例如，特定数据状态)以刷新存储器单元。
图4图解说明根据本发明的若干个实施例的呈存储器装置的形式的设备的框图。如图4中所展示，存储器装置410包含耦合到存储器阵列400的控制器412。如本文中所使用，存储器系统、控制器或存储器装置还可单独视为“设备”。“设备”可指但不限于各种结构或结构组合中的任一者，例如一或若干电路、一或若干裸片、一或若干模块、一或若干装置或者一或若干系统(举例来说)。
存储器阵列400可类似于(举例来说)先前结合图1所描述的存储器阵列100。虽然图4中展示一个存储器阵列，但本发明的实施例不限于此(例如，存储器装置410可包含耦合到控制器412的一个以上存储器阵列)。
举例来说，控制器412可包含控制电路及/或固件。控制器412可与存储器阵列400包含于同一物理装置(例如，同一裸片)上，或者可包含于通信地耦合到包含存储器阵列400的物理装置的单独物理装置上。举例来说，控制器412可为阵列测试设备的控制器(例如，用于对存储器阵列(例如阵列400)执行测试操作的控制器)。
在一个实例中，控制器412包含改变确定组件414。改变确定组件414可包含用以确定与阵列400中的存储器单元相关联的感测信号的改变及/或差的控制电路及/或固件。改变确定组件414可与存储器阵列400包含于同一物理装置(例如，同一裸片)上，或者可包含于通信地耦合到包含存储器阵列400的物理装置的单独物理装置上。图5A到5C中图解说明且下文将更详细地描述与若干个实例性改变确定组件414相关联的电路。
根据本发明的若干个实施例，控制器412可将若干个信号施加到存储器阵列400中的存储器单元(例如，存储器单元的存储元件)。举例来说，控制器412可将先前结合图1所描述的编程信号施加到存储器阵列400中的存储器单元的存储元件。
图4中所图解说明的实施例可包含未图解说明的额外电路以便不使本发明的实施例模糊。举例来说，存储器装置410可包含地址电路以锁存通过I/O电路经由I/O连接器提供的地址信号。地址信号可由行解码器及列解码器接收及解码以存取存储器阵列400。作为额外实例，存储器装置410可包含感测(例如，读取)电路(例如，除改变确定组件414之外的电路)。
图5A到5C图解说明根据本发明的若干个实施例的实例性改变确定组件。在图5A中，改变确定组件544可用于确定在将特定编程信号施加到存储器单元时是否发生与所述存储器单元相关联的信号改变。改变确定组件544包含二极管548、电容器550、比较器552及锁存器562。比较器552可用于通过将输入556(In1)与输入558(In2)彼此进行比较而确定是否发生信号554(Scell)的改变。输入556包含直接来自单元的信号554，且输入558包含在信号554已通过二极管548及充电电容器550之后的信号。来自比较器552的输出560(Out)可输入到锁存器562中以确定存储器单元的数据状态。锁存器564的输出562(Data Out)可指示存储器单元的数据状态是否由于编程信号而改变。如此，如果输出564指示数据状态改变，那么可将存储器单元重新编程为其初始数据状态。
在图5B中，改变确定组件566可用于确定在将特定编程信号施加到存储器单元时是否发生与所述存储器单元相关联的信号的改变。改变确定组件566包含电阻器568、电容器570、比较器572及锁存器582。比较器572可用于通过将输入576(In1)与输入578(In2)彼此进行比较而确定是否发生信号574(Scell)的改变。输入576包含直接来自单元的信号574，且输入578包含在信号554已通过电阻器568及充电电容器570之后的信号。来自比较器572的输出580(Out)可输入到锁存器582中以确定存储器单元的数据状态。锁存器582的输出584(Data Out)可指示存储器单元的数据状态是否由于编程信号而改变。如此，如果输出584指示数据状态改变，那么可将存储器单元重新编程为其初始数据状态。
在图5C中，改变确定组件585可用于确定在将特定编程信号施加到存储器单元时是否发生与所述存储器单元相关联的信号改变。在图5C中，改变确定组件585可用于确定在将特定编程信号施加到存储器单元时在第一时间周期期间关联于所述存储器单元的信号与在第二时间周期期间关联于所述存储器单元的信号之间的差。在感测操作开始之前通过闭合开关588及开关590且断开开关586而完成用以最小化比较器594的偏移的自动归零相位。在若干个实施例中，在第一时间周期期间，将与单元相关联的信号599Scell施加到电路585，其中激活开关586及开关588且未激活开关590以将与电容器592上的信号599相关联的电压取样。在第二时间周期期间，将与单元相关联的信号599施加到电路585，其中激活开关586且未激活开关588及开关590。比较器594将在第一时间周期期间施加到电路585的信号599与在第二时间周期期间施加到电路585的信号599进行比较，且来自比较器594的输出597(Out)可输入到锁存器596中以确定存储器单元的数据状态。锁存器596的输出598(DataOut)可指示存储器单元的数据状态是否由于施加编程信号而改变。如此，如果输出598指示数据状态改变，那么可将存储器单元重新编程为其初始数据状态。
在若干个实施例中，图5A到5C中所图解说明的电路可包含于控制器(例如图4中所图解说明的控制器412)及/或存储器单元阵列(例如图4中所图解说明的阵列400)中。本发明的实施例不限于图5A到5C中所图解说明的电路。
结论
本发明包含用于感测电阻可变存储器单元的设备及方法。若干个实施例包含将存储器单元编程为初始数据状态且通过以下操作而确定所述存储器单元的数据状态：将编程信号施加到所述存储器单元，所述编程信号与将存储器单元编程为特定数据状态相关联；及确定在施加所述编程信号期间所述存储器单元的所述数据状态是否从所述初始数据状态改变为所述特定数据状态。
将理解，当将元件称为“在”另一元件“上”、“连接到”另一元件或“与”另一元件“耦合”时，其可直接在另一元件上、直接连接到另一元件或直接与另一元件耦合，或者可存在介入元件。相比来说，当将元件称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接与”另一元件“耦合”时，不存在介入元件或层。如本文中所使用，术语“及/或”包含相关联所列举物项中的若干个物项的任何及所有组合。
虽然本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖本发明的若干个实施例的更改或变化。应理解，已以说明性方式而非限定性方式做出以上说明。在审阅以上说明后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的若干个实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同授权此权利要求书的等效内容的全部范围来确定本发明的若干个实施例的范围。
在前述实施方式中，出于简化本发明的目的，将一些特征共同分组于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比明确陈述于每一技术方案中更多的特征的意图。而是，如所附权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入到实施方式中，其中每一技术方案独立地作为单独实施例。

Claims (20)

1.一种设备，其包括：
电阻可变存储器单元的阵列(100)；以及
控制器(412)，其耦合到所述阵列且经配置以控制：
通过以下操作而确定存储器单元(106)的数据状态：
将编程信号施加到所述存储器单元(222)，所述编程信号与将存储器单元编程为特定数据状态相关联；
将在将所述编程信号施加到所述存储器单元时在第一时间周期期间关联于所述存储器单元的信号与在将所述编程信号施加到所述存储器单元时在第二时间周期期间关联于所述存储器单元的信号进行比较(226)；以及
确定在施加所述编程信号期间所述存储器单元的所述数据状态是否从初始数据状态改变为所述特定数据状态(228,230,232)。
2.根据权利要求1所述的设备，其中所述控制器经配置以控制感测在所述第一时间周期期间关联于所述存储器单元的所述信号且感测在所述第二时间周期期间关联于所述存储器单元的所述信号(224)。
3.根据权利要求1所述的设备，其中所述控制器经配置以：如果在所述第一时间周期期间关联于所述存储器单元的所述信号与在所述第二时间周期期间关联于所述存储器单元的所述信号相差小于阈值量，那么确定所述存储器单元处于所述特定数据状态中(232)。
4.根据权利要求1所述的设备，其中所述控制器经配置以：如果在所述第一时间周期期间关联于所述存储器单元的所述信号与在所述第二时间周期期间关联于所述存储器单元的所述信号相差大于或等于阈值量，那么确定所述存储器单元处于不同于所述特定数据状态的数据状态中(228)。
5.根据权利要求4所述的设备，其中所述控制器经配置以：当在所述第一时间周期期间关联于所述存储器单元的所述信号与在所述第二时间周期期间关联于所述存储器单元的所述信号相差大于或等于阈值量时，控制施加与将存储器单元编程为不同于所述特定数据状态的所述数据状态相关联的编程信号(229)。
6.根据权利要求1所述的设备，其中将在所述第一时间周期期间关联于所述存储器单元的所述信号与在所述第二时间周期期间关联于所述存储器单元的所述信号进行比较包含使用改变确定组件(414)。
7.根据权利要求1所述的设备，其中所述改变确定组件包含第一电容器(550,570,592)及比较器(552,572,594)。
8.一种用于感测电阻可变存储器单元的方法，其包括：
将编程信号施加到存储器单元(222)，所述编程信号与将存储器单元编程为特定数据状态相关联；
在第一时间周期期间感测在将所述编程信号施加到所述存储器单元时关联于所述存储器单元的信号(224)；
在第二时间周期期间感测在将所述编程信号施加到所述存储器单元时关联于所述存储器单元的信号(224)；
通过将在所述第一时间周期期间及在所述第二时间周期期间感测的所述信号进行比较而确定在施加所述编程信号期间所述存储器单元的数据状态是否从初始数据状态改变为所述特定数据状态(226)。
9.根据权利要求8所述的方法，进一步包含：如果施加所述编程信号未使所述存储器单元的所述数据状态从所述初始数据状态改变为所述特定数据状态，那么确定所述存储器单元的所述数据状态是所述特定数据状态(232)。
10.根据权利要求9所述的方法，进一步包含：当确定所述存储器单元处于所述特定数据状态时，将所述存储器单元留在所述特定数据状态。
11.根据权利要求9所述的方法，进一步包含：当确定所述存储器单元处于所述特定数据状态时，将所述存储器单元编程到所述特定数据状态以刷新所述存储器单元(233)。
12.根据权利要求8所述的方法，进一步包含：如果施加所述编程信号使所述存储器单元的所述数据状态从所述初始数据状态改变为所述特定数据状态，那么确定所述存储器单元的所述数据状态不同于所述特定数据状态(228)。
13.根据权利要求8所述的方法，其中所述方法进一步包含：如果确定施加所述编程信号使所述存储器单元的所述数据状态从所述初始数据状态改变为所述特定数据状态，那么将所述存储器单元从所述特定数据状态编程回到所述初始数据状态(229)。
14.根据权利要求8所述的方法，其中所述方法包含经由耦合到所述存储器单元的控制器(412)确定所述存储器单元的所述数据状态是否改变(400)。
15.根据权利要求8所述的方法，其中施加所述编程信号包含将编程斜坡信号施加到所述存储器单元(222)。
16.一种用于感测电阻可变存储器单元的设备，其包括：
电阻可变存储器单元的阵列(100)；以及
控制器(412)，其耦合到所述阵列，所述控制器包括改变确定组件，所述改变确定组件确定当编程信号施加于所述存储器单元时关联于所述存储器单元的所述信号的差异，所述控制器经配置以控制：
通过以下操作而确定存储器单元的数据状态：
通过使所述编程信号在与将所述存储器单元编程为特定数据状态相关联的信号范围中斜变来将所述编程信号施加到所述存储器单元(222)；
感测在第一时间周期期间的第一信号，经感测的所述第一信号在将所述编程信号施加到所述存储器单元时的所述第一时间周期期间关联于所述存储器单元(224)；
感测在第二时间周期期间的第二信号，经感测的所述第二信号在将所述编程信号施加到所述存储器单元时的所述第二时间周期期间关联于所述存储器单元(224)；以及
通过所述改变确定组件确定所述第一信号和所述第二信号之间的差异(226)。
17.根据权利要求16所述的设备，其中所述控制器经配置以：如果所述第一信号和所述第二信号之间的所述差异小于所述阈值量，那么确定所述存储器单元处于所述特定数据状态中(232)。
18.根据权利要求16所述的设备，其中所述控制器经配置以：如果所述第一信号与所述第二信号之间的所述差异大于或等于所述阈值量，那么确定所述存储器单元处于与所述特定数据状态不同的数据状态中(228)。
19.根据权利要求18所述的设备，其中所述控制器经配置以响应于第一信号和第二信号之间的所述差异大于或等于所述阈值量而控制施加关联于将与将存储器单元编程到与所述特定数据状态不同的数据状态的编程信号(229)。
20.根据权利要求16所述的设备，其中感测关联于所述存储器单元的所述第一信号包括感测关联于所述存储器单元的感测线(554)。
CN201910476576.8A 2013-04-24 2014-04-15 用于感测电阻可变存储器单元的设备和方法 Pending CN110097910A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/869,512 US9047944B2 (en) 2013-04-24 2013-04-24 Resistance variable memory sensing
US13/869,512 2013-04-24
CN201480022719.3A CN105144297A (zh) 2013-04-24 2014-04-15 电阻可变存储器感测

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480022719.3A Division CN105144297A (zh) 2013-04-24 2014-04-15 电阻可变存储器感测

Publications (1)

Publication Number Publication Date
CN110097910A true CN110097910A (zh) 2019-08-06

Family

ID=51789142

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480022719.3A Pending CN105144297A (zh) 2013-04-24 2014-04-15 电阻可变存储器感测
CN201910476576.8A Pending CN110097910A (zh) 2013-04-24 2014-04-15 用于感测电阻可变存储器单元的设备和方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201480022719.3A Pending CN105144297A (zh) 2013-04-24 2014-04-15 电阻可变存储器感测

Country Status (7)

Country Link
US (2) US9047944B2 (zh)
EP (2) EP3553781A1 (zh)
JP (1) JP2016522956A (zh)
KR (1) KR101624475B1 (zh)
CN (2) CN105144297A (zh)
TW (1) TWI543160B (zh)
WO (1) WO2014176075A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
KR102474305B1 (ko) * 2016-06-27 2022-12-06 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 센싱 방법
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10157650B1 (en) * 2017-07-26 2018-12-18 Micron Technology, Inc. Program operations in memory
US10748594B2 (en) 2018-02-13 2020-08-18 Micron Technology, Inc. Enabling fast pulse operation
DE102018103694B4 (de) 2018-02-20 2022-08-11 Infineon Technologies Ag Leseverstärker-Schaltkreis, Speichervorrichtung, Verfahren zum Ermitteln eines Zustandswerts einer resistiven Speicherzelle und Verfahren zum Betreiben einer Speichervorrichtung
US11183238B2 (en) * 2019-08-28 2021-11-23 International Business Machines Corporation Suppressing outlier drift coefficients while programming phase change memory synapses
KR20220070906A (ko) 2020-11-23 2022-05-31 주식회사 호야마린 차선 도색기

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080151601A1 (en) * 2006-12-20 2008-06-26 Samsung Electronics Co., Ltd. Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices
US20100054034A1 (en) * 2008-08-28 2010-03-04 Kabushiki Kaisha Toshiba Read circuit and read method
CN102326204A (zh) * 2009-02-20 2012-01-18 希捷科技有限公司 自旋转移转矩存储器自基准读取方法
US20120218807A1 (en) * 2011-02-25 2012-08-30 Micron Technology, Inc. Resistive memory sensing methods and devices
CN102792382A (zh) * 2010-03-09 2012-11-21 美光科技公司 存储器装置中的感测操作
US20130094275A1 (en) * 2011-10-18 2013-04-18 Micron Technology, Inc. Stabilization of resistive memory

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19947118C1 (de) * 1999-09-30 2001-03-15 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle
US6574145B2 (en) * 2001-03-21 2003-06-03 Matrix Semiconductor, Inc. Memory device and method for sensing while programming a non-volatile memory cell
KR100521363B1 (ko) * 2002-10-07 2005-10-13 삼성전자주식회사 마그네틱 랜덤 액세스 메모리의 데이터 센싱 회로 및 그방법
US7136300B2 (en) 2003-10-06 2006-11-14 Hewlett-Packard Development Company, Lp. Magnetic memory device including groups of series-connected memory elements
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
US7224598B2 (en) * 2004-09-02 2007-05-29 Hewlett-Packard Development Company, L.P. Programming of programmable resistive memory devices
JP4543885B2 (ja) * 2004-11-04 2010-09-15 ソニー株式会社 記憶装置の読み出し方法及び記憶装置、並びに半導体装置
US8363446B2 (en) 2005-01-10 2013-01-29 Ovonyx, Inc. Multilevel variable resistance memory cell utilizing crystalline programming states
JP2007242118A (ja) * 2006-03-07 2007-09-20 Tdk Corp 磁気メモリの読み出し回路
US7577018B2 (en) * 2006-03-07 2009-08-18 Tdk Corporation Readout circuit of magnetic memory
US7787282B2 (en) 2008-03-21 2010-08-31 Micron Technology, Inc. Sensing resistance variable memory
KR20090123244A (ko) 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
US7881096B2 (en) 2008-10-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation
KR101448915B1 (ko) 2008-10-17 2014-10-14 삼성전자주식회사 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
KR101498219B1 (ko) 2008-11-04 2015-03-05 삼성전자주식회사 가변 저항 메모리 장치 및 그것을 포함하는 메모리 시스템
US8238145B2 (en) 2009-04-08 2012-08-07 Avalanche Technology, Inc. Shared transistor in a spin-torque transfer magnetic random access memory (STTMRAM) cell
US8482967B2 (en) 2010-11-03 2013-07-09 Seagate Technology Llc Magnetic memory element with multi-domain storage layer
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080151601A1 (en) * 2006-12-20 2008-06-26 Samsung Electronics Co., Ltd. Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices
US20100054034A1 (en) * 2008-08-28 2010-03-04 Kabushiki Kaisha Toshiba Read circuit and read method
CN102326204A (zh) * 2009-02-20 2012-01-18 希捷科技有限公司 自旋转移转矩存储器自基准读取方法
CN102792382A (zh) * 2010-03-09 2012-11-21 美光科技公司 存储器装置中的感测操作
US20120218807A1 (en) * 2011-02-25 2012-08-30 Micron Technology, Inc. Resistive memory sensing methods and devices
TW201248628A (en) * 2011-02-25 2012-12-01 Micron Technology Inc Resistive memory sensing methods and devices
US20130094275A1 (en) * 2011-10-18 2013-04-18 Micron Technology, Inc. Stabilization of resistive memory

Also Published As

Publication number Publication date
US20140321191A1 (en) 2014-10-30
TWI543160B (zh) 2016-07-21
CN105144297A (zh) 2015-12-09
TW201511004A (zh) 2015-03-16
JP2016522956A (ja) 2016-08-04
US9437294B2 (en) 2016-09-06
EP2989634A4 (en) 2017-02-22
KR101624475B1 (ko) 2016-05-25
WO2014176075A1 (en) 2014-10-30
KR20150125015A (ko) 2015-11-06
EP2989634A1 (en) 2016-03-02
US20150255152A1 (en) 2015-09-10
US9047944B2 (en) 2015-06-02
EP3553781A1 (en) 2019-10-16

Similar Documents

Publication Publication Date Title
US9224471B2 (en) Stabilization of resistive memory
CN110097910A (zh) 用于感测电阻可变存储器单元的设备和方法
US8730708B2 (en) Performing forming processes on resistive memory
US9019754B1 (en) State determination in resistance variable memory
US7486536B2 (en) Phase-changeable memory device and method of programming the same
US10699784B2 (en) Resistive memory sensing
KR20140024304A (ko) 멀티비트 메모리 셀의 조건부 프로그래밍
CN109074836A (zh) 从铁电存储器单元的电荷提取
US20090073785A1 (en) Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
US11056189B2 (en) Resistance variable memory sensing using programming signals
US20160189771A1 (en) Apparatuses and methods for sensing using an integration component
CN112071347B (zh) 阻变存储器的操作方法、存储装置的控制方法和存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190806