CN109074836A - 从铁电存储器单元的电荷提取 - Google Patents
从铁电存储器单元的电荷提取 Download PDFInfo
- Publication number
- CN109074836A CN109074836A CN201780020937.7A CN201780020937A CN109074836A CN 109074836 A CN109074836 A CN 109074836A CN 201780020937 A CN201780020937 A CN 201780020937A CN 109074836 A CN109074836 A CN 109074836A
- Authority
- CN
- China
- Prior art keywords
- voltage
- capacitor
- digital line
- ferroelectric
- electrical communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2255—Bit-line or column circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本发明描述用于操作一个或若干铁电存储器单元的方法、系统及装置。存储器单元的铁电电容器可通过数字线与感测电容器电子连通。所述数字线在存储器单元感测期间虚拟接地,从而限制或避免跨所述数字线的压降且允许提取铁电电容器的全部或大体上全部存储的电荷且将所述电荷转移到所述感测电容器。可通过激活与所述数字线电子连通的切换组件(例如,p型场效晶体管)而达成使得所述数字线虚拟接地。可通过所述切换组件转移所述铁电电容器的电荷。感测放大器可比较所述感测电容器的电压与参考电压以确定所述存储器单元存储的逻辑状态。
Description
相关申请案的交叉参考
本申请案主张维莫卡蒂(Vimercati)的名称为“从铁电存储器单元的电荷提取(Charge Extraction from Ferroelectric Memory Cell)”的2016年4月5日申请的美国专利申请案第15/090,789号的优先权,所述申请案已让渡给其受让人。
背景技术
下文大体上涉及存储器装置且更具体来说,下文涉及从铁电存储器单元的电荷提取。
存储器装置广泛用于在各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中存储信息。通过编程存储器装置的不同状态而存储信息。例如,二进制装置具有两种状态,通常标示为逻辑“1”或逻辑“0”。在其它系统中,可存储两个以上状态。为了存取存储的信息,所述电子装置的组件可读取或感测所述存储器装置中存储的状态。为了存储信息,所述电子装置的组件可写入或编程所述存储器装置中的状态。
存在许多类型的存储器装置,包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、快闪存储器及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如,快闪存储器)可在即使缺失外部电源的情况下也在长期时间存储数据。易失性存储器装置(例如DRAM)可随着时间的推移丢失其存储的状态,除非通过外部电源定期刷新所述易失性存储器装置。二进制存储器装置可(例如)包含经充电或放电的电容器。充电的电容器可随着时间的推移而通过泄漏电流放电,从而导致丢失存储的信息。易失性存储器的某些方面可提供性能优势,例如更快的读取或写入速度,而非易失性存储器的方面可为有利的,例如在无需定期刷新的情况下存储数据的能力。
FeRAM可使用与易失性存储器类似的装置架构,但可归因于将铁电电容器用作为存储装置而具有非易失性性质。相较于其它非易失性及易失性存储器装置,FeRAM装置可因此具有改良的性能。但是,当确定存储的逻辑状态时,一些FeRAM感测方案可仅提取铁电电容器存储的电荷的一小部分。此可减少感测操作的可靠性或可限制可以其它方式完成的存储器单元(或阵列)的尺寸减小。
附图说明
参考下图描述本发明的实施例:
图1说明根据本发明的各种实施例的支持从铁电存储器单元提取电荷的实例性存储器阵列;
图2说明根据本发明的各种实施例的支持从铁电存储器单元提取电荷的实例性电路;
图3说明根据本发明的各种实施例的支持电荷提取的铁电存储器单元的实例性迟滞曲线;
图4说明根据本发明的各种实施例的支持从铁电存储器单元提取电荷的实例性电路;
图5说明根据本发明的各种实施例的用于操作支持电荷提取的铁电存储器单元的时序图;
图6说明根据本发明的各种实施例的支持从铁电存储器单元提取电荷的实例性电路;
图7说明根据本发明的各种实施例的用于操作支持电荷提取的铁电存储器单元的时序图;
图8说明根据本发明的各种实施例的支持从铁电存储器单元提取电荷的存储器阵列;
图9说明根据本发明的各种实施例的包含支持从铁电存储器单元提取电荷的存储器阵列的系统;且
图10及11是根据本发明的各种实施例的说明操作铁电存储器单元以用于电荷提取的方法的流程图。
具体实施方式
可利用允许提取存储器单元的铁电电容器的全部或大体上全部电荷的感测方案实现存储器单元的增加的感测可靠性。通常可由字线及数字线存取存储器阵列内的存储器单元(包含FeRAM单元)。单个数字线可连接许多存储器单元且可连接到当激活时可确定存储器单元存储的逻辑状态的感测放大器。为了促进全部电荷提取,存储器阵列的数字线可在读取操作期间接地且铁电电容器的全部电荷可与感测电容器(即,用于感测或读取操作的电容器)共享。接着,可将所述感测电容器的电压与参考电压作比较。
此与依靠或受制于数字线的本征电容来感测哪个状态存储于所述存储器单元中的其它FeRAM感测方案形成对比。在依靠数字线感测的方案中,当存取存储器单元时,所述存储器单元与所述数字线之间的电荷共享可引起电压在所述数字线上的形成。转移到所述数字线且因此转移到最后数字线电压的电荷量可取决于所述存储器单元存储的逻辑状态。所述数字线的电压在读取操作期间可有效地减少所述铁电电容器的电压。所以此类型的感测方案可对存储器单元的物理特性敏感,例如铁电电容器的矫顽电压。因此,所述铁电电容器的较高矫顽电压值可导致减少的感测窗,即,针对逻辑1或逻辑0的电压中的较小差异,且因此导致读取操作中的准确性减小。
如本文所揭示,防止数字线在读取操作期间形成非零电压的感测方案允许从铁电存储器单元提取全部或大体上全部存储的电荷。此可增加感测窗,因为提取的电荷的增加(如下文所描述)可导致感测放大器的较高信号。
在读取操作期间将数字线维持于大约零伏特的感测方案也可实现存储器单元尺寸的进一步减少。举例来说,存储器单元的铁电电容器的尺寸可与存储在所述电容器中的电荷成比例。允许从相对较小的电容器提取全部电荷的感测方案可提供与其中从较大电容器提取部分电荷的方案同等可靠的结果。换句话说,全部提取感测方案可提供可靠结果而不需要从部分提取方案获得类似结果所必要的电荷,且因此可支持存储器单元尺寸的减小而在可靠性上较少牺牲或无需牺牲。
如下文所描述,可使用有源切换组件(例如,与所述数字线电子连通的p型场效晶体管(FET))而使得数字线虚拟接地。当选定存储器单元时,电荷可流动到感测电容器。由于通过所述p型FET完成虚拟接地,所以全部电荷可流动到所述感测电容器。接着,感测放大器可比较所述感测电容器的电压与参考电压以确定存储的逻辑状态。所述感测电容器的电压可比在先前感测方案中使用的数字线的电压更大。
在以下描述的实例中,所述有源切换组件(例如,FET)可与所述数字线串联连接且定位在所述存储器单元与所述感测电容器之间。在此类情况中,可施加负电压以激活所述切换组件。在以下描述的另一实例中,所述有源切换组件可在所述存储器单元与所述感测电容器之间的点处与所述数字线电子连通。在此类情况中,另一电容器可并联连接到所述有源切换组件,此可使得正电压激活所述有源切换组件且因此无需将负电压施加到所述存储器阵列。
下文进一步在存储器阵列背景内容中描述以上介绍的本发明的实施例。接着,针对在存储器感测期间支持使得所述数字线虚拟接地以提取存储器单元存储的电荷的电路描述特定实例。也呈现所述电路操作的实例性时序图。参考关于从铁电存储器单元提取电荷的设备图、系统图及流程图进一步说明且描述本发明的这些及其它实施例。
图1说明根据本发明的各种实施例的支持从铁电存储器单元提取电荷的实例性存储器阵列100。存储器阵列100也可被称为电子存储器设备。存储器阵列100包含可经编程以存储不同状态的存储器单元105。各存储器单元105可经编程以存储两种状态,标示为逻辑0及逻辑1。在一些情况中,存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可包含电容器以存储表示可编程状态的电荷;例如,充电及未充电的电容器可表示两种逻辑状态。DRAM架构通常可使用此设计,且采用的电容器可包含具有线性电极化性质的介电材料。相比而言,铁电存储器单元可包含具有如所述介电材料的铁电质的电容器。铁电电容器的电荷的不同电平可表示不同逻辑状态。铁电材料具有非线性极化性质,且下文讨论铁电存储器单元105的一些细节及优势。
可通过激活或选择合适字线110及数字线115在存储器单元105上执行例如读取及写入的操作。激活或选择字线110或数字线115可包含将电压施加到各自线。在一些情况中,数字线115可被称为位线。字线110及数字线115可由导电材料制成。在一些实例中,字线110及数字线115由金属(例如,铜、铝、金、钨等等)制成。存储器单元105的每一行连接到单个字线110,且存储器单元105的每一列连接到单个数字线115。通过激活一个字线110及一个数字线115,单个存储器单元105可在其交叉点处存取。字线110及数字线115的交叉点可被称为存储器单元的地址。
在一些架构中,单元的逻辑存储装置(例如,电容器)可通过选择装置与所述数字线电隔离。字线110可连接到且控制所述选择装置。例如,所述选择装置可为晶体管且字线110可连接到所述晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接。接着,所述数字线可经存取以读取或写入存储器单元105。
可通过行解码器120及列解码器130控制存取存储器单元105。例如,行解码器120可从存储器控制器140接收行地址且基于所述接收的行地址激活合适字线110。类似地,列解码器130从存储器控制器140接收列地址且激活合适数字线115。因此,可通过激活字线110及数字线115存取存储器单元105。
一旦存取后,即可通过感测组件125读取或感测存储器单元105。例如,感测组件125可比较相关数字线115的信号(例如电压)与参考信号(图中未展示)以确定存储器单元105存储的状态。例如,如果数字线115具有比参考电压更高的电压,那么感测组件125可确定存储器单元105中存储的状态是逻辑1且反之亦然。在一些情况中,数字线115在感测期间虚拟接地,此可允许存储器单元105存储的电荷经由数字线115转移到另一装置(例如,感测电容器,图中未展示)。此可允许使用存储器单元105的全部电荷或大体上全部电荷来读取存储器单元105。感测组件125可包含各种晶体管或放大器以检测且放大信号中的差异(可被称为锁存)。感测组件125也可包含如参考图4及5描述的感测电容器。存储器单元105的检测的逻辑状态可通过列解码器130输出而作为输出135。
可通过类似地激活相关字线110及数字线115而设定或写入存储器单元105。如以上所讨论,激活字线110将存储器单元105的对应行电连接到其相应数字线115。通过控制相关数字线115且同时激活字线110,可写入存储器单元105,即,逻辑值可存储在存储器单元105中。列解码器130可接受数据(例如输入135)以写入到存储器单元105。在铁电电容器的情况中,通过跨所述铁电电容器施加电压来写入存储器单元105。以下更详细地讨论所述过程。
在一些存储器架构中,存取存储器单元105可降级或毁坏存储的逻辑状态且可执行重写或刷新操作以将最初逻辑状态返回到存储器单元105。在DRAM中,例如,所述电容器在感测操作中可部分或全部经放电,从而损坏所述存储的逻辑状态。所以可在感测操作后重写所述逻辑状态。另外,激活单个字线110可导致行中的所有存储器单元的放电;因此,可需要重写所述行中的一些或全部存储器单元105。
一些存储器架构(包含DRAM)可随着时间的推移丢失其存储的状态,除非通过外部电源定期刷新所述存储器架构。例如,充电的电容器可随着时间的推移而通过泄漏电流放电,从而导致丢失存储的信息。这些所谓的易失性存储器装置的刷新速率可相对较高,例如,可针对DRAM采用每秒数十个刷新操作,此可导致显著功率消耗。随着越来越大的存储器阵列,增加的功率消耗可抑制存储器阵列的部署或操作(例如,电力供应、热产生、材料限制等等),尤其是针对依靠有限电源(例如电池)的移动装置。
但是,铁电存储器单元可具有导致相对于其它存储器架构的改良的性能的有利性质。例如,由于铁电存储器单元趋向于较不易受存储的电荷的降级影响,所以采用铁电存储器单元105的存储器阵列100可需要较少或无需刷新操作,且因此可需要较少功率来操作。另外,采用本文描述的其中提取存储器单元中的全部或大体上全部存储的电荷的感测方案可使得能够减小存储器单元105的尺寸,此可允许相对于采用其它感测方案的其它阵列的减少的功率消耗。
存储器控制器140可通过各种组件(例如,行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如,读取、写入、重写、刷新等等)。存储器控制器140可产生行和列地址信号以激活所要字线110及数字线115。存储器控制器140也可产生且控制在存储器阵列100的操作期间使用的各种电压。例如,存储器控制器140可操作切换组件在感测期间使得数字线115虚拟接地。一般来说,本文讨论的施加的电压的幅值、形状或持续时间可经调整或变动且可针对操作存储器阵列100的各种操作而不同。此外,可同时存取存储器阵列100内的一个、多个或全部存储器单元105;例如,可在其中将所有存储器单元105或存储器单元105的群组设定为单个逻辑状态的复位操作期间同时存取存储器阵列100的多个或所有单元。
如本文所描述,可选择与数字线115电子连通的铁电存储器单元105。数字线115可虚拟接地。在一些情况中,数字线115可通过激活在所述数字线与感测组件125(例如,感测组件125的感测放大器)之间电子连通的切换组件而虚拟接地。可将电压施加到铁电存储器单元105的铁电电容器。此可导致为与数字线115电子连通的感测电容器充电。当所述数字线虚拟接地时,所述充电可为基于将电压施加到所述铁电电容器。在一些情况中,可从铁电存储器单元105的铁电电容器提取所有电荷。可基于使得数字线115虚拟接地而激活与数字线115电子连通的感测放大器(可为感测组件125的方面)。在一些情况中,当数字线115虚拟接地时可激活感测组件125。所述感测放大器可基于经激活而比较感测电容器(可为感测组件125的方面)的电压与参考电压。
图2说明根据本发明的各种实施例的支持从铁电存储器单元提取电荷的实例性电路200。电路200可包含铁电存储器单元105-a、字线110-a、数字线115-a及感测组件125-a,所述组件可分别是如参考图1所描述的存储器单元105、字线110、数字线115及感测组件125的实例。电路200可包含参考组件225及逻辑存储组件(例如电容器205),所述逻辑存储组件可包含导电端子,电路200也包含板210及单元底部215。这些端子可通过绝缘铁电材料分离。如以上所描述,可通过充电或放电电容器205(即,使得电容器205的铁电材料极化)而存储各种状态。
可通过操作在电路200中表示的各种元件读取或感测电容器205存储的状态。电容器205可与数字线115-a电子连通。因此当停用选择组件220时,电容器205可因此与数字线115-a隔离,且当激活选择组件220以选择铁电存储器单元105-a时,电容器205可经由选择组件220连接到数字线115-a。换句话说,可使用与铁电电容器205电子连通的选择组件220选择铁电存储器单元105-a,其中铁电存储器单元105-a包含选择组件220及铁电电容器205。在一些情况中,选择组件220可为晶体管且可通过将电压施加到晶体管栅极而控制所述晶体管操作,其中所述施加的电压具有大约等于或大于所述晶体管的阈值量值的量值。字线110-a可激活选择组件220;例如,可通过字线110-a将电压施加到所述晶体管栅极。
在图2中描绘的实例中,电容器205可为铁电电容器。由于电容器205的板极之间的铁电材料,且如下文所更详细的讨论,电容器205在连接到数字线115-a后可不放电。相反,板极210可通过外部电压加偏压,从而导致电容器205上存储的电荷中的变化。存储的电荷中的所述变化对应于电容器205的逻辑状态。施加到电容器205的电压改变电容器205的电荷。可由感测组件125-a比较存储的电荷中的变化与参考值以确定存储器单元105-a中存储的逻辑状态。
特定感测方案或过程可采取许多形式。在一个实例中,数字线115-a可具有本征电容且当电容器205响应于施加到板极210的电压而充电或放电时形成非零电压。所述本征电容可取决于物理特性,包含数字线115-a的尺寸。数字线115-a可连接许多存储器单元105,使得数字线115-a可具有导致不可忽视的电容(例如,数量级为pF)的长度。数字线115-a的后续电压可取决于电容器205的初始逻辑状态,且感测组件125-a可比较此电压与由参考组件225提供的参考电压。例如,可将电压施加到板极210且单元底部215处的电压可相对于存储的电荷改变。单元底部215处的电压可与感测组件125-a处的参考电压作比较,且与参考电压的比较可由于施加的电压而指示电容器205的电荷中的变化且因此指示存储在存储器单元105-a中的逻辑状态。进一步参考图3详细描述电容器205中的电荷与电压之间的关系。
可使用其它感测过程,例如在感测期间使用有源切换组件(图中未展示)使得数字线虚拟接地。例如,可激活与数字线115-a电子连通的切换组件以使得数字线115-a虚拟接地。当激活所述切换组件时,可基于选择铁电存储器单元105-a而将电压施加到铁电电容器205。此可导致当数字线115-a虚拟接地时为可容纳于感测组件125-a中的与铁电存储器单元105-a电子连通的感测电容器充电。在一些情况中,所述充电是基于施加到存储器单元105-a的铁电电容器205的电压,此可导致铁电存储器单元105-a的存储的电荷通过切换组件转移到所述感测电容器。
为了感测存储的状态,可比较所述感测电容器的电压与参考电压。在一些情况中,比较所述感测电容器的电压与参考电压包含激活与所述感测电容器电子连通的感测放大器。在一些情况中,所述感测放大器是感测组件125-a的部分。所述参考电压可为由于为与所述感测放大器电子连通的参考电容器充电导致的,且所述感测放大器可比较所述感测电容器的电压与所述参考电容器的电压。
为了写入存储器单元105-a,可将电压施加到电容器205。可使用各种方法。在一个实例中,可通过字线110-a激活选择组件220以将电容器205电连接到数字线115-a。可通过通过数字线115-a控制板极210及单元底部215的电压而将电压施加到电容器205。为了写入逻辑0,板极210可较高,即可施加正电压,且单元底部215可较低,即连接到接地(虚拟接地),或可施加负电压。执行相反过程以写入逻辑1,且板极210较低而单元底部215较高。
与铁电装置相关联的非线性性质可导致电容器205的读取及写入操作。图3利用迟滞曲线300说明此类非线性性质的实例。迟滞曲线300-a及300-b根据本发明的各种实施例分别说明支持电荷提取的铁电存储器单元中的实例性铁电存储器单元写入及读取过程。迟滞曲线300描绘存储于铁电电容器(例如,图2、4及5的电容器205)上的随电压V变化的电荷Q。
由自发电极化特性化铁电材料,即在缺失电场的情况下所述铁电材料也能维持非零电极化。实例性铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、锆钛酸铅(PZT)及锶铋钽(SBT)。描述的铁电电容器(包含参考图2、4及5描述的电容器205)可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料表面处的净电荷且通过电容器端子吸引相反电荷。因此,可将电荷存储于铁电材料及电容器端子的界面处。由于可在缺失外部施加的电场的情况下维持电极化达相对较长甚至是无限时间,所以相较于(例如)在DRAM阵列中采用的电容器,电荷泄漏可显著下降。此可减少执行如以上描述的刷新操作的需要。
可从电容器的单个端子的角度理解迟滞曲线300。举例来说,如果铁电材料具有负极化,则正电荷可在端子处累积。相同地,如果铁电材料具有正极化,则负电荷可在端子处累积。另外,迟滞曲线300中的电压表示跨电容器的电压差且是指向性的。例如,可通过将正电压施加到所提及的端子且将第二端子维持于接地处(或大致保持为0伏特(0V))而施加正电压。可通过将所提及的端子维持于接地处(或0V)且将正电压施加到第二端子而施加负电压,即,可施加正电压以负向极化所提及的端子。类似地,可将两个正电压、两个负电压或正电压及负电压的组合施加到合适电容器端子以产生迟滞曲线300中展示的电压差。
如在迟滞曲线300-a中所描绘,铁电材料可维持具有零电压差的正或负极化,从而导致两个可能的电荷状态:电荷状态305及电荷状态310。根据图3的实例,电荷状态305表示逻辑0且电荷状态310表示逻辑1。在一些实例中,相应电荷状态的逻辑值可经颠倒以适应用于操作存储器单元的其它方案。
可通过施加电压控制铁电材料的电极化且因此控制电容器端子上的电荷而将逻辑0或1写入到存储器单元。例如,跨电容器施加净正电压315导致电荷累积直到到达电荷状态305-a。当移除电压315后,电荷状态305-a即遵循路径320直到其到达处于零电压的电荷状态305。类似地,通过施加净负电压325而写入电荷状态310,此导致电荷状态310-a。在移除负电压325后,电荷状态310-a遵循路径330直到其到达处于零电压的电荷状态310。电荷状态305-a及310-a也可被称为剩余极化(Pr)值,即,在移除外部偏压(例如,电压)后所剩余的极化(或电荷)。矫顽电压是在其上的电荷(或极化)为零的电压。
为了读取或感测铁电电容器的存储状态,可跨所述电容器施加电压。作为响应,存储的电荷改变,且所述改变的程度取决于初始电荷状态,即,电容器存储的电荷改变的程度是可变的且取决于电荷状态305-b或310-b是否是最初存储的。例如,迟滞曲线300-b说明两个可能的存储电荷状态305-b及310-b。可跨电容器施加净电压335。尽管描绘为正电压,但电压335可为负的。响应于电压335,电荷状态305-b可遵循路径340。同样地,如果电荷状态310-b是最初存储的,那么其遵循路径345。电荷状态305-c及电荷状态310-c的最终位置取决于数个因子,包含特定感测操作及电路。
在一些情况中,在读取操作期间感测的电荷可取决于存储器单元的数字线的本征电容。例如,如果存储器单元的铁电电容器电连接到数字线且施加电压335,那么所述数字线的电压可归因于其的本征电容而上升。所以在感测组件处测量的电压可能不等于电压335且相反地可取决于数字线的电压。迟滞曲线300-b上的最终电荷状态305-c及310-c的位置可因此取决于数字线的电容且可通过加载线分析确定,即,可相对于数字线电容界定电荷状态305-c及310-c。因此,电容器的电压(电压350或电压355)可为不同的且可取决于电容器的初始状态。
当将数字线用于读取操作时,例如,当数字线不是虚拟接地,那么所述数字线的所得电压可为电压335与电压350之间的差,或电压335与电压355之间的差,此取决于存储的逻辑状态。通过比较数字线电压与参考电压可确定电容器的初始状态。例如,所述参考电压可为数字线逻辑0及逻辑1电压的平均值,例如,[(电压335–电压350)+(电压335–355)]/2。根据比较,感测的数字线电压可经确定而为高于或低于参考电压。接着,可基于所述比较确定铁电单元的值(即,逻辑0或1)。但如本文所讨论,此做法可不允许提取电容器的全部电荷。
因此,可采用其中将数字线维持于0V,且电荷状态305-c及310-c的最终位置可独立于数字线电容的感测方案。例如,所述数字线可通过激活切换组件而在感测期间虚拟接地。在此类情况中,电荷状态305-c及310-c可共同定位于电荷状态360处。在此处,可从铁电存储器单元提取全部或大体上全部电荷,此可由电荷状态360与310-b中的差大于电荷状态310-c及310-b之间的差说明。此电荷可存储于感测电容器上,且接着可使用所述感测电容器的电压来确定存储器单元的存储状态。此可导致在感测放大器处形成的较高信号。或者,可采用具有较小存储器单元(在结果上具有较少差异或无差异)的类似感测方案。此可增加(例如)存储器单元及存储器阵列的按比例调整能力。
如以上所讨论,读取DRAM存储器单元可降级或毁坏存储的逻辑。但是,铁电存储器单元可在读取操作后维持初始逻辑状态。例如,如果存储电荷状态305-b且执行读取操作,那么在移除电压335后,所述电荷状态可(例如)通过沿相反方向遵循路径340而返回到初始电荷状态305-b。
图4说明根据本发明的各种实施例的支持从铁电存储器单元提取电荷的实例性电路400。电路400可包含存储器单元105-b、字线110-b、数字线115-b及感测组件125-b,所述组件可分别是如参考图1及图2描述的存储器单元105、字线110、数字线115及感测组件125的实例。电路400也可包含电容器205-a、板极210-a及参考组件225-a,所述组件可分别是如参考图2描述的电容器205、板极210及参考组件225的实例。另外,根据图4的实例,数字线115-b包含本征数字线电容405,且数字线115-b能够经由切换组件440连接到虚拟接地410。电路400也包含感测电容器420、参考电容器425、(若干)电压源430及(若干)电压源435。在一些情况中,切换组件415可使得数字线虚拟接地,从而使得全部或大体上全部电荷在存储器单元105-b的感测期间从电容器205-a转移到感测电容器420。
数字线115-b可具有本征电容,其由本征数字线电容器405表示。本征数字线电容405可不是电装置,例如,其可不是两端子的电容器。相反,本征数字线电容405可取决于数字线115-b的物理特性,包含尺寸。感测电容器420的电容可大于本征数字线电容405,此可促进电荷转移到感测电容器420。
虚拟接地410可通过开关440将虚拟接地提供到数字线115-b。例如,虚拟接地410可通过开关440与数字线115-b电子连通。在一些情况中,开关440可为晶体管。在一些情况中,数字线115-b在存储器单元105-b的感测操作开始前虚拟接地。接着,可停用开关440以将数字线115-b与虚拟接地410隔离。
切换组件415可为与感测电容器420及选择组件220-a串联连接的晶体管。即,切换组件415可与数字线115-b串联连接。在一些情况中,所述晶体管包括p型FET。感测电容器420及参考电容器425可为当感测存储器单元105-b时经配置以存储电荷的电容器。在一些情况中,感测电容器420及参考电容器425可具有相同电容,例如,感测电容器420及参考电容器425可具有共同值或按法拉(farad)来测量评定。
参考电容器425可与参考组件225-a电子连通。在一些情况中,参考组件225-a是一或多个铁电存储器单元105。参考组件225-a可经配置以产生或制造参考信号。在一些情况中,由参考组件225-a产生的电荷存储于参考电容器425上。
感测组件125-b可确定存储器单元105-b的存储状态。在一些情况中,感测组件125-b可为或可包含感测放大器。可通过(若干)电压源430及435操作感测组件125-b。感测组件125-b也可包含感测电容器420或参考电容器425,尽管未在图4的实例中描绘此方式。感测组件125-b也可通过数字线115-b与选择组件220-a电子连通。
当切换组件415是非作用时(即,当数字线115-b与感测电容器420电隔离时),可通过(若干)电压源430或435将充电电压施加到感测电容器420。在一些情况中,施加到感测电容器420的充电电压可为负的。接着,感测电容器420可与(若干)电压源430或435电隔离。
如所描绘,铁电存储器单元105-b与数字线115-b电子连通。也与数字线115-b电子连通的切换组件415可经激活以使得数字线115-b虚拟接地。在一些情况中,停用切换组件415使得数字线115-b与所述虚拟接地隔离。在一些实例中,切换组件415可为p型FET。激活切换组件415以使得数字线115-b虚拟接地可包含将栅极电压施加到晶体管的栅极;所述栅极电压可为负的且具有大约等于或大于所述晶体管的阈值电压量值的量值。在一些情况中,在激活切换组件415前或选择铁电存储器单元105-b前,虚拟接地410可通过开关440使得数字线115-b虚拟接地。
可使用与铁电电容器205-a电子连通的选择组件220-a选择铁电存储器单元105-b,其中铁电存储器单元105-b包含选择组件220-a及铁电电容器205-a。例如,选择组件220-a可为晶体管(例如,FET)且可通过通过字线110-b将电压施加到晶体管的栅极而激活。
当激活切换组件415时,可基于选择铁电存储器单元105-b而将电压施加到铁电电容器205-a。例如,可使用板极210-a施加电压。此可导致当数字线115-b虚拟接地时为与铁电存储器单元105-b电子连通的感测电容器420充电。所述充电因此可为基于施加到存储器单元105-b的铁电电容器205-a的电压且导致铁电存储器单元105-b的存储的电荷通过切换组件415转移到感测电容器420。
可比较感测电容器420的电压与参考电压。在一些情况中,比较感测电容器420的电压与所述参考电压包含激活与所述感测电容器420电子连通的感测组件125-b。在一些情况中,感测组件125-b是或包含感测放大器。所述参考电压可为由于为与感测组件125-b电子连通的参考电容器425充电导致的,且感测组件125-b可比较感测电容器420的电压与参考电容器425的电压。
图5说明根据本发明的各种实施例的用于操作支持电荷提取的铁电存储器单元的时序图500。时序图500描绘轴505上的电压及轴510上的时间。因此可在时序图500上表示随时间而变化的各种组件的电压。例如,时序图500包含字线电压515、板极电压520、数字线电压525及感测电容器电压530。时序图500描绘参考图4描述的电路400的实例性操作。以下参考之前图的组件描述图5。
如图4中所讨论,感测电容器420最初可充电到负电压,如由感测电容器电压530所描绘。可将字线电压515施加到与铁电存储器单元105相关联的字线110。可将板极电压520施加到铁电存储器单元105的板极210。数字线电压525在如先前讨论的感测期间可大约为零或虚拟接地。例如,切换组件415在感测期间可使得数字线虚拟接地。在一些情况中,数字线电压525可稍从零偏离。
由于当施加字线电压515及板极电压520时,数字线电压525大约为0V,所以可将电荷转移到感测电容器420,从而导致感测电容器电压530中的变化。例如,感测电容器电压530可上升。感测电容器电压530中的变化可取决于存储器单元105的逻辑状态。例如,如果存储逻辑0,那么感测电容器电压530可变为感测电容器电压530-a。如果存储逻辑1,那么感测电容器电压530可变为感测电容器电压530-b。感测电容器电压530-a与感测电容器电压530-b之间的差可被称为感测窗535。感测窗535归因于基于使得数字线虚拟接地而提取的存储电荷的较大部分而在此处可大于其它感测方案。可通过比较感测电容器电压530-a或530-b与参考电压而确定存储的逻辑状态。例如,所述参考电压可为感测电容器电压530-a与530-b之间的值。
图6说明根据本发明的各种实施例的支持从铁电存储器单元提取电荷的实例性电路600。电路600可包含存储器单元105-c、字线110-c、数字线115-c及感测组件125-c,所述组件可分别是如参考图1、2、4及5描述的存储器单元105、字线110、数字线115及感测组件125的实例。电路600也可包含电容器205-b、板极210-b及参考组件225-b,所述组件可分别是如参考图2及4描述的电容器205、板极210及参考组件225的实例。
另外,电路600可包含本征数字线电容405-a、虚拟接地410-a、切换组件415-a、感测电容器420-a、参考电容器425-a、电压源430-a、电压源435-a及开关440-a,所述组件可分别是如参考图4描述的本征数字线电容405、虚拟接地410、切换组件415、感测电容器420、参考电容器425、电压源430、电压源435及开关440的实例。电路600也可包含电容器605及电压源610,此可无需负电压来激活切换组件415-a。在一些情况中,切换组件415-a可使得数字线115-c虚拟接地,从而使得全部电荷在存储器单元105-c感测期间从电容器205-b转移到感测电容器420-a。
数字线115-c可具有本征电容,此由本征数字线电容405-a表示。如以上所讨论,本征数字线电容405-a可不是电装置,确切来说,本征数字线电容405-a可取决于数字线115-c的物理性质,包含尺寸。感测电容器420-a的电容可大于本征数字线电容405-a,此可促进电荷转移到感测电容器420-a。
虚拟接地410-a可通过开关440-a将虚拟接地提供到数字线115-c。例如,虚拟接地410-a可通过开关440-a与数字线115-c电子连通。在一些情况中,开关440-a可为晶体管。在一些情况中,数字线115-c可在存储器单元105-c的感测操作开始前虚拟接地。接着,可停用开关440-a以使得数字线115-c与虚拟接地410-a隔离。
切换组件415-a可为并联连接到电容器605的晶体管。在一些情况中,所述晶体管包括p型FET。切换组件415-a可在选择组件220-b与感测电容器420-a之间的点处与数字线115-c电子连通。可操作电容器605以激活可使得数字线115-c虚拟接地的切换组件415-a。
感测电容器420-a及参考电容器425-a可为当感测存储器单元105-c时经配置以存储电荷的电容器。在一些情况中,感测电容器420-a及参考电容器425-a可具有相同电容。参考电容器425-a可与参考组件225-b电子连通。在一些情况中,参考组件225-b是一或多个铁电存储器单元105。参考组件225-b可经配置以产生或制造参考信号。在一些情况中,由参考组件225-b产生的电荷可存储在参考电容器425-a上。
感测组件125-c可确定存储器单元105-c的存储状态。在一些情况中,感测组件125-c可为感测放大器。在一些情况中,感测组件125-c可通过数字线115-c与选择组件220-b电子连通。可由电压源430-a及电压源435-a操作感测组件125-c。
铁电存储器单元105-c与数字线115-c电子连通。也与数字线115-c电子连通的切换组件415-a可经激活以使得数字线115-c虚拟接地。在一些情况中,切换组件415-a可为p型FET。激活切换组件415-a以使得数字线115-c虚拟接地可包含:使用电压源610将充电电压施加到电容器605;使得电容器605的第一端子与所述充电电压电隔离;且使得电容器605的第二端子与虚拟接地410-a电隔离。在一些情况中,所述施加的充电电压是正电压且其量值可大约等于或大于切换组件415-a的阈值电压。通过为电容器605充电且接着使得其与电压源610及数字线115-c隔离,所述电容器可将切换组件415-a的一个端子维持于正电压处。在一些情况中,切换组件415-a的其它端子最初可为接地的,且可激活切换组件415-a。
可使用与铁电电容器205-b电子连通的选择组件220-b选择铁电存储器单元105-c,其中铁电存储器单元105-c包含选择组件220-b及铁电电容器205-b。例如,选择组件220-b可为晶体管(例如,FET)且可由使用字线110-c施加到晶体管的栅极的电压激活。
当激活切换组件415-a时,可基于选择铁电存储器单元105-c而将电压施加到铁电电容器205-b。例如,可使用板极210-b施加电压。此可导致当数字线115-c虚拟接地时为与铁电存储器单元105-c电子连通的感测电容器420-a充电。感测电容器420-a最初可经放电。在一些情况中,所述充电是基于施加到存储器单元105-c的铁电电容器205-b的电压,此可导致铁电存储器单元105-c的存储的电荷转移到感测电容器420-a。
可比较感测电容器420-a的电压与参考电压。在一些情况中,比较感测电容器420-a的电压与所述参考电压包含激活与感测电容器420-a电子连通的感测组件125-c。所述参考电压可为由于为与感测组件125-c电子连通的参考电容器425-a充电导致的,且感测组件125-c可比较感测电容器420-a的电压与参考电容器425-a的电压。
图7说明根据本发明的各种实施例的用于操作支持电荷提取的铁电存储器单元的时序图700。时序图700描绘轴505-a上的电压及轴510-a上的时间。因此可在时序图700上表示随时间而变化的各种组件的电压。例如,时序图700可包含字线电压515-a、板极电压520-a、数字线电压525-a及感测电容器电压530-c及530-d,这些组件可为如参考图5描述的字线电压515、板极电压520、数字线电压525及感测电容器电压530的实例。时序图700可为由于操作参考图6描述的电路600导致的。以下参考之前图的组件描述图7。
如图6中所讨论,感测电容器最初可经放电(零电压)。可通过施加字线电压515-a而激活与铁电存储器单元105相关联的字线110。可将板极电压520-a施加到铁电存储器单元105的板极210。数字线电压525-a可在如先前讨论的感测期间大约为零或虚拟接地。例如,切换组件415在感测期间可使数字线虚拟接地。在一些情况中,数字线电压525-a可稍从零偏离。
由于当施加字线电压515-a及板极电压520-a时使得数字线电压525-a维持于接地,所以电荷可转移到感测电容器420,从而导致感测电容器电压530中的变化。例如,感测电容器电压530可上升。感测电容器电压530中的变化可取决于存储器单元105的存储状态。例如,如果存储逻辑0,那么感测电容器电压530可变为感测电容器电压530-c。如果存储逻辑1,那么感测电容器电压530可变为感测电容器电压530-d。感测电容器电压530-c与感测电容器电压530-d之间的差被称为感测窗535-a。感测窗535-a在此处可归因于基于使得数字线虚拟接地而提取存储的电荷的较大部分而大于其它感测方案。可通过比较感测电容器电压530-c或530-d与参考电压而确定存储的逻辑状态。例如,所述参考电压可为感测电容器电压530-c与530-d之间的值。
图8展示根据本发明的各种实施例的支持从铁电存储器单元提取电荷的存储器阵列100-a的框图800。存储器阵列100-a可被称为电子存储器设备且可包含存储器控制器140-a及存储器单元105-d,所述组件可为参考图1、2、4及6描述的存储器控制器140及存储器单元105的实例。存储器控制器140-a可包含偏压组件810及定时组件815且可操作如图1到7中描述的存储器阵列100-a。存储器控制器140-a可与字线110-d、数字线115-d、感测组件125-d、板极210-c、参考组件225-c及切换组件415-b电子连通,所述组件可为参考1、2及4到7描述的字线110、数字线115、感测组件125、板极210、参考组件225及切换组件415的实例。在一些实例中,切换组件415-b可与数字线115-d电子连通,如以上所讨论。存储器阵列100-a也可包含锁存器825。存储器阵列100-a的组件可彼此电子连通且可执行参考图1到7描述的功能。在一些情况中,参考组件225-c、感测组件125-d及锁存器825可为存储器控制器140-a的组件。
存储器控制器140-a可经配置以通过将电压施加到所述各种节点而激活字线110-d、感测组件125-d、板极210-c、参考组件225-c或切换组件415-b。例如,偏压组件810可经配置以施加电压以操作存储器单元105-d读取或写入存储器单元105-d,如以上所描述。在一些情况中,存储器控制器140-a可包含行解码器、列解码器或所述两者,如参考图1所描述。此可使得存储器控制器140-a存取一或多个存储器单元105。偏压组件810也可将电压提供到参考组件225-c以针对感测组件125-d产生参考信号。另外,偏压组件810可提供用于感测组件125-d的操作的电压。
存储器控制器140-a可(例如)通过将电压施加到切换组件415的晶体管的栅极而激活切换组件415。因此,存储器控制器140-a可操作切换组件415-b使得数字线115-d虚拟接地且基于使得数字线115-d虚拟接地而激活感测组件125-d。存储器控制器140-a可操作铁电存储器单元105-d的铁电电容器以基于选择铁电存储器单元105-d而为感测电容器充电。另外,存储器控制器140-a可比较所述感测电容器的电压与所述参考电容器的电压而读取铁电存储器单元105-d的逻辑值。
在一些情况中,存储器控制器140-a可使用定时组件815执行其操作。例如,定时组件815可控制用于加偏压在各种字线、数字线或板极的时序(包含用于切换及电压应用的时序)以执行存储器功能,例如如本文讨论的读取及写入。在一些情况中,定时组件815可控制偏压组件810的操作。
参考组件225-c可产生用于感测组件125-d的参考信号。参考组件225-c可(例如)包含经配置以产生参考信号的电路。在一些情况中,参考组件225-c是其它铁电存储器单元105。在一些实例中,参考组件225-c经配置以输出具有两个感测电压之间的值的电压,如参考图3、5及7所描述。其它参考组件225-c可经设计以输出虚拟接地电压(即,大约为0V)。
感测组件125-d可将来自存储器单元105-d(通过数字线115-d)的信号与来自参考组件225-c的参考信号作比较。一旦确定逻辑状态后,感测组件即可将输出存储在锁存器825中,其中可根据使用存储器阵列100-a的电子装置的操作使用所述输出。
图9展示根据本发明的各种实施例的支持从铁电存储器单元提取电荷的系统900的示意图。系统900可包含装置905,所述装置905可为或包含连接或实体支持各种组件的印刷电路板。装置905可包含存储器阵列100-b,其可为图1及图8中描述的存储器阵列100的实例。存储器阵列100-b可含有存储器控制器140-b及(若干)存储器单元105-e,所述组件可为参考图1及8描述的存储器控制器140及参考图1、2、4、6及8描述的存储器单元105的实例。装置905也可包含处理器910、BIOS组件915、(若干)外围组件920及输入/输出控制组件925。装置905的组件可通过总线930彼此电子连通。
处理器910可经配置以通过存储器控制器140-b操作存储器阵列100-b。在一些情况中,处理器910执行参考图1及8描述的存储器控制器140的功能。例如,存储器控制器140-b可在读取存储器单元105-e时激活切换组件以使得数字线115虚拟接地以完全提取存储的电荷。在一些情况中,存储器控制器140-b可集成到处理器910内。处理器910可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其可为这些类型的组件的组合,且处理器910可执行本文描述的各种功能,包含从铁电存储器单元提取电荷。处理器910可(例如)经配置以执行存储于存储器阵列100-a中以使得装置905执行各种功能或任务的计算机可读指令。
BIOS组件915可为包含操作为固件的基础输入/输出系统(BIOS)的软件组件,所述软件组件可初始化且运行系统900的各种硬件组件。BIOS组件915也可管理处理器910与各种组件(例如,外围组件920、输入/输出控制组件925等等)之间的数据流。BIOS组件915可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
(若干)外围组件920可为任何输入或输出组件,或用于此类装置的集成到装置905内的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网络控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽,例如外围组件互连件(PCI)或加速图形端口(AGP)槽。
输入/输出控制组件925可管理处理器910与(若干)外围组件920、输入935装置或输出940装置之间的数据连通。输入/输出控制组件925也可管理未集成到装置905内的外围装置。在一些情况中,输入/输出控制组件925可代表到外部外围装置的物理连接或端口。
输入935可代表装置905外部的将输入提供到装置905或其组件的装置或信号。此可包含用户接口或具有其它装置或在其它装置之间的接口。在一些情况中,输入935可为经由(若干)外围组件920与装置905介接的外围装置或可由输入/输出控制组件925管理。
输出940装置可代表装置905外部的经配置以从装置905或其组件的任何一者接收输出的装置或信号。输出940装置的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等等。在一些情况中,输出940可为经由(若干)外围组件920与装置905介接的外围装置或可由输入/输出控制组件925管理。
存储器控制器140-b、装置905及存储器阵列100-b的组件可由经设计以实施其功能的电路组成。此可包含各种电路组件,例如导线、晶体管、电容器、电感器、电阻、放大器或经配置以实施本文描述的功能的其它作用或非作用元件。
图10展示根据本发明的各种实施例的说明操作铁电存储器单元以用于电荷提取的方法1000的流程图。可由如参考图1到9描述的存储器阵列100实施方法1000的操作。例如,可由如参考图1、8及9描述的存储器控制器140执行方法1000的操作。在一些实例中,存储器控制器140可执行一组代码以控制存储器阵列100的功能元件从而执行以下描述的功能。另外或替代地,存储器控制器140可使用专用硬件执行以下描述的功能。
在框1005中,所述方法可包含选择与数字线电子连通的铁电存储器单元,如参考图1到7所描述。在特定实例中,可由如参考图1、8及9描述的存储器控制器140执行框1005的操作。
在框1010中,所述方法可包含使得所述数字线虚拟接地,如参考图1到7所描述。在特定实例中,可由如参考图4、6及8描述的切换组件415执行框1010的操作。例如,使得所述数字线虚拟接地可包括激活在所述数字线与所述感测放大器之间电子连通的切换组件。
在框1015中,所述方法可包含基于使得所述数字线虚拟接地而激活与所述数字线电子连通的感测放大器,如参考图1到7所描述。在一些情况中,当所述数字线虚拟接地时可激活所述感测放大器。在特定实例中,可由如参考图1、2、4、6及8描述的感测组件125执行框1015的操作。
所述方法也可包含将电压施加到所述铁电存储器单元的铁电电容器。例如,存储器控制器140可控制电压源将板极电压施加到铁电电容器,如参考图1、8及9所描述。在一些实例中,所述方法包含至少部分基于当所述数字线接地时将所述电压施加到所述铁电电容器而为与所述数字线电子连通的感测电容器充电。例如,存储器控制器140可控制电压源(可为负电压源)将电压施加到感测电容器,如参考图1、4、6、8及9所描述。所述方法也可包含至少部分基于激活所述感测放大器而比较所述感测电容器的电压与参考电压。在特定实例中,可由如参考图1、2、4、6及8描述的感测组件125执行此操作。
图11展示根据本发明的各种实施例的说明操作铁电存储器单元以用于电荷提取的方法1100的流程图。可由如参考图1到9描述的存储器阵列100实施方法1100的操作。例如,可由如参考图1、8及9描述的存储器控制器140执行方法1100的操作。在一些实例中,存储器控制器140可执行一组代码以控制存储器阵列100的功能元件从而执行以下描述的功能。另外或替代地,存储器控制器140可使用专用硬件执行以下描述的功能。
在框1105中,所述方法可包含激活与数字线电子连通的切换组件以使得所述数字线虚拟接地,其中铁电存储器单元与所述数字线电子连通,如参考图1至7所描述。在特定实例中,可由如参考图1、8及9描述的存储器控制器140执行框1105的操作。
在框1110中,所述方法可包含使用与铁电电容器电子连通的选择组件选择所述铁电存储器单元,其中所述铁电存储器单元包括所述选择组件及所述铁电电容器,且其中激活所述切换组件且基于选择所述铁电存储器单元而将电压施加到所述铁电电容器,如参考图1到7所描述。在特定实例中,可由如参考图1、8及9描述的存储器控制器140执行框1110的操作。
在框1115中,所述方法可包含当所述数字线虚拟接地时为与所述铁电存储器单元电子连通的感测电容器充电,其中所述充电是基于施加到所述铁电存储器单元的电压且包括将所述铁电存储器单元的存储的电荷通过所述切换组件转移到所述感测电容器,如参考图1到7所描述。在特定实例中,可由如参考图1到9描述的存储器控制器140、切换组件415及感测电容器420执行框1115的操作。
在框1120中,所述方法可包含比较所述感测电容器的电压与参考电压,如参考图1到7所描述。在特定实例中,可由如参考图1、2、4、6及8描述的感测组件125执行框1120的操作。
所述方法可进一步包含:将充电电压施加到所述感测电容器且同时所述切换组件是非作用的;且接着将所述感测电容器与所述充电电压电隔离。例如,存储器控制器140可将负充电电压施加到所述感测电容器。在一些情况中,所述切换组件可包含与所述感测电容器串联连接的晶体管,且所述方法可包含将电压施加到所述晶体管的栅极以激活所述切换组件且使得所述数字线虚拟接地,如参考图4、6及8所描述。
在一些情况中,所述切换组件可包含并联连接到电容器且激活所述切换组件的晶体管,所述方法可包含:将充电电压施加到所述电容器;使得所述电容器的第一端子与所述充电电压电隔离;且使得所述电容器的第二端子与虚拟接地电隔离,如参考图6所描述。在一些情况中,存储器控制器140可将正充电电压施加到所述电容器。
因此,方法1000及1100可提供从铁电存储器单元提取电荷。应注意,方法1000及1100描述可能的实施方案,且操作及步骤可经重新布置或以其它方式经修改,使得其它实施方案也可行。在一些实例中,可组合方法1000及1100的两者或两者以上中的实施例。
本文的描述提供实例且不限制在权利要求书中阐述的范围、实用性或实例。可在不违背本发明的范围的情况下对讨论的组件的功能及配置作出改变。在适当时,各种实例可省略、取代或加入各种过程或组件。再者,相对于一些实例描述的特征可在其它实例中组合。
结合附图的本文阐述的描述是描述实例性配置且不代表可实施或落于权利要求书的范围内的所有实例。本文所使用的术语“实例”及“示范性”意谓“充当实例、例项或说明”且不是“优选的”或“优于其它实例”。详细描述包含为提供对描述的技术的理解的目的的特定细节。但是,可在没有这些特定细节的情况下实践这些技术。在一些例项中,已知结构及装置以框图形式展示以避免阻碍描述的实例的概念。
在附图中,类似组件或特征可具有相同参考标记。此外,可通过遵循以破折号及第二标记(区分类似组件)的方式的参考标记来区分相同类型的各种组件。当在说明书中使用第一参考标记时,描述可应用于具有相同第一参考标记(不考虑第二参考标记)的类似组件的任何一者。
可使用各种不同技术及技巧的任一者表示本文描述的信息及信号。例如,可由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合表示在以上描述中参考的数据、指令、命令、信息、信号、位、符号及码片。一些图可将信号说明为单个信号;但是,所属领域的技术人员将了解所述信号可代表信号的总线,其中所述总线可具有各种位宽度。
如本文所使用,术语“虚拟接地”是指保持于大约零伏特(0V)的电压但可不直接与地面连接的电路的节点。因此,虚拟接地的电压可临时波动且返回到稳定状态时的大约0V。可使用各种电子电路组件实施虚拟接地,例如由操作放大器及电阻器组成的分压器。其它实施方案也可行。
术语“电子连通”是指支持组件之间的电子流动的组件之间的关系。此可包含组件之间的直接连接或可包含中间组件。处于电子连通中的组件可主动交换电子或信号(例如,在供能电路中)或可不主动交换电子或信号(例如,在去能电路中),但当电路经供能时可经配置且可操作以交换电子或信号。举例来说,经由开关(例如,晶体管)物理连接的两个组件电子连通,不管所述开关的状态(即,打开或关闭)。
本文讨论的装置(包含存储器阵列100)可形成于半导体衬底上,例如硅、锗、硅锗合金、砷化钾、氮化钾等等。在一些情况中,所述衬底是半导体晶片。在其它情况中,所述衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))或另一衬底上的半导体材料的外延层。衬底或所述衬底的子区域的导电性可通过使用各种化学物种的掺杂来控制,包含(但不限制于)磷、硼或砷。可通过离子植入或通过任何其它掺杂手段在衬底的初始形成或生长期间执行掺杂。
本文讨论的一个或若干晶体管可代表场效晶体管(FET)且包括三端子装置(包含源极、漏极与栅极)。所述端子可通过导电材料(例如,金属)连接到其它电子组件。所述源极及漏极可为导电的且可包括重掺杂的(例如退化的)半导体区域。可由轻掺杂的半导体区域或沟道分离所述源极及漏极。如果所述沟道是n型(即,多数载子是电子),那么FET可被称为n型FET。如果所述沟道是p型(即,多数载子是空穴),那么FET可被称为p型FET。所述沟道可由绝缘栅极氧化物覆盖。可通过将电压施加到栅极而控制所述沟道导电性。例如,分别将正电压或负电压施加到n型FET或p型FET可导致沟道变得导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时,可“接通”或“激活”晶体管。当将小于晶体管的阈值电压的电压施加到晶体管栅极时,可“关断”或“停用”晶体管。
可利用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文描述的功能的其任何组合实施或执行结合本发明描述的各种说明框、组件及模块。通用处理器可为微处理器,但替代地所述处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为运算装置的组合(例如,DSP与微处理器、多个微处理器的组合、一或多个微处理器与DSP核心结合、或任何其它此配置)。
可在由处理器、固件或其任何组合执行的硬件、软件中实施本文描述的功能。如果在由处理器执行的软件中实施,那么所述功能可存储在计算机可读媒体上或在所述计算机可读媒体上经传输作为一或多个指令或编码。其它实例及实施方案是在本发明及随附权利要求书的范围内的。例如,由于软件的本质,可使用由处理器、硬件、固件、硬接线或这些的任一者的组合执行的软件实施以上描述的功能。实施功能的特征也可物理地定位在各种位置处,包含经分布使得在不同物理位置处实施功能的部分。再者,如本文所使用(包含在权利要求书中),在一列术语(例如,由例如“至少一者”或“一或多者”的短语开头的一列术语)中使用的“或”指示包含列,使得(例如)一列A、B或C的至少一者意味着A或B或C或AB或AC或BC或ABC(即,A及B及C)。
计算机可读媒体包含非暂时性计算机存储媒体及包含促进计算机程序从一个地方转移到另一地方的任何媒体的通信媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可得媒体。举例来说且不具有限制性,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置或可用于携载或存储为指令或数据结构形式的所要程序编码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。
再者,任何连接适当地被称为计算机可读媒体。例如,如果使用共轴电缆、光纤扁平电缆、双绞线、数字订户线(DSL)或无线技术,例如红外线、无线电及微波从网站、服务器或其它远程源传输软件,那么所述共轴电缆、光纤扁平电缆、双绞线、数字订户线(DSL)或无线技术(例如红外线、无线电及微波)包含于媒体的定义中。如本文所使用的磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘,其中磁盘通常重现磁性数据而光盘利用激光重现光学数据。以上组合也包含于计算机可读媒体的范围内。
提供本文描述以使得所属领域的技术人员能够做出或使用本发明。所属领域的技术人员将易于明白本发明的各种修改,且在不违背本发明的范围的情况下,本文界定的一般原理可应用于其它变体。因此,本发明不限制于本文描述的实例及设计,而是被赋予与本文揭示的原理及新特征一致的最广范围。
Claims (27)
1.一种操作铁电存储器单元的方法,其包括:
选择与数字线电子连通的所述铁电存储器单元;
使得所述数字线虚拟接地;且
至少部分基于使得所述数字线虚拟接地而激活与所述数字线电子连通的感测放大器。
2.根据权利要求1所述的方法,其中激活所述感测放大器进一步包括:
当所述数字线虚拟接地时激活所述感测放大器。
3.根据权利要求1所述的方法,其中使得所述数字线虚拟接地包括:
激活在所述数字线与所述感测放大器之间电子连通的切换组件。
4.根据权利要求1所述的方法,其进一步包括:
将电压施加到所述铁电存储器单元的铁电电容器;
至少部分基于当所述数字线虚拟接地时将所述电压施加到所述铁电电容器而为与所述数字线电子连通的感测电容器充电;且
至少部分基于激活所述感测放大器而比较所述感测电容器的电压与参考电压。
5.一种操作铁电存储器单元的方法,其包括:
激活与数字线电子连通的切换组件以使得所述数字线虚拟接地,其中所述铁电存储器单元与所述数字线电子连通;
当所述数字线虚拟接地时为与所述铁电存储器单元电子连通的感测电容器充电,其中所述充电是至少部分基于施加到所述铁电存储器单元的电压且包括将所述铁电存储器单元的存储的电荷通过所述切换组件转移到所述感测电容器;且
比较所述感测电容器的电压与参考电压。
6.根据权利要求5所述的方法,其进一步包括:
使用与铁电电容器电子连通的选择组件选择所述铁电存储器单元,其中所述铁电存储器单元包括所述选择组件及所述铁电电容器,且其中激活所述切换组件且至少部分基于选择所述铁电存储器单元而将所述电压施加到所述铁电电容器。
7.根据权利要求5所述的方法,其进一步包括:
停用所述切换组件以使得所述数字线与虚拟接地隔离。
8.根据权利要求5所述的方法,其中所述切换组件包括与所述感测电容器串联连接的晶体管,且所述方法进一步包括:
当所述晶体管在非作用中时将充电电压施加到所述感测电容器;且
将所述感测电容器与所述充电电压电隔离。
9.根据权利要求8所述的方法,其中激活所述切换组件包括:
将栅极电压施加到所述晶体管的栅极,其中所述栅极电压是负的且具有等于或大于所述晶体管的阈值电压量值的量值,且其中施加到所述感测电容器的所述充电电压是负的。
10.根据权利要求8所述的方法,其中所述晶体管包括p型场效晶体管FET。
11.根据权利要求5所述的方法,其中所述切换组件包括并联连接到电容器的晶体管,且其中激活所述切换组件包括:
将充电电压施加到所述电容器;
使得所述电容器的第一端子与所述充电电压电隔离;且
使得所述电容器的第二端子与虚拟接地电隔离。
12.根据权利要求11所述的方法,其中将所述充电电压施加到所述电容器包括:
施加正充电电压。
13.根据权利要求5所述的方法,其中比较所述感测电容器的所述电压与所述参考电压包括:
激活与所述感测电容器电子连通的感测放大器。
14.根据权利要求13所述的方法,其中比较所述感测电容器的所述电压与所述参考电压包括:
为与所述感测放大器电子连通的参考电容器充电;且
比较所述感测电容器的所述电压与所述参考电容器的所述电压。
15.一种电子存储器设备,其包括:
铁电存储器单元,其包括铁电电容器及与数字线电子连通的选择组件;
感测电容器,其经由切换组件与所述数字线电子连通;及
感测放大器,其与所述感测电容器电子连通。
16.根据权利要求15所述的电子存储器设备,其中所述切换组件与所述铁电存储器单元的所述感测电容器及所述选择组件串联连接。
17.根据权利要求16所述的电子存储器设备,其进一步包括与所述数字线电子连通的额外切换组件,其中所述数字线通过所述额外切换组件与虚拟接地电子连通。
18.根据权利要求15所述的电子存储器设备,其中所述感测电容器的电容大于所述数字线的本征电容。
19.根据权利要求15所述的电子存储器设备,其进一步包括:
参考电容器,其与所述感测放大器电子连通。
20.根据权利要求19所述的电子存储器设备,其中所述参考电容器及所述感测电容器具有相同电容。
21.根据权利要求15所述的电子存储器设备,其中所述切换组件包括p型场效晶体管FET。
22.一种电子存储器设备,其包括:
铁电存储器单元,其包括铁电电容器及选择组件;
感测放大器,其通过数字线与所述选择组件电子连通;及
控制器,其与所述选择组件及所述感测放大器电子连通,其中所述控制器可操作以:
操作切换组件使得所述数字线虚拟接地;且
至少部分基于使得所述数字线虚拟接地而激活所述感测放大器。
23.根据权利要求22所述的电子存储器设备,其中所述控制器可操作以:
当所述数字线虚拟接地时激活所述感测放大器。
24.根据权利要求22所述的电子存储器设备,其进一步包括:
感测电容器,其通过所述切换组件与所述数字线电子连通。
25.根据权利要求24所述的电子存储器设备,其进一步包括:
参考电容器,其与所述感测放大器电子连通。
26.根据权利要求25所述的电子存储器设备,其中所述控制器可操作以:
比较所述感测电容器的电压与所述参考电容器的电压以读取所述铁电存储器单元的逻辑值。
27.根据权利要求22所述的电子存储器设备,其中所述控制器可操作以:
操作所述切换组件使得与所述铁电存储器单元电子连通的所述数字线虚拟接地;
激活所述选择组件以选择所述铁电存储器单元;且
操作所述铁电存储器单元的所述铁电电容器以至少部分基于选择所述铁电存储器单元而为感测电容器充电。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/090,789 US10192606B2 (en) | 2016-04-05 | 2016-04-05 | Charge extraction from ferroelectric memory cell using sense capacitors |
US15/090,789 | 2016-04-05 | ||
PCT/US2017/023907 WO2017176467A2 (en) | 2016-04-05 | 2017-03-23 | Charge extraction from ferroelectric memory cell |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109074836A true CN109074836A (zh) | 2018-12-21 |
CN109074836B CN109074836B (zh) | 2022-08-16 |
Family
ID=59961179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780020937.7A Active CN109074836B (zh) | 2016-04-05 | 2017-03-23 | 从铁电存储器单元的电荷提取 |
Country Status (8)
Country | Link |
---|---|
US (3) | US10192606B2 (zh) |
EP (1) | EP3440674A4 (zh) |
JP (1) | JP6884158B2 (zh) |
KR (1) | KR102282888B1 (zh) |
CN (1) | CN109074836B (zh) |
SG (1) | SG11201808666PA (zh) |
TW (1) | TWI636456B (zh) |
WO (1) | WO2017176467A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112233711A (zh) * | 2019-07-15 | 2021-01-15 | 美光科技公司 | 铁电存储器单元存取 |
US11626151B2 (en) | 2017-12-18 | 2023-04-11 | Micron Technology, Inc. | Single plate configuration and memory array operation |
US11881252B2 (en) | 2017-12-18 | 2024-01-23 | Micron Technology, Inc. | Techniques for accessing an array of memory cells to reduce parasitic coupling |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9881661B2 (en) * | 2016-06-03 | 2018-01-30 | Micron Technology, Inc. | Charge mirror-based sensing for ferroelectric memory |
US10083973B1 (en) | 2017-08-09 | 2018-09-25 | Micron Technology, Inc. | Apparatuses and methods for reading memory cells |
US10504576B2 (en) * | 2017-12-19 | 2019-12-10 | Micron Technology, Inc. | Current separation for memory sensing |
US10446232B2 (en) | 2017-12-19 | 2019-10-15 | Micron Technology, Inc. | Charge separation for memory sensing |
US10431301B2 (en) | 2017-12-22 | 2019-10-01 | Micron Technology, Inc. | Auto-referenced memory cell read techniques |
US10566052B2 (en) * | 2017-12-22 | 2020-02-18 | Micron Technology, Inc. | Auto-referenced memory cell read techniques |
US10388353B1 (en) | 2018-03-16 | 2019-08-20 | Micron Technology, Inc. | Canceling memory cell variations by isolating digit lines |
US10667621B2 (en) * | 2018-04-19 | 2020-06-02 | Micron Technology, Inc. | Multi-stage memory sensing |
US11127449B2 (en) | 2018-04-25 | 2021-09-21 | Micron Technology, Inc. | Sensing a memory cell |
US10446214B1 (en) * | 2018-08-13 | 2019-10-15 | Micron Technology, Inc. | Sense amplifier with split capacitors |
US10726917B1 (en) * | 2019-01-23 | 2020-07-28 | Micron Technology, Inc. | Techniques for read operations |
US11289146B2 (en) | 2019-08-27 | 2022-03-29 | Micron Technology, Inc. | Word line timing management |
US11152049B1 (en) | 2020-06-08 | 2021-10-19 | Micron Technology, Inc. | Differential sensing for a memory device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020051376A1 (en) * | 2000-10-31 | 2002-05-02 | Fujitsu Limited | Data read-out circuit, data read-out method, and data storage device |
US20030185040A1 (en) * | 2002-04-02 | 2003-10-02 | Rickes Juergen T. | FeRAM with a single access/ multiple-comparison operation |
US20060146590A1 (en) * | 2005-01-06 | 2006-07-06 | Fujitsu Limited | Semiconductor memory |
CN1825475A (zh) * | 2005-01-21 | 2006-08-30 | 三洋电机株式会社 | 存储器 |
CN1905062A (zh) * | 2005-07-27 | 2007-01-31 | 精工爱普生株式会社 | 铁电存储装置 |
US20070147103A1 (en) * | 2005-12-28 | 2007-06-28 | Seiko Epson Corporation | Ferroelectric memory device |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5487030A (en) | 1994-08-26 | 1996-01-23 | Hughes Aircraft Company | Ferroelectric interruptible read memory |
US6031754A (en) * | 1998-11-02 | 2000-02-29 | Celis Semiconductor Corporation | Ferroelectric memory with increased switching voltage |
KR100381023B1 (ko) | 1999-05-13 | 2003-04-23 | 주식회사 하이닉스반도체 | 비트라인 차지펌핑 회로를 갖는 강유전체기억소자 |
DE10019481C1 (de) * | 2000-04-19 | 2001-11-29 | Infineon Technologies Ag | Schaltungsanordnung zum Auslesen einer Speicherzelle mit einem ferroelektrischen Kondensator |
TW465071B (en) * | 2000-09-21 | 2001-11-21 | Acer Comm & Amp Multimedia Inc | Protection loop for horizontal transistor |
US6577525B2 (en) | 2001-08-28 | 2003-06-10 | Micron Technology, Inc. | Sensing method and apparatus for resistance memory device |
US6459609B1 (en) * | 2001-12-13 | 2002-10-01 | Ramtron International Corporation | Self referencing 1T/1C ferroelectric random access memory |
US6856535B2 (en) | 2003-01-21 | 2005-02-15 | Texas Instruments Incorporated | Reference voltage generator for ferroelectric memory |
US6819601B2 (en) * | 2003-03-07 | 2004-11-16 | Texas Instruments Incorporated | Programmable reference for 1T/1C ferroelectric memories |
DE60330191D1 (de) * | 2003-04-10 | 2009-12-31 | Fujitsu Microelectronics Ltd | Ferroelektrischer speicher und verfahren zum lesen seiner daten |
JP4157528B2 (ja) * | 2004-03-08 | 2008-10-01 | 富士通株式会社 | 半導体メモリ |
US7227769B2 (en) * | 2004-03-08 | 2007-06-05 | Fujitsu Limited | Semiconductor memory |
JP4638193B2 (ja) * | 2004-09-24 | 2011-02-23 | パトレネラ キャピタル リミテッド, エルエルシー | メモリ |
JP4996177B2 (ja) * | 2006-08-30 | 2012-08-08 | 富士通セミコンダクター株式会社 | 半導体記憶装置、およびデータ読み出し方法 |
JP2008305469A (ja) * | 2007-06-06 | 2008-12-18 | Toshiba Corp | 半導体記憶装置 |
KR101139163B1 (ko) * | 2007-09-14 | 2012-04-26 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 메모리 |
JP2009301658A (ja) | 2008-06-13 | 2009-12-24 | Seiko Epson Corp | 強誘電体記憶装置、強誘電体記憶装置の駆動方法および電子機器 |
CN102197482B (zh) * | 2008-10-27 | 2013-09-18 | Nxp股份有限公司 | 对铁电mim电容器的非对称电容滞后的产生和使用 |
US8130580B1 (en) * | 2010-09-03 | 2012-03-06 | Atmel Corporation | Low power sense amplifier for reading memory |
JP5156069B2 (ja) | 2010-09-17 | 2013-03-06 | 株式会社東芝 | 強誘電体メモリ |
US9786346B2 (en) * | 2015-05-20 | 2017-10-10 | Micron Technology, Inc. | Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory |
US9552864B1 (en) * | 2016-03-11 | 2017-01-24 | Micron Technology, Inc. | Offset compensation for ferroelectric memory cell sensing |
-
2016
- 2016-04-05 US US15/090,789 patent/US10192606B2/en active Active
-
2017
- 2017-03-23 SG SG11201808666PA patent/SG11201808666PA/en unknown
- 2017-03-23 KR KR1020187031651A patent/KR102282888B1/ko active IP Right Grant
- 2017-03-23 EP EP17779519.2A patent/EP3440674A4/en not_active Withdrawn
- 2017-03-23 WO PCT/US2017/023907 patent/WO2017176467A2/en active Application Filing
- 2017-03-23 JP JP2018551984A patent/JP6884158B2/ja active Active
- 2017-03-23 CN CN201780020937.7A patent/CN109074836B/zh active Active
- 2017-03-31 TW TW106111026A patent/TWI636456B/zh active
-
2018
- 2018-11-27 US US16/201,351 patent/US11087816B2/en active Active
- 2018-11-27 US US16/201,329 patent/US11322191B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020051376A1 (en) * | 2000-10-31 | 2002-05-02 | Fujitsu Limited | Data read-out circuit, data read-out method, and data storage device |
US20030031042A1 (en) * | 2000-10-31 | 2003-02-13 | Fujitsu Limited | Data read-out circuit, data read-out method, and data storage device |
US20030185040A1 (en) * | 2002-04-02 | 2003-10-02 | Rickes Juergen T. | FeRAM with a single access/ multiple-comparison operation |
US20060146590A1 (en) * | 2005-01-06 | 2006-07-06 | Fujitsu Limited | Semiconductor memory |
CN1825475A (zh) * | 2005-01-21 | 2006-08-30 | 三洋电机株式会社 | 存储器 |
CN1905062A (zh) * | 2005-07-27 | 2007-01-31 | 精工爱普生株式会社 | 铁电存储装置 |
US20070147103A1 (en) * | 2005-12-28 | 2007-06-28 | Seiko Epson Corporation | Ferroelectric memory device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11626151B2 (en) | 2017-12-18 | 2023-04-11 | Micron Technology, Inc. | Single plate configuration and memory array operation |
US11881252B2 (en) | 2017-12-18 | 2024-01-23 | Micron Technology, Inc. | Techniques for accessing an array of memory cells to reduce parasitic coupling |
CN112233711A (zh) * | 2019-07-15 | 2021-01-15 | 美光科技公司 | 铁电存储器单元存取 |
US12062389B2 (en) | 2019-07-15 | 2024-08-13 | Micron Technology, Inc. | Ferroelectric memory cell access |
Also Published As
Publication number | Publication date |
---|---|
US11322191B2 (en) | 2022-05-03 |
EP3440674A2 (en) | 2019-02-13 |
JP6884158B2 (ja) | 2021-06-09 |
US20170287541A1 (en) | 2017-10-05 |
EP3440674A4 (en) | 2019-12-11 |
US20190096467A1 (en) | 2019-03-28 |
KR20180121697A (ko) | 2018-11-07 |
TWI636456B (zh) | 2018-09-21 |
US10192606B2 (en) | 2019-01-29 |
SG11201808666PA (en) | 2018-11-29 |
US11087816B2 (en) | 2021-08-10 |
WO2017176467A2 (en) | 2017-10-12 |
CN109074836B (zh) | 2022-08-16 |
US20190096466A1 (en) | 2019-03-28 |
TW201802806A (zh) | 2018-01-16 |
JP2019518300A (ja) | 2019-06-27 |
WO2017176467A3 (en) | 2018-08-16 |
KR102282888B1 (ko) | 2021-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109074836A (zh) | 从铁电存储器单元的电荷提取 | |
JP6844823B2 (ja) | 強誘電体メモリセルのセンシングのためのオフセット補償 | |
TWI632548B (zh) | 記憶體單元之印痕避免 | |
TWI650750B (zh) | 用於鐵電記憶體之基於電荷鏡之感測 | |
CN109416921A (zh) | 阵列数据位反转 | |
TWI673713B (zh) | 操作記憶體單元之方法及電子記憶體設備 | |
CN109313920A (zh) | 铁电存储器单元恢复 | |
CN109074840A (zh) | 铁电存储器单元感测 | |
CN109390009A (zh) | 存储器阵列中的单元底部节点复位 | |
CN109155142A (zh) | 用于存储器单元的感测操作的功率降低 | |
TWI622050B (zh) | 記憶體單元板之間的電荷共享 | |
TWI645401B (zh) | 具有儲存元件隔離之記憶體單元感測 | |
CN109844862A (zh) | 存储器装置的温度更新 | |
CN109074839A (zh) | 存储器区段内经由区段独立的并行存取技术 | |
CN109690678A (zh) | 用于存储器的冗余阵列列解码器 | |
KR20190034346A (ko) | 메모리 어레이에서의 풀 바이어스 감지 | |
CN109643571A (zh) | 包含铁电存储器及用于存取铁电存储器的设备及方法 | |
TW201909177A (zh) | 雙模式鐵電記憶體胞之操作 | |
CN110301009A (zh) | 用于铁电存储器的自我参考 | |
CN109215706A (zh) | 用于存储器单元的自参考感测 | |
CN108701479A (zh) | 基于单元的参考电压生成 | |
CN110021317A (zh) | 用于单板配置和存储器阵列操作的设备和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |