CN102197482B - 对铁电mim电容器的非对称电容滞后的产生和使用 - Google Patents

对铁电mim电容器的非对称电容滞后的产生和使用 Download PDF

Info

Publication number
CN102197482B
CN102197482B CN2009801427228A CN200980142722A CN102197482B CN 102197482 B CN102197482 B CN 102197482B CN 2009801427228 A CN2009801427228 A CN 2009801427228A CN 200980142722 A CN200980142722 A CN 200980142722A CN 102197482 B CN102197482 B CN 102197482B
Authority
CN
China
Prior art keywords
voltage
mim capacitor
capacitor
capacitance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801427228A
Other languages
English (en)
Other versions
CN102197482A (zh
Inventor
阿尔瑙德·劳伦·罗塞特
马雷克·克莱
吕迪格·冈特·毛佐克
克劳斯·赖曼
麦克尔·约伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102197482A publication Critical patent/CN102197482A/zh
Application granted granted Critical
Publication of CN102197482B publication Critical patent/CN102197482B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种电部件，包括：至少一个第一MIM电容器，具有第一电极材料的第一电容器电极与第二电极材料的第二电容器电极之间的介电常数至少为100的铁电绝缘层。第一电极材料和第二电极材料被选择为使得第一MIM电容器根据第一电极与第二电极之间可施加的DC电压表现出非对称电容滞后，所述非对称电容滞后使第一MIM电容器在没有DC电压的情况下根据最后施加到电容器的切换电压的极性而采用至少两个可能的不同电容值之一，所述切换电压具有大于阈值电压量的量。本发明还适用于ESD传感器、存储器和高频设备。

Description

对铁电MIM电容器的非对称电容滞后的产生和使用
技术领域
本发明涉及包括铁电MIM电容器的电部件。铁电MIM电容器是具有铁电绝缘体的金属-绝缘体-金属型电容器。本发明还涉及一种检测静电放电(ESD)事件的方法以及涉及一种包括题述电部件的相应的ESD传感器。此外，本发明涉及一种包括题述电部件的铁电存储器以及涉及一种从铁电存储器进行读取的方法。在文献US 2002/0177326A1中公开的主题全部内容合并于此。
背景技术
US 5,524,092描述了一种多层铁电半导体存储器件，其中，根据铁电层的极化方向，器件的电容有两个不同的值。为此，提供铁电-半导体界面。确定结构的电容使得可以得到铁电层的极化状态而不改变该铁电层的极化状态。这样，可以存储和非破坏性地读取信息。然而，US 5,524,092的层结构非常复杂。此外，已证明制造具有半导体材料(如，硅)与铁电体相邻的铁电层结构在技术上是非常困难的。这减少了材料的选择机会并且需要使用并不典型地集成到工业制造工艺中的材料。这从而提高了工艺成本。
US 5,262,983公开了一种包括铁电电容器的存储器。外部电压的施加产生了与铁电体和每个电极之间的相应界面靠近的相应空间电荷区。铁电体的不带电区保持夹在空间电荷区之间。在层序列的方向上，铁电材料的不带电区的扩展与空间电荷区的扩展的比值影响电容。在施加外部电场的情况下，铁电体的内部极化与空间电荷区的极化的叠加影响电容对电压的滞后。可以以这种方式提供用于存储值的多种可区分的稳定状态。
写信号具有比铁电层的矫顽电压大的偏置电压。可以有两种不同情况：
a)偏置电压建立与内部极化场相加的电场。这增大了空间电荷区的尺寸，并伴随电容的减小。
b)偏置电压建立与内部极化场相减的电场。这减小了空间电荷区的尺寸，并伴随电容的增大。
电容器所采用的实际电容值取决于偏置电压的历史。在扫描偏置电压到大于矫顽场的负电压之后，实现更大的电容。通过扫面偏置电压到比正极的矫顽场大的正值，来实现更小的电容。
存在若干问题使得US 5,262,983中描述的设备不适于本领域中的应用。
首先，如果空间电荷在高频率下不能移动，则整个层堆叠将始终具有相同的电容。相应地，空间电荷区必须在期望的工作频率下导电。空间电荷区实际上起到半导体区的作用。已知可以使铁电材料具有半导体性。半导体材料允许形成耗尽层，所述耗尽层起到电容传感器的作用。换言之，在US 5,262,983的设备中，电容不由铁电层中的中性区来限定，而是由空间电荷区中的耗尽层的扩展来限定。因此，本文献的层结构类似于US 5,524,092的层结构，并且同样具有高复杂度的缺点。
其次，在US 5,262,983的设备中，必须在读取操作中施加非零偏置电压，以区分电容状态。
希望提供一种用于电部件的电容结构，该电容结构不需要施加偏置电压来确定电容状态。
发明内容
根据本发明的第一方面，提供了一种电部件，包括：
-具有层结构的至少一个第一MIM电容器，所述层结构包括第一电极材料的第一电容器电极与第二电极材料的第二电容器电极之间的介电常数为至少100的铁电绝缘体；其中
-第一电极材料和第二电极材料被选择为使得第一MIM电容器根据第一电极与第二电极之间可施加的DC电压表现出非对称电容滞后，所述非对称电容滞后使第一MIM电容器在没有DC电压的情况下根据最后施加到电容器的切换电压的极性而采用至少两个可能的不同电容值之一，所述切换电压具有大于阈值电压量的量；
-电路，操作可连接至MIM电容器，并且被配置为产生和提供输出信号，所述输出信号取决于在所述至少一个第一电容器上没有DC电压的情况下或者在第一MIM电容器上有一定量的DC电压的情况下所采用的第一MIN电容器的电容值，所述一定量的DC电压小于与第一MIM电容器的铁电绝缘层相关联的正矫顽电压与负矫顽电压之间的电压差的四分之一。
本发明的电部件实现了第一MIM电容器的电容根据所施加的DC偏置电压而表现出的具体很强的滞后非对称性，这意味着电容-电压曲线的最大值根据偏置历史而出现在不同的DC偏置电压处。这使得对于不同的偏置历史，在0V的DC偏置电压处或附近，产生具体很强的电容对比度。这从而使得可以甚至在不必施加偏置电压的情况下读出铁电MIM电容器的偏置历史。可以开辟电部件的大范围应用，下文中将通过实施例来描述这一点。
本发明的电部件还具有的优点是：通过产生和提供输出信号实现了MIM电容器的特别长的寿命，从而实现了电部件的特别长的寿命，所述输出信号取决于在所述至少一个第一MIM电容器上没有DC电压的情况下或在非常小的DC电压下(即，在以上提到的意义上)采用的在第一MIM电容器的电容值。
在电容测量的当前意义下，将DC电压看作是在电容测量过程中始终恒定的电压，或者看作是在随时间变化的情况下在电容测量的持续时间上的相对电压变化速率小于电容测量的持续时间的倒数值的电压。术语“相对”是指可施加到MIM电容器的作为基准的最大偏置电压。
矫顽电压是相应的正电压值或负电压值，这是第一MIM电容器中给定铁电绝缘层的特性。这是现有技术中公知的技术参数。
措辞“在没有DC电压的情况下”是指DC偏置电压为0V。本文中，比与MIM电容器的铁电绝缘层相关联的正矫顽电压与负矫顽电压之间的电压差的四分之一小的DC偏置电压也被称作“非常小的DC电压”或“非常小的DC偏置电压”或“非常小的偏置电压”。
此外，电部件适于应用在甚至没有外部电源的情况下。
在下文中，将利用电部件的特征来描述电部件的实施例，这些特征是在本发明的电部件的特征的基础上另外提供的。可以通过将不同实施例的附加特征彼此组合来得到附加实施例，除非明确或隐含地排除了这样的组合，即，本领域技术人员公知这些附加特征仅可以被实现为对彼此的备选。
术语“铁电绝缘体”应被理解为在不同实施例中包括铁电或反铁电材料。在本领域中，术语铁电(ferroic)有时用作包含了自发极化的两个备选方案在内的通称，包括耦合至磁极化。
在电容器电极之间没有DC电压的情况下可以采用的所述至少一个第一MIM电容器的所述至少两个电容值可以在以下意义上不同：这两个电容值相差一定量值，该量值使得可以在电路的输出信号中区分所采用的电容值，所述输出信号取决于在没有DC电压的情况下所采用的电容值。在一个实施例中，在没有施加DC电压的情况下，即，零电压的情况下，电容值彼此相差至少5％。这意味着，两个或更多个可能电容值中最低的一个至多是最高值的95％。在另一实施例中，电容值彼此相差至少10％。在另一实施例中，最低电容值与最高电容值之间的差值是最高电容值的大约20％。
在没有DC电压的情况下所采用的、改变电容值所需的阈值电压量值与必须施加到具体电容器结构中的第一MIM电容器的铁电绝缘体的矫顽场相关。阈值电压量值的典型值在1到20V的范围内。然而，这不应被理解为限制。可以将第一MIM电容器设计为表现出其他期望的阈值电压量值。
典型地，如从铁电材料的物理特性中公知的，切换电压也必须根据第一MIM电容器当前采用的电容值而具有特定的极性。如果使用不合适的切换电压极性，则如在没有DC电压的情况下或在非常小的DC电压下测量的电容值将不会改变。
利用本发明的铁电组件的MIM电容器的特性来实现滞后的一种方式是：提供第一电容器电极和第二电容器电极，第一电容器电极和第二电容器电极的第一电极材料和第二电极材料是金属，并且彼此之间的不同之处至少在于具有不同的功函。如公知的，金属的功函是将电子从金属的费米能级移到真空所需的能量。对于许多金属来说，这种表征给定金属的参数是本领域中公知的。
在本实施例的一个具体形式中，第一电容器电极由Ti/Pt制成，第二电容器由TiW制成。TiW具有比Ti/Pt低的功函，优选地用作位于基板上的与底部电极相对的顶部电极的材料。
然而，本实施例仅构成非限制性示例。也可以使用其他金属。应注意，甚至可以使用相同的金属并对电极应用不同的制造条件或不同的处理，以在相应的电极材料中实现不同的功函。这在电部件的制造方面简化了第一MIM电容器的制造。
对于一些应用，应当考虑以下情况下：许多铁电材料的滞后特性在电部件的寿命期间逐步改变。为了避免错误地解释电路的输出信号，电部件的一个实施例还包括：
-第二MIM电容器，具有与第一MIM电容器相同类型的电容-电压滞后。在电部件中，
-第一MIM电容器的第一电极和第二MIM电容器的第二电极都连接至基准电位；
-可以并行地向第一MIM电容器的第二电极以及第二MIM电容器的第一电极施加切换电压；并且
-电容传感器单元被配置为产生第一电容传感器信号和第二电容传感器信号，所述第一电容传感器信号和第二电容传感器信号分别表示在没有DC电压的情况下第一和第二MIM电容器的电容值。
在一个实施例中，基准电位是地电位或地物质(mass)。
提供具有上述反向连接的两个MIM电容器使得可以在第一MIM电容器的第二电极与第二MIM电容器的第一电极之间施加切换电压。由于只有在所施加的切换电压具有负极性的情况下MIM电容器的电容才会发生变化，所以以反并联配置的形式来放置这两个电容器。在这样的配置下，两个电容器中之一始终会受到施加的负的切换电压，并因此而改变其电容值。这样，可以同时记录所施加的切换信号的符号和能量。还能够在施加了切换电压之后重置这两个电容器，以能够记录下一个切换事件。
合适地，电部件的电路形成电容传感器单元的一部分，或备选地完全形成电容传感器单元，所述电容传感器单元被配置为在所述电容传感器单元的输出处产生和提供电容传感器信号。电容传感器信号表示在没有所述至少一个第一MIM电容器的DC电压的情况下的瞬时或当前电容值。利用电容传感器单元，电部件适于在传感器设备中没有DC电压的情况下采用电容值的切换的广泛应用。
更具体地，作为仅作为电容传感器单元的一部分的电路的示例，该电路可以被配置为在该电路的输出处测量和提供第一电路的电学量的瞬时值，该瞬时值取决于MIM电容器的电容。电容传感器单元可以被配置为从所测量的电学量瞬时值得到对MIM电容器的瞬时电容值加以表示的电容传感器信号。该电容传感器信号用作电容传感器单元的输出。
本实施例的电部件在许多应用中都是有用的，包括存储器应用和ESD传感器应用。将通过其他实施例的描述来说明这一点。
对于一些应用，单个第一电容器就足够了。然而，由于利用预定切换电压极性的切换电压来实现电容切换，所以在仅使用单个第一MIM电容器的情况下，不可能检测到与切换电压极性相反的期望的或者不期望的出乎意料地高的电压的出现。
如果检测到对电压极性也敏感的高电压(即，大于切换电压的电压)的出现，则包括第二MIM电容器的电部件的另一实施例也是有用的。第一MIM电容器和第二MIM电容器以反并联配置彼此连接。通过检测反并联配置下的第一MIM电容器和第二MIM电容器的电容，可以检测到两种电压极性。只有在施加切换电压极性(典型地，负电压极性)时才观察到电容变化。通过提供反并联配置的两个MIM电容器，这两个电容器之一始终受到所施加的负的电压，从而允许同时记录(ESD)电压的符号和能量。
在这种反并联配置下，第一MIM电容器的第一电极以及第二MIM电容器的第二电极合适地接地。可以在第一MIM电容器的第二电极与第二MIM电容器的第一电极之间施加切换(或ESD)电压。第二MIM电容器合适地与第一MIM电容器类型相同。
电部件的实施例的这种类型的电容传感器单元被配置为独立测量第一MIM电容器和第二MIM电容器的电容并得到分别对第一MIM电容器的电容和第二MIM电容器的电容加以表示的第一电容传感器信号和第二电容传感器信号。
优选地，电容传感器单元还被配置为从测量的电容得到并提供对切换电压的极性加以表示的极性传感器信号。例如可以通过比较第一MIM电容器和第二MIM电容器的电容值来确定极性信息。因此，电容传感器单元被合适地配置为对第一MIM电容器和第二MIM电容器的电容值进行比较，并根据比较结果来提供对最后施加到MIM电容器的切换电压的极性加以表示的极性信息。当然，可以将所提供的极性信息整合到电容传感器信号之一中。
第一MIM电容器(如果根据本发明是相同类型的，则还有第二MIM电容器)的测量电容表示在可以检测最后施加的偏置电压的能量的情况下电容器的偏置历史。对于ESD传感器应用，对由ESD脉冲得到的能量量值进行检测有助于评估对电子电路造成破坏的概率。为此，一个实施例包括ESD评估单元。ESD评估单元与电部件的电容传感器单元相连，并且被配置为从电容传感器信号得到与通过静电放电事件而提供给ESD传感器的能量量值和极性有关的信息。
可以在ESD事件之后重置ESD传感器，以便能够基于相同的电压相关电容行为来记录下一个ESD事件。为此，ESD传感器的实施例包括重置单元，所述重置单元与电容传感器单元相连。重置单元被配置为在检测到第一MIM电容器或第二MIM电容器的电容采用了相应的低电容值之后，分别向第一电容器和/或第二电容器提供具有重置电压量和重置电压极性的重置电压，使得第一MIM电容器和第二MIM电容器都重新采用它们的相应高电容值。
在其他应用中，可以希望提供一种电部件，所述电部件能够提供不同的电容值，并且允许在这些电容值之间进行切换。相应地，电部件的一个实施例包括：
-切换单元，连接至或可连接至所述至少一个第一MIM电容器，并且别配置为根据第一MIM电容器所采用的瞬时电容值，提供具有合适极性和合适量值的两个交替的切换电压之一，以在较低电容值与较高电容值之间切换所述至少一个第一MIM电容器的电容。这样，较低电容值与较高电容值之间的可逆切换是可实现的。应当选择超过矫顽场的切换电压量。
该实施例在与还包括电容传感器单元的前述实施例相结合的情况下，则允许构建铁电存储器。该铁电存储器结构的优点在于该铁电存储器允许非破坏性的读出。此外，存储器是非易失性的。
在一个实施例中，基于本发明的铁电存储器还包括：
-多个第一MIM电容器，所述多个第一MIM电容器中的每个第一MIM电容器与地址相关联并且被配置为以在电容器电极之间没有施加DC电压的情况下所采用的相应电容值的形式来存储信息的至少一个相应比特；
-读取单元，包括电容传感器单元，并且具有用于接收对要读取的至少一个第一MIM电容器加以表示的地址信息的输入；以及
-写入单元，包括切换单元，并且具有用于接收要向存储器写入的写信息以及对要写入的至少一个第一MIM电容器加以表示的地址信息的输入。
读取单元在操作中将为地址信息所指示的每个MIM电容器产生电容传感器信号并在该读取单元的输出处提供该电容传感器信号。读取单元的输出是具有与在没有DC电压的情况下所采用的相应瞬时电容值相对应的信息比特的信息信号。写入单元在操作中根据接收到的写信息和接收到的地址信息，在要改变存储单元的状态的情况下提供切换信号。以下将通过附图的描述来进一步说明铁电存储器的其他实施例。
本发明的第一方面的电部件的其他应用情况是射频(RF)部件。以下描述了RF部件的两个优选应用情况：
a)在RF部件的第一优选应用情况下，本发明的第一方面的电部件的电路被配置为产生输出信号，输出信号的频率取决于在没有DC电压情况下的MIM电容器的电容。
这种类型的RF部件允许对频率进行调谐。这种能力在许多应用情况下是有利的。这种类型的示例RF部件形成或包括振荡器，例如电压控制振荡器(VCO)。例如移动电话必须提供在越来越多的不同频率下工作的能力。使用本实施例的RF部件，实现了重新配置能力，这允许针对所有不同的工作频率而省略专用的接收和发送电路。取而代之地，可以使用单个接收和发送电路并将该电路调谐至期望的频率。
b)在RF部件的第二应用情况下，作为第一应用情况的附加或备选情况，RF部件对RF信号的响应取决于在第一MIM电容器上没有DC电压的情况下或在第一MIM电容器上有一定量的DC电压的情况下MIM电容器的电容，其中所述一定量的DC电压小于与第一MIM电容器的铁电绝缘层相关联的正矫顽电压与负矫顽电压之间的电压差的四分之一。还可以将RF部件的响应描述为在RF部件的输出处可检测的输出信号。这种类型的示例RF部件包括滤波器或匹配网络。
从之前的描述中可以看出，本发明的电部件可以用在许多应用情况下。相应地，不同的电部件形成本发明的实施例。本发明因此可以用于为包含集成式非对称铁电MIM电容器的大量不同电部件提供技术平台。
根据优选实施例的电部件有利地包括：具有集成电路的半导体基板基板，所述集成电路具有根据本发明的第一方面或其公开实施例之一所述的至少一个电部件；以及集成在基板中或基板上的以下部件中的一个或多个：
-电阻器；
-铁电电容器；
-ESD保护二极管；或
-有源集成电路。
在一个实施例中，电子部件的铁电电容器具有与本发明第一方面的电部件的第一MIM电容器的结构不同的结构。具体地，这样的实施例具有铁电MIM电容器，所述铁电MIM电容器具有对称电容滞后而不是非对称电容滞后，这具体暗示了在零偏置电压处，仅存在一个所采用的电容值，而与电容器所经历的电压历史无关。
电子部件的优选实施例具有集成在基板上的电部件(在权利要求6中也限定了该电部件)的前述ESD传感器实施例。另外的实施例具有构成有源集成电路的集成式存储器。存储器可以例如采用电部件(在权利要求11中也限定了该电部件)的上述铁电存储器实施例的形式。电阻器可以被形成为集成式薄膜电阻器，该集成式薄膜电阻器包含Mo、Ni、Cr、Ti、Si或W等一种或多种元素的合金，或者可以由诸如Si之类的半导体材料制成。可以在相同的基板上将这样的电阻器布置在集成式铁电MIM电容器顶部，以节省芯片面积。具体地，这样的薄膜电阻器可以同时形成与铁电电容器的电界面。
另一实施例具有以上说明书中描述的RF部件(权利要求12中也限定了该RF部件)形式的电部件。应理解，该电子部件可以包括上述部件中的多个部件或者本发明第一方面的电部件的至少两个不同实施例的组合。
本发明的电子部件使得可以将电部件与集成电路集成在单个基板上。当然，也可以将这样的基板与其他基板组合(例如，在系统级封装中)，以形成更复杂的IC封装。
本发明的另一方面由一种检测电子部件中ESD事件的发生的方法构成。该方法包括：
-为电子部件提供根据本文描述的ESD传感器实施例之一的ESD传感器；
-在没有向所述至少一个第一MIM电容器的电极施加DC电压的情况下，确定所述至少一个第一MIM电容器的电容。本发明的另一方面由一种从铁电存储器中读取的方法构成。该方法包括：
-提供根据本文描述的铁电存储器实施例之一所述的铁电存储器；
-接收要从中读取的至少一个存储单元的地址信息；
-在没有向所述至少一个第一MIM电容器的电极施加DC电压的情况下，确定地址信息所指示的所述至少一个存储单元的所述至少一个第一MIM电容器的电容。
从属权利要求中限定了本发明的优选实施例。
附图说明
本发明还可以通过以下附图和示例来说明，以下附图和示例并不用意在限制本发明的范围。本领域技术人员应理解，可以对各个实施例进行组合。
根据下文描述的实施例，本发明的这些和其他方面将变得显而易见，并且将参考下文描述的实施例来说明本发明的这些和其他方面。在以下附图中：
图1是具有半导体基板和集成电路的电子部件的一部分的示意性横截面图，所述集成电路包括具有至少一个MIM电容器的电部件。
图2示出了电部件的第二实施例的简化电路图。
图3是绘制了MIM电容器的测量电容与基准电容值之间的比值的曲线图，其中MIM电容器采用具有对称电极极性的现有技术设计，所述基准电容值取决于施加在电容器电极之间的偏置DC电压。
图4和5示出了根据本发明的电部件的MIM电容器的电容-电压滞后曲线。
图6示出了根据本发明另一实施例的电部件的简化电路图，所述电部件可以用作ESD传感器。
图7至10是实现了至少两个铁电MIM电容器的电部件的不同实施例的简化电路图。
图11是用于说明本发明的可以用作电容检测电路、铁电存储器或ESD传感器的电部件的实施例的简化电路图。
图12是用于与铁电存储器中的铁电MIM电容器一起使用的读出电路的示例的简化电路图。
图13是说明了用于对铁电存储器进行读出的电路部分的另一备选实施例，其中所述铁电存储器使用根据本发明的铁电MIM电容器。
图14提供了用于铁电存储器的读出电路的另一备选实施例，其中所述铁电存储器使用根据本发明的两个铁电MIM电容器。
图15和16是根据本发明的电部件的其他实施例的铁电存储器设备的示意性简化电路图。
具体实施方式
图1是具有半导体基板和集成电路的电子部件的一部分的示意性横截面图，所述集成电路包括具有至少一个MIM电容器的电部件。电子部件100具有半导体基板102。半导体基板102可以例如是硅基板。然而，可以根据期望的应用使用诸如Ⅲ-Ⅴ半导体基板或Ⅳ族基板(如，SiGe或SiC基板)之类的其他基板材料。基板也可以是分层结构，如绝缘体上硅基板。图1中仅示出了基板102的最上面的基板部分。
图1的实施例包括：电容器104、电阻器106和二极管108。在基板102上沉积绝缘层110。绝缘层例如可以由SiO2或SiN制成。在绝缘层110上沉积阻挡层112。阻挡层112例如可以由SiN、SiO2、TiO2、Al2O3、HfO2、MgO、ZrO2或这些材料的组合制成。在阻挡层上，形成第一电极材料的第一电容器电极114。第一电容器电极是横向地构造的，因此根据特定电容器设计的需要，第一电容器电极的横向扩展是有限的。第一电容器电极114的材料是金属的。在一个实施例中，第一电极包括Ti/Pt层结构。例如，厚度为20-600nmPt层可以紧接着厚度为1-50nm的Ti层。备选地，第一电容器电极114可以仅由Pt制成或仅由Ti制成。此外，由W、Ru、Ir、N、Al、Ag、Rh、Cr、Si单独组成或以组合方式组成的混合物是用于第一电容器电极114的合适材料。第一电极的总厚度可以被选择为在50nm与1μm之间。
在第一电容器电极层114的顶部，沉积介电层116。介电层116由介电常数为至少100的铁电材料制成。现有技术中材料的介电常数也称作相对介电常数。出于本说明书考虑，在0.1kHz到1000kHz范围内的给定测量频率下，介电常数是相对介电常数值。
介电层116的材料可以例如是具有或不具有诸如La和/或Mn和/或Nb之类的掺杂剂以及具有或不具有过量Pb的PbZrxTi1-xO3(0≤x≤1)。介电层116还可以由不同材料的分层结构形成，这些不同材料例如在以下方面是不同的：在上述PZT或PLZT材料中不同原子所占的比例。其他铁电材料在本领域中也是已知的，并且也可以用于介电层116。例如参考US 2002/0177326 A1的[0030]至[0037]段，其中，在第3页的左栏提到了用于“第一介电层7”的合适铁电材料。上述铁电材料还用于本实施例的介电层116。
在铁电层116的顶部提供电阻层118，电阻层118与电流源引线120一起提供了至底部电极114的电接触路径。电阻层14可以包括例如β-Ta、氮化钽、多晶硅、NixCry(0≤x，y≤1)、TixWy(0≤x，y≤1)或本领域中已知的其他合适电阻材料。
在与电流源引线118/120横向地相邻的位置，将第二或顶部电极122布置在介电层116上。顶部电极层122合适地由TiW制成。第一和第二电极材料的材料选择使MIM电容器104根据施加在电极之间施加的DC电压而表现出非对称电容滞后，所述非对称电容滞后使MIM电容器在没有DC电压的情况下，根据最后施加到电容器的切换电压的极性，来采用至少两个可能的不同电容值之一，其中所述切换电压的量值大于阈值电压的量值。参考图4和5来更详细地描述MIM电容器104的非对称电容滞后。第二或顶部电极材料的合适选择是TiW，而底部电极的合适选择是Ti/Pt。然而，应注意，其他材料组合也是合适的。具体地，不必须使用不同的材料。发明人已观察到，还可以通过在制造过程中以不同方式正常处理相同的材料，来实现根据本发明的电容滞后。例如，可以在不同温度下沉积第一电极114的层和第二电极122的层。目前，似乎这足以实现第一电极与第二电极在电极材料的功函方面的差异，以提供根据本发明的期望的非对称电容滞后。
顶部电极被诸如聚酰亚胺、SiO2、SiN(H)或聚苯并环丁烯之类的保护层124覆盖。
在电子部件100的二极管部分108中，分别由相邻的p和n导电层126和128来形成二极管。将二极管布置在硅基板102中，采用与铁电MIM电容器104的底部电极114完全相同的方式(即，通过电流引线130和电阻层132)来接触所述二极管。
图2示出了电部件200的第二实施例的简化电路图。电部件200具有例如图1所示类型的两个MIM电容器202和204，这两个电容器彼此反并联。即，MIM电容器202和204都具有与图1的MIM电容器104相同类型的电容-电压滞后。通过将MIM电容器202的底部电极202.1连接至第二MIM电容器204的顶部电极204.2来实现电容的反并联。这两个电极202.1和204.2与输入端子206并联。其余两个电极(即，MIM电容器202的顶部电极202.2和MIM电容器204的底部电极204.1)连接至基准电位，所述基准电位例如是地电位。图2中未示出的电容传感器单元被配置为产生对应的电容传感器信号，所述电容传感器信号指示分别在MIM电容器202和204各自的DC电压不存在的情况下的电容值。由于只有在经由输入端子206而施加的施加偏置电压具有给定的极性(典型地，负极性)的情况下才会观察到电容变化，所以两个MIM电容器202和204的反并联配置确保了两个电容器中始终有一个电容器会受到负的施加电压，从而改变该电容器的电容值。这样，可以同时记录经由信号输入端子206而接收到的输入电压的符号和能量，所述输入电压可以是例如ESD脉冲或所施加的偏置电压。通过以下描述将清楚，可以重置MIM电容器的电容，所述MIM电容器例如在ESD事件之后受到负电压。这样，电部件200可以基于相同的电压相关电容行为来记录下一个ESD事件。
图3示出了曲线图，该曲线图根据施加在电容器电极之间的偏置DC偏置电压，绘制了MIM电容器的测量电容密度，其中，所述MIM电容器采用现有技术设计，具有在制造过程中以相同方式加工的相同电极材料。可以使用小电压脉冲，以测量或探测MIM电容器的电容。电容器自身上产生的电压变化必须低于矫顽场，以避免电容器的切换。
针对-40与+40V之间的电压间隔而绘制了电容行为。用于这种测量的电容器具有以下特性：
电极材料：用于顶部电极和底部电极的Pt，
电容器电介质：PZT，即，锆钛酸铅(Pb[ZrxTi1-x]O3，0＜x＜1)。
应注意，电容器的特定尺寸并不会对下述电容器的电容-电压滞后造成很大影响。
图3所述类型的一般对称滞后曲线在本领域中被称作“蝴蝶曲线”。该曲线具有两个最大值：一个最大值针对DC偏置电压的每个扫描方向。图3中以箭头来指示与各个曲线相关联的扫描方向。
表示正扫描方向的曲线(从负值到正值)表现出类似于共振的形状，其中最大值在大约-3V的DC电压处。在0V处，两条曲线(即，针对正扫描方向的曲线和针对负扫描方向的曲线)在相同的电容值处彼此交叉。因此，对于正扫描方向和负扫描方向，在0V的DC偏置电压处或附近，电容差是0nF/mm2。
在两个扫描方向上采用的电容之间的差异在量值大于0(如，使得出现相应最大值的偏置电压值)的偏置电压处变得可见。被测量的电容器仅表现出非常小的滞后，即，具有小的矫顽场，这对于特定的高k应用来说是需要的。通过选择不同的电极和铁电材料，可以使滞后增强，同时保持在0V处电容差异为零的特性“蝴蝶”外观。这例如在FRAM中是需要的。
该现有技术铁电电容器的滞后曲线的对称性在于：正扫描方向和负扫描方向的电容峰值出现在相同的电压量值处，以及在0V偏置处对于典型的电容器而言电容差为0。
在对称滞后曲线的情况下，可以使极性反向而不改变0V(对称轴)处的电容。因此，与接近矫顽电压的电容相比，0V处的电容对电压历史较不敏感。可以看出，在如图3所使用的对称类型的其他电容器中，0V处的值最多有几个百分比的差异。这种电容差异并不足以得到与电部件中的电容器的电压历史有关的信息。
图4和5示出了根据本发明的电部件的MIM电容器的电容-电压滞后曲线。如以上情况一样，使用相同的介电材料，以清楚地示出在本发明中使用的效果。
用于这种测量的典型电容器具有以下参数：
电极材料：用于底部电极的Pt，用于顶部电极的WTi，
电极面积：0.2mm2
电容器电介质：PZT
电极距离：360nm
在操作期间可以观察到图4的滞后曲线，其中偏置电压不超过+15V或-15V。图5的滞后曲线示出了在滞后周期上向MIM电容器施加50V脉冲(因为这可以发生在ESD事件中)的效果。应注意，对于图4和6的滞后曲线的测量，一个电容器电极(典型地，如图1所示的MIM电容器的底部电极)接地，作为基准电位。
首先转向图4的滞后曲线，根据本发明的电容器表现出电容-电压滞后，这与图3所示的现有技术电容器的电容-电压滞后有显著的不同。在-15V和+15V之间的电压变化的半周期内，电容曲线表现为：电容从-15V处的略低于40％增大到0V处的仅大约80％，并回落到+15V处的略低于40％。相反，随着电压再从+15V减小到0V，电容迅猛增大到几乎100％，并在大约-3V的负电压处在100％处达到其最大值，然后随着负电压的量值的进一步增大，从100％减小至-15V处的略低于40％，从而完成滞后周期。不仅仅是在不同电压值处找到的电容-电压相依性的相应最大值。出于应用的目的，更重要的是，在没有偏置电压的情况下，电容值根据电容器的电压历史而有很大不同。如果所施加的偏置电压为正，则与先前施加了负偏置电压的情况相比，在没有偏置电压的情况下感测到的电容明显更高。这两种情况下的电容差异为大约20％。因此，本发明的电部件的MIM电容器使得可以检测最后施加到电容器的偏置电压的极性。为了达到这一效果，偏置电压必须超过特定的阈值电压，以便超过公知的电极化滞后的矫顽场，其中所述电极化滞后取决于铁电电容器的施加电场。
图5示出了本发明的铁电MIM电容器在受到具有合适极性和电压量值的电压脉冲时表现出的滞后曲线。在本示例中，与用来测量图4的滞后曲线的电容器相同的电容器用于测量。在图4所示的条件下，即，在DC偏置电压在-15V与+15V之间变化的条件下，虚线部分与可以观察到的滞后行为相对应。然而，对于当前测量，首先将电压从0V(实现基准电容值100％)变成正的+50V(在图中没有绘制+15V到+50V的电压范围)。当从+50V的“闪光电压”返回到0V时，电容值返回原始值100％，但是进一步迅猛增大到在大约-3V的最大位置处的值120％。这种额外的增大可以用于区分ESD事件的强度。然后电容值随着负偏置电压的量值的增大而再次降低到略低于40％的电容值，与对于在-15V与+15V之间的电压变化而观察到的“正常”滞后周期的情况完全相同。此后，改变在-15V与+15V之间的所施加的DC偏置电压会引起相同的电容-电压滞后，如参考图4所描述的以及图5中虚线部分指示的。
图4和图5的曲线图示出了向本发明的MIM电容器施加负电压会引起电容的显著减小，如在没有DC偏置电压的情况下所测量的。可以通过施加正DC偏置电压来恢复电容。观察到的电容变化不仅取决于向电容器施加的DC偏置电压的合适极性，还取决于该DC偏置电压的量值。这样，还能够使用在没有偏置电压的情况下测量到的电容变化，来确定向电容器施加的电压脉冲的能量。
图6示出了根据本发明另一实施例的电部件600的简化电路图。电部件600具有结合图1而描述的类型的铁电MIM电容器602，并且表现出图4和5所示类型的电容-电压滞后。电容器602的第一电极602.1连接至输入端子604。铁电MIM电容器602的第二电容器电极602.2接地。电部件还包括电容传感器单元606。电容传感器单元606与铁电MIM电容器602的电容器并联在输入端子604与接地之间。可控开关608在输入端子604与电容传感器单元606之间切换，并允许将电容传感器单元与铁电MIM电容器602断开。控制单元610与可控开关608相连，并且用于根据自生成的控制信号或根据外部输入(未示出)来断开或闭合开关608。
在操作中，只要不测量铁电MIM电容器602的电容，可控开关608就处于断开位置。如果要测量电容，则开关608闭合并发起电容测量。根据本发明，在没有向电容器602施加DC偏置电压的情况下执行电容测量。还可以通过使用非常小的偏置电压来近似这一操作。在电容测量中使用的非常小的偏置电压应当与产生铁电MIM电容器602内部铁电层的矫顽场的电压相比非常小。在电容传感器单元606的输出处提供所确定的电容值。以下将更详细地说明测量电容的技术，包括适于承受大ESD脉冲的配置，例如，作为开关的替代品的大电阻器。
电部件600例如可以用作ESD传感器。通过感测铁电MIM电容器602的电容，即使在ESD脉冲出现之后的长时间内也可以检测到ESD脉冲的出现。图6的电部件的设计的改进可以使用反并联配置的两个铁电电容器来实现，如结合图2所示的。反串联配置也是可以的，并且具有类似的优点，但是本文中没有示出。
两种使用情况说明了采用本实施例的ESD传感器所实现的优点：
a)可以在离线测量中，例如，在返回给销售商或服务提供商的产品中，检测集成电路中ESD事件的发生，以便检验过电压。可以使用探针垫来执行探测。
b)附加地或备选地，可以在现场“原地”检测集成电路或芯片中ESD事件的发生。在这种情况下，芯片例如探测RC网络。如果需要将电容器与网络断开，则可以使用内部开关。还必需保护这样的开关以免受ESD影响。在这两种情况下，反串联配置可以是有用的。
图7是实现两个铁电MIM电容器702和704的原理的电部件700的简化电路图，这两个铁电MIM电容器702和704以反并联配置连接。这两个电容器都连接至输入端子706和708，两个铁电电容器702和704都分别连接至相应的电容传感器单元710和712。电阻器714用于保护电容传感器单元710和712以免受在ESD事件中出现的高电压影响。由齐纳二极管716、718和720、722组成的相应的齐纳二极管对连接在输入端子708与相应MIM电容器702和704之间。每个齐纳二极管对具有以反串联(背对背)方式彼此连接的齐纳二级管。这样，可以将在ESD事件中施加给电容器的电压限制到最大量值，二极管的齐纳电压。
将电容传感器单元710和712的输出馈送至比较器724，比较器724被配置为比较针对第一和第二铁电MIM电容器702和704而确定的电容值。在备选实施例中，利用评估单元(未示出)来扩展比较器，所述评估单元被配置为从铁电MIM电容器702和704的测量电容值中导出与在输入端子706和708处施加的能量量值和极性有关的信息。如上所述，两个反并联铁电MIM电容器的使用使得可以确定向输入端子706和708施加的输入电压的极性，始终假定输入电压超过阈值量值。只有在以合适的极性超过阈值电压量值的情况下，0V处的电容变化才是可检测的。对应的电压(本文中也被称作切换电压)取决于所使用的铁电MIM电容器的具体设计，具体取决于该铁电MIM电容器的几何参数(如，电极扩展、铁电层厚度)，而且还取决于铁电层的介电常数。
可以从测量单元710和712向电容器702和704施加重置电压，以重新发起电部件700执行另外的操作。重置单元(未示出)被配置为产生并在其输出处提供合适极性的重置电压，所述重置电压对于电容器02来说是正极性，对于电容器704来说是负极性，或者反之亦然。这样，可以恢复该电容器的原始电容。不通过向输入端子706施加切换电压来切换的其他电容器的电容仍然不受具有该极性的重置电压的施加的影响。因此，电部件700例如可以用作可重置的ESD传感器。
图8示出了备选配置700’。在图中以及在以下描述中，针对相应电路元件，使用与图7中相同的参考标记。电路700’与电路700的不同之处在于，以彼此反串联的方式提供MIM电容器702和704。由于在本发明的MIM电容器中电容器电极具有不同的特性，所以电容器702和704的串联与反串联相比具有不同的特性，这进而还允许通过比较MIM电容器702和704的电容来检测ESD事件的极性。还以彼此串联的方式提供电容传感器单元710和712，并且电容传感器单元710和712与要测量的相应的MIM电容器并联，每个电容传感器单元710和712由相应的电阻器714来保护。
图9示出了电部件的另外的实施例，以说明如何可以将图8的ESD传感器700’所实现的反串联连接包括在RC网络719，RC网络719具有电阻器720和两个电容器722和724，该RC网络719形成了低通滤波器。ESD传感器连接至输入716。如果输出侧的器件718提供0V的偏置电压，则可以省略ESD传感器700’的测量单元710。优选地，测量电阻器R1应当大于网络电阻器720，以不对RC网络719造成强烈影响。对于ESD检测电容器702和704的电容值也是成立的。
作为备选方案，通过适配网络电容器和电阻器使得补偿测量单元的影响，可以将检测电容器和测量电阻器包括在网络设计中。作为另一说明性示例，图10示出了形成电路网络730的电子部件的实施例，在所述电路网络730中集成了ESD传感器。将测量单元712与输入放大器734和开关736一起集成到单个芯片中。ESD保护二极管7。这种配置不需要任何额外的芯片连接器或分离的芯片。
测量单元712用于测量RC网络732的电容，因此取决于测量频率(或斜坡速率)、“最接近的”电容器738的电容、或两个电容器738与740的电容之和的。如果测量两个电容器738和740的电容，并且电容器738和740是滞后的并且是反并联配置的，那么在ESD脉冲可以足够快速地对第二电容器740充电的情况下，可以测量ESD脉冲极性。在任何情况下，都可以测量与输入相连的电容器的变化，使得至少可以检测单个极性的ESD脉冲。
操作原理如下：在正常操作中，开关734连接至应用器件，即，在这种情况下应用器件是输入放大器734。可以通过从应用器件734切换至测量单元712来测量电容器738和740。因此，可以例如每当并入电路网络730的设备接通或关断时测量ESD事件，或者在想要知道ESD事件是否发生的任何时刻测量ESD事件。在本发明的变体中，可以关于发生ESD事件而确定的信息存储在非易失性存储器(未示出)中。该信息可以用于改进产品。
利用图6至10的电部件，可以将ESD传感器制造并集成到其他电路中。这使得可以在现场测量所连接的电路的完整度。例如，如果图7的ESD传感器确定ESD事件已经发生并且向电路施加了超过特定能量的电压脉冲，则可以例如利用嵌入式的无线或有线模块，向控制实例报告破坏电路的高概率。然而，如果ESD脉冲所传递的能量低于特定的阈值，则电路的操作可以继续，并且可以重置ESD传感器以准备检测下一个ESD事件。
图11是用于说明本发明的电部件的实施例的简化电路图，所述电部件可以用作电容检测电路，铁电存储器或ESD传感器。图8的电部件具有并联的两个电容器802和804。电容器802形成了基准电容器。根据本发明，电容器804是可切换的铁电电容器。可控开关806和808分别连接在输入端子810与基准电容器802之间以及连接在基准电容器802与可切换的铁电MIM电容器804之间。可以通过经由输入端子810施加电压脉冲812，通过首先断开开关808并闭合开关806，来切换可切换的MIM电容器804，从而对基准电容器802充电。然后，通过断开开关806并闭合开关808，将电荷转移至可切换的MIM开关804。输出端子814处的读出电压将取决于可切换的MIM电容器804的电容。如果电容为高，则将检测到高电压。如果电容为低，则将检测到较低的电压。为了读出，将(例如，读出芯片上的)小探测电容器的电容放电为MIM电容器的电容并产生小的电压升高。如果电容较大，则这种升高是较小。
图12是用于与铁电存储器中的铁电MIM电容器一起使用的读出电路的示例的简化电路图。电部件900的该示例具有根据本发明的铁电MIM电容器902，铁电MIM电容器902与电阻器904串联，比较器906具有连接在铁电MIM电容器902与电阻器904之间的第一输入以及连接至基准电压的第二输入，所述基准电压小于铁电电容器的切换电压。比较器906的输出连接至与门908。与门908的第二输入连接至输入端子910。
为了读出铁电MIM电容器902的电容值，在输入端子910处施加探测脉冲。将电容器902充电至小的量值。根据铁电MIM电容器902的电容值，比较器检测电容器处的电压是高于还是低于基准电压。在施加偏置电压以感测铁电MIM电容器902的电容时，比较器的输出确定了与门908的输出。
图13是说明了对使用根据本发明的铁电MIM电容器的铁电存储器进行读出的可能性的另一备选实施例。该铁电存储器1000包括两个根据本发明的铁电MIM电容器1002和1004。电容器1002和1004的一个电极分别连接至电源1006和1008，而另一个电极连接至地电位。比较器连接在相应的电流源与电容器电极之间。应当改变电流源的尺寸为使得电容器处的电压升高稳定地保持在切换电压以下。第一估计可以是：I＜0.25*Cmin(0V)*Vc/tm，其中Vc表示切换电压(矫顽电压)，tm是幅度为I的电流的持续时间。电流源还可以被替换成电阻器。
在本电路中没有示出切换(写)电路。具体地，在该简化电路图中没有示出设置和重置开关。然而，可以利用偏置脉冲和相应的电流源设置，以完全并联的方式，来设置和重置电容器。比较器1010感测地电容与高电容的组合(反之亦然)，在比较器1010的输出1012处提供对应的输出比特。
图14提供了用于铁电存储器的读出电路的另一备选实施例，所述铁电存储器使用根据本发明的两个铁电MIM电容器。铁电存储器1100包括串联在偏置电位与基准电位(如，地电位)之间的两个铁电MIM电容器1102和1104。两个电阻器1106和1108的串联连接与电容器1102和1104并联。比较器1110的一个输入连接在两个电容器1102和1104之间，而另一个输入连接在两个电阻器1106和1108之间。同样，如图10所示，本文中没有示出切换电路。然而，切换电路以完全并联的方式与两个电容器相连，使得当施加切换电压时仅接通一个电容器。这样，可以根据切换电压的极性来限定高电容与地电容的相应组合。通过施加小偏置电压，比较器感测电容组合并在比较器的输出1114处提供该电容组合，经由输出端子1112提供偏置电压。
图15是根据本发明的电部件的另一实施例的铁电存储器设备的示意性简化电路图。存储器设备1200包括多个存储单元1200.1、1200.2至1200.n，在本实施例中，这些存储单元是并联布置的，实现了例如存储单元矩阵布置(未示出)的单行或单列。参见图8至11，存储单元的详细结构可以被选择为任意前述实施例。为了说明的目的，本发明使用图8的结构。仅针对存储单元1200.1示出了细节。假定所有其他存储单元1200.2至1200.n都具有相同的结构，出于绘图简明的原因并没有示出这一点。
写控制器1202与每个存储单元1200.1至1200.n相连，并且被配置为选择性地切换相应存储单元的铁电MIM电容器的电容，例如存储单元1200.1的铁电MIM电容器1204的电容。写控制器1202还具有用于接收地址信息以及用于接收写数据的输入，所述地址信息使得可以识别出要向哪个存储单元写入，所述写数据是要存储在要写入的相应存储单元中的数据。在铁电存储器1200的输出侧，读取控制器1206与每个存储单元1200.1至1200.n相连。读取控制器1206被配置为在对存储单元进行读出时提供切换开关806和808所需的控制信号。此外，读控制器1206具有用于对要读取的相应存储单元进行选择的控制输出。可以根据读取控制器1206应读取请求而接收到的地址信息来选择存储单元。写入控制器获取接收到的信息并在其输出处提供该接收到的信息。
此外，可以采用甚至更经济的配置作为存储器，如图16所示的。为了绘图简明，图16仅示出了一行中的两个存储单元。该配置类似于图13的配置。第一单元1301具有两个铁电MIM电容器1302和1304。电容器并不是如图13所示直接连接至(虚)地电位，而是可以这些电容器的底部电极可以通过开关1312和1314连接至(虚地)，这些电容器的顶部电极连接至两条列线1308和1309。开关1312和1314由行选择线1306来控制。列1308和1309由开关1320和1321来选择，开关1320和1321由列选择线1322来控制。可以通过经由与电流源1006和1008的连接1331和1332(如图10所示)以及检测单元1310提供探测电流，来进行读出。还可以经由开关1330向所选单元1301的铁电MIM电容器1302和1304施加期望极性(正或负)的切换电压。探测电流源可以提供期望极性的切换电压，或者可以附上单独的电压源。开关1330还可以用于在读出之前或在写入之后对电容器进行放电。
尽管在附图和前述描述中详细说明和描述了本发明，然而这种说明和描述应当被看作是说明性的或示例性的，而非限制性的；本发明不限于所公开的实施例。
通过研究附图、说明书和所附的权利要求，本领域技术人员在实践要求保护的发明时，可以理解和实现所公开的实施例的其他变体。
在权利要求中，词语“包括”并不排出其他元件和步骤，不定冠词“一”并不排出多个。在互不相同的从属权利要求中产生特定措施并不表示不能有利地使用这些措施的组合。
权利要求中的任何参考标记都不应构成对范围的限制。

Claims (15)

1.一种电部件(600)，包括：
-至少一个第一MIM电容器(100，602)，具有在第一电极材料的第一电容器电极(114，602.1)与第二电极材料的第二电容器电极(122，602.2)之间的介电常数至少为100的铁电绝缘层(116)；其中
-第一电极材料和第二电极材料被选择为使得第一MIM电容器根据第一电容器电极与第二电容器电极之间可施加的DC电压表现出非对称电容滞后，所述非对称电容滞后使第一MIM电容器在没有DC电压的情况下根据最后施加到电容器的切换电压的极性而采用至少两个可能的不同电容值(C1，C2)之一，所述切换电压具有大于阈值电压量值的量值；
-电路(606至610)，操作可连接至MIM电容器(600)，并且被配置为产生和提供输出信号，所述输出信号取决于在所述至少一个第一电容器上没有DC电压的情况下或者在所述至少一个第一MIM电容器上有一定量的DC电压的情况下所采用的第一MIM电容器的电容值，所述一定量的DC电压小于与第一MIM电容器的铁电绝缘层相关联的正矫顽电压与负矫顽电压之间的电压差的四分之一。
2.根据权利要求1所述的电部件，其中，第一电极材料和第二电极材料是金属的，并且彼此不同之处至少在于具有不同的功函。
3.根据权利要求1或2所述的电部件，其中，所述电路是电容传感器单元(606)，所述电容传感器单元(606)被配置为在其输出处产生和提供电容传感器信号，所述电容传感器信号表示所述至少一个第一MIM电容器(602)的瞬时电容值(C)，所述瞬时电容值(C)是在没有DC电压或在一定量的DC电压幅度下所采用的，所述一定量的DC电压幅度小于正矫顽电压与负矫顽电压之间的电压差的四分之一。
4.根据权利要求1所述的电部件(700)，还包括：
-第二MIM电容器(704)，具有与第一MIM电容器(702)相同类型的电容-电压滞后，其中
-第一MIM电容器的第一电容器电极和第二MIM电容器的第二电容器电极都连接至基准电位；
-可并行地向第一MIM电容器(702)的第二电极以及第二MIM电容器(704)的第一电容器电极施加切换电压；并且其中
-电容传感器单元(710，712)被配置为产生第一电容传感器信号和第二电容传感器信号，所述第一电容传感器信号和第二电容传感器信号分别表示在没有DC电压的情况下第一MIM电容器和第二MIM电容器的电容值。
5.根据权利要求4所述的电部件，其中，电容传感器单元(724)还被配置为比较第一电容器和第二电容器的电容值，以及根据比较结果来提供对最后施加到MIM电容器的切换电压的极性加以表示的极性信息。
6.根据权利要求1所述的电部件，还包括：
-切换单元，连接至或可连接至所述至少一个第一MIM电容器，并且被配置为根据第一MIM电容器所采用的瞬时电容值，在所述切换单元的输出处提供具有合适极性和合适量值的两个可用的且交替的切换电压之一，以将所述至少一个第一MIM电容器的电容在较低电容值与较高电容值之间切换。
7.一种用于检测电子电路中静电放电事件的发生的ESD传感器(600，700)，包括根据权利要求1至5中任一项所述的电部件。
8.根据权利要求7所述的ESD传感器，还包括ESD评估单元，所述ESD评估单元与电部件的电容传感器单元相连，并且被配置为从电容传感器信号中导出与静电放电事件向ESD传感器提供的能量量值和极性有关的信息。
9.根据权利要求7所述的ESD传感器，还包括重置单元，所述重置单元与电容传感器单元相连，并且被配置为在检测到采用了相应的较低电容值的第一MIM电容器或第二MIM电容器的电容之后，分别向第一电容器和/或第二电容器提供具有重置电压量值和重置电压极性的重置电压，使得第一MIM电容器和第二MIM电容器都重新采用它们相应的较高电容值。
10.一种铁电存储器(1200，1300)，包括根据权利要求3所述的电部件或根据权利要求3和9的组合所述的电部件。
11.根据权利要求10所述的铁电存储器，还包括：
-多个第一MIM电容器，所述多个第一MIM电容器中的每一个与地址相关联并且被配置为以在电容器电极之间没有施加DC电压的情况下所采用的相应电容值的形式来存储信息的至少一个相应比特；
-读取单元，包括电容传感器单元，并且具有用于接收对要读取的至少一个第一MIM电容器加以表示的地址信息的输入；以及
-写入单元，包括切换单元，并且具有用于接收要向存储器写入的写信息以及对要写入的至少一个第一MIM电容器加以表示的地址信息的输入。
12.一种RF部件，包括根据权利要求1所述的电部件，其中，
-电部件的电路被配置为产生输出信号，输出信号的频率取决于在第一MIM电容器上没有DC电压或者在第一MIM电容器上有一定量的DC电压的情况下MIM电容器的电容，所述一定量的DC电压小于与第一MIM电容器的铁电绝缘层相关联的正矫顽电压与负矫顽电压之间的电压差的四分之一，或者其中
-RF部件对RF信号的响应取决于在第一MIM电容器上没有DC电压或者在第一MIM电容器上有一定量的DC电压的情况下MIM电容器的电容，所述一定量的DC电压小于与第一MIM电容器的铁电绝缘层相关联的正矫顽电压与负矫顽电压之间的电压差的四分之一。
13.一种电子部件，包括：具有集成电路的半导体基板，所述集成电路具有根据权利要求1所述的电部件；以及集成在基板中或基板上的以下部件中的一个或多个：
-电阻器；
-铁电电容器；
-ESD保护二极管；
-根据权利要求6所述的ESD传感器；或
-有源集成电路。
14.一种检测电子部件中静电放电事件的发生的方法，包括：
-为电子部件提供根据权利要求6所述的ESD传感器；
-在没有向至少一个第一MIM电容器的电极施加DC电压的情况下，确定所述至少一个第一MIM电容器的电容。
15.一种从铁电存储器进行读取的方法，包括：
-提供根据权利要求10所述的铁电存储器；
-接收要读取的至少一个存储单元的地址信息；
-在没有向至少一个第一MIM电容器的电极施加DC电压的情况下，确定地址信息所指示的所述至少一个存储单元的所述至少一个第一MIM电容器的电容。
CN2009801427228A 2008-10-27 2009-10-24 对铁电mim电容器的非对称电容滞后的产生和使用 Expired - Fee Related CN102197482B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08167646.2 2008-10-27
EP08167646 2008-10-27
PCT/IB2009/054704 WO2010049864A2 (en) 2008-10-27 2009-10-24 Generating and exploiting an asymmetric capacitance hysteresis of ferroelectric mim capacitors

Publications (2)

Publication Number Publication Date
CN102197482A CN102197482A (zh) 2011-09-21
CN102197482B true CN102197482B (zh) 2013-09-18

Family

ID=41682458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801427228A Expired - Fee Related CN102197482B (zh) 2008-10-27 2009-10-24 对铁电mim电容器的非对称电容滞后的产生和使用

Country Status (4)

Country Link
US (1) US8531862B2 (zh)
EP (1) EP2351080A2 (zh)
CN (1) CN102197482B (zh)
WO (1) WO2010049864A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120168837A1 (en) * 2010-12-30 2012-07-05 Texas Instruments Incorporated Ferroelectric Memory Electrical Contact
TWI510148B (zh) * 2011-11-07 2015-11-21 Shocking Technologies Inc 保護電子組件防止靜電放電（ｅｓｄ）脈衝的系統
US8946850B2 (en) 2011-12-06 2015-02-03 Infineon Technologies Austria Ag Integrated circuit including a power transistor and an auxiliary transistor
US9082473B2 (en) * 2013-03-05 2015-07-14 Texas Instruments Incorporated Power supply brownout protection circuit and method for embedded FRAM
US9570222B2 (en) 2013-05-28 2017-02-14 Tdk Corporation Vector inductor having multiple mutually coupled metalization layers providing high quality factor
US9086709B2 (en) 2013-05-28 2015-07-21 Newlans, Inc. Apparatus and methods for variable capacitor arrays
US9735752B2 (en) 2014-12-03 2017-08-15 Tdk Corporation Apparatus and methods for tunable filters
US9461610B2 (en) 2014-12-03 2016-10-04 Tdk Corporation Apparatus and methods for high voltage variable capacitors
US9671812B2 (en) 2014-12-17 2017-06-06 Tdk Corporation Apparatus and methods for temperature compensation of variable capacitors
US9362882B1 (en) 2015-01-23 2016-06-07 Tdk Corporation Apparatus and methods for segmented variable capacitor arrays
US10006956B2 (en) * 2015-03-26 2018-06-26 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Systems and methods for determining an operational condition of a capacitor package
US10382002B2 (en) 2015-03-27 2019-08-13 Tdk Corporation Apparatus and methods for tunable phase networks
US9680426B2 (en) 2015-03-27 2017-06-13 Tdk Corporation Power amplifiers with tunable notches
US10042376B2 (en) 2015-03-30 2018-08-07 Tdk Corporation MOS capacitors for variable capacitor arrays and methods of forming the same
US10073482B2 (en) 2015-03-30 2018-09-11 Tdk Corporation Apparatus and methods for MOS capacitor structures for variable capacitor arrays
US9595942B2 (en) 2015-03-30 2017-03-14 Tdk Corporation MOS capacitors with interleaved fingers and methods of forming the same
US9973155B2 (en) 2015-07-09 2018-05-15 Tdk Corporation Apparatus and methods for tunable power amplifiers
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
US10192606B2 (en) 2016-04-05 2019-01-29 Micron Technology, Inc. Charge extraction from ferroelectric memory cell using sense capacitors
US10049713B2 (en) * 2016-08-24 2018-08-14 Micron Technology, Inc. Full bias sensing in a memory array
US10164091B1 (en) 2017-08-02 2018-12-25 Semiconductor Components Industries, Llc Electronic device including a ring suppression structure
US11558018B2 (en) * 2020-01-29 2023-01-17 Nxp Usa, Inc. Integrated circuits containing vertically-integrated capacitor-avalanche diode structures
JP7429431B2 (ja) * 2020-02-27 2024-02-08 国立研究開発法人産業技術総合研究所 情報処理装置および情報処理装置の駆動方法
KR20220099030A (ko) 2021-01-05 2022-07-12 삼성전자주식회사 캐패시터 및 캐패시터를 포함하는 반도체 소자를 제조하기 위한 방법들
CN115483197A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 电容器结构以及其制作方法
CN117054750A (zh) * 2022-05-05 2023-11-14 华为技术有限公司 一种采样装置、相关设备和控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
US6433377B1 (en) * 2001-09-07 2002-08-13 Oki Electric Industry Co., Ltd. Chain RAM and method for fabricating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262983A (en) 1990-12-19 1993-11-16 The Charles Stark Draper Laboratories Ferroelectric space charge capacitor analog memory
US5524092A (en) 1995-02-17 1996-06-04 Park; Jea K. Multilayered ferroelectric-semiconductor memory-device
JPH1168105A (ja) 1997-08-26 1999-03-09 Mitsubishi Electric Corp 半導体装置
KR100327483B1 (ko) 1998-03-09 2002-04-17 윤종용 강유전체의비대칭히스테리시스특성을이용한고밀도데이터저장장치및그데이터기록재생방법
EP1425782A2 (en) 2001-03-21 2004-06-09 Koninklijke Philips Electronics N.V. Electronic device having dielectric material of high dielectric constant
US7081409B2 (en) 2002-07-17 2006-07-25 Samsung Electronics Co., Ltd. Methods of producing integrated circuit devices utilizing tantalum amine derivatives
US20070059929A1 (en) 2004-06-25 2007-03-15 Hag-Ju Cho Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same
KR100738112B1 (ko) * 2006-04-28 2007-07-12 삼성전자주식회사 데이터 저장을 위한 강유전체 박막의 제조방법 및 이를이용한 강유전체 기록매체의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
US6433377B1 (en) * 2001-09-07 2002-08-13 Oki Electric Industry Co., Ltd. Chain RAM and method for fabricating the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
e cagin et al..hysteretic metal-ferroelectric-semiconductor capacitors based on PZT/ZnO heterostructures.《journal of physics d:applied physics》.2007,第40卷(第8期),2430-2434.
hysteretic metal-ferroelectric-semiconductor capacitors based on PZT/ZnO heterostructures;e cagin et al.;《journal of physics d:applied physics》;20070421;第40卷(第8期);2430-2434 *

Also Published As

Publication number Publication date
US8531862B2 (en) 2013-09-10
CN102197482A (zh) 2011-09-21
WO2010049864A3 (en) 2010-07-08
US20110198725A1 (en) 2011-08-18
EP2351080A2 (en) 2011-08-03
WO2010049864A2 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
CN102197482B (zh) 对铁电mim电容器的非对称电容滞后的产生和使用
US8698121B2 (en) Resistive switching memory element including doped silicon electrode
KR100669313B1 (ko) 메모리 및 액세스 디바이스
Fox et al. Current and future ferroelectric nonvolatile memory technology
KR100430656B1 (ko) 비휘발성 반도체 기억 장치
US8053251B2 (en) Temperature-compensated ferroelectric capacitor device, and its fabrication
CN103988264A (zh) 包含金属氧化物电阻式存储器元件和反熔丝层的非易失性存储器单元
CN1638125B (zh) 半导体器件的非易失性电容器、半导体存储器及工作方法
US20050242343A1 (en) Organic electronic circuit with functional interlayer, and method for making the same
US20020145904A1 (en) Inductive storage capacitor
EP0946989A4 (zh)
US7619268B2 (en) Fast remanent resistive ferroelectric memory
KR100963132B1 (ko) 멀티비트 강유전체 기억소자
US8101982B2 (en) Memory device which comprises a multi-layer capacitor
JP5531448B2 (ja) 容量可変素子およびフィルタ回路
JP2004311512A (ja) 多値情報記憶素子、その使用方法およびその製造方法
US20240188304A1 (en) Capacitive memory structure and method for reading-out a capacitive memory structure
EP4379722A1 (en) Capacitive memory structure and method for reading-out a capacitive memory structure
US6975501B1 (en) Electronic device and method of applying voltage to capacitor
US6597028B2 (en) Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same
WO2007058436A1 (en) Memory device
JP2007201052A (ja) 分極信号検出デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130918

Termination date: 20201024

CF01 Termination of patent right due to non-payment of annual fee