CN1638125B - 半导体器件的非易失性电容器、半导体存储器及工作方法 - Google Patents

半导体器件的非易失性电容器、半导体存储器及工作方法 Download PDF

Info

Publication number
CN1638125B
CN1638125B CN2004100822708A CN200410082270A CN1638125B CN 1638125 B CN1638125 B CN 1638125B CN 2004100822708 A CN2004100822708 A CN 2004100822708A CN 200410082270 A CN200410082270 A CN 200410082270A CN 1638125 B CN1638125 B CN 1638125B
Authority
CN
China
Prior art keywords
phase change
change layer
insulating barrier
layer
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2004100822708A
Other languages
English (en)
Other versions
CN1638125A (zh
Inventor
李正贤
朴星昊
李明宰
朴永洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1638125A publication Critical patent/CN1638125A/zh
Application granted granted Critical
Publication of CN1638125B publication Critical patent/CN1638125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体器件的电容器、包括该电容器的半导体存储器件和该半导体存储器件的工作方法。该电容器包括：下电极；层叠在该下电极上并包括相变层的介电层，该相变层在其绝缘性质被改变后显示出两种显著不同的电阻特性；以及层叠在该介电层上的上电极。包括该电容器的半导体存储器件在工作中与动态随机存取存储器一样快且具有与快闪存储器件相同的非易失性。

Description

半导体器件的非易失性电容器、半导体存储器及工作方法
技术领域
本发明涉及一种半导体器件和包括该半导体器件的半导体存储器件，且更具体地，涉及一种半导体器件的非易失性电容器、包括该电容器的半导体存储器件和该存储器件的工作方法。
背景技术
半导体存储器件主要包括晶体管和电容器。近年来，已开发了各种存储介质来取代电容器。在它们中，有代表性的是包括在磁性存储器件中的磁性隧道结(MTJ)单元。
希望半导体存储器件具有高的集成度、高的工作速度和即使在断开电源后也足以不丢失存储于其中的数据的优异的非易失性。
在广泛使用的半导体存储器件中，动态随机存取存储器(DRAM)具有高集成度和高工作速度的优点，但不具有非易失性。因此，DRAM在断开电源后会丢失全部数据。
快闪存储器与DRAM相比具有非易失性，但具有比DRAM低的集成度和工作速度。
发明内容
本发明提供了一种半导体器件的非易失性电容器。
本发明还提供了一种包括该电容器的非易失性半导体存储器件，其工作中与动态随机存取存储器(DRAM)一样快且具有与快闪存储器件相同的非易失性。
本发明还提供了一种该半导体存储器件的工作方法。
根据本发明的一方面，提供了一种半导体器件的电容器，该电容器包括：下电极；层叠在下电极上并包括相变层的介电层，其在其绝缘性质被改变后显示出两种显著不同的电阻特性；以及层叠在该介电层上的上电极。
该介电层可包括层叠在该下电极上的第一绝缘层、层叠在该第一绝缘层上的该相变层和层叠在该相变层上的第二绝缘层。
第一和第二绝缘层每层可都是其介电常数比该相变层的介电常数小的介电层。
该介电层可以是氧化硅层、氧化钽层和氧化铝层中之一。
该相变层可以是介电层，当通过注入到该相变层中的电子来分离该相变层中至少一种成分时，其根据施加电压的范围而显示出两种显著不同的电阻特性。在该情况下，该相变层可以是氧化铌层。
第一绝缘层、相变层和第二绝缘层的厚度比可以是5∶6∶5。
根据本发明的另一方面，提供一种包括晶体管和电容器的半导体存储器件，该电容器包括：下电极；层叠在该下电极上并包括相变层的介电层，在其绝缘性质被改变后其显示出两种显著不同的电阻特性；以及层叠在该介电层上的上电极。
该介电层可以是根据本发明的一方面提供的介电层。
根据本发明的再一方面，提供一种包括晶体管和电容器的半导体存储器件的工作方法，其中该电容器包括下电极、包括相变层的介电层和上电极，该相变层在其绝缘性质改变后显示出两种显著不同的电阻特性，该方法包括：改变该相变层的绝缘性质；并在使该晶体管导通时将写入电压施加到该电容器。
通过将电子注入到该相变层可以改变该相变层的绝缘性质，且可通过施加电压到该电容器使电子注入到该相变层。
根据本发明的又一方面，提供一种包括晶体管和电容器的半导体存储器件的工作方法，其中该电容器包括下电极、包括相变层的介电层和上电极，该相变层在其绝缘性质改变后显示出两种显著不同的电阻特性，该方法包括：通过将读取电压施加到该电容器同时使该晶体管导通来测量电流；以及将测量的电流值与参考值作比较。
因此，该半导体存储器件具有DRAM和快闪存储器件二者的优点，即，在数据处理时象DRAM一样快，且具有与快闪存储器件相同的非易失性，以便存储于其中的数据即使在电源断开后也不会丢失。
附图说明
通过详细地描述示范性实施例并参考附图，本发明的上述和其它特征以及优点将变得更显而易见，其中：
图1是根据本发明实施例的半导体器件的非易失性电容器的剖面图；
图2是说明图1的电容器的工作特性的图；
图3是说明对于图1的电容器的疲劳试验结果的图；
图4是根据本发明实施例的半导体存储器件的剖面图，该半导体存储器件包括图1的电容器；以及
图5是说明氧化铌层根据氧含量的各种相的图。
具体实施方式
参考附图，现在将更全面地描述本发明，在附图中示出了本发明的优选实施例。为了清楚起见，夸大了所有附图示出的层和区域的厚度。
参考图1，根据本发明实施例的半导体器件的非易失性电容器C包括下电极40、介电层42和上电极44。这里，下电极40可以是铂电极。上电极44可以是钌电极。下电极40和上电极44可由彼此不同的材料制成，且下和上电极40和44的材料通常由介电层42的性质确定。介电层42包括第一绝缘层42a、层叠在第一绝缘层42a上的相变层42b和层叠在相变层42b上的第二绝缘层42c。其它材料层可进一步插入下电极40和第一绝缘层42a之间，且其它材料层也可插入第二绝缘层42c和上电极44之间。第一绝缘层42a是具有预定厚度和介电常数的介电层。例如，第一绝缘层42a可以是氧化硅层、氧化钽层或氧化铝层。优选第二绝缘层42c与第一绝缘层42a相同，但可以是不同于第一绝缘层42a的介电层。
因此，当第一和第二绝缘层42a和42c与相变层42b的厚度和端面面积彼此相等时，优选相变层42b是具有比第一和第二绝缘层42a和42c大的介电常数的介电层。例如，相变层42b可以是预定厚度的氧化铌层(NB2O5)。
当相变层42b是示出如图5所示的根据氧含量的各种相的氧化铌层时，电子被注入到相变层42b，使得氧化铌层的至少一个氧原子被分离且改变了相变层42b的绝缘特性。第一和第二绝缘层42a和42c防止分离的氧原子排出到相变层42b外。
图2是说明电容器(称作待测试电容器)的电阻特性的图，该电容器包括用作下电极40的铂电极、用作上电极44的钌电极、用作第一绝缘层42a的氧化钽层、用作相变层42b的
Figure GSB00000746458400042
氧化铌层和用作第二绝缘层42c的
Figure GSB00000746458400043
氧化钽层。
图2的图表中的符号△和◇表示当电压施加到具有其绝缘性被破坏了的相变层42b的待测试电容器时待测试电容器的电流变化。即，符号△和◇表示待测试电容器的电阻变化。
参照图2的图表中的符号△和◇，当电压施加到具有其绝缘性被破坏了的相变层42b的待测试电容器时，测量出待测试电容器的电流近似为10-2A。然而，当施加到待测试电容器的电压超过预定值例如2V时，待测试电容器的电流急剧减少到大约10-11A。这意味着待测试电容器的电阻值急剧增加。而且，虽然在待测试电容器的电流减少到大约10-11A之后将任意的高电压施加到电容器，但待测试电容器的电流不会增加很多。
以下，具有其绝缘性被破坏了的相变层42b的待测试电容器称作第一态电容器(first state capacitor)，在第一态电容器中测量出相对较大电流时的电压称作第一电压，当测量出的电流比在第一电压时测量的电流相当低时的电压称作第二电压。
图2的图表中的符号和○表示当通过将第二电压施加到第一态电容器使得第一态电容器的电流急剧降低及然后将第一电压施加到第一态电容器时的第一态电容器的电流变化。
参照图2的图表中的符号
Figure GSB00000746458400045
和○，虽然在通过将第二电压施加到第一态电容器使得第一态电容器的电流急剧降低后将第一电压施加到第一态电容器，但第一态电容器的电流没有增加。这意味着在通过将第二电压施加到第一态电容器使第一态电容器的电阻增加后，虽然将任意电压施加到第一态电容器，但第一态电容器还是保持高电阻。
能够将数据存储于具有这种电流特性(即电阻特性)的电容器C的非易失性态。例如，如果第一态电容器的电流高，即如果第一态电容器的电阻低，则可认为写入了任意的数据，例如位数据1。如果第一态电容器的电阻高，则可认为写入了另一任意数据，例如位数据0。
在后者的情况下，如上所述，由于一旦第一态电容器的电阻减小则保持低阻态而不考虑所施加电压的存在，所以存储在电容器C中的位数据0不会丢失而不考虑所施加电压的存在。
试验待测试电容器的疲劳性。通过将待测试电容器变为第一态电容器、减少或增加第一态电容器的电阻并测量第一态电容器的电流，来重复进行疲劳试验(endurance test)。
图3是说明疲劳试验结果的图。图3中的符号□表示当第一态电容器的电阻低时测量的电流(以下称作第一电流)，图3中的符号○表示当第一态电容器的电阻高时测量的电流(以下称作第二电流)。
参考图3，在疲劳试验中不论何时测量第一电流和第二电流都会变化，但是第二电流比第一电流大超过10倍。
这些结果表明根据本发明的电容器的疲劳特性是优良的。由于从疲劳试验结果来看第二电流比第一电流大超过10倍，所以能够清楚地区分待测试电容器的测得电流是第一电流还是第二电流。这意味着，即使在经过长时间后，也能够正确地读取在本发明的电容器中存储的数据。
参考图4，现在将说明包括图1的电容器C的半导体存储器件M。
参考图4，在衬底50的预定区域上形成场氧化层52。在场氧化层52之间的衬底50上形成晶体管。即，在场氧化层52之间的衬底50上形成栅极54。通过导电杂质的注入，在栅极54和场氧化层52之间的衬底50上分别形成源极区S和漏极区D。在衬底50上形成层间绝缘层56，例如硼磷硅酸盐玻璃(BPSG)层，以覆盖场氧化层52和晶体管。在层间绝缘层56中形成接触孔h。通过接触孔h暴露出漏极区D。接触孔h填充有导电插塞58。在层间绝缘层56上形成扩散阻挡60来覆盖导电插塞58。在扩散阻挡60上形成电容器C。优选电容器C包括如参考图1所描述的下电极40、介电层42和上电极44。
同时，当适当地选择下电极40和介电层42，或者下电极40本身能够防止载流子从电容器C扩散到导电插塞58，可不再需要扩散阻挡60。
优选，电容器C的表面面积大。因此，电容器可能不是简单的层叠电容器，而可能是更复杂的三维电容器，诸如圆柱型层叠电容器。
一种制造上述半导体存储器件M的方法可以包括：以典型方式在衬底50上形成晶体管，在衬底50上形成覆盖晶体管的层间绝缘层56，在层间绝缘层56中形成暴露出晶体管漏极区D的接触孔h，用导电插塞58填充接触孔h，并在层间绝缘层56上形成接触导电插塞58的电容器C。这里，扩散阻挡60可形成在导电插塞58和电容器C之间。如图1所示，可通过以下步骤形成电容器C：形成下电极40；在下电极40上层叠介电层42，该介电层42包括第一绝缘层42a、相变层42b和第二绝缘层42c；和在介电层42上层叠上电极44。第一绝缘层42a可以是具有第一厚度的介电层，例如氧化硅层、氧化钽层或氧化铝层。第二绝缘层42c可以是具有第二厚度的介电层，例如氧化硅层、氧化钽层或氧化铝层。相变层42b可以是具有第三厚度的介电层且在通过注入其中的电子破坏其绝缘性后随着施加电压的范围显示出不同电阻特性。例如，相变层42b可以是V族原子的氧化层。优选，氧化铌层用作V族原子的氧化层，但也可以使用其它的氧化层。第一、第二和第三厚度可以相同，但优选第一、第二和第三厚度的比是5∶6∶5。例如，当下电极40和上电极44都具有的厚度时，相变层42b可具有
Figure GSB00000746458400062
的厚度。通过将预定电压施加到电容器C，用来引起相变层42b的相变(即用来引起相变层42b在不同的电压范围内表现出不同的电阻特性)的电子可被注入到相变层42b。这里，施加到电容器C的预定电压是相变层42b的绝缘性被改变或被破坏时的电压。
另一方面，代替施加预定电压到电容器C，而通过将具有足够高以穿过上电极44并到达相变层42b的能量的电子外部地施加到电容器C，就能够将用于破坏相变层42b的绝缘性的电子注入到相变层42b。或者，如果相变层42b是氧化铌层，则也可以通过施加具有足够高的能量以分离相变层的一些成分(至少一个氧)的光束(优选是紫外线)到电容器C来破坏相变层42b的绝缘性。第一和第二绝缘层42a和42c防止分离的氧释放到相变层42b外。
现在将说明图4中示出的半导体存储器件M的工作方法。
<写入>
首先，将能够破坏电容器C的介电层绝缘性的电压施加到电容器C，来破坏介电层的绝缘。由于介电层的绝缘被破坏，电容器C变为具有如参考图2所述的电阻特性的第一态电容器。
如果将第一电压施加到第一态电容器，则第一态电容器的电阻就会降低，而如果将第二电压施加到第一态电容器，则第一态电容器的电阻就会增加。
因此，在介电层的绝缘被破坏和晶体管导通之后，通过将第一电压施加到第一态电容器能够写入位数据1，或通过将第二电压施加到第一态电容器能够写入位数据0。这里，被写入的位数据值可以相反。
<读取>
当将任意的位数据写入到图4的半导体存储器件M时，相变层42b的电阻随着写入的位数据而变。因此，晶体管导通，且通过将预定的读取电压施加到电容器来测量电容器的电流。这里，如果测得电流值比参考值大，则确定从半导体存储器件M读取了位数据1。如果测得电流值比参考值小，则确定从半导体存储器件M读取了位数据0。按照测得电流值的位数据可以相反。也就是说，位数据1可以是位数据0，而位数据0可以是位数据1。
如上所述，根据本发明的电容器的介电层包括具有两种相的相变层，使得相变层在通过注入的电子改变和破坏其绝缘后根据施加电压的范围表现出不同的电阻特性，且保持该特性而不考虑施加电压的存在。使用典型的半导体制造工艺能够容易地制造电容器，且不需另外的工艺。因此，当将本发明的电容器应用于通用非易失性半导体存储器件(例如DRAM)时，半导体存储器件就能够保持其最初的工作速度并具有非易失性的特性。也就是说，包括根据本发明的电容器的半导体存储器件能够具有DRAM和快闪存储器两者的优点。
虽然参考其示范性实施例已具体示出和描述了本发明，但本领域普通技术人员应理解，在不脱离由所附权利要求书所限定的本发明的精神和范围的条件下，可以进行形式和细节上的各种改变。例如，晶体管可以是薄膜晶体管，且构成介电层42的一些层可以是铁电层。而且，除图4中示出的半导体存储器件之外的半导体存储器件可以包括图1中示出的电容器。因此，本发明由所附权利要求所限定，而不是由前述的实施例限定。

Claims (17)

1.一种半导体器件的非易失性电容器，该非易失性电容器包括：
下电极；
层叠在该下电极上并包括层叠在该下电极上的第一绝缘层、层叠在该第一绝缘层上的相变层及层叠在该相变层上的第二绝缘层的介电层，该相变层包含氧且根据其绝缘性质被改变与否而表现出两种不同的电阻特性，且该第一绝缘层和该第二绝缘层用于防止氧从该相变层排出；以及
层叠在该介电层上的上电极。
2.如权利要求1的非易失性电容器，其中该第一绝缘层是氧化硅层、氧化钽层和氧化铝层中的一种。
3.如权利要求1的非易失性电容器，其中该第二绝缘层是选自氧化硅层、氧化钽层和氧化铝层构成的组中的一种。
4.如权利要求1的非易失性电容器，其中该相变层是在通过注入到该相变层中的电子来分离该相变层的至少一种成分后根据施加的电压而显示出两种显著不同的电阻特性的介电层。
5.如权利要求4的非易失性电容器，其中该相变层是氧化铌层。
6.如权利要求1的非易失性电容器，其中该第一绝缘层、该相变层和该第二绝缘层的厚度比为5∶6∶5。
7.一种包括晶体管和非易失性电容器的半导体存储器件，该非易失性电容器包括：
下电极；
层叠在该下电极上并包括层叠在该下电极上的第一绝缘层、层叠在该第一绝缘层上的相变层及层叠在该相变层上的第二绝缘层的介电层，该相变层包含氧且根据其绝缘性质被改变与否而表现出两种不同的电阻特性，且该第一绝缘层和该第二绝缘层用于防止氧从该相变层排出；以及
层叠在该介电层上的上电极。
8.如权利要求7的半导体存储器件，其中该第一绝缘层是氧化硅层、氧化钽层和氧化铝层中的一种。
9.如权利要求7的半导体存储器件，其中该第二绝缘层是选自氧化硅层、氧化钽层或氧化铝层构成的组中的一种。
10.如权利要求7的半导体存储器件，其中该相变层是在通过注入到该相变层中的电子分离该相变层中的至少一种成分根据施加电压的范围而显示出两种显著不同的电阻特性的介电层。
11.如权利要求7的半导体存储器件，其中该相变层是在通过注入到该相变层中的电子分离该相变层中至少一种成分后根据施加电压的范围而显示出两种显著不同的电阻特性的介电层。
12.如权利要求10的半导体存储器件，其中该相变层是氧化铌层。
13.如权利要求7的半导体存储器件，其中该第一绝缘层、该相变层和该第二绝缘层的厚度比为5∶6∶5。
14.一种包括晶体管和非易失性电容器的半导体存储器件的工作方法，其中该非易失性电容器包括下电极、包括层叠在该下电极上的第一绝缘层、层叠在该第一绝缘层上的相变层及层叠在该相变层上的第二绝缘层的介电层、和上电极，该相变层包含氧且根据其绝缘性质被改变与否而表现出两种不同的电阻特性，且该第一绝缘层和该第二绝缘层用于防止氧从该相变层排出，该方法包括：
改变该相变层的绝缘性质；以及
将写入电压施加到该非易失性电容器，同时使晶体管导通。
15.如权利要求14的方法，其中改变该相变层的绝缘性质包括将电子注入到该相变层中。
16.如权利要求15的方法，其中将电子注入到该相变层中包括施加电压到该非易失性电容器。
17.一种包括晶体管和非易失性电容器的半导体存储器件的工作方法，其中该非易失性电容器包括下电极、包括层叠在该下电极上的第一绝缘层、层叠在该第一绝缘层上的相变层及层叠在该相变层上的第二绝缘层的介电层、和上电极，该相变层包含氧且根据其绝缘性质被改变与否而表现出两种不同的电阻特性，且该第一绝缘层和该第二绝缘层用于防止氧从该相变层排出，该方法包括：
通过将读取电压施加到该非易失性电容器同时使该晶体管导通来测量电流；以及
将测量的电流值与参考值作比较。
CN2004100822708A 2003-12-17 2004-12-17 半导体器件的非易失性电容器、半导体存储器及工作方法 Active CN1638125B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR92614/2003 2003-12-17
KR1020030092614A KR100552704B1 (ko) 2003-12-17 2003-12-17 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법
KR92614/03 2003-12-17

Publications (2)

Publication Number Publication Date
CN1638125A CN1638125A (zh) 2005-07-13
CN1638125B true CN1638125B (zh) 2012-08-15

Family

ID=34511244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100822708A Active CN1638125B (zh) 2003-12-17 2004-12-17 半导体器件的非易失性电容器、半导体存储器及工作方法

Country Status (5)

Country Link
US (1) US20050194622A1 (zh)
EP (1) EP1544899A3 (zh)
JP (1) JP5020468B2 (zh)
KR (1) KR100552704B1 (zh)
CN (1) CN1638125B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593750B1 (ko) 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP2006352082A (ja) * 2005-05-19 2006-12-28 Renesas Technology Corp 半導体記憶装置及びその製造方法
JP4575837B2 (ja) * 2005-05-19 2010-11-04 シャープ株式会社 不揮発性記憶素子及びその製造方法
KR101176543B1 (ko) * 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
KR101239962B1 (ko) 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
KR100766488B1 (ko) * 2006-09-14 2007-10-15 한국표준과학연구원 칼코겐 화합물과 산화막의 다층박막구조의 ｐｒａｍ 소자및 그 제조방법
KR100764343B1 (ko) 2006-09-22 2007-10-08 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US8067762B2 (en) * 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
KR101206036B1 (ko) 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
US20080272421A1 (en) * 2007-05-02 2008-11-06 Micron Technology, Inc. Methods, constructions, and devices including tantalum oxide layers
KR101326077B1 (ko) * 2007-08-24 2013-11-07 삼성전자주식회사 저항성 메모리 소자
US8012532B2 (en) 2007-12-18 2011-09-06 Micron Technology, Inc. Methods of making crystalline tantalum pentoxide
US8208241B2 (en) * 2008-06-04 2012-06-26 Micron Technology, Inc. Crystallographically orientated tantalum pentoxide and methods of making same
JP2011124511A (ja) 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
US11180612B2 (en) 2018-08-24 2021-11-23 Samsung Electronics Co., Ltd. Triazine ring-containing polymer, and thermoplastic article and optical component including the same
CN113782070B (zh) * 2021-09-02 2024-05-28 西安紫光国芯半导体有限公司 自供电的非易失可编程芯片及存储装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796926A (en) * 1971-03-29 1974-03-12 Ibm Bistable resistance device which does not require forming
US4891684A (en) * 1986-08-04 1990-01-02 Hitachi, Ltd. Semiconductor device
US4937650A (en) * 1985-11-29 1990-06-26 Hitachi, Ltd. Semiconductor capacitor device with dual dielectric

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3324531A (en) * 1965-03-29 1967-06-13 Gen Electric Solid state electronic devices, method and apparatus
US4118727A (en) * 1977-09-09 1978-10-03 The United States Of America As Represented By The Secretary Of The Army MOX multi-layer switching device comprising niobium oxide
JPS59171157A (ja) * 1983-03-18 1984-09-27 Hitachi Ltd 半導体装置
DE4320484A1 (de) * 1993-06-21 1994-12-22 Dornier Gmbh Steuerbares Supraleiter-Bauelement
JP3030333B2 (ja) * 1997-03-14 2000-04-10 工業技術院長 電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure
IL143649A0 (en) * 1999-02-17 2002-04-21 Ibm Microelectronic device for storing information and method thereof
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
JP2001345431A (ja) * 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
JP2002280542A (ja) * 2001-03-21 2002-09-27 Shuichi Iida 電子群の位置移動を利用する記録素子、その製作方法、その動作方法およびそれを用いた記録装置
US6518673B2 (en) * 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
KR100603864B1 (ko) * 2001-07-18 2006-07-24 쇼와 덴코 가부시키가이샤 토산금속의 합금으로 이루어진 금속박 및 이것을 구비한콘덴서
WO2003036669A1 (en) * 2001-10-19 2003-05-01 Microcoating Technologies, Inc. Tunable capacitors using fluid dielectrics
US6967154B2 (en) * 2002-08-26 2005-11-22 Micron Technology, Inc. Enhanced atomic layer deposition
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
JP2006049760A (ja) * 2004-08-09 2006-02-16 Nec Tokin Corp 湿式電解コンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796926A (en) * 1971-03-29 1974-03-12 Ibm Bistable resistance device which does not require forming
US4937650A (en) * 1985-11-29 1990-06-26 Hitachi, Ltd. Semiconductor capacitor device with dual dielectric
US4891684A (en) * 1986-08-04 1990-01-02 Hitachi, Ltd. Semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
hickmott t w et al..electrode effects and bistable switching of amorphous nb2o5diodes.Solid-State Electronics13 7.1970,13(7),1033-1047.
hickmott t w et al..electrode effects and bistable switching of amorphous nb2o5diodes.Solid-State Electronics13 7.1970,13(7),1033-1047. *
US 4891684 A,说明书第2栏第60行至第5栏第32行，权利要求1-39，图1-2.

Also Published As

Publication number Publication date
CN1638125A (zh) 2005-07-13
KR20050060883A (ko) 2005-06-22
JP5020468B2 (ja) 2012-09-05
JP2005183979A (ja) 2005-07-07
US20050194622A1 (en) 2005-09-08
EP1544899A2 (en) 2005-06-22
KR100552704B1 (ko) 2006-02-20
EP1544899A3 (en) 2007-01-24

Similar Documents

Publication Publication Date Title
CN1638125B (zh) 半导体器件的非易失性电容器、半导体存储器及工作方法
US20200227423A1 (en) Ferroelectric Devices and Methods of Forming Ferroelectric Devices
EP3859780A1 (en) Memory arrays
US6737312B2 (en) Method of fabricating dual PCRAM cells sharing a common electrode
US7696511B2 (en) Memory element and memory device
EP3063766B1 (en) Multi-bit ferroelectric memory device and methods of forming the same
JP4718119B2 (ja) Ｒｒａｍアレイの製造方法及びｒｒａｍ
US8624313B2 (en) Method of manufacturing semiconductor memory device
US11508756B2 (en) Memory cell arrangement and methods thereof
US5963466A (en) Ferroelectric memory having a common plate electrode
TW200305274A (en) Memory structures
US10910255B2 (en) Arrays of cross-point memory structures
CN103066055A (zh) 半导体器件和用于形成该半导体器件的方法
US7529116B2 (en) Memory device having a threshold voltage switching device and a method for storing information in the memory device
KR100781818B1 (ko) 메모리 셀 형성 방법
JP4583753B2 (ja) 半導体メモリセル
US8513634B2 (en) Nonvolatile data storage, semicoductor memory device including nonvolatile data storage and method of forming the same
US20240188304A1 (en) Capacitive memory structure and method for reading-out a capacitive memory structure
TW577172B (en) Dual bit split gate flash memory and manufacturing method thereof
CN103415921B (zh) 存储装置及其制造方法
CN103999218A (zh) 非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant