KR101176543B1 - 저항성 메모리소자 - Google Patents
저항성 메모리소자 Download PDFInfo
- Publication number
- KR101176543B1 KR101176543B1 KR1020060022728A KR20060022728A KR101176543B1 KR 101176543 B1 KR101176543 B1 KR 101176543B1 KR 1020060022728 A KR1020060022728 A KR 1020060022728A KR 20060022728 A KR20060022728 A KR 20060022728A KR 101176543 B1 KR101176543 B1 KR 101176543B1
- Authority
- KR
- South Korea
- Prior art keywords
- current control
- control layer
- memory device
- current
- resistance
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
Abstract
저항성 랜덤 액세스 메모리 소자(Resistance Random Access Memory)(RRAM)에 관해 개시된다. 상기 저항성 랜덤 액세스 메모리 소자(RRAM)는 하부 전극; 상기 하부 전극 상에 NiOx, ZrOx, Nb2O5-x, HfO, ZnO, WO3, CoO, CuO2 및 TiO2 중 어느 하나로 형성된 것으로, 두 개의 저항 상태에 의해 정보를 저장하는 제 1 산화물층; 상기 제 1 산화물층 상에 제 2 산화물 재료로 형성된 전류 제어층; 및 상기 전류 제어층에 적층되는 상부 전극;을 구비하고, 상기 전류 제어층은 상기 하부 전극과 상기 상부 전극 사이에 흐르는 온-커런트(ON-current)를 감소시키도록 구성된다. 본 발명에 따르면, RRAM의 온-커런트를 종래에 비해 100 배 이상 감소시킬 수 있다.
Description
도 1a는 종래 기술에 의한 저항성 메모리 소자의 구조를 나타낸 단면도이다.
도 1b는 종래 저항성 메모리 소자의 전류-전압 특성을 보이는 그래프이다.
도 2a는 본 발명의 바람직한 실시예에 따른 저항성 메모리 소자의 개략적 단면도이다.
도 2b는 본 발명에 따른 저항성 메모리 소자의 전기적 등가회로도이다.
도 2c는 본 발명의 여러 실시예들에 따른 저항성 메모리 소자의 전류-전압 특성을 보이는 그래프이다.
도 3은 본 발명의 구체적 한 실시예에 따른 저항성 메모리 소자의 전류-전압 특성 그래프이다.
도 4는 본 발명에 따른 저항성 메모리 소자와 종래 저항성 메모리 소자의 높은 저항 상태와 낮은 저항 상태에서의 저항 변화를 보이는 저항-스위칭 사이클 특성 그래프이다.
본 발명은 저항성 메모리 소자(Resistance Memory Device)에 관한 것으로 상세히는 저전력 구동이 가능한 저항성 랜덤 엑세스 메모리(Resistance Random Access Memory Device; RRAM)에 관한 것이다.
RRAM(resistance random access memory)은 주로 전이 금속 산화물의 전압에 따른 저항값이 달라지는 특성(저항 변환 특성)을 이용한 것으로, 중앙의 산화물층과 상하의 전극을 갖춘 구조를 갖춘다.
도 1a를 참조하면, 메모리 소자(10)는 하부 전극(11), 산화물층(12) 상부 전극(13)이 순차적으로 적층 된 구조를 가진다. 산화물층(12)은 메모리 노드로 작용하는 것으로 통상 저항 변환(가변 저항) 특성을 지닌 전이 금속 산화물, 예를 들어 ZnO, TiO2, Nb2O5, ZrO2 또는 NiOx 등으로 형성된다.
NiOx, ZrOx, Nb2O5 -x 등을 이용한 RRAM은 뛰어난 스위칭 특성(endurance)와 보유력(retention) 등 비휘발성 메모리로서 많은 장점을 가지며, 이를 위한 다양한 물질이 연구되고 있다. 도 1b는 메모리 노드로서 NiOx 를 이용하는 종래 저항성 메모리 소자의 전류-전압 특성을 보이는 그래프이다. 도 1b에 도시된 바와 같이 저항성 메모리의 작동을 위해 3mA 이상의 전류가 요구됨으로 알 수 있다. 즉 메모리 소자는 소정 값 이상의 전압, 전류에서 작동하는데, 바람직하게는 전류를 낮추는 것이 필요하다. 전류를 낮추게 되면 메모리 소자가 소모하는 전력량이 감소하게 될 것이다.
따라서 여타 종류의 메모리 소자에서와 마찬가지로 저항성 메모리 소자의 저전력화에 대한 연구가 요구된다.
본 발명은 저소비전력의 저항성 메모리 소자를 제공함에 그 목적이 있다.
본 발명에 따르면,
하부 전극;
상기 하부 전극 상에 형성된 것으로 두 개의 저항 상태에 의해 정보를 저장하는 제 1 산화물층;
상기 제 1 산화물층 상에 형성되는 제 2 산화물 재료로 된 전류 제어층; 그리고
상기 전류 제어층에 적층되는 상부 전극;을 구비하는 저항성 메모리 소자가 제공된다.
본 발명의 한 실시예에 따르면, 제 1 산화물층은 NiOx , ZrOx, Nb2O5 -x, HfO, ZnO, WO3, CoO, CuO2, TiO2 중의 어느 하나로 형성된다.
본 발명의 다른 실시예에 따르면, 상기 전류 제어층은 전이 금속이 도핑된 ZnOx 와 RuOx 중의 어느 하나의 물질 또는 전이금속 산화물로 형성된다.
본 발명의 또 다른 실시예에 따르면 상기 전류 제어층은 Al과 In 중의 어느 하나가 도핑되는 것으로 ZnO 과 RuOx 중의 어느 하나의 물질 또는 금속이 도핑된 SiO2, Zr-rich ZrO2로 중의 어느 하나의 물질로 형성된다.
본 발명의 구체적인 실시예에 따르면, 상기 전류 제어층은 10 ohm 내지 10 kohm 범위의 저항을 가진다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 저항성 메모리 소자에 대해 상세히 설명한다. 여기서, 도면에 도시된 각 층의 두께 및 폭은 설명을 위하여 다소 과장되게 표현되었음을 유의하여야 한다.
도 2a는 본 발명에 따른 저항성 메모리 소자(20)를 나타낸 단면도이다.
도 2a를 참조하면, 본 발명에 따른 저항성 메모리 소자(20)는 하부 전극(21), 제 1 산화물층(22), 전류 제어층(23) 및 상부 전극(24)을 포함한다.
상기 제 1 산화물층(22)은 기본적으로 가변 저항 특성을 지닌 물질로서 두 개의 저항 상태를 가지는 전이 금속 산화물에 의한 메모리 노드이며 그 재료에는 NiOx , ZrOx, Nb2O5 -x, HfO, ZnO, WO3, CoO, CuO2, TiO2 등이 있다. 따라서 본 발명은 제 1 산화물층(22)의 재료로 NiOx , ZrOx, Nb2O5 -x, HfO, ZnO, WO3, CoO, CuO2, TiO2 중의 어느 하나를 이용한다.
이러한 제 1 산화물층(22) 위에는 본 발명을 특징지우는 것으로 제 2 산화물질로 된 전류 제어층(23)이 형성된다. 전류 제어층(23)은 금속 산화물로 형성될 수 있으며, 다른 실시예에 따르면 In, Al 이나 전이 금속이 도핑된 ZnOx 또는 RuOx 등의 물질로 형성될 수 있다. 본 발명의 또 다른 실시예에 따르면 상기 전류 제어층은 금속이 도핑된 SiO2 또는 Zr-rich ZrO2로 형성될 수 있다. 여기에서, 상기 전류 제어층은 10 ohm 내지 10 kohm 범위의 저항을 가지는 것이 바람직하다.
된다. 상기 하부 전극(21) 또는 상부 전극(24)은 전기 전도성을 지닌 금속 또는 금속 산화물로 형성되며, 구체적으로 Ir, Ru, Pt 또는 이들의 산화물로 형성된다.
상기 전류 제어층(23)의 저항은 10 옴 내지 10킬로옴의 범위내의 값을 가지며 따라서 본 발명에 따른 저항성 메모리 소자(20)은 도 2b에 도시된 바와 같은 등가회로를 갖는다. 도 2b에서 RTE는 상부전극의 저항, RR은 전류 제어층의 저항, RNIO은 제 1 산화물층의 저항 그리고 RBE는 하부 전극의 저항을 나타낸다. 상기 저항 성분(RTE, RR, RNIO, RBE)들은 직렬로 연결되며, 제 1 산화물층의 저항(RNIO) 상태에 따라서 1 비트의 정보를 저장한다.
도 2c는 본 발명에 따른 저항성 메모리 소자에서 제 1 산화물층이 NiO 로 형성되며 전류 제어층은 Al 이 도핑된 ZnO 로 형성된 경우 전류 제어층의 저항 변화(1, 10, 56, 120, 22, 300 (옴))에 따른 전류-전압 특성 그래프를 보인다.
도 2c에 도시된 바와 같이 저항이 낮은 상태(low R state)에서는 전류 제어층의 저항이 커질수로 전류가 감소함을 알수 있고, 그리고 저항이 높은 상태(high R state)에서는 저항에 무관하게 전류가 흐르지 않음을 알수 있다.
도 3은 Al 이 도핑된 ZnO 막을 15nm의 두께로 NiO RRAM 물질층 위에 증착한 후 스위칭 거동을 측정한 결과로서 본 발명에 따른 저항성 메모리 소자의 전류-전압 특성을 보인다. 이러한 도 3을 통해서 피이크 커런트가 100 마이크로 암페어이하에도 스위칭이 일어남을 알 수 있다. 이러한 전류는 공정 최적화를 통해 조절이 가능하다.
도 4는 Al 이 도핑된 ZnO (Al:ZnO)층의 유무(有無))가 NiO RRAM 물질의 스위칭 특성에 미치는 영향을 비교해 보인 그래프이다. 도 4를 통해서, 기존 NiO RRAM 물질의 온/오프(ON/OFF) 시 저항 값과 전류 제어용 Al 도핑된 ZnO 박막을 NiO 위에 증착하여 온/오프 저항 값을 비교 하면 온-커런트(ON current)를 최소 100배 이상 줄일 수 있음을 알 수 있다.
이러한 본 발명에 따르면, 새로운 메모리 기술로 대두 되고 있는 RRAM에서 두 저항 상태 구현을 위한 NiO, ZrOx, Nb2O5-x 등과 같은 박막에서의 높은 온 커런트((peak current >3mA) 을 예를 들어 100 ㎂로, 크게 낮추어 종래 저항성 메모리 소자가 가지는 고전력소자의 문제를 해결하는 저전력 메모리 소자를 구현할 수 있다. 이는 비저항이 산화물과 절연막 사이의 값을 가지는 도핑된 산화물 박막에 의한 것으로 NiO, ZrOx, Nb2O5-x와 같은 RRAM 박막이 가지고 있는 종래 메모리 소자의 높은 온 커런트 값을 최소 100배 줄일 수 있으며, 실제 온 커런트를 수 백 ㎂로 낮춤으로써 종래에 비해 획기적인 저전력 메모리 소자 구현이 가능하다.
본 발명에 따른 저항성 메모리 소자의 제조 공정은 종래의 일반적인 DRAM 제조 공정 등의 많이 알려진 반도체 공정을 그대로 이용할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구 범위에 기재된 기술적 사상에 의해 정하여져야 한다.
기존의 NiOx, ZrOx, Nb2O5-x 등 저항 변화 소자 (RRAM) 은 뛰어난 스위칭 특성(endurance) 와 보유력 (retention), 동작 전압 등을 가지고 있음에도 불구하고, 높은 ON current 때문에 (peak current >3 mA) 실제 저전력 소자 구현에 어려움이 있었다. 그러나 본 발명에 따르면 전류 제어를 위한 도핑된 산화물층을 RRAM 물질 위에 형성함으로서 기존의 RRAM 소자가 가지고 있는 뛰어난 메모리 특성 가지면서도 이에 비해 우수한 저전력 메모리 소자의 구현이 가능하다.
본 발명은 NiO, ZrOx, Nb2O5 -x와 같은 ReRAM 박막이 가지고 있는 높은 온-커런트(On current) 값을 산화물과 절연막 사이의 값을 가지는 비저항의 도핑된 산화물층을 이용함으로써 온커런트를 최소 100배 이상 줄일 수 있으며, 실제로 온커런트를 수백 ㎂로 낮출 수 있다. 이러한 본 발명은 2 개의 저항상태를 가지는 산화물을 이용한 저항성 메모리 소자에 적용된다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
Claims (8)
- 하부 전극;상기 하부 전극 상에 NiOx, ZrOx, Nb2O5-x, HfO, ZnO, WO3, CoO, CuO2 및 TiO2 중 어느 하나로 형성된 것으로, 두 개의 저항 상태에 의해 정보를 저장하는 제 1 산화물층;상기 제 1 산화물층 상에 제 2 산화물 재료로 형성된 전류 제어층; 그리고상기 전류 제어층에 적층되는 상부 전극;을 구비하고,상기 전류 제어층은 상기 하부 전극과 상기 상부 전극 사이에 흐르는 온-커런트(ON-current)를 감소시키는 것을 특징으로 하는 저항성 랜덤 액세스 메모리 소자(RRAM).
- 삭제
- 제 1 항에 있어서,상기 전류 제어층은 전이 금속이 도핑된 ZnOx 와 RuOx 중의 어느 하나의 물질로 형성되는 것을 특징으로 하는 저항성 랜덤 액세스 메모리 소자(RRAM).
- 제 1 항에 있어서,상기 전류 제어층은 전이금속 산화물로 형성되는 것을 특징으로 하는 저항성 랜덤 액세스 메모리 소자(RRAM).
- 제 1 항에 있어서,상기 전류 제어층은 Al과 In 중의 어느 하나가 도핑되는 것으로 ZnO 과 RuOx 중의 어느 하나의 물질로 형성되는 것을 특징으로 하는 저항성 랜덤 액세스 메모리 소자(RRAM).
- 제 5 항 있어서,상기 전류 제어층은 10 ohm 내지 10 kohm 범위의 저항을 가지는 것을 특징으로 하는 저항성 랜덤 액세스 메모리 소자(RRAM).
- 제1항, 제3항 또는 제4항에 있어서,상기 전류 제어층은 10 ohm 내지 10 kohm 범위의 저항을 가지는 것을 특징으로 하는 저항성 랜덤 액세스 메모리 소자(RRAM).
- 제 1 항에 있어서,상기 전류 제어층은 금속이 도핑된 SiO2 및 Zr-rich ZrO2 중의 어느 하나의 물질로 형성되는 것을 특징으로 하는 저항성 랜덤 액세스 메모리 소자(RRAM).
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060022728A KR101176543B1 (ko) | 2006-03-10 | 2006-03-10 | 저항성 메모리소자 |
CN2006101701004A CN101034732B (zh) | 2006-03-10 | 2006-12-18 | 电阻随机存取存储器装置 |
US11/654,003 US8009454B2 (en) | 2006-03-10 | 2007-01-17 | Resistance random access memory device and a method of manufacturing the same |
JP2007050627A JP5230955B2 (ja) | 2006-03-10 | 2007-02-28 | 抵抗性メモリ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060022728A KR101176543B1 (ko) | 2006-03-10 | 2006-03-10 | 저항성 메모리소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070092502A KR20070092502A (ko) | 2007-09-13 |
KR101176543B1 true KR101176543B1 (ko) | 2012-08-28 |
Family
ID=38516928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060022728A KR101176543B1 (ko) | 2006-03-10 | 2006-03-10 | 저항성 메모리소자 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8009454B2 (ko) |
JP (1) | JP5230955B2 (ko) |
KR (1) | KR101176543B1 (ko) |
CN (1) | CN101034732B (ko) |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI402980B (zh) * | 2007-07-20 | 2013-07-21 | Macronix Int Co Ltd | 具有緩衝層之電阻式記憶結構 |
WO2009038032A1 (ja) * | 2007-09-18 | 2009-03-26 | Nec Corporation | 抵抗変化素子および半導体記憶装置 |
US7790497B2 (en) * | 2007-12-20 | 2010-09-07 | Spansion Llc | Method to prevent alloy formation when forming layered metal oxides by metal oxidation |
US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
JP5216847B2 (ja) | 2008-04-01 | 2013-06-19 | 株式会社東芝 | 情報記録再生装置 |
US8034655B2 (en) | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
US8134865B2 (en) * | 2008-05-06 | 2012-03-13 | Macronix International Co., Ltd. | Operating method of electrical pulse voltage for RRAM application |
US20100188884A1 (en) * | 2008-05-08 | 2010-07-29 | Satoru Mitani | Nonvolatile memory element, nonvolatile memory apparatus, and method of writing data to nonvolatile memory element |
JP5244454B2 (ja) | 2008-05-19 | 2013-07-24 | 株式会社東芝 | 不揮発性記憶装置及びその製造方法 |
JPWO2009142165A1 (ja) * | 2008-05-20 | 2011-09-29 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
KR100983175B1 (ko) * | 2008-07-03 | 2010-09-20 | 광주과학기술원 | 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법 |
US9385314B2 (en) | 2008-08-12 | 2016-07-05 | Industrial Technology Research Institute | Memory cell of resistive random access memory and manufacturing method thereof |
US8362454B2 (en) * | 2008-08-12 | 2013-01-29 | Industrial Technology Research Institute | Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same |
TWI497492B (zh) * | 2012-05-30 | 2015-08-21 | Ind Tech Res Inst | 電阻式隨機存取記憶體之記憶胞及其製造方法 |
KR100965772B1 (ko) * | 2008-08-13 | 2010-06-24 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
KR20100062570A (ko) * | 2008-12-02 | 2010-06-10 | 삼성전자주식회사 | 저항성 메모리 소자 |
CN101958335B (zh) * | 2009-07-16 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存取存储器及制造方法、编程方法 |
KR101133707B1 (ko) | 2009-09-02 | 2012-04-13 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치 및 그 제조방법 |
JPWO2011043448A1 (ja) * | 2009-10-09 | 2013-03-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
KR101055748B1 (ko) | 2009-10-23 | 2011-08-11 | 주식회사 하이닉스반도체 | 저항 변화 장치 및 그 제조방법 |
US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8519375B2 (en) | 2011-04-19 | 2013-08-27 | Winbond Electronics Corp. | Non-volatile memory with oxygen vacancy barrier layer |
CN102208532A (zh) * | 2011-05-27 | 2011-10-05 | 复旦大学 | 一种采用电场增强层的阻变存储器及其制备方法 |
CN102214674B (zh) * | 2011-06-10 | 2013-02-13 | 清华大学 | 一种基于soi材料的具有自整流效应的阻变存储器 |
US8791444B2 (en) * | 2011-11-23 | 2014-07-29 | National Chiao Tung University | Resistive random access memory (RRAM) using stacked dielectrics and method for manufacturing the same |
JP5877445B2 (ja) * | 2012-02-21 | 2016-03-08 | 株式会社村田製作所 | 抵抗スイッチングデバイスおよびその製造方法 |
US9680091B2 (en) | 2012-06-15 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a complimentary resistive switching random access memory for high density application |
US9053781B2 (en) * | 2012-06-15 | 2015-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a forming free resistive random access memory with multi-level cell |
US8896096B2 (en) | 2012-07-19 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process-compatible decoupling capacitor and method for making the same |
US9583556B2 (en) | 2012-07-19 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process-compatible decoupling capacitor and method for making the same |
US8916846B2 (en) | 2012-09-05 | 2014-12-23 | Kabushiki Kaisha Toshiba | Nonvolatile memory device |
KR101607820B1 (ko) * | 2012-09-05 | 2016-03-30 | 가부시키가이샤 아루박 | 저항 변화 소자 및 그 제조 방법 |
US9847480B2 (en) | 2012-09-28 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
US8742390B1 (en) | 2012-11-12 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic compatible RRAM structure and process |
US9231197B2 (en) | 2012-11-12 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Logic compatible RRAM structure and process |
US9019743B2 (en) | 2012-11-29 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for resistive switching random access memory with high reliable and high density |
US9431604B2 (en) | 2012-12-14 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive random access memory (RRAM) and method of making |
US9023699B2 (en) | 2012-12-20 | 2015-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive random access memory (RRAM) structure and method of making the RRAM structure |
US9130162B2 (en) | 2012-12-20 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
US9331277B2 (en) | 2013-01-21 | 2016-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | One transistor and one resistive random access memory (RRAM) structure with spacer |
US8908415B2 (en) | 2013-03-01 | 2014-12-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive memory reset |
US8963114B2 (en) | 2013-03-06 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers |
US9424917B2 (en) | 2013-03-07 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for operating RRAM memory |
US8952347B2 (en) | 2013-03-08 | 2015-02-10 | Taiwan Semiconductor Manfacturing Company, Ltd. | Resistive memory cell array with top electrode bit line |
US9478638B2 (en) | 2013-03-12 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive switching random access memory with asymmetric source and drain |
US9231205B2 (en) | 2013-03-13 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low form voltage resistive random access memory (RRAM) |
US9349953B2 (en) | 2013-03-15 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
US9076522B2 (en) | 2013-09-30 | 2015-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cells breakdown protection |
US9286974B2 (en) | 2013-10-23 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory devices |
US9172036B2 (en) | 2013-11-22 | 2015-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Top electrode blocking layer for RRAM device |
US9230647B2 (en) | 2013-12-27 | 2016-01-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal line connection for improved RRAM reliability, semiconductor arrangement comprising the same, and manufacture thereof |
US9385316B2 (en) | 2014-01-07 | 2016-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM retention by depositing Ti capping layer before HK HfO |
US10003022B2 (en) | 2014-03-04 | 2018-06-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell structure with conductive etch-stop layer |
US9728719B2 (en) | 2014-04-25 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Leakage resistant RRAM/MIM structure |
US9224470B1 (en) | 2014-08-05 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and method of programming memory circuit |
TWI553636B (zh) | 2014-10-27 | 2016-10-11 | 國立中山大學 | 電阻式記憶體及其製作方法 |
TWI565046B (zh) | 2014-12-02 | 2017-01-01 | 國立中山大學 | 電阻式記憶體及其製作方法 |
US10096651B2 (en) | 2015-01-29 | 2018-10-09 | Hewlett Packard Enterprise Development Lp | Resistive memory devices and arrays |
CN105390611B (zh) * | 2015-10-16 | 2019-01-18 | 福州大学 | 一种基于双存储介质层的低功耗阻变存储器及其制备方法 |
CN108682739A (zh) * | 2018-05-03 | 2018-10-19 | 五邑大学 | 一种金属量子点增强ZnO阻变存贮器及其制备方法 |
WO2020109991A1 (en) * | 2018-11-27 | 2020-06-04 | University Of South Africa | Non-volatile resistive random access memory and a manufacturing method therefor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123361A (ja) | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
JP2005203733A (ja) * | 2004-01-12 | 2005-07-28 | Sharp Corp | バッファ化層メモリセル |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4843034A (en) * | 1987-06-12 | 1989-06-27 | Massachusetts Institute Of Technology | Fabrication of interlayer conductive paths in integrated circuits |
US6136161A (en) * | 1993-11-12 | 2000-10-24 | Ppg Industries Ohio, Inc. | Fabrication of electrochromic device with plastic substrates |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
US6806526B2 (en) * | 2001-08-13 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory device |
US6859382B2 (en) * | 2002-08-02 | 2005-02-22 | Unity Semiconductor Corporation | Memory array of a non-volatile ram |
JP4036073B2 (ja) * | 2002-10-21 | 2008-01-23 | 住友金属工業株式会社 | 薄膜付き石英基板 |
JP4137691B2 (ja) * | 2003-04-30 | 2008-08-20 | 株式会社リコー | 光記録媒体 |
US7141489B2 (en) * | 2003-05-20 | 2006-11-28 | Burgener Ii Robert H | Fabrication of p-type group II-VI semiconductors |
JP4082274B2 (ja) | 2003-05-22 | 2008-04-30 | 株式会社日立製作所 | 磁気センサ及びそれを備える磁気ヘッド |
KR100773537B1 (ko) * | 2003-06-03 | 2007-11-07 | 삼성전자주식회사 | 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법 |
JP4128938B2 (ja) | 2003-10-28 | 2008-07-30 | 株式会社日立製作所 | 磁気ヘッド及び磁気記録再生装置 |
KR100552704B1 (ko) * | 2003-12-17 | 2006-02-20 | 삼성전자주식회사 | 반도체 장치의 불휘발성 커패시터, 이를 포함하는 반도체메모리 소자 및 그 동작방법 |
US7085151B2 (en) * | 2004-01-13 | 2006-08-01 | Hewlett-Packard Development Company, L.P. | Storage device having a resistance measurement system |
KR101051704B1 (ko) | 2004-04-28 | 2011-07-25 | 삼성전자주식회사 | 저항 구배를 지닌 다층막을 이용한 메모리 소자 |
JP4568531B2 (ja) * | 2004-05-07 | 2010-10-27 | 三菱重工業株式会社 | 集積型太陽電池及び集積型太陽電池の製造方法 |
US7357995B2 (en) * | 2004-07-02 | 2008-04-15 | International Business Machines Corporation | Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance |
EP1770778B1 (en) * | 2004-07-22 | 2012-03-14 | Nippon Telegraph And Telephone Corporation | Apparatus for obtaining double stable resistance values, method for manufacturing the same, metal oxide thin film and method for manufacturing the same |
KR100657897B1 (ko) * | 2004-08-21 | 2006-12-14 | 삼성전자주식회사 | 전압 제어층을 포함하는 메모리 소자 |
JP4550552B2 (ja) * | 2004-11-02 | 2010-09-22 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、磁気抵抗効果素子の製造方法 |
KR100651656B1 (ko) * | 2004-11-29 | 2006-12-01 | 한국과학기술연구원 | 투명전도성 산화물 전극 접촉 재료를 갖는 상변화 메모리 셀 |
US7154769B2 (en) * | 2005-02-07 | 2006-12-26 | Spansion Llc | Memory device including barrier layer for improved switching speed and data retention |
JP4575837B2 (ja) * | 2005-05-19 | 2010-11-04 | シャープ株式会社 | 不揮発性記憶素子及びその製造方法 |
US20070069883A1 (en) * | 2005-09-23 | 2007-03-29 | Collier Bill G Jr | Product display system and container |
-
2006
- 2006-03-10 KR KR1020060022728A patent/KR101176543B1/ko active IP Right Grant
- 2006-12-18 CN CN2006101701004A patent/CN101034732B/zh active Active
-
2007
- 2007-01-17 US US11/654,003 patent/US8009454B2/en active Active
- 2007-02-28 JP JP2007050627A patent/JP5230955B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123361A (ja) | 2003-10-16 | 2005-05-12 | Sony Corp | 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法 |
JP2005203733A (ja) * | 2004-01-12 | 2005-07-28 | Sharp Corp | バッファ化層メモリセル |
Also Published As
Publication number | Publication date |
---|---|
JP5230955B2 (ja) | 2013-07-10 |
JP2007243183A (ja) | 2007-09-20 |
CN101034732A (zh) | 2007-09-12 |
KR20070092502A (ko) | 2007-09-13 |
CN101034732B (zh) | 2011-06-01 |
US20070215977A1 (en) | 2007-09-20 |
US8009454B2 (en) | 2011-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101176543B1 (ko) | 저항성 메모리소자 | |
KR100809724B1 (ko) | 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자 | |
JP5154138B2 (ja) | n+界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
JP4938493B2 (ja) | 二つの酸化層を利用した不揮発性メモリ素子 | |
US7935953B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
KR100668348B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
KR100818271B1 (ko) | 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법 | |
KR100682895B1 (ko) | 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법 | |
JP4784960B2 (ja) | 非対称結晶構造のメモリセル及びその製造方法 | |
KR20090126530A (ko) | 저항성 메모리 소자 | |
US8274067B2 (en) | Memory devices and methods of manufacturing the same | |
JP5551769B2 (ja) | メモリ素子、積層体、メモリマトリックス及びそれらの動作方法 | |
EP2560171A2 (en) | Nonvolatile resistive memory elements and memory devices including the same | |
KR20120139082A (ko) | 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법 | |
KR20100062570A (ko) | 저항성 메모리 소자 | |
JPWO2019054001A1 (ja) | 不揮発性記憶装置、及び駆動方法 | |
KR20080034310A (ko) | 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 | |
KR100647332B1 (ko) | 저항 변환 물질을 포함하는 rram | |
KR20080110462A (ko) | 메모리 소자 | |
KR100989180B1 (ko) | 저항변화기록소자 및 그 제조방법 | |
KR20100034635A (ko) | 저항성 메모리 소자 | |
KR20100136061A (ko) | 메모리 소자 및 그 제조방법 | |
KR20100043941A (ko) | 저항성 메모리 어레이의 제조 방법 | |
TWI650887B (zh) | 電阻式隨機存取記憶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 8 |