JP2005203733A - バッファ化層メモリセル - Google Patents

バッファ化層メモリセル Download PDF

Info

Publication number
JP2005203733A
JP2005203733A JP2004259085A JP2004259085A JP2005203733A JP 2005203733 A JP2005203733 A JP 2005203733A JP 2004259085 A JP2004259085 A JP 2004259085A JP 2004259085 A JP2004259085 A JP 2004259085A JP 2005203733 A JP2005203733 A JP 2005203733A
Authority
JP
Japan
Prior art keywords
forming
memory
cmr
memory cell
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004259085A
Other languages
English (en)
Other versions
JP4798689B2 (ja
Inventor
Masayuki Tajiri
雅之 田尻
Ten Suu Shien
テン スー シェン
Tingkai Li
リー ティンカイ
Fengyan Zhang
ツアン フェンヤン
Wei Pan
パン ウェイ
Wei-Wei Zhuang
ウェイ ザン ウェイ
David R Evans
アール． エヴァンス デビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005203733A publication Critical patent/JP2005203733A/ja
Application granted granted Critical
Publication of JP4798689B2 publication Critical patent/JP4798689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】バッファ化メモリセルを形成する方法の提供。
【解決手段】下部電極２０２を形成するステップ、下部電極２０２の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜２０４を形成するステップ、メモリ膜２０４の上に配置されるメモリ安定半導体バッファ層２０６（通常、金属酸化物）を形成するステップ、および半導体バッファ層２０６の上に配置される上部電極２０８を形成するステップを包含する。この方法のいくつかの局面において、半導体バッファ層２０６は、ＹＢａ２Ｃｕ３Ｏ７−Ｘ（ＹＢＣＯ）などから形成され、１０〜２００ナノメートル（ｎｍ）の範囲の厚さを有する。上部および下部電極２０８、２０２は、ＴｉＮ／Ｔｉなどであり得る。ＣＭＲメモリ膜２０４は、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）メモリ膜から形成され得、ここでｘは０．１〜０．６の領域であり、１０〜２００ｎｍの範囲の厚さを有する。
【選択図】図４

Description

（関連出願）
本発明は、係属中の出願シリアルＮｏ．１０／６５５，７００（発明の名称：ＡＳＹＭＭＥＴＲＩＣ−ＡＲＥＡ ＭＥＭＯＲＹ ＣＥＬＬ、発明者：Ｈｓｕら、出願日：２００３年９月５日、アトーニー整理番号：ＳＬＡ８１９）の一部継続出願である。
（発明の背景）
（発明の分野）
本発明は、一般に不揮発性メモリアレイ用の薄膜抵抗メモリデバイスに関する。より詳細には、電極に隣接してバッファ層を有するバイポーラプログラム可能メモリセルに関する。
（関連技術の説明）
当該技術水準の抵抗器ランダムアクセスメモリ（ＲＲＡＭ）は、巨大磁気抵抗（ＣＭＲ）メモリ膜、より典型的には、Ｐｒ０．７Ｃａ０．３ＭｎＯ３（ＰＣＭＯ）タイプのＣＭＲ材料から生成されることが多い。ＣＭＲ材料は、その抵抗が大半の環境下において一定を維持するので不揮発性を有すると言われ得る。しかし、高い電場によってＣＭＲ材料を流れる電流が誘発される場合、ＣＭＲ抵抗に変化が生じ得る。狭パルスプログラミング中に、電極付近のメモリ抵抗器の抵抗率が変化する。実験データによると、カソード付近のＣＭＲ材料の抵抗率は増加し、他方アノードでは低減する。消去プロセス中は、パルス極性が反転する。すなわち、カソードとアノードの呼び名が反対になる。
図１は、対称ＣＭＲ膜メモリセル（従来技術）の図である。このデバイスは、ＣＭＲ膜厚の任意の断面に沿って均一な面積を有するので対称と呼ばれる。メモリセルは、正または負のいずれの狭パルスを使用しても高抵抗状態に書き込まれ得、かつ長幅電気パルスを使用して低抵抗状態にリセットされ得る。他のメモリセル（図示せず）は、狭負パルスおよび狭正パルスを使用してそれぞれ高抵抗状態に書き込みおよび低抵抗状態に消去を行い得る。バイポーラまたはユニポーラのいずれかの１つだけのタイプのプログラミングに応答するメモリデバイスは、有用性が必ず限定され、かつシステム仕様および利用可能な電源に依存する。
このように、使用するＣＭＲメモリセルのタイプに依存して、バイポーラプログラミングのために設計されるシステムもあれば、他方ユニポーラプログラミングのために設計されるシステムもある。このようにメモリセルの設計が不確かであると必ず製造コストが増大する。ＲＲＡＭレジスタの厚さに沿って膜の組成を操作することによってバイポーラプログラミング可能にするＣＭＲ膜メモリセルの設計もある。メモリセルのサイズが低減されるにつれ、メモリ抵抗器薄膜の厚さもまた低減する。しかし、ＣＭＲ膜組成は、制御するのが難しい変動要素である。
ＣＭＲメモリセルがバイポーラおよびユニポーラパルスを使用してプログラムされ得るならば有利である。
バイポーラまたはユニポーラプログラミングのいずれにも応答するＣＭＲメモリセルを製造するプロセスが、ますます小さくなるフィーチャサイズを使用するプロセスに対してスケーラブルにされ得るならば有利である。
本発明は、バイポーラパルスプログラミングプロセスを使用して確実にプログラムされ得るＣＭＲメモリデバイス構造を提供する。あるいは、このデバイスは、ユニポーラパルスプログラミングプロセスを使用してプログラムされ得る。プログラミングにおける柔軟性は、このデバイスに特有のバッファ化層設計の結果である。
本発明によると、バッファ化メモリセルを形成するための方法が提供される。この方法は、下部電極を形成するステップ、下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜を形成するステップ、メモリ膜の上に配置されるメモリ安定半導体バッファ層（通常、金属酸化物）を形成するステップ、および半導体バッファ層の上に配置される上部電極を形成するステップを包含する。
この方法のいくつかの局面において、半導体バッファ層は、ＹＢａ２Ｃｕ３Ｏ７−Ｘ（ＹＢＣＯ）、酸化インジウム（Ｉｎ２Ｏ３）、または酸化ルテニウム（ＲｕＯ２）から形成され、１０〜２００ｎｍの範囲の厚さを有する。上部および下部電極は、ＴｉＮ／Ｔｉ、Ｐｔ／ＴｉＮ／Ｔｉ、Ｉｎ／ＴｉＮ／Ｔｉ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物であり得る。ＣＭＲメモリ膜は、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）メモリ膜から形成され得、ここでｘは０．１〜０．６の領域であり、１０〜２００ｎｍの範囲の厚さを有する。しかし、他のメモリ抵抗器材料が公知である。
上記方法、バイポーラまたはユニポーラパルスのいずれかを使用するバッファ化層メモリセルをプログラミングする方法、バッファ化メモリセルデバイス、およびバッファ化層ＲＲＡＭのさらなる詳細を以下に提供する。
１． バッファ化メモリセルを形成するための方法であって、
下部電極を形成するステップと、
該下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜を形成するステップと、
該メモリ膜の上に配置されるメモリ安定半導体バッファ層を形成するステップと、
該半導体バッファ層の上に配置される上部電極を形成するステップと
を包含する方法。
２． 前記半導体バッファ層を形成するステップは、金属酸化物材料から該半導体バッファ層を形成するステップを含む、項目１に記載の方法。
３． 前記金属酸化物材料から半導体バッファ層を形成するステップは、ＹＢａ２Ｃｕ３Ｏ７−Ｘ（ＹＢＣＯ）、酸化インジウム（Ｉｎ２Ｏ３）、および酸化ルテニウム（ＲｕＯ２）を含む群から選択される材料から該半導体バッファ層を形成するステップを含む、項目２に記載の方法。
４． 前記半導体バッファ層を形成するステップは、１０〜２００ナノメートル（ｎｍ）の範囲の厚さを有する該半導体バッファ層を形成するステップを含む、項目３に記載の方法。
５． 前記下部電極を形成するステップは、ＴｉＮ／Ｔｉ、Ｐｔ／ＴｉＮ／Ｔｉ、Ｉｎ／ＴｉＮ／Ｔｉ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物を含む群から選択される材料から電極を形成するステップを含み、
前記上部電極を形成するステップは、ＴｉＮ、ＴｉＮ／Ｐｔ、ＴｉＮ／Ｉｎ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物を含む群から選択される材料から上部電極を形成するステップを含む、項目１に記載の方法。
６． 前記下部電極の上に配置されるＣＭＲメモリ膜を形成するステップは、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）メモリ膜を形成するステップを含み、ここでｘは０．１〜０．６の領域にある、項目１に記載の方法。
７． 前記ＣＭＲメモリ膜を形成するステップは、１０〜２００ｎｍの範囲の厚さを有するＣＭＲメモリ膜を形成するステップを含む、項目１に記載の方法。
８． 前記下部電極を形成するステップは、所定面積を有する下部電極を形成するステップと、
前記上部電極を形成するステップは、該下部電極の面積におよそ等しい面積を有する上部電極を形成するステップを含む、項目１に記載の方法。
９． 前記ＣＭＲ膜を形成するステップは、前記下部電極の面積におよそ等しい面積を有するＣＭＲ膜形成するステップを含む、項目８に記載の方法。
１０． ＲＲＡＭバッファ化層メモリセルを形成するための方法であって、
ソースおよびドレイン活性領域を有するＣＭＯＳトランジスタを形成するステップと、
トランジスタ活性領域に対して金属レベル間相互接続を形成するステップと、
該レベル間相互接続の上に配置される下部電極を形成するステップと、
該下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜を形成するステップと、
該メモリ膜の上に配置されるメモリ安定半導体バッファ層を形成するステップと、
該半導体バッファ層の上に配置される上部電極を形成するステップと
を包含する方法。
１１． バイポーラおよびユニポーラパルスを使用してバッファ化層メモリセルをプログラミングするための方法であって、
第１極性を有する第１電圧パルスをメモリセル上部電極に印加するステップと、
該第１パルスに応答して、メモリ安定半導体領域によって該上部電極からバッファ化された巨大磁気抵抗（ＣＭＲ）メモリ膜中に低抵抗を生成するステップと、
該第１極性の反対である第２極性を有する第２電圧パルスを該メモリセル上部電極に印加するステップと、
該第２パルスに応答して、該ＣＭＲメモリ膜中に高抵抗を生成するステップと、
該第１および第２極性を含む群から選択された極性、および５マイクロ秒よりも大きなパルス幅を有する第３パルスを印加するステップと、
該第３パルスに応答して、該ＣＭＲメモリ膜中に低抵抗を生成するステップと
を包含する方法。
１２． 前記第１パルスに応答してＣＭＲメモリ膜中に低抵抗を生成するステップは、１０００〜１０ｋオームの範囲の抵抗を生成するステップを含み、
前記第２パルスに応答してＣＭＲメモリ膜中に高抵抗を生成するステップは、１００ｋ〜１０Ｍオームの範囲の抵抗を生成するステップを含む、項目１１に記載の方法。
１３．前記第１極性を有する第１パルスをメモリセル上部電極に印加するステップは、５〜５００ナノ秒（ｎｓ）の範囲の幅を有する電圧パルスを印加するステップを含み、
前記第２極性を有する第２パルスをメモリセル上部電極に印加するステップは、５〜５００ｎｓの範囲の幅を有する電圧パルスを印加するステップを含む、項目１２に記載の方法。
１４． 前記ＣＭＲ膜が１０〜２００ナノメートルの範囲の厚さを有し、
前記第１極性を有する第１パルスをメモリセル上部電極に印加するステップは、２〜６ボルトの範囲の電圧振幅を有するパルスを印加するステップを含み、
前記第２極性を有する第２パルスをメモリセル上部電極に印加するステップは、２〜６ボルトの範囲の電圧振幅を有するパルスを印加するステップを含む、
項目１３に記載の方法。
１５． 下部電極と、
該下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜と、
該ＣＭＲメモリ膜の上に配置されるメモリ安定半導体バッファ層と、
該半導体バッファ層の上に配置される上部電極と
を備えるバッファ化メモリセル。
１６． 前記下部電極は所定面積を有し、
前記上部電極は、該下部電極の面積におよそ等しい面積を有する、項目１５に記載のメモリセル。
１７． 前記ＣＭＲ膜は、前記下部電極の面積におよそ等しい面積を有する、項目１６に記載のメモリセル。
１８． 前記ＣＭＲメモリ膜が１０〜２００ナノメートル（ｎｍ）の範囲の厚さを有する、項目１５に記載のメモリセル。
１９． 前記半導体バッファ層は金属酸化物材料から形成される、項目１５に記載のメモリセル。
２０． 前記半導体バッファ層は、ＹＢａ２Ｃｕ３Ｏ７−Ｘ（ＹＢＣＯ）、酸化インジウム（Ｉｎ２Ｏ３）、および酸化ルテニウム（ＲｕＯ２）を含む群から選択される材料から形成される、項目１５に記載のメモリセル。
２１． 前記半導体バッファ層は、１０〜２００ｎｍの範囲の厚さを有する、項目２０に記載の方法。
２２． 前記下部電極は、ＴｉＮ／Ｔｉ、Ｐｔ／ＴｉＮ／Ｔｉ、Ｉｎ／ＴｉＮ／Ｔｉ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物を含む群から選択される材料から形成され、
前記上部電極は、ＴｉＮ、ＴｉＮ／Ｐｔ、ＴｉＮ／Ｉｎ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物を含む群から選択される材料から形成される、項目１５に記載のメモリセル。
２３． 前記ＣＭＲメモリ膜は、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）から形成され、ここでｘは０．１〜０．６の領域にある、項目１５に記載のメモリセル。
２４． ソースおよびドレイン活性領域を有するＣＭＯＳトランジスタと、
トランジスタ活性領域の上に配置される金属レベル間相互接続と、
該レベル間相互接続の上に配置される下部電極と、
該下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜と、
該ＣＭＲメモリ膜の上に配置されるメモリ安定半導体バッファ層と、
該半導体バッファ層の上に配置される上部電極と
を備えるＲＲＡＭバッファ化層メモリセル。
図２は、本発明のバッファ化層メモリセルの部分断面図である。メモリセル２００は、下部電極（ＢＥ）２０２、および下部電極２０２の上に配置されるＣＭＲメモリ膜２０４を備える。メモリ安定半導体バッファ層２０６はＣＭＲメモリ膜２０４の上に配置され、かつ上部電極（ＴＥ）２０８は半導体バッファ層２０６の上に配置される。半導体バッファ層２０６は上部電極２０８に隣接するように示されるが、他の局面において（図６参照）、半導体バッファ層２０６は下部電極２０２に隣接し、かつＣＭＲメモリ膜２０４は上部電極２０８に隣接する。
図３は、図２のメモリデバイス２００の平面図である。図２および３の両方を考慮すると、上部電極２０８および下部電極２０２は、メモリデバイス２００がバイポーラプログラミング可能であるために非対称である必要はない。本発明のプログラミング局面を以下により詳細に記載する。言い換えると、下部電極２０２は、面積３００（点線で架空の印をつけた）を有し、面積は断面ＡＡ’の表面積と理解される。上部電極２０８は、下部電極面積３００におよそ等しい面積３０２（ＢＢ’）を有する。本明細書中において、用語「およそ」は、従来のＩＣ製造プロセス許容範囲内を意味する。対称デバイスは、通常製造がより容易であるが、しかし、別の局面において（図示せず）、メモリセル２００は、バッファ化層とともに非対称面積電極を含み得る。同様に、ＣＭＲ膜２０４は、下部電極面積３００におよそ等しい面積３０４（ＣＣ’）を有し得る。
図２に戻って参照する。半導体バッファ層２０４は、通常ＹＢａ２Ｃｕ３Ｏ７−Ｘ（ＹＢＣＯ）、酸化インジウム（Ｉｎ２Ｏ３）、または酸化ルテニウム（ＲｕＯ２）などの金属酸化物材料から形成される。しかし、メモリ性を有さない他の半導体材料、特に他の金属酸化物が場合により使用され得る。
ＣＭＲメモリ膜２０４は、１０〜２００ナノメートル（ｎｍ）の範囲の厚さ２１０を有する。半導体バッファ層２０６は、１０〜２００ｎｍの範囲の厚さ２１２を有する。ＣＭＲメモリ膜２０４は、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）から形成される。ここで、ｘは０．１〜０．６の領域である。しかし、高温超伝導（ＨＴＳＣ）、ペロフスカイト金属酸化物材料などの他の材料が当該分野で公知である。
下部電極２０２は、ＴｉＮ／Ｔｉ、Ｐｔ／ＴｉＮ／Ｔｉ、Ｉｎ／ＴｉＮ／Ｔｉ、ＰｔＲｈＯｘ化合物、またはＰｔＩｒＯｘ化合物の群から選択される材料から形成される。同様に、上部電極２０８は、ＴｉＮ、ＴｉＮ／Ｐｔ、ＴｉＮ／Ｉｎ、ＰｔＲｈＯｘ化合物、またはＰｔＩｒＯｘ化合物の群から選択される材料から形成される。
図４は、本発明のＲＲＡＭバッファ化層メモリセルの部分断面図である。ＲＲＡＭメモリセル４００は、ソース４０４およびドレイン４０６活性領域を有するＣＭＯＳトランジスタ４０２を備える。金属レベル間相互接続４０８は、トランジスタ活性領域のうちの１つの上に配置される。図示のように、相互接続４０８はソース４０４の上に配置される。しかし、他の局面において（図示せず）、相互接続４０８はドレイン４０６の上に配置され得る。下部電極２０２はレベル間相互接続４０８の上に配置される。ＣＭＲメモリ膜２０４は、下部電極２０２の上に配置される。メモリ安定半導体バッファ層２０６はＣＭＲメモリ膜２０４の上に配置され、かつ上部電極２０８は半導体バッファ層２０６の上に配置される。なお、半導体バッファ層はまた、上部電極２０８の代わりに下部電極２０２に隣接して配置され得る。メモリセル２０２／２０４／２０６／２０８の詳細は、図２および３を参照して上記に説明されたので、簡単のためその説明をここで繰り返さない。
（機能の説明）
本明細書中において参考として援用される、（関連出願）のセクションで上記された係属中の特許出願（名称「ＡＳＹＭＭＥＴＲＩＣ−ＡＲＥＡ ＭＥＭＯＲＹ ＣＥＬＬ」）は、二極性スイッチ可能抵抗メモリ抵抗器を製造する方法を記載する。この構造は、抵抗器の垂直寸法に沿った、メモリ材料の断面積が変化する。メモリ抵抗器の厚さが非常に薄い場合、小型非対称面積メモリセルを製造するのは難題であり得る。しかし、本発明のバッファ化層メモリセルは、均一な材料断面積（上に定義）を有する構造を形成する。したがって、メモリ抵抗器製造プロセスは、簡単であり、かつ容易に非常に小さいサイズにスケール変更される。
なお、抵抗の変化は電極の付近でのみ生じることが十分に理解される。カソード付近のメモリ抵抗器材料の抵抗率が増加すると、アノード付近の抵抗器材料の抵抗は通常低減する。高および低状態抵抗値は、メモリ抵抗材料の正確な厚さに依存する。しかし、メモリ抵抗器の厚さは、デバイスをスイッチ可能にする際の重要な要素ではない。メモリ抵抗器の厚さは非常に小さくあり得る。非メモリ半導体バッファ層がメモリ抵抗器上に付加されると、断面積またはメモリ抵抗器材料の組成を調整せずに非対称メモリ抵抗器が得られ得る。
図５は、バッファ化層メモリセルの部分断面図である。この図のメモリ抵抗器はＣＭＲとして記されるが、抵抗が電気パルスに応答する他の任意の材料がこの構造において使用され得る。メモリ抵抗器材料の厚さおよび半導体金属酸化物バッファ層の厚さは、１０ｎｍ〜２００ｎｍであり得る。非メモリ半導電性バッファ層は、ＹＢＣＯ、Ｉｎ２Ｏ３、またはＲｕＯ２などの金属酸化物であり得る。これらの特定材料が言及されたのは、それらが酸素雰囲気環境において加熱された場合にさらなる酸素を取り込まないからである。
メモリ抵抗器の上部は、半導電性金属酸化物から形成され、かつメモリ性を有さない。プログラミングの結果として、抵抗変化は、メモリ抵抗器のより低い部分においてのみ生じる。その結果、このメモリ抵抗器は、バイポーラまたはユニポーラパルスのいずれを使用してもプログラムされ得る。上部電極に印加される狭正パルスによって、抵抗器の抵抗が増加する。上部電極に印加される狭負パルスによって、抵抗器の抵抗が低減する。抵抗はまた、正または負いずれの幅広パルスを上部電極（ＴＥ）に印加することによっても低減され得る。上部層半導電性金属酸化物の酸素含有量は変化しない。したがって、メモリ抵抗器における酸素含有量は、任意の熱処理の後も一定を維持し、かつメモリ抵抗器が隣接の電極との間で酸素拡散バリア材料を用いて保護される場合は、メモリ性を劣化させずに動作によって生じた熱を持続し得る。
図６は、本発明のメモリセルの別の局面を表す部分断面図である。バッファ化半導電性金属酸化物は、図２および５においてはメモリ抵抗器と上部電極との間に示されたが、また図６に示されるように下部電極とメモリ抵抗器の間に設置され得る。この場合、上記プログラミングパルス極性は反転される。
図７は、バッファ化メモリセルを形成するための本発明の方法を例示するフローチャートである。この方法は、明瞭のために番号付けられたステップのシーケンスとして図示されるが、明示しなければ番号付けから順番は推定されない。なお、これらのステップのいくつかは飛ばすか、並列に行うか、またはシーケンスの厳密な順番を維持する必要なく行われ得ることが理解される。方法はステップ７００において開始する。
ステップ７０２は、下部電極を形成する。ステップ７０４は、下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜を形成する。ステップ７０６は、メモリ膜の上に配置される、通常金属酸化物材料のメモリ安定半導体バッファ層を形成する。他の非メモリ性半導体材料もまた、半導体金属酸化物の代わりに使用され得る。ステップ７０８は、半導体バッファ層の上に配置される上部電極を形成する。
発明のいくつかの局面において、ステップ７０６は、１０〜２００ｎｍの範囲の厚さを有する、ＹＢａ２Ｃｕ３Ｏ７−Ｘ（ＹＢＣＯ）、酸化インジウム（Ｉｎ２Ｏ３）、または酸化ルテニウム（ＲｕＯ２）などの材料から半導体バッファ層を形成する。
他の局面において、ステップ７０２における下部電極は、ＴｉＮ／Ｔｉ、Ｐｔ／ＴｉＮ／Ｔｉ、Ｉｎ／ＴｉＮ／Ｔｉ、ＰｔＲｈＯｘ化合物、またはＰｔＩｒＯｘ化合物を含む群から選択される材料から形成される。同様に、ステップ７０８は、ＴｉＮ、ＴｉＮ／Ｐｔ、ＴｉＮ／Ｉｎ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物を含む群から選択される材料から上部電極を形成する。
１つの局面において、ステップ７０４において下部電極の上に配置されるＣＭＲメモリ膜を形成するステップは、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）メモリ膜を形成するステップを含む。ここで、ｘは０．１〜０．６の領域であり、その厚さは１０〜２００ｎｍの範囲である。しかし、他のメモリ抵抗器材料は当該技術分野において周知である。
別の局面において、ステップ７０２において下部電極を形成するステップは、所定面積を有する下部電極を形成するステップ、および下部電極の面積におよそ等しい面積を有する上部電極を形成するステップを含む。同様に、ステップ７０４においてＣＭＲ膜を形成するステップは、下部電極の面積におよそ等しい面積を有するＣＭＲ膜を形成するステップを含む。言い換えると、メモリセルは対称な構造を有する。
図８は、ＲＲＡＭバッファ化層メモリセルを形成するための本発明の方法を例示するフローチャートである。この方法はステップ８００において開始する。ステップ８０２は、ソースおよびドレイン活性領域を有するＣＭＯＳトランジスタを形成する。ステップ８０４は、金属レベル間相互接続をトランジスタ活性領域（ソースまたはドレインのいずれでもよい）に形成する。ステップ８０６は、レベル間相互接続の上に配置される下部電極を形成する。ステップ８０８は、下部電極の上に配置されるＣＭＲメモリ膜を形成する。ステップ８１０は、メモリ膜の上に配置されるメモリ安定半導体バッファ層を形成する。ステップ８１２は、半導体バッファ層の上に配置される上部電極を形成する。
図９は、バイポーラおよびユニポーラパルスを使用してバッファ化層メモリセルをプログラミングするための本発明の方法を例示するフローチャートである。この方法は、ステップ９００において開始する。ステップ９０２は、第１極性を有する第１電圧パルスをメモリセル上部電極に印加する。ステップ９０４は、第１パルスに応答して、メモリ安定半導体領域によって上部電極からバッファ化されたＣＭＲメモリ膜中に低抵抗を生成する。ステップ９０６は、第２極性（第１極性の反対）を有する第２電圧パルスをメモリセル上部電極に印加する。ステップ９０８は、第２パルスに応答して、ＣＭＲメモリ膜中に高抵抗を生成する。ステップ９１０は、第１および第２極性を含む群から選択された極性、および５マイクロ秒よりも大きなパルス幅を有する第３パルスを印加する。ステップ９１２は、第３パルスに応答して、ＣＭＲメモリ膜中に低抵抗を生成する。
いくつかの局面において、第１パルスに応答してＣＭＲメモリ膜中に低抵抗を生成するステップ（ステップ９０４および／またはステップ９１２）は、１０００〜１０ｋオームの範囲の抵抗を生成するステップを含む。第２パルスに応答してＣＭＲメモリ膜中に高抵抗を生成するステップ（ステップ９０８）は、１００ｋ〜１０Ｍオームの範囲の抵抗を生成するステップを含む。これらの抵抗は、少なくとも部分的に、ＣＭＲ膜の厚さに依存する。他の抵抗範囲が、ＣＭＲ膜厚を変化させることによってか、または異なるメモリ抵抗器材料を使用することによって得られ得る。
別の局面において、第１極性を有する第１パルスをメモリセル上部電極に印加するステップ（ステップ９０２）は、５〜５００ナノ秒（ｎｓ）の範囲の幅を有する電圧パルスを印加するステップを含む。同様に、第２極性を有する第２パルスをメモリセル上部電極に印加するステップ（ステップ９０６）は、５〜５００ｎｓの範囲の幅を有する電圧パルスを印加するステップを含む。
異なる局面において、ＣＭＲ膜が１０〜２００ナノメートルの範囲の厚さを有する場合、ステップ９０２は、２〜６ボルトの範囲の電圧振幅を有するパルスを印加する。同様に第２極性を有する第２パルスをメモリセル上部電極に印加するステップ（ステップ９０６）は、２〜６ボルトの範囲の電圧振幅を有するパルスを印加するステップを含む。
上記プログラミング電圧は、バッファ化層が上部電極に隣接するメモリセル構造に対して参照され、かつプログラミングパルスは、上部電極に印加される。プログラミングパルス電圧は、バッファ化エリアが下部電極に隣接して設置されるか、またはプログラミング電圧が下部電極に印加されるかのいずれの場合にも反転される。
バッファ化層メモリ、対応するＲＲＡＭ構造、プログラミング手順、および製造プロセスが提示された。幅、厚さ、および材料などの具体的な詳細が本発明を例示するために使用された。しかし、本発明はこれらの例だけに限定されない。本発明の他の変例および実施形態が当業者に想起される。
対称ＣＭＲ膜メモリセルの図である。 本発明のバッファ化層メモリセルの部分断面図である。 図２のメモリデバイスの平面図である。 本発明のＲＲＡＭバッファ化層メモリセルの部分断面図である。 バッファ化層メモリセルの部分断面図である。 本発明のメモリセルの別の局面を表す部分断面図である。 バッファ化メモリセルを形成するための本発明の方法を例示するフローチャートである。 ＲＲＡＭバッファ化層メモリセルを形成するための本発明の方法を例示するフローチャートである。 バイポーラおよびユニポーラパルスを使用してバッファ化層メモリセルをプログラミングするための本発明の方法を例示するフローチャートである。

Claims (24)

  1. バッファ化メモリセルを形成するための方法であって、
    下部電極を形成するステップと、
    該下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜を形成するステップと、
    該メモリ膜の上に配置されるメモリ安定半導体バッファ層を形成するステップと、
    該半導体バッファ層の上に配置される上部電極を形成するステップと
    を包含する方法。
  2. 前記半導体バッファ層を形成するステップは、金属酸化物材料から該半導体バッファ層を形成するステップを含む、請求項１に記載の方法。
  3. 前記金属酸化物材料から半導体バッファ層を形成するステップは、ＹＢａ２Ｃｕ３Ｏ７−Ｘ（ＹＢＣＯ）、酸化インジウム（Ｉｎ２Ｏ３）、および酸化ルテニウム（ＲｕＯ２）を含む群から選択される材料から該半導体バッファ層を形成するステップを含む、請求項２に記載の方法。
  4. 前記半導体バッファ層を形成するステップは、１０〜２００ナノメートル（ｎｍ）の範囲の厚さを有する該半導体バッファ層を形成するステップを含む、請求項３に記載の方法。
  5. 前記下部電極を形成するステップは、ＴｉＮ／Ｔｉ、Ｐｔ／ＴｉＮ／Ｔｉ、Ｉｎ／ＴｉＮ／Ｔｉ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物を含む群から選択される材料から電極を形成するステップを含み、
    前記上部電極を形成するステップは、ＴｉＮ、ＴｉＮ／Ｐｔ、ＴｉＮ／Ｉｎ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物を含む群から選択される材料から上部電極を形成するステップを含む、
    請求項１に記載の方法。
  6. 前記下部電極の上に配置されるＣＭＲメモリ膜を形成するステップは、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）メモリ膜を形成するステップを含み、ここでｘは０．１〜０．６の領域にある、請求項１に記載の方法。
  7. 前記ＣＭＲメモリ膜を形成するステップは、１０〜２００ｎｍの範囲の厚さを有するＣＭＲメモリ膜を形成するステップを含む、請求項１に記載の方法。
  8. 前記下部電極を形成するステップは、所定面積を有する下部電極を形成するステップと、
    前記上部電極を形成するステップは、該下部電極の面積におよそ等しい面積を有する上部電極を形成するステップを含む、
    請求項１に記載の方法。
  9. 前記ＣＭＲ膜を形成するステップは、前記下部電極の面積におよそ等しい面積を有するＣＭＲ膜形成するステップを含む、請求項８に記載の方法。
  10. ＲＲＡＭバッファ化層メモリセルを形成するための方法であって、
    ソースおよびドレイン活性領域を有するＣＭＯＳトランジスタを形成するステップと、
    トランジスタ活性領域に対して金属レベル間相互接続を形成するステップと、
    該レベル間相互接続の上に配置される下部電極を形成するステップと、
    該下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜を形成するステップと、
    該メモリ膜の上に配置されるメモリ安定半導体バッファ層を形成するステップと、
    該半導体バッファ層の上に配置される上部電極を形成するステップと
    を包含する方法。
  11. バイポーラおよびユニポーラパルスを使用してバッファ化層メモリセルをプログラミングするための方法であって、
    第１極性を有する第１電圧パルスをメモリセル上部電極に印加するステップと、
    該第１パルスに応答して、メモリ安定半導体領域によって該上部電極からバッファ化された巨大磁気抵抗（ＣＭＲ）メモリ膜中に低抵抗を生成するステップと、
    該第１極性の反対である第２極性を有する第２電圧パルスを該メモリセル上部電極に印加するステップと、
    該第２パルスに応答して、該ＣＭＲメモリ膜中に高抵抗を生成するステップと、
    該第１および第２極性を含む群から選択された極性、および５マイクロ秒よりも大きなパルス幅を有する第３パルスを印加するステップと、
    該第３パルスに応答して、該ＣＭＲメモリ膜中に低抵抗を生成するステップと
    を包含する方法。
  12. 前記第１パルスに応答してＣＭＲメモリ膜中に低抵抗を生成するステップは、１０００〜１０ｋオームの範囲の抵抗を生成するステップを含み、
    前記第２パルスに応答してＣＭＲメモリ膜中に高抵抗を生成するステップは、１００ｋ〜１０Ｍオームの範囲の抵抗を生成するステップを含む、
    請求項１１に記載の方法。
  13. 前記第１極性を有する第１パルスをメモリセル上部電極に印加するステップは、５〜５００ナノ秒（ｎｓ）の範囲の幅を有する電圧パルスを印加するステップを含み、
    前記第２極性を有する第２パルスをメモリセル上部電極に印加するステップは、５〜５００ｎｓの範囲の幅を有する電圧パルスを印加するステップを含む、
    請求項１２に記載の方法。
  14. 前記ＣＭＲ膜が１０〜２００ナノメートルの範囲の厚さを有し、
    前記第１極性を有する第１パルスをメモリセル上部電極に印加するステップは、２〜６ボルトの範囲の電圧振幅を有するパルスを印加するステップを含み、
    前記第２極性を有する第２パルスをメモリセル上部電極に印加するステップは、２〜６ボルトの範囲の電圧振幅を有するパルスを印加するステップを含む、
    請求項１３に記載の方法。
  15. 下部電極と、
    該下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜と、
    該ＣＭＲメモリ膜の上に配置されるメモリ安定半導体バッファ層と、
    該半導体バッファ層の上に配置される上部電極と
    を備えるバッファ化メモリセル。
  16. 前記下部電極は所定面積を有し、
    前記上部電極は、該下部電極の面積におよそ等しい面積を有する、
    請求項１５に記載のメモリセル。
  17. 前記ＣＭＲ膜は、前記下部電極の面積におよそ等しい面積を有する、請求項１６に記載のメモリセル。
  18. 前記ＣＭＲメモリ膜が１０〜２００ナノメートル（ｎｍ）の範囲の厚さを有する、請求項１５に記載のメモリセル。
  19. 前記半導体バッファ層は金属酸化物材料から形成される、請求項１５に記載のメモリセル。
  20. 前記半導体バッファ層は、ＹＢａ２Ｃｕ３Ｏ７−Ｘ（ＹＢＣＯ）、酸化インジウム（Ｉｎ２Ｏ３）、および酸化ルテニウム（ＲｕＯ２）を含む群から選択される材料から形成される、請求項１５に記載のメモリセル。
  21. 前記半導体バッファ層は、１０〜２００ｎｍの範囲の厚さを有する、請求項２０に記載の方法。
  22. 前記下部電極は、ＴｉＮ／Ｔｉ、Ｐｔ／ＴｉＮ／Ｔｉ、Ｉｎ／ＴｉＮ／Ｔｉ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物を含む群から選択される材料から形成され、
    前記上部電極は、ＴｉＮ、ＴｉＮ／Ｐｔ、ＴｉＮ／Ｉｎ、ＰｔＲｈＯｘ化合物、およびＰｔＩｒＯｘ化合物を含む群から選択される材料から形成される、
    請求項１５に記載のメモリセル。
  23. 前記ＣＭＲメモリ膜は、Ｐｒ１−ＸＣａＸＭｎＯ３（ＰＣＭＯ）から形成され、ここでｘは０．１〜０．６の領域にある、請求項１５に記載のメモリセル。
  24. ソースおよびドレイン活性領域を有するＣＭＯＳトランジスタと、
    トランジスタ活性領域の上に配置される金属レベル間相互接続と、
    該レベル間相互接続の上に配置される下部電極と、
    該下部電極の上に配置される巨大磁気抵抗（ＣＭＲ）メモリ膜と、
    該ＣＭＲメモリ膜の上に配置されるメモリ安定半導体バッファ層と、
    該半導体バッファ層の上に配置される上部電極と
    を備えるＲＲＡＭバッファ化層メモリセル。
JP2004259085A 2004-01-12 2004-09-06 バッファ化層メモリセル Active JP4798689B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/755,654 US7029924B2 (en) 2003-09-05 2004-01-12 Buffered-layer memory cell
US10/755,654 2004-01-12

Publications (2)

Publication Number Publication Date
JP2005203733A true JP2005203733A (ja) 2005-07-28
JP4798689B2 JP4798689B2 (ja) 2011-10-19

Family

ID=34826426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004259085A Active JP4798689B2 (ja) 2004-01-12 2004-09-06 バッファ化層メモリセル

Country Status (2)

Country Link
US (2) US7029924B2 (ja)
JP (1) JP4798689B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134724A (ja) * 2005-11-11 2007-05-31 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
JP2007243183A (ja) * 2006-03-10 2007-09-20 Samsung Electronics Co Ltd 抵抗性メモリ素子
WO2008013086A1 (fr) * 2006-07-27 2008-01-31 Panasonic Corporation Dispositif de stockage à semi-conducteurs non volatil et son procédé de fabrication
JP2008512857A (ja) * 2004-09-03 2008-04-24 ユニティ・セミコンダクター・コーポレーション 混合原子価導電性酸化物を用いたメモリ
CN100505361C (zh) * 2005-12-31 2009-06-24 中国科学院物理研究所 具有磁电阻特性的异质结材料
JP2010512018A (ja) * 2006-12-04 2010-04-15 韓國電子通信研究院 メモリ素子およびその製造方法
JP2011054766A (ja) * 2009-09-02 2011-03-17 Semiconductor Technology Academic Research Center 抵抗変化型メモリとその製造方法
JP2012533193A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー スイッチングが向上したｐｃｍｏ不揮発性抵抗メモリ
JP2013058792A (ja) * 2012-11-22 2013-03-28 Handotai Rikougaku Kenkyu Center:Kk 抵抗変化型メモリ
US11037987B2 (en) 2011-09-30 2021-06-15 Hefei Reliance Memory Limited Multi-layered conductive metal oxide structures and methods for facilitating enhanced performance characteristics of two-terminal memory cells
US11502249B2 (en) 2004-02-06 2022-11-15 Hefei Reliance Memory Limited Memory element with a reactive metal layer

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
JP2004273656A (ja) * 2003-03-07 2004-09-30 Taiyo Yuden Co Ltd Ｅｐｉｒ素子及びそれを利用した半導体装置
US6962648B2 (en) * 2003-09-15 2005-11-08 Global Silicon Net Corp. Back-biased face target sputtering
US6949435B2 (en) * 2003-12-08 2005-09-27 Sharp Laboratories Of America, Inc. Asymmetric-area memory cell
US8409879B2 (en) 2004-01-13 2013-04-02 Board Of Regents, University Of Houston Method of using a buffered electric pulse induced resistance device
US9218901B2 (en) 2004-01-13 2015-12-22 Board Of Regents, University Of Houston Two terminal multi-layer thin film resistance switching device with a diffusion barrier and methods thereof
US7608467B2 (en) * 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US7425504B2 (en) * 2004-10-15 2008-09-16 4D-S Pty Ltd. Systems and methods for plasma etching
US20060081467A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima Systems and methods for magnetron deposition
US20060081466A1 (en) * 2004-10-15 2006-04-20 Makoto Nagashima High uniformity 1-D multiple magnet magnetron source
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US7303971B2 (en) * 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
USRE47382E1 (en) 2005-07-18 2019-05-07 Xenogenic Development Limited Liability Company Back-to-back metal/semiconductor/metal (MSM) Schottky diode
US20070084717A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile caching data storage
US20070084716A1 (en) * 2005-10-16 2007-04-19 Makoto Nagashima Back-biased face target sputtering based high density non-volatile data storage
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8395199B2 (en) * 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
KR100738116B1 (ko) 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR100790882B1 (ko) 2006-07-10 2008-01-03 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US7932548B2 (en) * 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US20080011603A1 (en) * 2006-07-14 2008-01-17 Makoto Nagashima Ultra high vacuum deposition of PCMO material
US8454810B2 (en) * 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
US8308915B2 (en) 2006-09-14 2012-11-13 4D-S Pty Ltd. Systems and methods for magnetron deposition
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
US8067762B2 (en) 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
US7777215B2 (en) 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
US8310336B2 (en) 2008-10-10 2012-11-13 Masimo Corporation Systems and methods for storing, analyzing, retrieving and displaying streaming medical data
US7768812B2 (en) * 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US8034655B2 (en) 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
KR101007085B1 (ko) 2008-04-11 2011-01-10 광주과학기술원 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) * 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) * 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US8304754B2 (en) * 2008-11-12 2012-11-06 Sandisk 3D Llc Metal oxide materials and electrodes for Re-RAM
US8027215B2 (en) 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
EP2404253B1 (en) 2009-03-04 2019-09-18 Masimo Corporation Medical monitoring system
US9323894B2 (en) 2011-08-19 2016-04-26 Masimo Corporation Health care sanitation monitoring system
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US10333064B2 (en) * 2011-04-13 2019-06-25 Micron Technology, Inc. Vertical memory cell for high-density memory
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8981333B2 (en) * 2011-10-12 2015-03-17 Panasonic Intellectual Property Management, Co., Ltd. Nonvolatile semiconductor memory device and method of manufacturing the same
US20140269007A1 (en) * 2013-03-15 2014-09-18 4D-S, Ltd. Complementary metal oxide or metal nitride heterojunction memory devices with asymmetric hysteresis property
CN114256416A (zh) * 2016-09-29 2022-03-29 华邦电子股份有限公司 电阻式随机存取存储器、其制造方法及其操作方法
US11610941B2 (en) * 2020-11-25 2023-03-21 International Business Machines Corporation Integrated non volatile memory electrode thin film resistor cap and etch stop

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091539A (ja) * 1998-07-16 2000-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2003068983A (ja) * 2001-06-28 2003-03-07 Sharp Corp 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ
JP2003197877A (ja) * 2001-09-26 2003-07-11 Sharp Corp 共有ビット線クロスポイントメモリアレイ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269027B1 (en) * 1998-04-14 2001-07-31 Honeywell, Inc. Non-volatile storage latch
KR100414873B1 (ko) * 2001-05-11 2004-01-13 주식회사 하이닉스반도체 강유전체 메모리소자의 제조 방법
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
US6856536B2 (en) * 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
US6859382B2 (en) * 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
JP2004363527A (ja) * 2003-04-11 2004-12-24 Toshiba Corp 磁気記憶装置、データ複写装置、データ複写システム、データ複写プログラム、及びデータ複写方法
US7001846B2 (en) * 2003-05-20 2006-02-21 Sharp Laboratories Of America, Inc. High-density SOI cross-point memory array and method for fabricating same
TW589753B (en) * 2003-06-03 2004-06-01 Winbond Electronics Corp Resistance random access memory and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091539A (ja) * 1998-07-16 2000-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP2003068983A (ja) * 2001-06-28 2003-03-07 Sharp Corp 電気的にプログラム可能な抵抗特性を有する、クロストークが低いクロスポイントメモリ
JP2003197877A (ja) * 2001-09-26 2003-07-11 Sharp Corp 共有ビット線クロスポイントメモリアレイ

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11672189B2 (en) 2004-02-06 2023-06-06 Hefei Reliance Memory Limited Two-terminal reversibly switchable memory device
US11502249B2 (en) 2004-02-06 2022-11-15 Hefei Reliance Memory Limited Memory element with a reactive metal layer
US11063214B2 (en) 2004-02-06 2021-07-13 Hefei Reliance Memory Limited Two-terminal reversibly switchable memory device
JP2008512857A (ja) * 2004-09-03 2008-04-24 ユニティ・セミコンダクター・コーポレーション 混合原子価導電性酸化物を用いたメモリ
JP2007134724A (ja) * 2005-11-11 2007-05-31 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法
CN100505361C (zh) * 2005-12-31 2009-06-24 中国科学院物理研究所 具有磁电阻特性的异质结材料
US8009454B2 (en) 2006-03-10 2011-08-30 Samsung Electronics Co., Ltd. Resistance random access memory device and a method of manufacturing the same
KR101176543B1 (ko) * 2006-03-10 2012-08-28 삼성전자주식회사 저항성 메모리소자
JP2007243183A (ja) * 2006-03-10 2007-09-20 Samsung Electronics Co Ltd 抵抗性メモリ素子
JP4526587B2 (ja) * 2006-07-27 2010-08-18 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
US7807995B2 (en) 2006-07-27 2010-10-05 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
WO2008013086A1 (fr) * 2006-07-27 2008-01-31 Panasonic Corporation Dispositif de stockage à semi-conducteurs non volatil et son procédé de fabrication
JPWO2008013086A1 (ja) * 2006-07-27 2009-12-17 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
JP2010512018A (ja) * 2006-12-04 2010-04-15 韓國電子通信研究院 メモリ素子およびその製造方法
JP2012533193A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー スイッチングが向上したｐｃｍｏ不揮発性抵抗メモリ
JP2011054766A (ja) * 2009-09-02 2011-03-17 Semiconductor Technology Academic Research Center 抵抗変化型メモリとその製造方法
US11289542B2 (en) 2011-09-30 2022-03-29 Hefei Reliance Memory Limited Multi-layered conductive metal oxide structures and methods for facilitating enhanced performance characteristics of two-terminal memory cells
US11037987B2 (en) 2011-09-30 2021-06-15 Hefei Reliance Memory Limited Multi-layered conductive metal oxide structures and methods for facilitating enhanced performance characteristics of two-terminal memory cells
US11765914B2 (en) 2011-09-30 2023-09-19 Hefei Reliance Memory Limited Multi-layered conductive metal oxide structures and methods for facilitating enhanced performance characteristics of two-terminal memory cells
JP2013058792A (ja) * 2012-11-22 2013-03-28 Handotai Rikougaku Kenkyu Center:Kk 抵抗変化型メモリ

Also Published As

Publication number Publication date
US7029924B2 (en) 2006-04-18
JP4798689B2 (ja) 2011-10-19
US20060099724A1 (en) 2006-05-11
US7256429B2 (en) 2007-08-14
US20050054119A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
JP4798689B2 (ja) バッファ化層メモリセル
US9397141B2 (en) Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks
US7457147B2 (en) Two terminal memory array having reference cells
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
US7071008B2 (en) Multi-resistive state material that uses dopants
JP4869600B2 (ja) メモリ及びアクセス装置
US7786459B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
US6965137B2 (en) Multi-layer conductive memory device
US8084842B2 (en) Thermally stabilized electrode structure
US20080211036A1 (en) Bipolar Resistive Memory Device Having Tunneling Layer
WO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
CN1783336A (zh) 反铁磁/顺磁电阻器件、非易失性存储器及其制造方法
JPWO2008107941A1 (ja) 半導体装置及びその製造方法
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US9484087B2 (en) Multi-bit memory elements, memory devices including the same, and methods of manufacturing the same
Chen et al. Resistance switching for RRAM applications
WO2012169198A1 (ja) 不揮発性記憶素子、その製造方法及び初期ブレーク方法、並びに不揮発性記憶装置
US7382644B2 (en) Two terminal memory array having reference cells
TWI310237B (en) Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US8872152B2 (en) IL-free MIM stack for clean RRAM devices
US20070153564A1 (en) Storage device and semiconductor apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110729

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4798689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250