JPWO2008107941A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JPWO2008107941A1
JPWO2008107941A1 JP2009502354A JP2009502354A JPWO2008107941A1 JP WO2008107941 A1 JPWO2008107941 A1 JP WO2008107941A1 JP 2009502354 A JP2009502354 A JP 2009502354A JP 2009502354 A JP2009502354 A JP 2009502354A JP WO2008107941 A1 JPWO2008107941 A1 JP WO2008107941A1
Authority
JP
Japan
Prior art keywords
film
metal
oxide
resistance
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009502354A
Other languages
English (en)
Other versions
JP5152173B2 (ja
Inventor
木下　健太郎
健太郎 木下
吉田　親子
親子 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008107941A1 publication Critical patent/JPWO2008107941A1/ja
Application granted granted Critical
Publication of JP5152173B2 publication Critical patent/JP5152173B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

下部電極（８）上に、酸化チタン膜（１０）、酸化ニッケル膜（１１）及び上部電極（１２）が形成されており、下部電極（８）、酸化チタン膜（１０）、酸化ニッケル膜（１１）及び上部電極（１２）から抵抗素子（ＶＲ）が構成されている。酸化チタン膜（１０）の厚さは５ｎｍであり、酸化ニッケル膜（１１）の厚さは６０ｎｍである。酸化ニッケル膜（１１）を構成する酸化ニッケル中の酸素の割合は、化学量論組成における酸素の割合よりも低い。

Description

本発明は、抵抗素子の電気抵抗の変化に応じて情報を記憶する不揮発性メモリに好適な半導体装置及びその製造方法に関する。
近年、外部からの電気的な刺激に応じて抵抗値が変化する物質を用いてデータを記憶する不揮発性メモリセルが作製されている。このような不揮発性メモリセルを備えたメモリは、抵抗変化メモリとよばれる。このような物質は、その電気的特性に応じて大きく二つに分類することができる。一方は双極性材料とよばれることがあり、他方は単極性材料とよばれることがある。
双極性材料としては、Ｃｒ等の不純物が微量にドープされたＳｒＴｉＯ３及びＳｒＺｒＯ３が挙げられる。超巨大磁気抵抗（ＣＭＲ）を示すＰｒ（１−ｘ）ＣａｘＭｎＯ３及びＬａ（１−ｘ）ＣａｘＭｎＯ３等も双極性材料である。双極性材料からなる薄膜又はバルク材料に、ある閾値以上の電圧を印加すると、抵抗の変化が生じる。但し、変化の前後で抵抗は安定に保たれる。抵抗の変化が生じた後に、逆極性の他の閾値以上の電圧を印加すると、双極性材料の抵抗は元の抵抗と同程度に戻る。このように、双極性材料では、抵抗の変化に互いに極性が異なる電圧の印加が必要である。
非特許文献１には、０．２％のＣｒがドープされたＳｒＺｒＯ３の抵抗の変化が記載されている。負の電圧を印加していくと、−０．５Ｖ付近で電流の絶対値が急増する。つまり、ＳｒＺｒＯ３の抵抗が高抵抗から低抵抗に急激に変化する。このような高抵抗から低抵抗への切り替わり現象及びその過程はセット（ｓｅｔ）とよばれることがある。次に、電圧を正の方向へ掃印していくと、＋０．５Ｖ付近で電流の値が急減する。つまり、ＳｒＺｒＯ３の抵抗が低抵抗から高抵抗に急激に戻る。このような低抵抗から高抵抗への切り替わり現象及びその過程はリセット（ｒｅｓｅｔ）とよばれることがある。また、各抵抗は、±０．５Ｖの範囲内では安定であり、電圧が印加されていなくても保持される。従って、高抵抗の状態及び低抵抗の状態を、夫々「０」及び「１」に対応させることにより、双極性材料をメモリに使用することが可能となる。なお、抵抗が変化する閾値電圧は、材料及び結晶性等に依存する。また、直流電圧だけでなく、パルス電圧を印加することよって抵抗を変化させることも可能である。
単極性材料としては、ＮｉＯｘ及びＴｉＯｘ等の単一の遷移金属の酸化物（ＴＭＯ：Transition Metal Oxide）が挙げられる。単極性材料では、抵抗の変化が印加電圧の極性によらずに生じると共に、低抵抗から高抵抗への変化（ｒｅｓｅｔ）が生じる電圧の絶対値が、高抵抗から低抵抗への変化（ｓｅｔ）が生じる電圧の絶対値よりも小さい。また、双極性材料と同様に、変化の前後で抵抗は安定に保たれる。また、抵抗の変化は可逆的である。従って、電圧の極性を変えることなく抵抗の大きさを切り替えることが可能である。このように、単極性材料では、抵抗の変化に互いに単一の極性の電圧の印加が必要である。このような単極性材料の性質は非特許文献２に記載されている。なお、パルス電圧が印加された場合、パルス幅が固定されている場合に上述のような挙動が確認される。
図１２は、単極性材料であるＴｉＯｘの薄膜の電流−電圧特性を示すグラフである。抵抗が高い状態の薄膜に電圧を印加していくと（１）、ある電圧（１．５Ｖ程度）で抵抗が急激に低くなり、電流が急増する（２）。その後、電流制限（制限値：２０ｍＡ）をかけながら電圧を下げていくと（３）、抵抗が低い状態のまま電流がゼロに戻る（４）。このような処理により、薄膜の抵抗が高抵抗から低抵抗に変化する。つまり、ｓｅｔ過程が発現する。そして、この抵抗が低い状態は、電圧が印加されていなくても保持される。なお、電流制限をかけているのは、電流制限をかけなれければ、薄膜に大電流が流れて破壊されてしまうためである。
一方、抵抗が低い状態の薄膜に電圧を印加していくと（５）、ある電圧（１．２Ｖ程度）で抵抗が急激に高くなり、電流が急減する（６）。その後、電圧を下げえていくと（７）、抵抗が高い状態のまま電流が０に戻る。このような処理により、薄膜の抵抗が低抵抗から高抵抗に変化する。つまり、ｒｅｓｅｔ過程が発現する。そして、この抵抗が高い状態は、電圧が印加されていなくても保持される。
従って、高抵抗の状態及び低抵抗の状態を、夫々「０」及び「１」に対応させることにより、単極性材料をメモリに使用することも可能となる。つまり、図１２に示す例では、０．２Ｖ程度の電圧を印加したときの電流値から、単極性材料の抵抗を識別することができ、この抵抗から「０」又は「１」のどちらが記憶されているか識別することができる。
これらの双極性材料及び単極性材料の抵抗の変化は、薄膜等の形成直後から発現するものではなく、薄膜等に比較的大きな電圧を印加することにより、絶縁破壊を生じさせるか、又は絶縁破壊に類似する現象を生じた後に発現する。このような処理により生じる現象及びその過程は、フォーミング（ｆｏｒｍｉｎｇ）とよばれることがある。そして、ｆｏｒｍｉｎｇ過程によりフィラメントとよばれる伝導領域が生成され、このフィラメントにおける特性の変化により抵抗が変化すると考えられている。図１３Ａ〜図１３Ｃに、各処理におけるＴｉＯｘ膜の特性の変化を示す。図１３Ａは、ｆｏｒｍｉｎｇ過程における電流の変化を示すグラフであり、図１３Ｂは、ｓｅｔ過程における電流の変化を示すグラフであり、図１３Ｃは、ｒｅｓｅｔ過程における電流の変化を示すグラフである。なお、各グラフ中の矢印は、電流の変化の方向を示している。
図１３Ａに示すように、形成された直後のＴｉＯｘ膜の抵抗は高く、ｆｏｒｍｉｎｇ過程において８Ｖ程度の電圧を印加しなければ電流は急増しない。なお、ｆｏｒｍｉｎｇ過程においても電流制限（制限値：１０ｍＡ）をかけている。
ｆｏｒｍｉｎｇ過程が完了したＴｉＯｘ膜に、再び電圧を印加して行くと、図１３Ｂに示すように、２．５Ｖ程度の電圧を印加したときに抵抗が急減する。そして、印加電圧をゼロにしても、抵抗が低い状態が保持される。つまり、ｓｅｔ過程の処理が行われる。
その後、ｓｅｔ過程が完了したＴｉＯｘ膜に、再び電圧を印加して行くと、図１３Ｃに示すように、電流が速やかに上昇するが、１．２Ｖ程度の電圧を印加したときに抵抗が急増する。そして、印加電圧をゼロにしても、抵抗が高い状態が保持される。つまり、ｒｅｓｅｔ過程の処理が行われる。
その後は、抵抗の大小及び印加電圧に応じて、ｓｅｔ過程又はｒｅｓｅｔ過程が発現する。なお、ｆｏｒｍｉｎｇ過程時の制限電流の値等によっては、ｆｏｒｍｉｎｇ過程が完了したＴｉＯｘ膜の抵抗が低く、その直後がｓｅｔ過程ではなくｒｅｓｅｔ過程となる場合もある。この場合にも、その後は、抵抗の大小及び印加電圧に応じて、ｓｅｔ過程又はｒｅｓｅｔ過程のみが発現する。つまり、熱的ストレスの印加等がない限り、ｆｏｒｍｉｎｇ過程が発現するのは、最初の一度きりである。
抵抗変化メモリは、スケーリング限界の近付きつつあるフラッシュメモリの代替メモリとして期待されている。しかし、上述のように、ＴｉＯｘのｆｏｒｍｉｎｇ過程には高い電圧の印加が必要とされる。このため、材料の適切な選択等が必要となっている。本願発明者等による実験の結果によると、ＮｉＯｘを用いた場合には、ＴｉＯｘよりも低い電圧でｆｏｒｍｉｎｇ過程が完了することが確認されている。従って、ＮｉＯｘの使用が有用であるとも考えられる。
しかしながら、本願発明者等は、メモリセルが小さくなるに連れてｆｏｒｍｉｎｇ過程に必要な電圧（ｆｏｒｍｉｎｇ電圧）が高くなる傾向があることを見出し、ＮｉＯｘを用いた場合にも、ｆｏｒｍｉｎｇ電圧を他の素子の駆動電圧と釣り合う程度まで下げることは困難であることを見出した。
特開２００４−２４１３９６号公報 特開２００４−３６３６０４号公報 A. Beck et al., Apply. Phys.,Lett. 77, 139 (2001) I. G. Baek et al., Tech. Digest IEDM 2004, p. 587
本発明は、ｆｏｒｍｉｎｇ電圧を低下させることができる半導体装置及びその制御方法を提供することを目的とする。
ここで、本願発明者等が行った実験について説明する。図１Ａは、第１の試料のｆｏｒｍｉｎｇ過程における電流の変化を示すグラフであり、図１Ｂは、第２の試料のｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。第１の試料では、その平面形状を一辺の長さが１７０μｍの正方形とした。第２の試料では、その平面形状を一辺の長さが１．５μｍの正方形とした。また、２つの電極間にＮｉＯｘ膜を形成した。そして、ｆｏｒｍｉｎｇ電圧を測定した。
図１Ａに示すように、大きい第１の試料のｆｏｒｍｉｎｇ電圧は１Ｖ程度であったが、図１Ｂに示すように、微小な第２の試料のｆｏｒｍｉｎｇ電圧は３Ｖ以上となった。製造販売される抵抗変化メモリのメモリセルの大きさは１００ｎｍ以下と考えられているため、このままでは、非常に大きいｆｏｒｍｉｎｇ電圧が必要となってしまう。
そこで、本願発明者等は、ｆｏｒｍｉｎｇ電圧が高い原因を究明すべく、ＮｉＯｘ膜のＣＡＦＭ（Conductive Atomic Force Microscopy）像の観察を行った。図２は、ＮｉＯｘ膜のＣＡＦＭ像を示す図（顕微鏡写真）である。ＣＡＦＭ像では、明るい領域ほど抵抗が低い。図２中の領域Ｒ１及びＲ２は、いずれも一辺の長さが１００ｎｍの正方形の領域である。領域Ｒ１は、抵抗が高い部分（電流が小さい部分）により占められているが、領域Ｒ２中には、抵抗が低い部分（電流が大きい部分）が存在している。領域Ｒ２のように、１個のメモリセル中に抵抗が低い部分が含まれていれば、当該メモリセルのｆｏｒｍｉｎｇ電圧が非常に高くなることはないが、領域Ｒ１のように、１個のメモリセル中に抵抗が低い部分が含まれていない場合には、そのｆｏｒｍｉｎｇ電圧が高くなってしまう。そして、抵抗が低い部分は、Ｎｉの酸化が比較的低い部分であるか、結晶粒界であると考えられる。従って、メモリセルが小さくなるほど、抵抗が高い部分により占められる頻度が高くなり、ｆｏｒｍｉｎｇ電圧が高いメモリセルが形成されやすくなってしまうと考えられる。
また、本願発明者等は、従来の抵抗変化メモリにおいて下部電極として使用されているＰｔ膜上に、種々の条件下で酸化ニッケル膜を形成し、その断面ＳＥＭ（Scanning Electron Microscopy）像の観察を行った。図３Ａは、試料Ｓ１の断面ＳＥＭ像を示す図（顕微鏡写真）であり、図３Ｂは、試料Ｓ２の断面ＳＥＭ像を示す図（顕微鏡写真）であり、図３Ｃは、試料Ｓ３の断面ＳＥＭ像を示す図（顕微鏡写真）であり、図３Ｄは、試料Ｓ４の断面ＳＥＭ像を示す図（顕微鏡写真）である。試料Ｓ１では、Ｎｉ膜をＰｔ膜上に形成した後に、１０１３２５Ｐａ（１ａｔｍ）の酸素雰囲気中でＮｉ膜を３９５℃で３０分間アニールすることにより、酸化ニッケル膜を形成した。試料Ｓ２では、Ｎｉ膜をＰｔ膜上に形成した後に、１０１３２５Ｐａ（１ａｔｍ）の酸素雰囲気中でＮｉ膜を３９５℃で６０分間アニールすることにより、酸化ニッケル膜を形成した。試料Ｓ３では、Ｎｉ膜をＰｔ膜上に形成した後に、１０１３２５Ｐａ（１ａｔｍ）の酸素雰囲気中でＮｉ膜を４３５℃で６０分間アニールすることにより、酸化ニッケル膜を形成した。試料Ｓ４では、１０１３２５Ｐａ（１ａｔｍ）の酸素雰囲気中でＮｉ膜をＰｔ膜上に形成した後に、Ｎｉ膜を４８５℃で６０分間アニールすることにより、酸化ニッケル膜を形成した。
図３Ａ及び図３Ｂから分かるように、アニール時間が長いほど結晶粒が大きくなった。このことは、アニール時間が長くなるほど、ｆｏｒｍｉｎｇ電圧が高くなる傾向があることを示している。また、図３Ｂ乃至図３Ｄに示すように、アニール温度が高いほど結晶粒が大きくなった。このことは、アニール温度が高くなるほど、ｆｏｒｍｉｎｇ電圧が高くなる傾向があることを示している。
また、本願発明者等は、試料Ｓ１〜Ｓ４の酸化ニッケル膜のＸＰＳ分析を行った。この結果を図４に示す。図４に示すように、試料Ｓ１の酸化ニッケル膜の酸化度（酸素含有量／ニッケル含有量）は、０．８１であった。また、試料Ｓ２での酸化度は０．８４であり、試料Ｓ３での酸化度は０．８５であり、試料Ｓ４での酸化度は０．８６であった。このように、結晶粒が小さい試料ほど、酸化度が低いという結果が得られた。
このような実験結果から考察すると、Ｎｉ等の導電性酸化物における金属元素の酸化を比較的低く抑えたり、結晶粒を微細化したりすれば、抵抗が低い部分を広く確保することが可能となり、ｆｏｒｍｉｎｇ電圧が低い抵抗変化メモリを得ることができると考えられる。
但し、単にアニール温度を下げただけでは、Ｎｉ等の酸化が進まず、金属膜から導電性酸化膜に変化する程度まで酸化させるために必要な時間が非常に長くなってしまう。また、単にアニール時間を短くしただけの場合にも、Ｎｉ等の酸化が進まず、金属膜から導電性酸化膜に変化する程度まで酸化させるために必要な温度が非常に高くなってしまう。つまり、アニール温度及びアニール時間の調整のみで酸化及び結晶粒径の調整を行うことは困難である。
そして、本願発明者等は、このような知見に基づいて鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る半導体装置には、第１の電極と、前記第１の電極上に形成され、金属原子を含有する金属含有膜と、前記金属含有膜上に形成され、金属酸化物を含有する抵抗変化膜と、前記抵抗変化膜上に形成された第２の電極と、が設けられている。前記抵抗変化膜は、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成されている。また、前記抵抗変化膜の抵抗は、前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化する。
本発明に係る半導体装置の製造方法では、第１の電極上に、金属原子を含有する金属含有膜を形成し、その後、前記金属含有膜上に、金属酸化物を含有する抵抗変化膜を形成する。次に、前記抵抗変化膜上に、第２の電極を形成する。前記抵抗変化膜としては、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成されたものを形成する。また、前記抵抗変化膜としては、その抵抗が前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化するものを形成する。
図１Ａは、第１の試料のｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。 図１Ｂは、第２の試料のｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。 図２は、ＮｉＯｘ膜のＣＡＦＭ像を示す図である。 図３Ａは、試料Ｓ１の断面ＳＥＭ像を示す図である。 図３Ｂは、試料Ｓ２の断面ＳＥＭ像を示す図である。 図３Ｃは、試料Ｓ３の断面ＳＥＭ像を示す図である。 図３Ｄは、試料Ｓ４の断面ＳＥＭ像を示す図である。 図４は、試料Ｓ１〜Ｓ４のＸＰＳ分析の結果を示すグラフである。 図５Ａは、本発明の実施形態に係る抵抗変化メモリの構造を示す断面図である。 図５Ｂは、本発明の実施形態に係る抵抗変化メモリの構造を示すレイアウト図である。 図６は、本実施形態に係る抵抗変化メモリの構成を示す回路図である。 図７は、図６中の破線で囲まれた領域を拡大して示す回路図である。 図８Ａは、本発明の実施形態に係る抵抗変化メモリを製造する方法を工程順に示す断面図である。 図８Ｂは、図８Ａに引き続き、抵抗変化メモリを製造する方法を示す断面図である。 図８Ｃは、図８Ｂに引き続き、抵抗変化メモリを製造する方法を示す断面図である。 図８Ｄは、図８Ｃに引き続き、抵抗変化メモリを製造する方法を示す断面図である。 図８Ｅは、図８Ｄに引き続き、抵抗変化メモリを製造する方法を示す断面図である。 図８Ｆは、図８Ｅに引き続き、抵抗変化メモリを製造する方法を示す断面図である。 図８Ｇは、図８Ｆに引き続き、抵抗変化メモリを製造する方法を示す断面図である。 図８Ｈは、図８Ｇに引き続き、抵抗変化メモリを製造する方法を示す断面図である。 図９Ａは、試料ＡのＣＡＦＭ像を示す図である。 図９Ｂは、試料ＢのＣＡＦＭ像を示す図である。 図１０Ａは、試料Ｃのｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。 図１０Ｂは、試料Ｄのｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。 図１０Ｃは、試料ＣのＣＡＦＭ像を示す図である。 図１１Ａは、試料Ｅにおける抵抗の変化を示すグラフである。 図１１Ｂは、試料Ｆにおける抵抗の変化を示すグラフである。 図１２は、単極性材料であるＴｉＯｘの薄膜の電流−電圧特性を示すグラフである。 図１３Ａは、ｆｏｒｍｉｎｇ過程における電流の変化を示すグラフである。 図１３Ｂは、ｓｅｔ過程における電流の変化を示すグラフである。 図１３Ｃは、ｒｅｓｅｔ過程における電流の変化を示すグラフである。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図５Ａは、本発明の実施形態に係る半導体装置（抵抗変化メモリ）の構造を示す断面図であり、図５Ｂは、本発明の実施形態に係る半導体装置（抵抗変化メモリ）の構造を示すレイアウト図である。
本実施形態では、表面の導電型がｐ型の半導体基板１上に、ゲート絶縁膜２及びゲート電極３が形成されている。また、半導体基板１の表面には、平面視でゲート電極３を挟むようにして、導電型がｎ型のソース４ｓ及びドレイン４ｄが形成されている。このようにして、トランジスタＴｒが構成されている。なお、ドレイン４ｄは、トランジスタＴｒ毎に独立して形成されているが、ソース４ｓは、例えば隣り合う２個のトランジスタＴｒにより共有されている。
半導体基板１上に、トランジスタＴｒを覆う層間絶縁膜５が形成されている。層間絶縁膜５は、例えば酸化シリコンから構成されている。層間絶縁膜５に、ソース４ｓまで到達するコンタクトホール及びドレイン４ｄまで到達するコンタクトホールが形成されており、これらの内部にコンタクトプラグ６が埋め込まれている。層間絶縁膜５に、ゲート電極３まで到達するコンタクトホールも形成されており、この内部にもコンタクトプラグ（図示せず）が埋め込まれている。また、層間絶縁膜５の表面は平坦化されている。
層間絶縁膜５上に、ソース４ｓに接するコンタクトプラグ６に接する信号線７（ＳＬ）、及びドレイン４ｄに接するコンタクトプラグ６に接する下部電極８が形成されている。信号線７（ＳＬ）及び下部電極８は、例えばＰｔから構成されている。また、信号線７（ＳＬ）及び下部電極８の間には、絶縁膜９が形成されている。
下部電極８上に、酸化チタン膜１０、酸化ニッケル膜１１及び上部電極１２が形成されており、下部電極８、酸化チタン膜１０、酸化ニッケル膜１１及び上部電極１２から抵抗素子ＶＲが構成されている。酸化チタン膜１０の厚さは、例えば５ｎｍであり、酸化ニッケル膜１１の厚さは、例えば６０ｎｍである。また、酸化ニッケル膜１１を構成する酸化ニッケル中の酸素の割合は、化学量論組成における酸素の割合よりも低い。上部電極１２は、例えばＰｔから構成されている。
絶縁膜９上に、信号線７（ＳＬ）及び抵抗素子ＶＲを覆う層間絶縁膜１３が形成されている。層間絶縁膜１３は、例えば酸化シリコンから構成されている。層間絶縁膜１３に、上部電極１２まで到達するコンタクトホールが形成されており、この内部にコンタクトプラグ１４が埋め込まれている。また、層間絶縁膜１３の表面は平坦化されている。
そして、層間絶縁膜１３上に、複数のコンタクトプラグ１４に接するビット線１５（ＢＬ）が形成されている。ビット線１５（ＢＬ）は、例えばＣｕから構成されている。層間絶縁膜１３上には、更に他の層間絶縁膜及び配線等が形成されている。
ビット線１５は、図５Ｂに示すように、複数設けられており、これらは互いに平行に延びている。また、ゲート電極３はワード線ＷＬとして機能し、１本の信号線７（ＳＬ）が２のワード線ＷＬに挟まれている。図６は、本実施形態に係る抵抗変化メモリの構成を示す回路図であり、図７は、図６中の破線で囲まれた領域を拡大して示す回路図である。
図６及び図７に示すように、複数の信号線ＳＬが平行に互いに延びており、各信号線ＳＬの両側に１本ずつのワード線ＷＬが位置している。また、複数のビット線ＢＬがこれらと交差している。そして、信号線ＳＬとビット線ＢＬとの交点の近傍において、２個のトランジスタＴｒのソースが信号線ＳＬに共通接続され、これらのトランジスタＴｒの各ゲートが当該信号線ＳＬを挟む２本のワード線ＷＬの各々に接続されている。また、これらのトランジスタＴｒのドレインに抵抗素子ＶＲの下部電極８が接続され、抵抗素子ＶＲの上部電極１２がビット線ＢＬに接続されている。
また、図示しないが、ワード線ＷＬ、信号線ＳＬ及びビット線ＢＬには、酸化ニッケル膜１１の抵抗を変化させることにより、抵抗素子ＶＲに情報を記憶させる書き込み回路が接続されている。更に、信号線ＳＬ及びビット線ＢＬには、酸化ニッケル膜１１の抵抗を判別することにより、抵抗素子ＶＲから情報を読み出す読み出し回路も接続されている。
このように構成された抵抗変化メモリにおいては、抵抗素子ＶＲに、抵抗変化膜として機能する酸化ニッケル膜１１の下に酸化チタン膜１０が形成されている。そして、チタンの方がニッケルよりも酸素と結合しやすい。即ち、酸化前後でのギブズの自由エネルギーの差ΔＧは、酸化ニッケルでは、３９５℃で−２１０ＫＪ／ｍｏｌ程度であるのに対し、酸化チタンでは、３９５℃で−８１０ＫＪ／ｍｏｌ程度である。従って、チタン膜の上にニッケル膜が形成された構造に対して、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で３９５℃のアニールを行うと、酸素はチタンと優先的に結合しようとするため、ニッケルの酸化が低く抑えられ、また、結晶粒径が小さなものとなる。この結果、上述の本願発明者等による実験から明らかなように、抵抗が低い部分が広く確保される。従って、ｆｏｒｍｉｎｇ電圧が低く抑えられる。
次に、本発明の実施形態に係る抵抗変化メモリを製造する方法について説明する。図８Ａ乃至図８Ｈは、本発明の実施形態に係る抵抗変化メモリを製造する方法を工程順に示す断面図である。
先ず、図８Ａに示すように、半導体基板１の表面にトランジスタＴｒを形成する。トランジスタＴｒの形成の際には、先ず、ゲート絶縁膜２及びゲート電極３を順次形成する。次に、平面視でゲート電極３を挟むようにして、導電型がｎ型のソース４ｓ及びドレイン４ｄを半導体基板１の表面に形成する。なお、ソース４ｓは、隣り合う２個のトランジスタＴｒにより共有させる。
次いで、図８Ｂに示すように、トランジスタＴｒを覆う層間絶縁膜５を形成する。層間絶縁膜５としては、例えばシリコン酸化膜を形成する。次に、層間絶縁膜５の表面を平坦化する。その後、ソース４ｓまで到達するコンタクトホール及びドレイン４ｄまで到達するコンタクトホールを層間絶縁膜５に形成し、これらの内部にコンタクトプラグ６を埋め込む。この時、ゲート電極３まで到達するコンタクトホールの形成及びその内部へのコンタクトプラグ（図示せず）の埋め込みも行う。
続いて、図８Ｃに示すように、層間絶縁膜５上に、ソース４ｓに接するコンタクトプラグ６に接する信号線７、及びドレイン４ｄに接するコンタクトプラグ６に接する下部電極８を形成する。
次に、図８Ｄに示すように、信号線７及び下部電極８間の隙間に絶縁膜９を形成する。絶縁膜９としては、例えばシリコン酸化膜を形成する。
次いで、図８Ｅに示すように、信号線７、下部電極８及び絶縁膜９上に、厚さが５ｎｍ程度のチタン膜を、スパッタ法又はＣＶＤ法等により形成する。続いて、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で５５０℃のアニールを３０分間アニールすることにより、チタン膜を酸化チタン膜１０ａに変化させる。この時、酸化チタンの組成は、化学量論組成よりも酸素が不足したものとする。
その後、酸化チタン膜１０ａ上に、厚さが６０ｎｍ程度のニッケル膜を、スパッタ法又はＣＶＤ法等により形成する。続いて、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で３９５℃のアニールを３０分間アニールすることにより、ニッケル膜を酸化ニッケル膜１１ａに変化させる。この時、化学量論組成よりも酸素が欠乏している酸化チタンは、ニッケルよりも酸素と結合しやすいため、ニッケルの酸化が抑制され、酸化ニッケル膜１１ａは酸化の程度が低い酸化膜となる。また、その結晶粒径も比較的小さくなる。
次に、酸化ニッケル膜１１ａ上に上部電極膜１２を形成する。上部電極膜１２としては、例えばＰｔ膜を形成する。
次いで、図８Ｆに示すように、上部電極膜１２ａ、酸化ニッケル膜１１ａ及び酸化チタン膜１０ａをパターニングすることにより、上部電極１２、酸化ニッケル膜１１及び酸化チタン膜１０を形成する。この結果、抵抗素子ＶＲが得られる。
その後、図８Ｇに示すように、信号線７及び抵抗素子ＶＲを覆う層間絶縁膜１３を形成する。層間絶縁膜１３としては、例えば酸化シリコン膜を形成する。次に、層間絶縁膜１３の表面を平坦化する。続いて、上部電極１２まで到達するコンタクトホールを層間絶縁膜１３に形成し、この内部にコンタクトプラグ１４を埋め込む。
そして、層間絶縁膜１３上に、複数のコンタクトプラグ１４に接するビット線１５を形成する。その後、層間絶縁膜１３上に、更に他の層間絶縁膜及び配線等を形成する。この結果、抵抗変化メモリが完成する。
このような方法によれば、酸化ニッケル膜１１に適切に酸素欠損を生じさせて、ｆｏｒｍｉｎｇ電圧を低く抑えることができる。なお、この方法では、酸化ニッケル膜１１ａの形成に当たり、チタン膜上にニッケル膜を形成するのではなく、酸化チタン膜１０ａ上にニッケル膜を形成している。これは、チタン膜上にニッケル膜を形成した場合には、酸化チタンのΔＧが酸化ニッケルのものよりも著しく大きくなるため、酸化ニッケル膜１１ａに過多の酸素欠損が生じてしまうからである。過多の酸素欠損が生じると、キャリアが多量に注入され、抵抗が大きく低下してしまい、抵抗変化膜として機能しなくなることがある。一方、酸化チタン膜１０ａ上にニッケル膜を形成した場合には、酸素欠損が適切な程度のものになりやすい。
なお、酸化ニッケル膜１１ａの形成方法は、スパッタ法又はＣＶＤ法等により形成されたニッケル膜の酸化という方法に限定されない。例えば、酸素反応性スパッタ法等の反応性スパッタ法により酸化ニッケル膜１１ａを形成してもよい。この場合には、上述の方法よりも酸化ニッケル膜１１ａ中のニッケルが酸素と結合しやすいため、チタン膜を酸化させずにそのまま用いてもよい。
また、抵抗変化膜及びその下の金属含有膜の材料は特に限定されない。抵抗変化膜の材料としては、例えば酸化チタン、酸化ニッケル、酸化イットリウム、酸化セリウム、酸化マグネシウム、酸化亜鉛、酸化ジルコニウム、酸化タングステン、酸化ニオブ、酸化タンタル、酸化クロム、酸化マンガン、酸化アルミニウム、酸化バナジウム及び酸化シリコンが挙げられる。また、金属含有膜は、抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成されていればよい。例えば、抵抗変化膜を構成する物質と比べて、酸化反応に対するエネルギー差ΔＧが小さい金属又はそれをある程度酸化したものを金属含有膜の材料として用いることが好ましい。
更に、上部電極の材料も限定されない。例えば、Ｐｔ、Ｉｒ、Ｗ、Ｎｉ、Ａｕ、Ｃｕ、Ａｇ、Ｐｄ、Ｚｎ、Ｃｒ、Ａｌ、Ｍｎ、Ｔａ、Ｓｉ、ＴａＮ、ＴｉＮ、Ｓｉ３Ｎ４、Ｒｕ、ＩＴＯ、ＮｉＯ、ＩｒＯ、ＳｒＲｕＯ、ＣｏＳｉ２、ＷＳｉ２、ＮｉＳｉ、ＭｏＳｉ２、ＴｉＳｉ２、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、又はＡｌ−Ｓｉ−Ｃｕ等を使用することができる。
次に、本願発明者等が行った実験の内容及び結果について説明する。
（第１の実験）
第１の実験では、２種類の試料（試料Ａ及び試料Ｂ）を作製し、そのＣＡＦＭ像の観察を行った。試料Ａの作製では、Ｐｔ基板上にニッケル膜（厚さ：６０ｎｍ）をスパッタ法により形成し、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で３９５℃のアニールを３０分間行うことにより、ニッケル膜を酸化ニッケル膜に変化させた。試料Ｂの作製では、先ず、Ｐｔ基板上にチタン膜（６０ｎｍ）をスパッタ法により形成し、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で５５０℃のアニールを３０分間行うことにより、チタン膜を酸化チタン膜に変化させた。次に、酸化チタン膜上にニッケル膜（厚さ：６０ｎｍ）をスパッタ法により形成し、酸素の分圧が１０１３２５Ｐａ（１ａｔｍ）の雰囲気中で３９５℃のアニールを３０分間行うことにより、ニッケル膜を酸化ニッケル膜に変化させた。試料ＡのＣＡＦＭ像を図９Ａに示し、試料ＢのＣＡＦＭ像を図９Ｂに示す。
図９Ａ及び図９Ｂに示すように、試料Ｂにおいて、低抵抗の領域が多かった。これは、試料Ｂでは、酸化チタンの存在により酸化ニッケルに酸素欠損が生じやすかったのに対し、試料Ａでは、酸素欠損が生じにくく、酸化ニッケルの組成が第２の試料よりも化学量論組成に近くなったためである。
（第２の実験）
第２の実験では、２種類の試料（試料Ｃ及び試料Ｄ）を作製し、そのｆｏｒｍｉｎｇ電圧を測定した。試料Ｃは、酸化チタン膜の厚さを５ｎｍとしたことを除き、試料Ｂと同様の方法により作製した。試料Ｄは、酸化チタン膜の厚さを１０ｎｍとしたことを除き、試料Ｂと同様の方法により作製した。試料Ｃのｆｏｒｍｉｎｇ過程における電流の変化を示すグラフを図１０Ａに示し、試料Ｄのｆｏｒｍｉｎｇ過程における電流の変化を示すグラフを図１０Ｂに示す。
図１０Ａ及び図１０Ｂに示すように、試料Ｃのｆｏｒｍｉｎｇ電圧は１．６Ｖ程度であり、これはｓｅｔ電圧と同程度であったが、試料Ｄのｆｏｒｍｉｎｇ電圧は５．５Ｖ以上であり、ｓｅｔ電圧よりも高かった。これは、いずれの試料においても酸化チタン膜にもリークスポットを形成することが必要であるが、試料Ｄでは、酸化チタン膜が厚い分だけ高い電圧が必要とされたからである。
また、図１０Ｃに、試料ＣのＣＡＦＭ像を示す。図９Ｂ及び図１０Ｃに示すように、酸化チタン膜が５ｎｍと薄い試料Ｃにおいても、試料Ｂに対して遜色なく低抵抗の領域が広がってういた。このことから、酸化チタン膜等の金属含有膜の厚さは、１０ｎｍ未満、特に８ｎｍ以下であることが好ましい。
（第３の実験）
第３の実験では、２種類の試料（試料Ｅ及び試料Ｆ）を作製し、その動作の確認を行った。試料Ｅの作製では、先ず、Ｐｔ基板上にチタン膜（厚さ：２ｎｍ）をスパッタ法により形成した。次に、チタン膜上に酸化ニッケル膜（厚さ：５ｎｍ）を反応性スパッタ法により形成した。更に、酸化ニッケル膜上にＰｔ膜を形成した。試料Ｆの作製では、Ｐｔ基板上に酸化ニッケル膜（厚さ：５ｎｍ）を反応性スパッタ法により形成し、その上にＰｔ膜を形成した。そして、Ｐｔ基板を下部電極とし、Ｐｔ膜を上部電極として、これらの間に電圧を印加し、下部電極及び上部電極間の抵抗の変化の確認を行った。試料Ｅの確認結果を図１１Ａに示し、試料Ｆの確認結果を図１１Ｂに示す。
図１１Ａに示すように、試料Ｅでは、抵抗の変化が発現したが、試料Ｆでは抵抗の変化が発現しなかった。従って、試料Ｅを抵抗変化メモリに使用することは可能であるが、試料Ｆを抵抗変化メモリに使用することはできない。
本発明によれば、第１の電極と抵抗変化膜との間に、記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成された金属含有膜が設けられるため、抵抗変化膜の酸化の程度が適切に調整され、ｆｏｒｍｉｎｇ電圧を適切に低下させることができる。
非特許文献１には、０．２％のＣｒがドープされたＳｒＺｒＯ3の抵抗の変化が記載されている。負の電圧を印加していくと、−０．５Ｖ付近で電流の絶対値が急増する。つまり、ＳｒＺｒＯ3の抵抗が高抵抗から低抵抗に急激に変化する。このような高抵抗から低抵抗への切り替わり現象及びその過程はセット（ｓｅｔ）とよばれることがある。次に、電圧を正の方向へ掃引していくと、＋０．５Ｖ付近で電流の値が急減する。つまり、ＳｒＺｒＯ3の抵抗が低抵抗から高抵抗に急激に戻る。このような低抵抗から高抵抗への切り替わり現象及びその過程はリセット（ｒｅｓｅｔ）とよばれることがある。また、各抵抗は、±０．５Ｖの範囲内では安定であり、電圧が印加されていなくても保持される。従って、高抵抗の状態及び低抵抗の状態を、夫々「０」及び「１」に対応させることにより、双極性材料をメモリに使用することが可能となる。なお、抵抗が変化する閾値電圧は、材料及び結晶性等に依存する。また、直流電圧だけでなく、パルス電圧を印加することよって抵抗を変化させることも可能である。
一方、抵抗が低い状態の薄膜に電圧を印加していくと（５）、ある電圧（１．２Ｖ程度）で抵抗が急激に高くなり、電流が急減する（６）。その後、電圧を下げていくと（７）、抵抗が高い状態のまま電流が０に戻る。このような処理により、薄膜の抵抗が低抵抗から高抵抗に変化する。つまり、ｒｅｓｅｔ過程が発現する。そして、この抵抗が高い状態は、電圧が印加されていなくても保持される。
また、図１０Ｃに、試料ＣのＣＡＦＭ像を示す。図９Ｂ及び図１０Ｃに示すように、酸化チタン膜が５ｎｍと薄い試料Ｃにおいても、試料Ｂに対して遜色なく低抵抗の領域が広がっていた。このことから、酸化チタン膜等の金属含有膜の厚さは、１０ｎｍ未満、特に８ｎｍ以下であることが好ましい。
本発明によれば、第１の電極と抵抗変化膜との間に、抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成された金属含有膜が設けられるため、抵抗変化膜の酸化の程度が適切に調整され、ｆｏｒｍｉｎｇ電圧を適切に低下させることができる。

Claims (17)

  1. 第１の電極と、
    前記第１の電極上に形成され、金属原子を含有する金属含有膜と、
    前記金属含有膜上に形成され、金属酸化物を含有する抵抗変化膜と、
    前記抵抗変化膜上に形成された第２の電極と、
    を有し、
    前記金属含有膜は、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成され、
    前記抵抗変化膜の抵抗は、前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化することを特徴とする半導体装置。
  2. 前記抵抗変化膜は、前記第１の電極と前記第２の電極との間に印加される電圧に対応した複数の抵抗値を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記金属含有膜は、前記抵抗変化膜の結晶粒径が、前記抵抗変化膜が前記第１の電極上に形成された場合よりも、前記抵抗変化膜が前記金属含有膜上に形成された場合の方が小さくなる物質から構成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記抵抗変化膜又は前記金属含有膜は、酸化チタン、酸化ニッケル、酸化イットリウム、酸化セリウム、酸化マグネシウム、酸化亜鉛、酸化ジルコニウム、酸化タングステン、酸化ニオブ、酸化タンタル、酸化クロム、酸化マンガン、酸化アルミニウム、酸化バナジウム及び酸化シリコンからなるから選択された少なくとも１種の物質から構成されていることを特徴とする請求項１に記載の半導体装置。
  5. 前記金属酸化物の組成は、化学量論組成よりも酸素が欠乏したものとなっていることを特徴とする請求項１に記載の半導体装置。
  6. 前記金属含有膜の厚さは、８ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
  7. 前記金属含有膜は、金属又は金属酸化物から構成されていることを特徴とする請求項１に記載の半導体装置。
  8. 第１の電極上に、金属原子を含有する金属含有膜を形成する工程と、
    前記金属含有膜上に、金属酸化物を含有する抵抗変化膜を形成する工程と、
    前記抵抗変化膜上に、第２の電極を形成する工程と、
    を有し、
    前記金属含有膜として、前記抵抗変化膜を構成する物質よりも酸素と結合しやすい物質から構成されたものを形成し、
    前記抵抗変化膜として、その抵抗が前記第１の電極と前記第２の電極との間に印加された電圧に伴って変化するものを形成することを特徴とする半導体装置の製造方法。
  9. 前記抵抗変化膜として、前記第１の電極と前記第２の電極との間に印加される電圧に対応した複数の抵抗値を有するものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記金属含有膜として、前記抵抗変化膜の結晶粒径が、前記抵抗変化膜が前記第１の電極上に形成された場合よりも、前記抵抗変化膜が前記金属含有膜上に形成された場合の方が小さくなる物質から構成されたものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記抵抗変化膜又は前記金属含有膜として、酸化チタン、酸化ニッケル、酸化イットリウム、酸化セリウム、酸化マグネシウム、酸化亜鉛、酸化ジルコニウム、酸化タングステン、酸化ニオブ、酸化タンタル、酸化クロム、酸化マンガン、酸化アルミニウム、酸化バナジウム及び酸化シリコンからなるから選択された少なくとも１種の物質から構成されたものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  12. 前記金属含有膜を形成する工程において、
    前記第１の電極上に、第１の金属層を形成し、
    その後、前記第１の金属層を酸化させることにより、その組成が化学量論組成よりも酸素が欠乏した組成の金属酸化物層を前記金属含有膜として形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  13. 前記抵抗変化膜を形成する工程において、
    前記金属含有膜上に、第２の金属層を形成し、
    その後、前記第２の金属層を酸化させることにより、その組成が化学量論組成よりも酸素が欠乏している金属酸化物層を前記抵抗変化膜として形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記抵抗変化膜を形成する工程において、前記金属含有膜上に、反応性スパッタ法により、その組成が化学量論組成よりも酸素が欠乏している金属酸化物層を前記抵抗変化膜として形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  15. 前記抵抗変化膜として、前記金属酸化物の組成が化学量論組成よりも酸素が欠乏しているものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
  16. 前記金属含有膜の厚さを、８ｎｍ以下とすることを特徴とする請求項８に記載の半導体装置の製造方法。
  17. 前記金属含有膜として、金属又は金属酸化物から構成されたものを形成することを特徴とする請求項８に記載の半導体装置の製造方法。
JP2009502354A 2007-03-01 2007-03-01 半導体装置及びその製造方法 Expired - Fee Related JP5152173B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/053884 WO2008107941A1 (ja) 2007-03-01 2007-03-01 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008107941A1 true JPWO2008107941A1 (ja) 2010-06-03
JP5152173B2 JP5152173B2 (ja) 2013-02-27

Family

ID=39737846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009502354A Expired - Fee Related JP5152173B2 (ja) 2007-03-01 2007-03-01 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US7924138B2 (ja)
JP (1) JP5152173B2 (ja)
KR (1) KR101054321B1 (ja)
WO (1) WO2008107941A1 (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP5309615B2 (ja) * 2008-03-05 2013-10-09 富士通株式会社 抵抗変化型メモリおよびその作製方法
US8094485B2 (en) 2008-05-22 2012-01-10 Panasonic Corporation Variable resistance nonvolatile storage device with oxygen-deficient oxide layer and asymmetric substrate bias effect
JP2012506621A (ja) 2008-10-20 2012-03-15 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン シリコン系ナノスケールクロスバーメモリ
JP4937413B2 (ja) * 2008-12-10 2012-05-23 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
WO2010087000A1 (ja) * 2009-01-30 2010-08-05 株式会社 東芝 不揮発性記憶装置の製造方法
EP2259267B1 (en) 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
KR101055748B1 (ko) * 2009-10-23 2011-08-11 주식회사 하이닉스반도체 저항 변화 장치 및 그 제조방법
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8351241B2 (en) 2010-06-24 2013-01-08 The Regents Of The University Of Michigan Rectification element and method for resistive switching for non volatile memory device
US8241944B2 (en) * 2010-07-02 2012-08-14 Micron Technology, Inc. Resistive RAM devices and methods
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
CN103597597B (zh) 2011-06-10 2016-09-14 株式会社爱发科 可变电阻元件及其制造方法
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
KR101356958B1 (ko) * 2012-04-10 2014-01-29 성균관대학교산학협력단 저항 메모리 소자 및 이의 제조방법
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US8913418B2 (en) * 2013-03-14 2014-12-16 Intermolecular, Inc. Confined defect profiling within resistive random memory access cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US20180175290A1 (en) * 2016-12-19 2018-06-21 Arm Ltd. Forming nucleation layers in correlated electron material devices
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
CN111179991B (zh) * 2019-12-31 2022-06-03 清华大学 阻变存储阵列及其操作方法、阻变存储器电路
CN114525472B (zh) * 2022-02-22 2023-09-19 重庆工商大学 一种纳米结构氧化镍薄膜的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759249B2 (en) * 2002-02-07 2004-07-06 Sharp Laboratories Of America, Inc. Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory
JP2004241396A (ja) 2002-02-07 2004-08-26 Sharp Corp 抵抗変化素子の製造方法および不揮発性抵抗変化メモリデバイスの製造方法、並びに不揮発性抵抗変化メモリデバイス
US6872963B2 (en) * 2002-08-08 2005-03-29 Ovonyx, Inc. Programmable resistance memory element with layered memory material
US8031335B2 (en) * 2003-05-27 2011-10-04 Opto Trace Technologies, Inc. Non-invasive disease diagnosis using light scattering probe
US7892489B2 (en) * 2003-05-27 2011-02-22 Optotrace Technologies, Inc. Light scattering device having multi-layer micro structure
US7956997B2 (en) * 2003-05-27 2011-06-07 Optotrace Technologies, Inc. Systems and methods for food safety detection
US7384792B1 (en) * 2003-05-27 2008-06-10 Opto Trace Technologies, Inc. Method of fabricating nano-structured surface and configuration of surface enhanced light scattering probe
US7242469B2 (en) * 2003-05-27 2007-07-10 Opto Trace Technologies, Inc. Applications of Raman scattering probes
US7460224B2 (en) * 2005-12-19 2008-12-02 Opto Trace Technologies, Inc. Arrays of nano structures for surface-enhanced Raman scattering
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
KR100682908B1 (ko) * 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
KR100669854B1 (ko) * 2005-07-05 2007-01-16 삼성전자주식회사 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법
KR100960208B1 (ko) * 2005-07-29 2010-05-27 후지쯔 가부시끼가이샤 저항 기억 소자 및 불휘발성 반도체 기억 장치

Also Published As

Publication number Publication date
US20090309690A1 (en) 2009-12-17
KR20100004968A (ko) 2010-01-13
KR101054321B1 (ko) 2011-08-05
US7924138B2 (en) 2011-04-12
JP5152173B2 (ja) 2013-02-27
WO2008107941A1 (ja) 2008-09-12

Similar Documents

Publication Publication Date Title
JP5152173B2 (ja) 半導体装置及びその製造方法
TWI472018B (zh) Memory elements and memory devices
JP4798689B2 (ja) バッファ化層メモリセル
JP4607257B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
JP4822287B2 (ja) 不揮発性メモリ素子
JP5157448B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
US8675393B2 (en) Method for driving non-volatile memory element, and non-volatile memory device
JP4529654B2 (ja) 記憶素子及び記憶装置
US20080170428A1 (en) Nonvolatile semiconductor memory device and method of writing into the same
TWI584470B (zh) 可變電阻元件及其製造方法
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
US20140056056A1 (en) Method for reading data from nonvolatile memory element, and nonvolatile memory device
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US7932505B2 (en) Perovskite transition metal oxide nonvolatile memory element
JP5680927B2 (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
US8872152B2 (en) IL-free MIM stack for clean RRAM devices
CN103999218A (zh) 非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees