CN111179991B - 阻变存储阵列及其操作方法、阻变存储器电路 - Google Patents

Abstract

一种阻变存储阵列及其驱动方法、阻变存储器电路，该阻变存储阵列包括多个存储单元、多条位线、多条字线及多个块选择电路。每个存储单元包括阻变器件和开关器件。该多个存储单元沿第一方向和第二方向排列为多个存储单元行和多个存储单元列，该多条位线与该多个存储单元列一一对应连接。该块选择电路配置为响应于块选择电压，将操作电压写入所对应连接的位线。每个存储单元行的存储单元的开关器件的第二端彼此电连接。该阻变存储阵列有助于简化电路的制作工艺并提高良率。

Description

阻变存储阵列及其操作方法、阻变存储器电路

技术领域

本公开的实施例涉及一种阻变存储阵列及其操作方法、阻变存储器电路。

背景技术

阻变存储器（RRAM，Resistance changeable Random Access Memory）是一种利用薄膜阻变介质材料在外加电场下的作用下导电性能发生改变的特点来实现电阻值的高低转换的存储器。阻变存储器具有结构简单、工作速度快、功耗低、信息保持稳定、非挥发性等优点，具有巨大的发展应用前景。

发明内容

本公开至少一实施例提供一种阻变存储阵列，包括多个存储单元、多条位线、多条字线、多个块选择电路及多个初始化电路。所述多个存储单元沿第一方向和第二方向排列为多个存储单元行和多个存储单元列，每个存储单元包括阻变器件和开关器件，所述阻变器件包括第一电极和第二电极，所述阻变器件的第一电极与所述开关器件电连接。所述多条位线，沿所述第二方向延伸，且与所述多个存储单元列一一对应连接，其中，所述多条位线中的每条与所对应的一个存储单元列的阻变器件的第二电极电连接。所述多条字线沿所述第一方向延伸，且与所述多个存储单元行一一对应连接，其中，所述多条字线中的每条与所对应一个存储单元行的存储单元的开关器件电连接。所述多个块选择电路分别与所述多条位线一一对应电连接；所述多个初始化电路分别与所述多条位线一一对应电连接。每个块选择电路包括控制端、第一端和第二端，所述块选择电路的控制端配置为接收块选择电压，所述块选择电路的第一端配置为接收读写操作电压，所述块选择电路的第二端与所述块选择电路对应连接的位线电连接，所述块选择电路配置为响应于所述块选择电压，将所述读写操作电压写入所对应连接的位线；每个初始化电路包括控制端、第一端和第二端，所述初始化电路的控制端配置为接收初始化控制电压，所述初始化电路的第一端配置为接收初始化操作电压，所述初始化电路的第二端与所述初始化电路对应连接的位线电连接，所述初始化电路配置为响应于所述初始化控制电压，将所述初始化操作电压写入所对应连接的位线。

在一些示例中，所述多个初始化电路中的每个包括开关晶体管，所述开关晶体管的栅极、第一极和第二极分别为所述初始化电路的控制端、第一端和第二端；所述开关晶体管为P型晶体管。

在一些示例中，所述开关器件包括控制端、第一端和第二端，所述每条字线与所对应的一个存储单元行的存储单元的开关器件的控制端电连接；所述阻变存储阵列还包括沿所述第二方向延伸的多条源线，所述多条源线与所述多个存储单元列一一对应电连接，所述多条源线中的每条与所对应的一个存储单元列的存储单元的开关器件的第二端电连接。

在一些示例中，所述阻变存储阵列还包括多条全局位线，所述多条全局位线沿所述第二方向延伸，并与所述多个块选择电路一一对应电连接，每条全局位线与对应连接的块选择电路的第一端电连接。

在一些示例中，所述阻变存储阵列还包括初始化操作线，所述初始化操作线沿所述第一方向延伸，并与所述多个初始化电路的第一端电连接以提供所述初始化操作电压。

本公开至少一实施例还提供一种阻变存储器电路，包括上述阻变存储阵列。

在一些示例中，所述阻变存储器电路还包括初始化控制电路，所述初始化控制电路配置为与所述多个初始化电路电连接以提供所述初始化操作电压和所述初始化控制电压。

在一些示例中，所述阻变存储器电路还包括列选择电路，所述列选择电路配置为与所述多个块选择电路连接以向所述阻变存储阵列提供所述读写操作电压。

在一些示例中，所述阻变存储器电路还包括编程控制电路和读取控制电路，所述读写操作电压包括编程操作电压和读取操作电压。所述编程控制电路与所述列选择电路连接，并配置为通过所述列选择电路向所述阻变存储阵列提供所述编程操作电压；所述读取控制电路与所述列选择电路连接，并配置为通过所述列选择电路向所述阻变存储阵列提供所述读取操作电压。

本公开至少一实施例还提供一种操作方法，用于操作上述阻变存储阵列，所述操作方法包括：在初始化操作阶段，将所述多个块选择电路关闭，并通过所述多个初始化电路及所述多条位线向选中的至少一个存储单元行的存储单元施加所述初始化操作电压。

本公开至少一实施例还提供一种阻变存储阵列的操作方法，所述阻变存储阵列包括多个存储单元、多条位线、多条字线、多个块选择电路和多个初始化电路。所述多个存储单元沿第一方向和第二方向排列为多个存储单元行和多个存储单元列，每个存储单元包括阻变器件和开关器件，所述阻变器件包括第一电极和第二电极，所述阻变器件的第一电极与所述开关器件电连接。所述多条位线沿所述第二方向延伸，且分别与所述多列对应连接，其中，所述多条位线中的每条与所对应的一个存储单元列的存储单元的阻变器件的第二电极电连接。所述多条字线沿所述第一方向延伸，且分别与所述多行对应连接，所述多条字线中的每条与所对应的一个存储单元行的存储单元的开关器件电连接。所述多个块选择电路分别与所述多条位线一一对应电连接。所述多个初始化电路分别与所述多条位线一一对应电连接。所述操作方法包括：将所述多个块选择电路关闭，并通过所述多个初始化电路及所述多条位线对选中的至少一个存储单元行的存储单元进行第一初始化操作和第二初始化操作，所述第一初始化操作先于所述第二初始化操作。所述第一初始化操作包括：通过所述多个初始化电路及所述多条位线向选中的至少一个存储单元行的存储单元施加第一初始化操作电压V_F1。所述第二初始化操作包括：通过所述多个初始化电路及所述多条位线向所述选中的至少一个存储单元行的存储单元施加第二初始化操作电压V_F2。

在一些示例中，所述第一初始化操作电压V_F1大于所述第二初始化操作电压V_F2。

在一些示例中，每个初始化电路包括控制端、第一端和第二端，每个初始化电路的第二端与所述初始化电路对应连接的位线电连接；所述第一初始化操作还包括：向所述多个初始化电路的控制端施加第一初始化控制电压V_FC1以将所述多个初始化电路开启，所述第二初始化操作还包括：向所述多个初始化控制电路施加第二初始化控制电压V_FC2以将所述多个初始化电路开启。

在一些示例中，所述多个初始化电路中的每个包括开关晶体管，所述开关晶体管的栅极、第一极和第二极分别为所述初始化电路的控制端、第一端和第二端；所述开关晶体管为P型晶体管，所述第一初始化控制电压V_FC1小于所述第一初始化操作电压V_F1，所述第二初始化控制电压V_FC2小于所述第二初始化操作电压V_F2。

在一些示例中，所述第一初始化操作电压与所述第一初始化控制电压之差|V_F1－V_FC1|小于所述第二初始化操作电压与所述第二初始化控制电压之差|V_F2－V_FC2|。

在一些示例中，所述第一初始化操作的时间大于所述第二初始化操作的时间。

在一些示例中，所述操作方法还包括：在所述第二初始化操作后，通过所述多个初始化电路及所述多条位线对所述选中的至少一个存储单元行的存储单元进行第三初始化操作，所述第三初始化操作包括：通过所述多个初始化电路及所述多条位线向所述选中的至少一个存储单元行的存储单元施加第三初始化操作电压V_F3。

在一些示例中，所述第一初始化操作电压V_F1、所述第二初始化操作电压V_F2、所述第三初始化操作电压V_F3的大小依次减小。

在一些示例中，所述第一初始化操作、所述第二初始化操作、所述第三初始化操作的操作时间依次减小。

在一些示例中，每个初始化电路包括控制端、第一端和第二端，每个初始化电路的第二端与所述初始化电路对应连接的位线电连接；所述第一初始化操作还包括：向所述多个初始化电路的控制端施加第一初始化控制电压V_FC1以将所述多个初始化电路开启。所述第二初始化操作还包括：向所述多个初始化控制电路施加第二初始化控制电压V_FC2以将所述多个初始化电路开启；所述第三初始化操作还包括：向所述多个初始化控制电路施加第二初始化控制电压V_FC2以将所述多个初始化电路开启，所述第一初始化操作电压与所述第一初始化控制电压之差|V_F1－V_FC1|、所述第二初始化操作电压与所述第二初始化控制电压之差|V_F2－V_FC2|、所述第三初始化操作电压与所述第三初始化控制电压之差|V_F3－V_FC3|依次增大。

本公开至少一实施例还提供一种阻变存储阵列，包括多个存储单元、多条位线、多条字线和多个块选择电路。所述多个存储单元沿第一方向和第二方向排列为多个存储单元行和多个存储单元列，其中，每个存储单元包括阻变器件和开关器件，所述阻变器件包括第一电极和第二电极，所述开关器件包括控制端、第一端和第二端，所述阻变器件的第一电极与所述开关器件的第一端电连接。所述多条位线沿所述第二方向延伸，且分别与所述多个存储单元列一一对应连接，所述多条位线中的每条与所对应的一个存储单元列的存储单元的阻变器件的第二电极电连接。所述多条字线沿所述第一方向延伸，且分别与所述多个存储单元行一一对应连接，所述多条字线中的每条与所对应的一个存储单元行的存储单元的开关器件的控制端电连接。所述多个块选择电路分别与所述多条位线一一对应电连接，每个块选择电路包括控制端、第一端和第二端，所述块选择电路的控制端配置为接收第一控制信号，所述块选择电路的第一端配置为接收读写操作电压，所述块选择电路的第二端与所述块选择电路对应连接的位线电连接，所述块选择电路配置为响应于所述第一控制信号，将所述读写操作电压写入所对应连接的位线。每个存储单元行的存储单元的开关器件的第二端彼此电连接。

在一些示例中，所述阻变存储阵列还包括多条源线，沿所述第一方向延伸，且与所述多个存储单元行对应连接。每个存储单元行的存储单元的开关器件的第二端通过所对应的一条源线彼此电连接。

在一些示例中，所述阻变存储阵列还包括全局源线，所述多条源线均与所述全局源线电连接，从而所述全局源线将所述多个存储单元行的存储单元的开关器件的第二端彼此电连接。

在一些示例中，每个存储单元行的存储单元的开关器件的第二端均接地。

在一些示例中，所述阻变存储阵列还包括多个初始化电路，所述多个初始化电路分别与所述多条位线一一对应电连接，每个初始化电路包括控制端、第一端和第二端，所述初始化电路的控制端配置为接收初始化控制电压，所述初始化电路的第一端配置为接收初始化操作电压，所述初始化电路的第二端与所述初始化电路对应连接的位线电连接，所述初始化电路配置为响应于所述初始化控制电压，将所述初始化操作电压写入所对应连接的位线。

本公开至少一实施例还提供一种阻变存储器电路，包括上述阻变存储阵列。

在一些示例中，所述阻变存储器电路还包括源线控制电路，所述源线控制电路配置为与所述一个或多个存储单元行的存储单元的开关器件的第二端电连接以提供源线电压。

在一些示例中，所述阻变存储器电路还包括列选择电路、编程和擦除控制电路以及读取控制电路。所述读写操作电压包括编程操作电压、擦除操作电压和读取操作电压；所述列选择电路与所述多个块选择电路连接，并且配置为与所述多个块选择电路连接以向所述阻变存储阵列提供所述操作电压；所述编程和擦除控制电路与所述列选择电路连接，并配置为通过所述列选择电路向所述阻变存储阵列提供所述编程操作电压和所述擦除操作电压；所述读取控制电路与所述列选择电路连接，并配置为通过所述列选择电路向所述阻变存储阵列提供所述读取操作电压。

本公开至少一实施例还提供一种驱动方法，用于驱动上述阻变存储阵列，所述驱动方法包括：通过所述多条字线施加字线电压以选中一行存储单元，向所述选中的一行存储单元的开关器件的第二端施加源线电压使得所述开关器件开启并将所述源线电压传递至所述选中的一行存储单元的阻变器件的第一电极，以及通过所述多条位线中的至少一条向所述选中的一行存储单元中的至少一个存储单元的阻变器件的第二电极施加操作电压。所述操作电压包括所述读写操作电压和初始化操作电压。

在一些示例中，所述源线电压为接地电压。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1A为一种阻变器件的结构示意图；

图1B为一种阻变器件的电压-电流特性曲线图；

图2A为一种阻变存储单元的结构示意图；

图2B为一种阻变存储阵列的结构示意图；

图2C为一种阻变存储器电路的结构示意图；

图3为本公开至少一实施例提供的一种阻变存储阵列的结构示意图；

图4为本公开至少一实施例提供的一种阻变存储阵列的操作方法的信号波形示意图；

图5为本公开至少一实施例提供的一种阻变存储阵列的操作方法的流程图；

图6为本公开至少一实施例提供的阻变存储器电路的结构示意图；

图7A为本公开至少一实施例提供的另一种阻变存储阵列的结构示意图；

图7B为本公开至少一实施例提供的又一种阻变存储阵列的结构示意图；以及

图8为开至少一实施例提供的另一种阻变存储器电路的结构示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

阻变存储器所使用的存储器件（称为阻变器件或RRAM器件）例如为平板电容状，包括金属-绝缘层-金属（Metal-Insulator-Metal，MIM）结构。图1A示出了一种阻变器件的结构示意图，图1B示出了该阻变器件的电流-电压（I-V）特性曲线。

如图1A所示，该阻变器件10包括第一电极11、第二电极12和位于该第一电极11和该第二电极12之间的阻变介质层13，例如该第一电极11为该阻变器件10的下电极（bottomelectrode），该第二电极12位该阻变器件的上电极（top electrode）。

例如，该第一电极11和第二电极12可以包括铝、银、铜、铂、钛等金属材料或复合金属材料，或者包括多晶硅等半导体材料。例如，阻变介质层13可以包括一层或多层复合介质层；例如，阻变介质层13可以包括氧化铪、氧化铜、氧化钛、氧化钽等金属氧化物材料或其他具有阻变特性的介质材料。

如图1B所示，该阻变器件10的I-V特性曲线具有回滞特性，该曲线分成4个区域：高阻态（High Resistance State, HRS）、低阻态（Low Resistance State, LRS）和两个转变区。当电压幅度超过一定阈值时可以使得该阻变器件的电阻发生改变，从而可以对该阻变最新器件10进行改写操作（包括编程操作和擦除操作）。

如图1B所示，在阻变器件10的两端施加正向电压（VSet），使电阻值由高阻态向低阻态的转变过程被称为Set操作，也称为写操作或编程操作；在阻变器件10的两端施加反向电压（VRST），使电阻值由低阻态向高阻态的转变过程被称为Reset操作，也称为擦除操作。例如，实现该编程操作及擦除操作的电压幅值一般在1.2V-3V之间。为了防止阻变器件在操作过程中突然产生较大电流而被击穿，需要设置一个限制电流（compliance current，CC）对器件进行保护。

阻变器件在制备完成后一般处于高阻状态，需要采用一个较高的初始化操作电压（例如高于3V）对该阻变器件进行初始化操作，在初始化操作之后，该阻变器件才可以在降低的电压下完成编程操作或擦除操作。该初始化操作也称作Forming操作。例如，需要增加一个采用更高电压的软击穿（Soft Breakdown）的初始化操作。例如，初始化操作所需的初始化操作电压较Set/Reset操作所需的电压更高，操作时间也更长。该初始化操作电压VF在2V-6V之间。

阻变器件通常与一个开关器件电连接（例如串联）构成一个基本的存储单元。该开关器件可以为两端元件（例如二极管）或三端元件（例如晶体管）。图2A示出了一种存储单元的结构示意图，如图2A所示，存储单元30包括阻变器件10和开关器件20。例如，该开关器件20为三端元件，包括控制端21、第一端22和第二端23，该开关器件20的第一端22与该阻变器件10的第一电极11电连接。

例如，该第一电极11为该阻变器件10的负电极，该第二电极12为该阻变器件10的正电极，当该第一电极11上的电压小于该第二电极12上的电压，该阻变器件为正向偏置；当该第一电极11上的电压大于该第二电极12上的电压，该阻变器件为反向偏置。本公开以下实施例均以此为例进行说明，然而本公开实施例并不限于此。本领域技术人员容易理解，开关器件20也可以与阻变器件的第二电极（正电极）连接，在操作过程中相应地调整输入信号的大小关系而实现相同的功能。

例如，该开关器件包括二极管或三极管由此构成1D1R或1T1R的存储单元结构。例如，该开关器件包括第一晶体管T1，包括金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect-Transistor，MOSFET），从而使得该1T1R存储单元与现有CMOS集成电路具有良好兼容特性。

该第一晶体管T1的栅极、第一极和第二极分别作为该开关器件的控制端、第一端和第二端。当开关器件20开启时，存储单元30被选中进行RRAM器件的读写操作等；当开关器件20关断时，存储单元30不被选中。

需要说明的是，本公开实施例中采用的晶体管均可以为场效应晶体管、薄膜晶体管或其他特性相同的开关器件，本公开的实施例中均以场效应晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，例如，可直接描述了其中一极为第一极，另一极为第二极。

多个阻变存储单元可通过纵横交叉的方式集成拓扑为一个RRAM存储阵列，存储装置可以包括一个或多个该存储阵列。

图2B示出了一种阻变存储阵列结构的示意图，该阻变存储阵列40包括m列和n行（m、n大于等于2）存储单元30构成的阵列、多条位线（bit line）BL（BL<0>-BL<m-1>）、多条字线（word line）WL（WL<0>-WL<n-1>）和多条源线（source line）SL（SL<0>-SL<m-1>）。每个存储单元30中的阻变器件10的第二电极12与一条位线BL连接，开关器件20的控制端21和第二端23分别与一条字线WL和一条源线SL连接。通过在位线BL、字线WL和源线SL上施加合适的电压，即可选中需要的存储单元30进行前述初始化（Forming）、编程（Set）、擦除（Reset）和读取（Read）操作。

图2C示出了一种阻变存储器电路的结构示意图。如图2C所示，该阻变存储器电路包括一个或多个阻变存储阵列40及外围电路。该外围电路包括字线控制电路、列选择电路、初始化控制电路、编程控制电路、擦除控制电路、读取控制电路等。

该字线控制电路与字线WL连接，例如采用逐行扫描的方式在字线WL施加控制电压信号，以在每个扫描周期中对一行存储单元30（即与同一条字线WL连接的存储单元）中的开关器件20进行控制，从而可以选中一行存储单元30。

该初始化控制电路产生初始化操作电压脉冲V_F并通过列选择电路施加到一条或若干条位线BL，以对选中的一个或若干个存储单元30进行初始化操作。

该编程控制电路产生编程操作电压脉冲（V_Set）并通过列选择电路施加到一条或若干条位线BL，以对选中的一个或若干个存储单元30进行编程操作。

该擦除控制电路产生擦除操作电压脉冲（V_RST）并通过列选择电路施加到一条或若干条源线SL，以对选中的一个或若干个存储单元30进行擦除操作。

该读取控制电路产生读取操作电压脉冲V_Read并通过列选择电路施加到一条或若干条位线BL，以对选中的一个或若干个存储单元30进行读取操作。

例如，该列选择电路可以包括地址解码器，并且可以被配置为接收地址信号。该列选择电路可以通过控制器的控制接收要访问的存储单元的列地址例如位线地址，并且对接收到的位线地址进行解码。

一方面，由于初始化操作电压较高（例如高于6V），因此提供和传输该初始化操作电压的外围电路以及接收该初始化操作电压的阻变存储阵列20需要满足较高的耐压要求。例如，如图2C所示，由于初始化控制电路产生该初始化操作电压并通过列选择电路传输至该阻变存储阵列，因此该初始化控制电路、列选择电路以及阻变存储阵列中的晶体管需要具有较大的尺寸（例如晶体管的沟道区的长度和宽度较大）以满足较高的耐压要求，这不仅提高了电路的尺寸及制作成本，还降低了存储器的读写性能。

另一方面，由于阻变器件的差异性，不同阻变器件发生阻值变化所需的初始化时间不同，初始化操作后的电阻值也不同，这种电阻值的差异性将导致后续改写操作的可靠性变差，存储数据错误率增大。为改善阻变器件后续改写操作的可靠性，需要对该阻变存储阵列中m*n容量的存储单元逐一选择进行初始化操作，通过对初始化操作的电压V_F及初始化操作时间（脉冲时间）TF进行精细的控制，从而使得每个阻变器件在初始化操作后的电阻值处于合适的范围。这需要消耗大量的初始化操作时间，并导致测试成本增大。

本公开至少一实施例提供一种阻变存储阵列，包括多个块选择电路和多个初始化电路，该多个块选择电路与多条位线一一对应连接，该多个初始化电路也与该多条位线一一对应电连接。该块选择电路配置为响应于块选择电压，将操作电压写入所对应连接的位线；该初始化电路配置为响应于初始化控制电压，将初始化操作电压写入对应连接的位线。

本公开上述实施例提供的阻变存储阵列，通过分别设置上述块选择电路和初始化电路，将初始化电路及初始化操作电压的传输与其它控制电路及操作电压的传输进行分离，使得该初始化操作电压的传输可以不经过上述列选择电路。例如，在初始化操作过程中，可以通过控制该块选择电路关闭，避免从该初始化电路施加至该位线上的初始化操作电压施加到该列选择电路，从而可以降低该列选择电路的耐压要求。因此，本公开实施例提供的阻变存储阵列有助于缩小该较高的初始化操作电压所涉及的电路范围，降低电路的耐压要求，从而有助于降低电路尺寸及制作成本。此外，通过设置该初始化电路，可以实现整行（一行或多行）存储单元同时进行初始化操作，显著缩短了初始化操作的时间，提高了初始化测试操作的效率，降低了初始化测试成本。

图3为本公开至少一实施例提供的阻变存储阵列50的结构示意图。如图3所示，该阻变存储阵列50包括多个存储单元30、多条位线BL（BL<0>-BL<m-1>）、多条字线WL（WL<0>-WL<n-1>）、多个块选择电路53和多个初始化电路54。该多个存储单元30沿第一方向D1和第二方向D2排列为n个存储单元行和m个存储单元列（m、n大于等于2）。例如，该第一方向D1和第二方向D2分别为该阵列的行方向和列方向。

该多条位线BL沿该第二方向D2延伸，且与该多个存储单元列一一对应连接，该多条位线BL中的每条与所对应的一个存储单元列的每个存储单元中的阻变器件10的第二电极12电连接。

该多条字线WL沿该第一方向D1延伸，且与该多个存储单元行一一对应连接，该多条字线WL中的每条与所对应的一个存储单元行的每个存储单元的开关器件20电连接。如图3所示，每条字线WL与对应连接的开关器件20的控制端21电连接以提供字线电压V_WL。

该多个块选择电路53分别与该多条位线BL一一对应电连接。例如，该多个块选择电路53沿第一方向D1排列，并位于该多个存储单元构成的阵列的第一侧。

该多个初始化电路54分别与该多条位线BL一一对应电连接。例如，该多个初始化电路54沿第一方向D1排列，并位于该多个存储单元构成的阵列的第二侧。该第二侧与该第一侧为该存储单元阵列在第二方向D2上的相对两侧。

每个块选择电路53包括控制端530、第一端531和第二端532，该块选择电路53的控制端530配置为接收块选择电压V_BS，该块选择电路53的第一端531配置为接收读写操作电压，该块选择电路53的第二端532与该块选择电路53对应连接的位线BL电连接，该块选择电路53配置为响应于该块选择电压V_BS，将该读写操作电压写入所对应连接的位线BL。例如，该读写操作电压包括上述的编程操作电压V_Set和读取操作电压V_Read。

例如，该块选择电路53包括第二晶体管T2，该第二晶体管T2的栅极、第一极和第二极分别作为该块选择电路的控制端530、第一端531和第二端532。

每个初始化电路54包括控制端540、第一端541和第二端542，该初始化电路54的控制端540配置为接收初始化控制电压V_FC，该初始化电路54的第一端541配置为接收初始化操作电压V_F，该初始化电路54的第二端542与该初始化电路54对应连接的位线BL电连接，该块选择电路配置为响应于该初始化控制电压V_FC，将该初始化操作电压V_F写入所对应连接的位线BL。

例如，该初始化电路54包括第三晶体管T3（本公开实施例的开关晶体管的一个示例），该第三晶体管T3的栅极、第一极和第二极分别为该初始化电路54的控制端540、第一端541和第二端542。

例如，如图3所示，该阻变存储阵列50还包括块选择线BSL，该块选线BSL沿第一方向D1延伸，并与该多个块选择电路的控制端连接以提供块选择电压V_BS。

例如，如图3所示，该阻变存储阵列50还包括多条全局位线（global bit line）GBL（GBL<0>-GBL<m-1>），该多条全局位线GBL沿第二方向D2延伸，并与多个块选择电路53一一对应电连接，每条全局位线GBL与对应连接的块选择电路53的第一端531电连接。

本公开至少一实施例还提供一种阻变存储阵列结构，包括多个上述阻变存储阵列50，该多个阻变存储阵列50例如沿该第一方向D1和该第二方向D2阵列排布以构成上级阵列，该上级阵列也包括多行多列，例如，位于上级阵列中同一列中的阻变存储阵列的存储单元列可以彼此对齐，同样，位于同一行中的阻变存储阵列的存储单元行可以彼此对齐。例如，该多条全局位线GBL与该阻变存储阵列结构中的多个阻变存储阵列的同一列存储单元一一对应，每条全局位线GBL与该阻变存储阵列结构中的多个阻变存储阵列在同一列中块选择电路53的第一端531对应连接，也即多个阻变存储阵列中位于同一列的多个块选择电路53的第一端531均与对应的同一条全局位线GBL电连接。

例如，可以对要访问的阻变存储阵列50施加该块选择电压V_BS以对该阻变存储阵列50进行选择。这种分块（分区）操作可以降低电路负载，提高电路的响应速度。

例如，如图3所示，该阻变存储阵列50还包括多条源线（source line）SL（SL<0>-SL<m-1>），该多条源线SL沿第二方向D2延伸，多条源线SL与多个存储单元列一一对应电连接，多条源线SL中的每条与所对应的一个存储单元列的存储单元的开关器件20的第二端23电连接。

例如，如图3所示，该阻变存储阵列50还包括多条初始化操作线FL和多条初始化控制线FCL，该多条初始化操作线FL和多条初始化控制线FCL沿第一方向D1延伸。该初始化操作线FL与初始化电路54的第一端连接以提供该初始化操作电压V_F，该初始化控制线FCL与初始化电路54的控制端连接以提供该初始化控制电压V_FC。

例如，该第一晶体管T1、第二晶体管T2和第三晶体管T3为N型晶体管或P型晶体管。

例如，当该第三晶体管T3为P型晶体管的情形，由于P型晶体管的阈值电压小于0，在栅极和源极电压差Vgs小于0的情形下导通，因此，施加至该栅极的初始化控制电压V_FC可以小于施加至该第一极的初始化操作电压V_F，进一步降低了电路的耐压要求。

本公开实施例还提供一种操作方法，用于操作上述阻变存储阵列50。该操作方法包括：在初始化操作阶段，将多个块选择电路关闭，并通过多个初始化电路及多条位线向选中的至少一行存储单元施加初始化操作电压，以将该至少一行存储单元初始化。

以下以该第一晶体管T1和第二晶体管T2均为N型晶体管、第三晶体管T3为P型晶体管进行说明，然而本公开实施例对于该第一至第三晶体管的类型不作限制，当晶体管的类型发生改变时，相应地调节信号之间的大小关系以使得电路实现相同的功能。

例如，结合参考图3，在该初始化操作阶段，通过选中的字线WL（例如，对应连接一行或多行存储单元）施加正的字线电压V_WL并控制多条源线SL接地，从而使得该一行或多行存储单元30中的开关器件20（第一晶体管T1）开启，也即该一行或多行存储单元被选中。

例如，在该初始化操作阶段，通过该块选择线BSL向该块选择电路53施加块选择电压V_BS将该块选择电路53关闭。例如，控制块选择线BSL接地从而使得该第二晶体管T2关闭。这样，在该初始化操作阶段的初始化操作过程中，该块选择电路关闭以将该初始化电路及初始化操作电压的传输与其它控制电路及操作电压的传输进行分离，从而缩小了该初始化操作电压所涉及的电路范围，降低了该电路的耐压要求和尺寸。

例如，分别对该初始化操作线FL施加初始化操作电压V_F，对该初始化控制线FCL施加初始化控制电压V_FC使得第三晶体管T3导通，从而使得初始化电路开启，并将该初始化操作电压V_F通过该初始化电路54和多条位线BL传递至该选中的至少一行存储单元的阻变器件10的第二电极12。同时，该阻变器件的第一电极11通过该开启的开关器件20经对应源线SL接地，因此在阻变器件的两端引入了正向的电压差V_F，阻变器件被软击穿从而由从初始的高阻态转变为低阻态，从而将选中的至少一行存储单元同时进行初始化（Forming）操作。

例如，该第三晶体管T3为P型晶体管，在该初始化操作阶段，对该初始化操作线FL施加初始化操作电压V_F，对该初始化控制线FCL施加初始化控制电压V_FC，并使得该初始化操作电压V_F高于该初始化控制电压V_FC，从而使得该第三晶体管T3导通，该初始化电路54开启。例如，该初始化操作电压V_F在2V至6V之间。例如，该初始化控制电压V_FC的脉冲时间（T_F）在1微秒至10毫秒范围。

图4所示为本公开实施例提供的操作方法中初始化操作阶段中不同存储单元同时进行初始化操作过程的波形示意图。

图4示意性地示出了三个位于同一行但不同列中的存储单元（R1、R2、R3）中的阻变器件在初始化操作过程中的电压和电流的波形示意图。在初始化操作阶段的初期，被选中的存储单元中的阻变器件10电阻值很高，导通电流很小，流过对应的第三晶体管T3的电流也就很小，这时第三晶体管T3工作在线性区，第三晶体管T3的第一极和第二极之间的电压差很小，该初始化操作电压V_F可以看作全部施加到该阻变器件10上；随着该初始化操作的进行，在阻变时间（T_t），阻变器件10的电阻值变低，导通电流增大，流过第三晶体管T3的电流也增大；当电流增大到第三晶体管T3的饱和电流（I_DS,Sat）时，第三晶体管T3进入饱和区，第三晶体管T3的第一极和第二极之间的电压差增大而导通电流维持不变，传递到阻变器件10上的电压也随之下降并最终停止在初始化操作的最低临界电压（V_Form,TH），该最低临界电压也即该阻变器件的最低转变电压，当外界电压高于该最低临界电压时，该阻变器件的阻值降低；当外界电压低于该最低临界电压时，该阻变器件的阻值保持不变。该最低临界电压为该阻变器件的固有性质，例如与该阻变器件的材料、工艺、结构等有关。经过上述初始化操作后，该阻变器件10的阻值为该最低临界电压与该饱和电流的比值V_Form,TH/I_DS,Sat。

由此可见，本公开实施例提供的操作方法通过引入初始化电路，可以限制施加在被选中的存储单元中的阻变器件10两端的电压和最大导通电流，也即限定该阻变器件的经过初始化操作后的阻值。因此，尽管同时选中进行初始化操作的位于一行或多行中的多个存储单元由于结构、材料、工艺等的差异而导致发生阻值变化所需要的时间不同，然而它们最终达到的电阻值相同或相近，存储单元的一致性和可靠性得到明显改善；相对于逐个操作，初始化操作时间大大缩短。

例如，如图4所示，位于同一行但不同列中的存储单元R1、R2、R3的阻变时间依次增大（推迟），但阻变器件10最终达到相同的阻值V_Form,TH/I_DS,Sat，具有一致性。

例如，通过上述操作方法，可以通过对该第三晶体管T3的饱和电流I_DS,Sat进行设置，从而设置该阻变器件经该初始化操作后的阻值。例如，初始化操作对后续Set/Reset操作的可靠性会带来造成很大影响，如果初始化操作后阻变器件电阻值太高，后续Set操作的可靠性会变差；反之，如果初始化操作后阻变器件电阻值太低，后续Reset操作的可靠性变差。因此，上述操作方法可以对存储单元中的阻变器件经该初始化操作后的阻值进行精细地控制，使得该阻变器件在初始化操作后的电阻值处于合适的范围，从而改善后续Set及Reset改写操作的可靠性。例如，该阻值位于该阻变器件初始化操作后的写操作中的最大电阻（对应高阻态）与最小电阻（对应低阻态）之间。

与传统的逐位进行初始化操作的技术相比，本公开实施例提出的阻变存储阵列及其操作方法，可以在不牺牲存储单元一致性和可靠性的情况下，实现一整行或多行存储单元同时进行初始化操作，显著缩短了初始化操作的时间，提高了初始化测试操作的效率，降低了初始化测试成本。

此外，由于初始化操作时间变短，存储阵列受初始化操作电压应力时间变短，存储单元的开关器件可以采用耐压要求在3V以下的低压MOSFET晶体管进行设计，大大降低了存储阵列的面积和制造成本。

例如，该操作方法还包括编程操作阶段和擦除操作阶段，在该编程操作阶段，选中的存储单元中的阻变器件被施加正向电压从而实现对该选中的存储单元的编程操作；在该擦除操作阶段，选中的存储单元中的阻变器件被施加反向电压从而实现对该选中的存储单元的擦除操作。该阻变器件经过该编程操作阻值由高变低，经过该擦除操作阻值由低变高。

例如，该选中的存储单元为该编程操作阶段中要进行编程操作的存储单元，例如为一行存储单元中的一个或多个。

例如，结合参考图3，通过块选择管和位线向选中的存储单元的阻变器件的第二电极（正电极）施加位线电压，并通过源线和开关器件向选中的存储单元的阻变器件的第一电极（负电极）施加源线电压，通过控制位线电压和源线电压的大小，将该阻变器件进行正偏或反偏，从而对选中的存储单元进行编程操作或擦除操作。

例如，为了简化电路，可以将该位线电压和源线电压中较低的电压设置为接地电压，也即控制相应的信号线（位线或源线）接地；相应地，将该较高的电压（编程操作电压或擦除操作电压）设计为正电压。

例如，在该编程操作阶段，该位线电压为该编程操作电压；在该擦除操作阶段，该源线电压为该擦除操作电压。

以下结合图3对本公开实施例提供的操作方法进行示例性说明。

结合参考图3，在编程操作阶段，多个初始化电路关闭，块选择电路开启；通过至少一个块选择电路53和至少一条位线BL向选中的存储单元施加正的编程操作电压V_Set，并将选中的存储单元对应的源线SL控制为接地，从而对该阻变器件施加正向电压以对该存储单元进行编程操作。

例如，第二晶体管T2为N型，将正的块选择电压V_BS施加到选中的阻变存储阵列的块选择线，将编程操作电压V_Set施加到至少一条全局位线GBL从而将对应的至少一个块选择电路开启，并将该编程操作电压V_Set传递至对应的位线BL并施加至选中的存储单元的阻变器件的第二电极12。

例如，将字线电压V_WL通过选中字线WL（对应连接选中的存储单元）施加到一行存储单元30中的开关器件20（第一晶体管T1）的控制端，并将源线电压施加到选中的存储单元所对应的源线SL。例如，该第一晶体管T1为N型晶体管，该字线电压V_WL为正电压，该源线SL接地，从而将该行存储单元中的选中的存储单元中的开关器件开启，该阻变器件的第一电极11接地。

例如，该编程操作电压V_Set的大小在1.2V-3V之间，脉冲时间在1纳秒至10微秒之间。

例如，该操作方法还包括：在擦除操作阶段，多个初始化电路关闭，块选择电路开启；通过源线SL向选中的存储单元施加正的擦除操作电压V_RST，并通过至少一个块选择电路53控制选中的存储单元所对应的位线BL接地，从而对该阻变器件施加反向电压以对该存储单元进行擦除操作。

例如，第二晶体管T2为N型，将正的块选择电压V_BS施加到一个选中阻变存储阵列的块选择线，并将至少一条全局位线GBL接地从而将对应的至少一个块选择电路开启，并将该选中的存储单元的阻变器件的第二电极12接地。

例如，将正的字线电压V_WL通过选中字线WL（对应连接选中的存储单元）施加到一行存储单元30中的开关器件20（第一晶体管T1）的控制端，并将该擦除操作电压V_RST施加到至少一条源线SL从而将选中的存储单元的开关器件开启，该擦除操作电压V_RST传递至该选中的存储单元的阻变器件的第一电极11。

例如，该擦除操作电压V_RST的大小在1.2V-3V之间，脉冲时间在1纳秒至10微秒之间。

例如，该操作方法还包括读取操作阶段。例如在该读取操作阶段，多个初始化电路关闭，至少一个块选择电路（对应连接选中的存储单元）开启，从而对选中的存储单元进行读取操作。

例如，该选中的存储单元为要进行读取操作的存储单元。

结合参考图3，例如，第二晶体管T2为N型晶体管，将正的块选择电压V_BS施加到一个选中阻变存储阵列的块选择线BSL，并将读取操作电压V_Read施加至至少一条全局位线GBL（对应连接选中的存储单元），从而将该至少一个块选择电路开启，并将该读取操作电压V_Read通过相应的位线BL传递至选中的存储单元的阻变器件的第二电极12。

例如，将正的字线电压V_WL通过选中字线WL（对应连接选中的存储单元）施加到一行存储单元30的开关器件20（第一晶体管T1）的控制端，并将多条源线SL接地，从而将该行存储单元中的选中的存储单元中的开关器件开启，该阻变器件的第一电极11接地。

在选中的存储单元的阻变器件的电极两端引入了正向的V_Read电压差，并产生导通读取电流（I_Read）。阻变器件的电阻值高，读取电流小；电阻值低，读取电流大。通过外围读取控制电路检测该读取电流即可完成选中存储单元的读取操作。

例如，该读取操作电压V_Read在0.1V至1.2V之间，脉冲时间（T_Set）在1纳秒至10微秒范围。

本公开至少一实施例还提供一种操作方法，用于操作上述阻变存储阵列50。该操作方法包括在初始化操作阶段，对该阻变存储阵列进行多次上述初始化操作。例如，所述初始化操作步骤数目在2至100之间，或更多。例如，由于各存储单元的结构、材料及工艺的差异，各存储单元中的阻变器件及开关器件的性能存在差异。例如，各阻变器件的最低临界电压（V_Form,TH）不同，在相同电压条件下各开关器件的饱和电流（I_DS,Sat）不同，因此阻变器件在初始化操作后达到的最终阻值不同，存在一个阻值分布。

通过多步骤初始化操作方法，可以通过依次调节每步初始化操作的初始化操作电压（V_F）及所述初始化控制电压（V_FC），让整行（一行或多行）操作的存储单元的阻变器件的电阻值依次降低，最终达到所需要的目标值。采用该方法获得的阻变器件的电阻值具有更好的精确度和一致性。

例如，每次初始化操作后阻变器件的电阻值分布变得更窄，均值更低。例如，每次初始化操作后多个阻变器件的电阻值分布的标准差依次降低，电阻值的加权平均值依次降低。

例如，对于该多步初始化操作，初始化操作电压V_F随初始化操作时间顺序依次减小。

通过控制初始化操作电压V_F依次减小，可以缓解由于第三晶体管T3的短沟道效应等因素造成的饱和电流增大效应，使得经过初始化操作后阻变器件电阻值分布的标准差降低，从而电阻值分布更窄，更均一。

例如，对于该多步初始化操作，初始化操作电压与初始化控制电压之差|V_F－V_FC|随初始化操作时间顺序依次增大。

第三晶体管T3的饱和电流为I_ds,sat = α（Vgs-Vth）²，其中α由该第三晶体管T3的材料及尺寸等参数有关。由于初始化操作电压与初始化控制电压之差（也即Vgs）决定了第三晶体管T3的饱和电流的大小，这种设置可以使得每次初始化操作中的饱和电流Ids,sat依次增大，进而让整行（一行或多行）操作的存储单元的阻变器件的电阻值均值（例如加权平均值）依次降低。

例如，对于该多步初始化操作，初始化操作的时间T_F随初始化操作时间顺序依次减小。

由于阻变器件的电阻值随着初始化操作的进行逐步减小，发生阻值变化所需的初始化时间逐步减小，因此随着初始化操作的进行将多步初始化操作的初始化操作时间依次减小，可以节省电路的功耗。例如，可以将第一步初始化操作的时间设置为最长。

例如，该操作方法包括：将所述多个块选择电路关闭，并通过所述多个初始化电路及所述多条位线对选中的至少一行存储单元进行第一初始化操作和第二初始化操作。所述第一初始化操作包括：通过所述多个初始化电路及所述多条位线向选中的至少一行存储单元施加第一初始化操作电压V_F1；所述第二初始化操作包括：通过所述多个初始化电路及所述多条位线向选中的至少一行存储单元施加第二初始化操作电压V_F2。第一初始化操作先于第二初始化操作。

例如，所述第一初始化操作电压V_F1与所述第二初始化操作电压V_F2不同。

例如，结合参考图3，该第一初始化操作电压和该第二初始化操作电压均配置为施加至该存储单元的阻变器件的第二电极12（正电极）使得该阻变器件正偏。

例如，该第一初始化操作还包括：通过选中的字线WL（对应连接一行或多行选中的存储单元）施加正的字线电压V_WL并控制多条源线SL接地，从而使选中的一行或多行存储单元30中的开关器件20（第一晶体管T1）开启。

例如，该第二初始化操作还包括：通过选中的字线WL（对应连接一行或多行选中的存储单元）施加正的字线电压V_WL并控制多条源线SL接地，从而使选中的一行或多行存储单元30中的开关器件20（第一晶体管T1）开启。

例如，该第一初始化操作还包括：向该多个初始化电路的控制端施加第一初始化控制电压V_FC1以将所述多个初始化电路开启；该第二初始化操作还包括：向该多个初始化控制电路施加第二初始化控制电压V_FC2以将所述多个初始化电路开启。

例如，第一初始化操作电压V_F1大于第二初始化操作电压V_F2。通过控制初始化操作电压V_F依次减小，可以缓解由于第三晶体管T3的短沟道效应等因素造成的饱和电流增大效应，使得经过初始化操作后阻变器件电阻值分布的标准差降低，从而电阻值分布更窄，更均一。

例如，第一初始化操作电压述第一初始化控制电压之差|V_F1－V_FC1|（绝对值）小于第二初始化操作电压与第二初始化控制电压之差|V_F2－V_FC2|（绝对值）。

第三晶体管T3的饱和电流为Ids,sat = α（Vgs-Vth）2，其中α由该第三晶体管T3的材料及尺寸等参数有关。由于初始化操作电压与初始化控制电压之差（也即Vgs）决定了第三晶体管T3的饱和电流的大小，这种设置可以使得每次初始化操作中的饱和电流I_ds,sat依次增大，进而让整行（一行或多行）操作的存储单元的阻变器件的电阻值均值依次降低。

例如，第一初始化操作的时间大于第二初始化操作的时间。

在另一些示例中，第一初始化操作电压述第一初始化控制电压之差|V_F1－V_FC1|（绝对值）也可以与第二初始化操作电压与第二初始化控制电压之差|V_F2－V_FC2|（绝对值）相同。

本公开实施例对于第三晶体管T3的类型不作限制，该第三晶体管T3可以是P型或N型，根据相应的晶体管类型选择适当的初始化操作电压与初始化控制电压使得初始化电路开启。例如，第三晶体管T3为P型晶体管，第一初始化控制电压V_FC1小于第一初始化操作电压V_F1以将所述多个初始化电路开启，第二初始化控制电压V_F2小于所述第二初始化操作电压V_FC2以将所述多个初始化电路开启。

当第三晶体管T3为P型的情形，初始化控制电压V_FC小于初始化操作电压V_F，当选择一定的初始化操作电压对存储单元进行初始化操作时，将第三晶体管T3设置为P型可以降低电路的耐压要求。

例如，该操作方法还包括：在该第二初始化操作后，通过所述多个初始化电路及所述多条位线对选中的至少一行存储单元进行第三初始化操作。该第三初始化操作包括：通过所述多个初始化电路及所述多条位线向选中的至少一行存储单元施加第三初始化操作电压V_F3。

例如，第一初始化操作电压V_F1、第二初始化操作电压V_F2、第三初始化操作电压V_F3的大小依次减小。

例如，该第三初始化操作还包括：向该多个初始化控制电路施加第三初始化控制电压V_FC3以将所述多个初始化电路开启。

例如，该第一初始化操作电压V_F1、第二初始化操作电压V_F2、第三初始化操作电压V_F3、第一初始化控制电压V_FC1、第二初始化控制电压V_FC2、第三初始化控制电压V_FC3的大小均在2V到6V之间。

例如，第一初始化操作、第二初始化操作、第三初始化操作的操作时间依次减小。

图5示出了本公开至少一实施例提供的一种阻变存储阵列的操作方法的流程图。图5示出了进行三次初始化操作的示例，然而本公开实施例对与初始化操作步骤的次数不作限制。

结合参考图3和图5，该操作方法包括步骤S1-S4。

步骤S1：将多个块选择电路关闭。

例如，通过该块选择线BSL向该块选择电路53施加块选择电压V_BS将该块选择电路53关闭。例如，该第二晶体管T2为N型晶体管，将该块选择线BSL接地，也即该块选择电压V_BS为0。

通过设置该块选择电路关闭以将该初始化电路及初始化操作电压的传输与其它控制电路及操作电压的传输进行分离，从而缩小了该初始化操作电压所涉及的电路范围，降低了该电路的耐压要求和尺寸。

例如，第一晶体管T1为N型晶体管，通过选中的字线WL（对应连接一行或多行选中的存储单元）施加字线电压V_WL，并将多条源线SL接地，从而将该一行或多行存储单元30中的开关器件20（第一晶体管T1）开启，也即将该一行或多行存储单元选中。该开关器件20的第一电极21接地。

步骤S2：通过多个初始化电路及多条位线对选中的至少一行存储单元进行第一次初始化操作。

例如，该第一初始化操作包括分别对该初始化操作线FL施加第一初始化操作电压V_F1，对该初始化控制线FCL施加第二初始化控制电压V_FC2使得初始化电路开启并将该初始化操作电压V_F1传递至该开关器件的第二电极22。该阻变器件20的两端存在正向的电压差V_F1，其电阻值从初始值下降至第一阻值。

例如，该第三晶体管T3为P型晶体管，在该初始化操作阶段，该第一初始化操作电压V_F大于该第一初始化控制电压V_FC，从而使得该第三晶体管T3导通，该初始化电路54开启。例如，该第一初始化操作电压V_F1在2V至6V之间。例如，该第一初始化控制电压V_FC1的脉冲时间（T_F）在1微秒至10毫秒范围。

例如，该多个阻变器件在第一次初始化操作后具有第一阻值分布以及第一平均阻值（例如为加权平均值）。该第一阻值分布的标准差相较于初始阻值分布的标准差降低，且该第一平均阻值相较于初始平均阻值降低。

步骤S3：通过多个初始化电路及多条位线对选中的至少一行存储单元进行第二次初始化操作。

例如，该第二次初始化操作包括：分别对该初始化操作线FL施加初始化操作电压V_F2，对该初始化控制线FCL施加初始化控制电压V_FC2使得初始化电路开启并将该初始化操作电压V_F2传递至该开关器件的第二电极22。该阻变器件20的两端存在正向的电压差V_F2，其电阻值从第一阻值下降至第二阻值。

例如，该第三晶体管T3为P型晶体管，在该初始化操作阶段，该第二初始化操作电压V_F2大于该第二初始化控制电压V_FC2，从而使得该第三晶体管T3导通，该初始化电路54开启。例如，该第二初始化操作电压V_F2在2V至6V之间。例如，该第二初始化控制电压V_FC2的脉冲时间在1微秒至10毫秒范围。

例如，该多个阻变器件在第二次初始化操作后具有第二阻值分布以及第二平均阻值（例如为加权平均值）。该第二阻值分布的标准差小于该第一阻值分布的标准差，也即经过第二次初始化操作该阻值分布更加收敛。例如，该第二平均阻值小于该第一平均阻值。

步骤S4：通过多个初始化电路及多条位线对选中的至少一行存储单元进行第三次初始化操作。

例如，该第三次初始化操作包括：分别对该初始化操作线FL施加初始化操作电压V_F3，对该初始化控制线FCL施加初始化控制电压V_FC3使得初始化电路开启并将该初始化操作电压V_F3传递至该开关器件的第二电极22。该阻变器件20的两端存在正向的电压差V_F3，其电阻值从第二阻值下降至第三阻值。

例如，该第三晶体管T3为P型晶体管，在该初始化操作阶段，该第三初始化操作电压V_F3大于该第三初始化控制电压V_FC3，从而使得该第三晶体管T3导通，该初始化电路54开启。例如，该第三初始化操作电压V_F3在2V至6V之间。例如，该第三初始化控制电压V_FC3的脉冲时间在1微秒至10毫秒范围。

例如，该多个阻变器件在第三次初始化操作后具有第三阻值分布以及第三平均阻值（例如为加权平均值）。该第三阻值分布的标准差小于该第二阻值分布的标准差，也即经过第三次初始化操作该阻值分布更加收敛。该第三平均阻值小于该第二平均阻值。

例如，第一初始化操作电压V_F1、第二初始化操作电压V_F2、第三初始化操作电压VF3的大小依次减小。

本公开至少一实施例还提供一种阻变存储器电路，该阻变存储器电路包括上述阻变存储阵列50。图6为本公开至少一实施例提供的阻变存储器电路60的结构示意图。

例如，该阻变存储器电路60还包括初始化控制电路61，该初始化控制电路61配置为与该多个初始化电路54电连接以提供该初始化操作电压VF和该初始化控制电压VFC。

例如，如图6所示，该阻变存储器电路60还包括列选择电路62，该列选择电路62配置为向该阻变存储阵列50提供该读写操作电压。例如，该读写操作电压包括编程操作电压V_Set、擦除操作电压V_RST和读取操作电压V_Read。

例如，该编程操作电压V_Set和读取操作电压V_Read通过位线BL提供给该存储阻变阵列，该擦除操作电压V_RST通过源线SL提供给该存储阻变阵列。然而本公开实施例对此不作限制。在另一些示例中，例如，该编程操作电压V_Set、擦除操作电压V_RST和读取操作电压V_Read可以均通过位线BL提供给该存储阻变阵列。

例如，该列选择电路62与多条全局位线GBL电连接。

例如，如图6所示，该阻变存储器电路60还包括编程控制电路63、擦除控制电路64和读取控制电路65。

例如，该编程控制电路63与该列选择电路62连接，并配置为通过该列选择电路62向该阻变存储阵列60提供该编程操作电压V_Set。例如，在编程操作阶段，该编程控制电路63通过该列选择电路62和至少一条位线BL向选中的存储单元施加编程操作电压V_Set，从而对该阻变器件施加正向电压以对该存储单元进行编程操作。

例如，该擦除控制电路64与该列选择电路62连接，并配置为通过该列选择电路62向该阻变存储阵列60提供该擦除操作电压V_RST。例如，在擦除操作阶段，该擦除控制电路64通过该列选择电路62和至少一条源线SL向选中的存储单元施加擦除操作电压V_RST，以对该阻变器件施加反向电压以对该存储单元进行擦除操作。

例如，该读取控制电路65与该列选择电路62连接，并配置为通过所述列选择电路62向阻变存储阵列60提供读取操作电压V_Read。例如，在读取操作阶段，该读取控制电路65通过该列选择电路62和至少一条位线BL向选中的存储单元施加读取操作电压V_Read，以对该阻变器件施加正向电压以进行读取操作。

例如，如图6所示，该阻变存储器电路60还包括块选择控制电路66和字线控制电路67。

例如，该块选择控制电路66配置为与该块选择线BSL连接以向该阻变存储阵列50提供该块选择电压VBS。

例如，该字线控制电路67配置为向该阻变存储阵列50提供该字线电压VWL。例如，该字线控制电路67与多条字线WL电连接。

更多细节可以参考前述关于操作方法实施例的描述，此处不再赘述。

本公开实施例还提供一种阻变存储阵列，每个存储单元行的存储单元的开关器件的第二端彼此电连接。

图7A为本公开至少另一实施例提供的阻变存储阵列70的示意图。如图7A所示，该阻变存储阵列70包括多个存储单元30、多条位线BL、多条字线WL以及多个块选择电路53。

该多个存储单元30沿第一方向D1和第二方向D2排列为n个存储单元行和m个存储单元列（m、n大于等于2），每个存储单元30包括阻变器件10和开关器件20；该阻变器件10包括第一电极11和第二电极12，该开关器件20包括控制端21、第一端22和第二端23；该阻变器件10的第一电极11与该开关器件20的第一端22电连接。沿第一方向D1的每个存储单元行的存储单元30中的开关器件20的第二端23彼此电连接。

该多条位线BL沿第二方向D2延伸，且与多列存储单元30一一对应连接，多条位线BL中的每条与所对应的一列存储单元30中阻变器件10的第二电极12电连接。

该多条字线WL沿第一方向D1延伸，且与多行存储单元30一一对应连接，多条字线WL中的每条与所对应的一行存储单元30中的存储单元的开关器件20的控制端21电连接。

该多个块选择电路53分别与多条位线BL一一对应电连接，每个块选择电路53包括控制端530、第一端531和第二端532，块选择电路53的控制端530配置为接收块选择电压V_BS，块选择电路53的第一端531配置为接收读写操作电压，块选择电路53的第二端532与该块选择电路53对应连接的位线BL电连接，该块选择电路配置为响应于该块选择电压V_BS，将该读写操作电压写入所对应连接的位线BL。例如，该读写操作电压包括编程操作电压V_Set、擦除操作电压V_RST和读取操作电压V_Read。

如图7A所示，在第一方向D1上每行存储单元30中的开关器件20的第二端23彼此直接电连接为同一电位，而不必在第二方向D2上设置用于对一行存储单元中的各开关器件的第二端23的电位进行选择的源线。这种设置有助于降低沿第二方向的走线的密度，简化制作工艺并提高良率。

例如，如图7A所示，该阻变存储阵列还可以包括多条源线SL（SL<0>-SL<n/2-1>），该多条源线SL沿第一方向D1延伸，也即与该多条字线WL平行。该多条源线SL与多个存储单元行对应连接，每个存储单元行的存储单元的开关器件的第二端均通过对应的一条源线SL彼此电连接连接。

例如，该多条源线SL与该多个存储单元行一一对应连接。各存储单元行的存储单元30的开关器件20的第二端23与对应的一条源线SL电连接，通过该源线SL彼此电连接。

例如，各条源线SL可以彼此绝缘，也可以彼此电连接。本公开实施例对此不作限制。

例如，如图7A所示，每相邻两行存储单元共用一条源线SL。每相邻两行存储单元的开关器件的第二端与同一源线SL电连接。这样可以减小走线密度，降低工艺成本。

例如，如图7B所示，该阻变存储阵列60还包括全局源线（global source line）GSL，各存储单元行中的开关器件的第二端均与该全局源线GSL电连接，也即，该全局源线将该阻变存储阵列60中的多个开关器件的第二端都彼此电连接。该全局源线GSL用于将该多个开关器件的第二端连接至外围电路（如图8中的源线控制电路）以向该多个存储单元提供源线电压。该全局源线GSL也可以直接接地。

例如，如图7B所示，该全局源线GSL沿第二方向D2延伸。

例如，如图7B所示，该全局源线GSL的数目为两条，该两条全局源线GSL分别位于多个存储单元30构成的存储单元阵列在该第一方向D1上的相对两侧。

例如，该多条源线SL均与位于两侧的两条全局源GSL线电连接。

例如，位于同一存储单元行中的多个开关器件20的第二端23通过所对应的一条源线SL连接至周边的全局源线GSL。

例如，该全局源线GSL接地，从而将多个存储单元30中的开关器件的开关器件20的第二端23接地。

例如，如图7A和图7B所示，该阻变存储阵列70还包括多个初始化电路54，分别与所述多条位线一一对应电连接。每个初始化电路包括控制端、第一端和第二端，所述初始化电路的控制端配置为接收初始化控制电压，所述初始化电路的第一端配置为接收初始化操作电压，所述初始化电路的第二端与所述初始化电路对应连接的位线电连接，所述初始化电路配置为响应于所述初始化控制电压，将所述初始化操作电压写入所对应连接的位线。

本实施例提供的阻变存储阵列70与前述参照图3描述的实施例中的阻变存储阵列50的主要区别在于源线的设置方式不同，对于其它结构，可以参考前述实施例关于阻变存储阵列50的描述。此处不再赘述。

本公开实施例还提供一种操作方法，用于操作上述阻变存储阵列70。该操作方法包括：通过所述多条字线施加字线电压以选中一行存储单元，向所述选中的一行存储单元的开关器件的第二端施加源线电压使得所述开关器件开启并将所述源线电压传递至所述选中的一行存储单元的阻变器件的第一电极，以及通过所述多条位线中的至少一条向所述选中的一行存储单元中的至少一个的阻变器件的第二电极施加读写操作电压或初始化操作电压。该读写操作电压包括编程操作电压、擦除操作电压和读取操作电压中的至少之一。

由于每行存储单元的开关器件20的第二端23彼此连接为同一电位，因此可将与该阻变器件与该开关器件20直接连接的第一电极11的电位作为参考电位进行各种操作，如初始化操作、编程操作、擦除操作、读取操作时，分别通过位线向选中的存储单元的阻变器件10的第二电极12施加相应的初始化操作电压、编程操作电压、擦除操作电压和读取操作电压即可。

例如，该源线电压为接地电压。这样，可以通过位线施加正电压进行初始化操作、编程操作和读取操作，施加负电压进行擦除操作。这样有助于降低电压的幅值需求，从而降低电路的耐压要求。

以下结合图7B对本公开实施例提供的操作方法进行示例性说明。该操作方法例如包括初始化操作阶段、编程操作阶段、擦除操作阶段和读取操作阶段。例如，该第一晶体管T1和第二晶体管T2均为N型晶体管；第三晶体管T3为P型晶体管。然而本公开实施例对于该第一至第三晶体管的类型不作限制，当晶体管的类型发生改变时，相应地调节信号之间的大小关系以使得电路实现相同的功能。

例如，在初始化操作阶段，通过选中的字线WL（对应连接一行或多行选中的存储单元）施加字线电压V_WL开启，并控制全局源线GSL接地，从而将选中的一行或多行存储单元30的开关器件20（第一晶体管T1）开启。

例如，通过该块选择线BSL向该块选择电路53施加块选择电压V_BS将该块选择电路53关闭。例如，控制块选择线BSL接地从而使得该第二晶体管T2关闭。这样，在该初始化操作阶段的初始化操作过程中，该块选择电路关闭以将该初始化电路及初始化操作电压的传输与其它控制电路及操作电压的传输进行分离，从而缩小了该初始化操作电压所涉及的电路范围，降低了该电路的耐压要求和尺寸。

例如，分别对该初始化操作线FL施加初始化操作电压V_F，对该初始化控制线FCL施加初始化控制电压V_FC使得第三晶体管T3导通从而使得初始化电路开启。

例如，该第三晶体管T3为P型晶体管，在该初始化操作阶段，对该初始化操作线FL施加初始化操作电压V_F，对该初始化控制线FCL施加初始化控制电压V_FC，并使得该初始化操作电压V_F高于该初始化控制电压V_FC，从而使得该第三晶体管T3导通，该初始化电路54开启。例如，该初始化操作电压V_F在2V至6V之间。例如，该初始化控制电压V_FC的脉冲时间（T_F）在1微秒至10毫秒范围。

例如，通过该初始化电路54和多条位线BL将该初始化操作电压V_F施加到选中的至少一行存储单元的阻变器件10的第二电极12；该阻变器件的第一电极11通过该开启的开关器件20接地，因此在阻变器件的两端引入了电压差V_F，阻变器件被击穿从而由从初始的高阻态转变为低阻态，从而将选中的至少一行存储单元同时进行初始化（Forming）操作。

例如，在编程操作阶段，多个初始化电路关闭，块选择电路开启；通过至少一个块选择电路53和至少一条位线BL向选中的存储单元施加正的编程操作电压V_Set，并控制全局源线GSL接地，从而对该阻变器件施加正向电压以对该存储单元进行编程操作。

例如，将正的块选择电压V_BS施加到选中的阻变存储阵列的块选择线，并将编程操作电压V_Set施加到至少一条全局位线GBL从而将对应的至少一个块选择电路开启，并将该编程操作电压传递至对应的位线BL并施加至选中的存储单元的阻变器件的第二电极12。

例如，将正的字线电压V_WL通过选中字线WL（对应连接选中的存储单元）施加到一行存储单元30中的开关器件20（第一晶体管T1）的控制端，从而将该行存储单元中的选中的存储单元中的开关器件开启，该阻变器件的第一电极11接地。

例如，该编程操作电压V_Set的大小在1.2V-3V之间，脉冲时间在1纳秒至10微秒之间。

例如，在擦除操作阶段，多个初始化电路关闭，块选择电路开启；通过至少一个块选择电路53和至少一条位线BL向选中的存储单元施加负的擦除操作电压V_RST，并控制全局源线GSL接地，从而对该阻变器件施加反向电压以对该存储单元进行擦除操作。

例如，将正的块选择电压V_BS施加到选中的阻变存储阵列的块选择线，并将擦除操作电压V_RST施加到至少一条全局位线GBL从而将对应的至少一个块选择电路开启，并将该负的擦除操作电压V_RST传递至对应的位线BL并施加至选中的存储单元的阻变器件的第二电极12。

例如，将正的字线电压V_WL通过选中字线WL（对应连接选中的存储单元）施加到一行存储单元30中的开关器件20的控制端，从而将该行存储单元中的选中的存储单元中的开关器件开启，该阻变器件的第一电极11接地。

例如，该擦除操作电压V_RST的大小在-1.2V至-3V之间，脉冲时间在1纳秒至10微秒之间。

例如，该操作方法还包括读取操作阶段。例如在该读取操作阶段，多个初始化电路关闭，至少一个块选择电路（对应连接选中的存储单元）开启，从而对选中的存储单元进行读取操作。

例如，结合参考图7B，将正的块选择电压V_BS施加到一个选中阻变存储阵列的块选择线，并将读取操作电压V_Read施加至至少一条全局位线GBL（对应连接选中的存储单元），从而将该至少一个块选择电路开启，并将该读取操作电压V_Read通过相应的位线BL传递至选中的存储单元的阻变器件的第二电极12。

例如，将正的字线电压V_WL通过选中字线WL（对应连接选中的存储单元）施加到一行存储单元30的开关器件20（第一晶体管T1）的控制端，并将全局源线GSL接地，从而将该行存储单元中的选中的存储单元中的开关器件开启，该阻变器件的第一电极11接地。

在选中的存储单元的阻变器件的电极两端引入了正向的V_Read电压差，并产生导通读取电流（IRead）。阻变器件的电阻值高，读取电流小；电阻值低，读取电流大。通过外围读取控制电路检测该读取电流即可完成选中存储单元的读取操作。

例如，该读取操作电压V_Read在0.1V至1.2V之间，脉冲时间在1纳秒至10微秒范围。

例如，该操作方法可以包括多步初始化操作。例如，图5所示实施例提供的操作方法同样适用于该阻变存储阵列70，此处不再赘述。

本公开实施例还提供一种阻变存储器电路80，包括上述阻变存储电路70。

图8为本公开至少一实施例提供的阻变存储器电路80的结构示意图。如图8所示，该阻变存储器电路80还包括源线控制电路81，该源线控制电路配置为与一个或多个存储单元行的存储单元的开关器件的第二端电连接以提供源线电压。

例如，该源线控制电路81可以与多条源线SL连接以分别为多个存储单元行提供源线电压。该存储单元行所接收的源线电压可以相同或不同。

例如，该源线控制电路81也可以与该全局源线GSL电连接以向该阻变存储阵列70提供源线电压。

例如，该全局源线GSL可以直接接地，此时该源线控制电路81也可以省略。

例如，该阻变存储器电路80还包括初始化控制电路82，该初始化控制电路82配置为与该多个初始化电路54电连接以提供该初始化操作电压VF和该初始化控制电压VFC。

例如，如图8所示，该阻变存储器电路80还包括列选择电路83，该列选择电路83配置为与多个块选择电路53连接以向阻变存储阵列70提供读写操作电压。例如，该读写操作电压包括编程操作电压VSet、擦除操作电压VRST和读取操作电压VRead。

例如，该列选择电路83与多条全局位线GBL电连接。

例如，该阻变存储器电路80还包括编程和擦除控制电路84以及读取控制电路85。

例如，该编程和擦除控制电路84与该列选择电路83连接，并配置为通过该列选择电路83向该阻变存储阵列70提供该编程操作电压V_Set和该擦除操作电压V_RST。

例如，在编程操作阶段，该编程和擦除控制电路84通过该列选择电路83和至少一条位线BL向选中的存储单元施加正的编程操作电压V_Set，从而对该阻变器件施加正向电压以对该存储单元进行编程操作。

例如，在擦除操作阶段，该编程和擦除控制电路84通过该列选择电路83和至少一条位线BL向选中的存储单元施加负的擦除操作电压V_RST，从而对该阻变器件施加反向电压以对该存储单元进行擦除操作。

由于该编程操作电压和擦除操作电压都是通过该位线施加至存储单元，因此该编程控制电路和擦除控制电路可以集成为同一个电路模块。例如，该编程和擦除控制电路84包括正压产生电路和负压产生电路，以分别在该编程操作阶段产生正的编程操作电压以及在该擦除操作阶段产生负的擦除操作电压。

例如，该读取控制电路85与该列选择电路83连接，并配置为通过该列选择电路83向该阻变存储阵列70提供该读取操作电压V_Read。例如，在读取操作阶段，该读取控制电路85通过该列选择电路83和至少一条位线BL向选中的存储单元施加读取操作电压V_Read，从而对该阻变器件施加正向电压以对该存储单元进行读取操作。

例如，如图8所示，该阻变存储器电路80还包括块选择控制电路86和字线控制电路87。

例如，该块选择控制电路86配置为与该块选择线BSL连接以向该阻变存储阵列70提供该块选择电压VBS。

例如，该字线控制电路87配置为向该阻变存储阵列70提供该字线电压VWL。例如，该字线控制电路87与多条字线WL电连接。

更多细节可以参考前述关于操作方法实施例的描述，此处不再赘述。

本公开的至少一个实施例还提供了一种电子装置，该电子装置包括上述任一实施例的阻变存储器电路，该电子装置可以为存储装置、硬盘、移动设备、移动电话、笔记本电脑、桌面电脑等。

Claims (10)

1.一种阻变存储阵列，包括：

多个存储单元，排列为沿第一方向的多个存储单元行和沿第二方向的多个存储单元列，其中，每个存储单元包括阻变器件和开关器件，所述阻变器件包括第一电极和第二电极，所述开关器件包括控制端、第一端和第二端，所述阻变器件的第一电极与所述开关器件的第一端电连接；

多条位线，沿所述第二方向延伸，且分别与所述多个存储单元列一一对应连接，其中，所述多条位线中的每条与所对应的一个存储单元列的存储单元的阻变器件的第二电极电连接；

多条字线，沿所述第一方向延伸，且分别与所述多个存储单元行一一对应连接，其中，所述多条字线中的每条与所对应的一个存储单元行的存储单元的开关器件的控制端电连接；

多个块选择电路，分别与所述多条位线一一对应电连接，其中，每个块选择电路包括控制端、第一端和第二端，所述多个块选择电路的控制端彼此电连接，并配置为接收第一控制信号，所述块选择电路的第一端配置为接收读写操作电压，所述块选择电路的第二端与所述块选择电路对应连接的位线电连接，所述块选择电路配置为响应于所述第一控制信号，将所述读写操作电压写入所对应连接的位线；

其中，每个存储单元行的存储单元的开关器件的第二端彼此电连接。

2.如权利要求1所述的阻变存储阵列，还包括：

多条源线，沿所述第一方向延伸，且与所述多个存储单元行对应连接，

其中，每个存储单元行的存储单元的开关器件的第二端通过所对应的一条源线彼此电连接。

3.如权利要求2所述的阻变存储阵列，还包括全局源线，

其中，所述多条源线均与所述全局源线电连接，从而所述全局源线将所述多个存储单元行的存储单元的开关器件的第二端彼此电连接。

4.如权利要求1所述的阻变存储阵列，其中，每个存储单元行的存储单元的开关器件的第二端均接地。

5.如权利要求1-4任一所述的阻变存储阵列，还包括：多个初始化电路，分别与所述多条位线一一对应电连接，

其中，每个初始化电路包括控制端、第一端和第二端，所述初始化电路的控制端配置为接收初始化控制电压，所述初始化电路的第一端配置为接收初始化操作电压，所述初始化电路的第二端与所述初始化电路对应连接的位线电连接，所述初始化电路配置为响应于所述初始化控制电压，将所述初始化操作电压写入所对应连接的位线。

6.一种阻变存储器电路，包括如权利要求1-5任一所述的阻变存储阵列以及与所述阻变存储阵列连接的外围电路。

7.如权利要求6所述的阻变存储器电路，所述外围电路包括源线控制电路，

其中，所述源线控制电路配置为与所述一个或多个存储单元行的存储单元的开关器件的第二端电连接以提供源线电压。

8.如权利要求6所述的阻变存储器电路，所述外围电路包括：列选择电路、编程和擦除控制电路以及读取控制电路，

其中，所述读写操作电压包括编程操作电压、擦除操作电压和读取操作电压；

所述列选择电路与所述多个块选择电路连接，并且配置为与所述多个块选择电路连接以向所述阻变存储阵列提供所述操作电压；

所述编程和擦除控制电路与所述列选择电路连接，并配置为通过所述列选择电路向所述阻变存储阵列提供所述编程操作电压和所述擦除操作电压；

所述读取控制电路与所述列选择电路连接，并配置为通过所述列选择电路向所述阻变存储阵列提供所述读取操作电压。

9.一种驱动方法，用于驱动如权利要求1-5任一所述的阻变存储阵列，所述驱动方法包括：

通过所述多条字线施加字线电压以选中一行存储单元，

向所述选中的一行存储单元的开关器件的第二端施加源线电压使得所述开关器件开启并将所述源线电压传递至所述选中的一行存储单元的阻变器件的第一电极，以及

通过所述多条位线中的至少一条向所述选中的一行存储单元中的至少一个存储单元的阻变器件的第二电极施加操作电压，

其中，所述操作电压包括所述读写操作电压和初始化操作电压。

10.如权利要求9所述的驱动方法，其中，所述源线电压为接地电压。

Images