KR100624463B1 - 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법 - Google Patents
노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법 Download PDFInfo
- Publication number
- KR100624463B1 KR100624463B1 KR1020050020798A KR20050020798A KR100624463B1 KR 100624463 B1 KR100624463 B1 KR 100624463B1 KR 1020050020798 A KR1020050020798 A KR 1020050020798A KR 20050020798 A KR20050020798 A KR 20050020798A KR 100624463 B1 KR100624463 B1 KR 100624463B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- storage node
- memory device
- channel
- unit
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 5
- 229910005872 GeSb Inorganic materials 0.000 claims description 4
- 229910002367 SrTiO Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 4
- 239000011232 storage material Substances 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000011017 operating method Methods 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 35
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47G—HOUSEHOLD OR TABLE EQUIPMENT
- A47G25/00—Household implements used in connection with wearing apparel; Dress, hat or umbrella holders
- A47G25/02—Dress holders; Dress suspending devices; Clothes-hanger assemblies; Clothing lifters
- A47G25/06—Clothes hooks; Clothes racks; Garment-supporting stands with swingable or extending arms
- A47G25/0692—Details of rods for suspending clothes-hangers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
- Y02W30/00—Technologies for solid waste management
- Y02W30/50—Reuse, recycling or recovery technologies
- Y02W30/62—Plastics recycling; Rubber recycling
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
Claims (19)
- 단위셀들이 복수의 행과 열의 매트릭스로 배열되는 노어 셀어레이 구조로서,상기 각 단위셀은, 채널과 전하를 저장할 수 있는 제 1 스토리지 노드를 포함하여 상기 제 1 스토리지 노드의 전하 저장 여부에 따른 상기 채널의 문턱 전압의 변화를 이용하여 데이터를 읽을 수 있는 제 1 메모리부와, 인가되는 전압에 따라 가변 저항 특성을 갖는 제 2 스토리지 노드와 상기 제 2 스토리지 노드와 연결되는 스위치를 포함하고 있는 제 2 메모리부를 포함하되, 상기 제 1 메모리부와 상기 제 2 메모리부는 소오스 및 드레인을 공유하고,상기 하나의 행에 배열된 상기 단위셀들의 제 1 메모리부는 하나의 워드 라인에 연결되고, 상기 하나의 열에 배열된 상기 단위셀들의 상기 드레인은 하나의 비트 라인에 연결되는 것을 특징으로 하는 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 제 1 스토리지 노드는 폴리실리콘, 실리콘 질화막, 실리콘 도트 또는 금속 도트(metal dot)로 형성된 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 제 2 스토리지 노드는 인가되는 전압에 따라 저항이 변하는 저항 상태 변화 저장 물질로서 Nb2O5, SrTiO3(Cr 도핑), ZrOx, GST(GeSbxTey), NiO, TiO2 및 HfO의 그룹에서 선택된 어느 하나로 형성된 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 스위치는 임계 전압 이상이 인가된 경우에만 전기 전도성을 나타내는 천이금속 산화막으로 형성된 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 천이금속 산화막은 V2O5 또는 TiO인 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 소오스 및 드레인은 상기 채널 및 상기 제 2 스토리지 노드와 병렬 연결된 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 6 항에 있어서, 상기 단위셀은 상기 제 2 스토리지 노드 및 상기 스위치의 일단을 상기 소오스 또는 드레인과 연결하는 금속 라인을 더 포함하고 있는 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 단위셀의 소오스는 접지되어 있는 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 단위셀들이 복수의 행과 열의 매트릭스로 배열되는 노어 셀어레이 구조로서,상기 각 단위셀은, 반도체 기판에 형성된 채널과; 상기 채널 양단에 인접하여 형성된 소오스 및 드레인; 상기 채널 상의 제 1 절연막; 상기 제 1 절연막 상의 전하 저장 매체용 제 1 스토리지 노드; 상기 스토리지 노드 상의 제 2 절연막; 상기 제 2 절연막 상의 제어 게이트 전극; 상기 제어 게이트 전극 상의 제 3 절연막; 상기 제 3 절연막 상의 가변 저항 매체용 제 2 스토리지 노드; 및 상기 제 2 스토리지 노드와 상기 소오스 또는 상기 드레인을 연결하는 스위치를 포함하고,상기 하나의 행에 배열된 상기 단위셀들의 상기 제어 게이트 전극은 하나의 워드 라인에 연결되고, 상기 하나의 열에 배열된 상기 단위셀들의 상기 드레인은 하나의 비트 라인에 연결되는 것을 특징으로 하는 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 9 항에 있어서, 상기 제 1 스토리지 노드는 폴리실리콘, 실리콘 질화막, 실리콘 도트 또는 금속 도트(metal dot)로 형성된 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 9 항에 있어서, 상기 제 2 스토리지 노드는 인가되는 전압에 따라 저항이 변하는 저항 상태 변화 저장 물질로서 Nb2O5, SrTiO3(Cr 도핑), ZrOx, GST(GeSbxTey), NiO, TiO2 및 HfO의 그룹에서 선택된 어느 하나로 형성된 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 9 항에 있어서, 상기 스위치는 임계 전압 이상이 인가된 경우에만 전기 전도성을 나타내는 V2O5 또는 TiO로 형성된 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자.
- 제 1 항의 메모리 소자를 이용한 동작 방법으로서,하나의 상기 워드 라인과 하나의 상기 비트 라인을 선택하여 하나의 상기 단위셀을 선택하고,상기 선택된 단위셀과 연결된 상기 워드 라인에 인가되는 제 1 전압을 조절하여 상기 제 1 메모리부의 상기 채널을 통한 전류의 흐름을 유도하여 상기 제 1 메모리부를 제어하고,상기 선택된 단위셀과 연결된 상기 비트 라인에 인가되는 제 2 전압을 조절하여 상기 제 2 메모리부의 상기 스위치를 통한 전류의 흐름을 유도하여 상기 제 2 메모리부를 제어하는 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자의 동작 방법.
- 제 13 항에 있어서, 상기 제 1 메모리부에 대한 기록 동작은, 상기 제 2 전압을 상기 스위치를 통해서 전류가 흐르지 않도록 임계전압 이하로 하고, 상기 제 1 전압을 기록전압이 되도록 하여, 상기 제 1 스토리지 노드에 전하를 축적시켜 수행하는 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자의 동작 방법.
- 제 13 항에 있어서, 상기 제 2 메모리부에 대한 기록 동작은, 상기 제 1 전압을 상기 채널을 통해서 전류가 흐르지 않도록 문턱전압 이하로 하고, 상기 제 2 전압을 상기 스위치를 통해서 전류가 흐를 수 있는 임계전압 이상의 기록전압이 되도록 하여, 상기 제 2 스토리지 노드의 저항 변화를 유도하여 수행하는 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자의 동작 방법.
- 제 13 항에 있어서, 상기 제 1 메모리부에 대한 소거 동작은, 상기 제 2 전압을 상기 스위치를 통해서 전류가 흐르지 않도록 임계전압 이하로 하고, 상기 제 1 전압을 소거전압이 되도록 하여, 상기 제 1 스토리지 노드에 축적된 전하를 소거시켜 수행하는 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자의 동작 방법.
- 제 13 항에 있어서, 상기 제 2 메모리부에 대한 소거 동작은, 상기 제 1 전압을 상기 채널을 통해서 전류가 흐르지 않도록 문턱전압 이하로 하고, 상기 제 2 전압을 소거전압이 되도록 하여, 상기 제 2 스토리지 노드의 저항 변화를 유도하여 수행하는 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자의 동작 방법.
- 제 13 항에 있어서, 상기 제 1 메모리부에 대한 읽기 동작은, 상기 제 2 전압을 상기 스위치를 통해서 전류가 흐르지 않도록 임계전압 이하로 하고, 상기 제 1 전압을 읽기전압이 되도록 하여, 상기 제 1 스토리지 노드의 전하 축적여부에 따른 채널의 문턱전압을 읽어들여 수행하는 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자의 동작 방법.
- 제 13 항에 있어서, 상기 제 2 메모리부에 대한 읽기 동작은, 상기 제 1 전압을 상기 채널을 통해서 전류가 흐르지 않도록 문턱전압 이하로 하고, 상기 제 2 전압을 읽기전압이 되도록 하여, 상기 제 2 스토리지 노드의 저항 변화에 따른 상기 소오스 및 상기 드레인 간의 전류를 읽어들여 수행하는 것을 특징으로 하는 하이브리드 멀티비트 비휘발성 메모리 소자의 동작 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050020798A KR100624463B1 (ko) | 2005-03-12 | 2005-03-12 | 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법 |
JP2006060199A JP2006253679A (ja) | 2005-03-12 | 2006-03-06 | Nor構造のハイブリッドマルチビットの不揮発性メモリ素子及びその動作方法 |
US11/371,941 US7492635B2 (en) | 2005-01-06 | 2006-03-10 | NOR-type hybrid multi-bit non-volatile memory device and method of operating the same |
CN2006100678566A CN1841754B (zh) | 2005-03-12 | 2006-03-13 | Nor型混合多位非易失性存储器件及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050020798A KR100624463B1 (ko) | 2005-03-12 | 2005-03-12 | 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100624463B1 true KR100624463B1 (ko) | 2006-09-19 |
Family
ID=37030677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050020798A KR100624463B1 (ko) | 2005-01-06 | 2005-03-12 | 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2006253679A (ko) |
KR (1) | KR100624463B1 (ko) |
CN (1) | CN1841754B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8760920B2 (en) | 2010-10-14 | 2014-06-24 | Hynix Semiconductor Inc. | Semiconductor memory device integrating flash memory and resistive/magnetic memory |
KR20210026967A (ko) * | 2019-09-02 | 2021-03-10 | 에스케이하이닉스 주식회사 | 선택소자가 내장된 불휘발성 메모리 셀 및 메모리 셀 어레이 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1835509A1 (de) * | 2006-03-14 | 2007-09-19 | Qimonda AG | Speicherzelle, Speicher mit einer Speicherzelle und Verfahren zum Einschreiben von Daten in eine Speicherzelle |
JP4596070B2 (ja) | 2008-02-01 | 2010-12-08 | ソニー株式会社 | メモリ素子及びメモリ素子の製造方法、並びに表示装置及び表示装置の製造方法 |
CN102789812A (zh) * | 2011-05-17 | 2012-11-21 | 复旦大学 | 基于阻变栅介质的nor型存储单元、阵列以及其操作方法 |
WO2013079020A1 (en) * | 2011-12-02 | 2013-06-06 | Tsinghua University | Nor flash memory array structure, mixed nonvolatile flash memory and memory system comprising the same |
US8971093B2 (en) | 2013-05-14 | 2015-03-03 | Kabushiki Kaisha Toshiba | Memory device and method of controlling memory device |
CN103943138B (zh) * | 2014-04-18 | 2017-01-11 | 中国科学院上海高等研究院 | 每单元多比特存储装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3584494B2 (ja) * | 1994-07-25 | 2004-11-04 | ソニー株式会社 | 半導体不揮発性記憶装置 |
TW347567B (en) * | 1996-03-22 | 1998-12-11 | Philips Eloctronics N V | Semiconductor device and method of manufacturing a semiconductor device |
US6069381A (en) * | 1997-09-15 | 2000-05-30 | International Business Machines Corporation | Ferroelectric memory transistor with resistively coupled floating gate |
US6225168B1 (en) * | 1998-06-04 | 2001-05-01 | Advanced Micro Devices, Inc. | Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof |
US6490194B2 (en) * | 2001-01-24 | 2002-12-03 | Infineon Technologies Ag | Serial MRAM device |
CN100359672C (zh) * | 2003-08-05 | 2008-01-02 | 南亚科技股份有限公司 | 多位元堆叠式非易失性存储器及其制造方法 |
-
2005
- 2005-03-12 KR KR1020050020798A patent/KR100624463B1/ko active IP Right Grant
-
2006
- 2006-03-06 JP JP2006060199A patent/JP2006253679A/ja active Pending
- 2006-03-13 CN CN2006100678566A patent/CN1841754B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8760920B2 (en) | 2010-10-14 | 2014-06-24 | Hynix Semiconductor Inc. | Semiconductor memory device integrating flash memory and resistive/magnetic memory |
KR20210026967A (ko) * | 2019-09-02 | 2021-03-10 | 에스케이하이닉스 주식회사 | 선택소자가 내장된 불휘발성 메모리 셀 및 메모리 셀 어레이 |
KR102611899B1 (ko) | 2019-09-02 | 2023-12-08 | 에스케이하이닉스 주식회사 | 선택소자가 내장된 불휘발성 메모리 셀 및 메모리 셀 어레이 |
Also Published As
Publication number | Publication date |
---|---|
CN1841754A (zh) | 2006-10-04 |
JP2006253679A (ja) | 2006-09-21 |
CN1841754B (zh) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100682913B1 (ko) | 하이브리드 멀티비트 비휘발성 메모리 소자 및 그 동작 방법 | |
US7492635B2 (en) | NOR-type hybrid multi-bit non-volatile memory device and method of operating the same | |
US7742331B2 (en) | Nonvolatile semiconductor memory device and data erase/write method thereof | |
US9208873B2 (en) | Non-volatile storage system biasing conditions for standby and first read | |
JP5028011B2 (ja) | 二種の抵抗体を含む不揮発性メモリ素子 | |
KR100657911B1 (ko) | 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자 | |
US7511985B2 (en) | Semiconductor memory device | |
KR100695164B1 (ko) | 스위칭 소자로서 트랜지스터 및 다이오드를 포함하는하이브리드 타입의 비휘발성 메모리 소자 | |
US7639524B2 (en) | Multi-bit nonvolatile memory devices and methods of operating the same | |
US9136468B2 (en) | Nonvolatile semiconductor memory device | |
KR100624463B1 (ko) | 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법 | |
US20090161408A1 (en) | Semiconductor memory device | |
KR100738070B1 (ko) | 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자 | |
US20080211011A1 (en) | Nonvolatile semiconductor memory element and nonvolatile semiconductor memory device | |
US9412845B2 (en) | Dual gate structure | |
KR101188263B1 (ko) | 반도체 메모리 장치 | |
TWI514552B (zh) | 記憶體單元結構及方法 | |
US20140091274A1 (en) | Memory devices having unit cell as single device and methods of manufacturing the same | |
US10192616B2 (en) | Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects | |
JP2020047824A (ja) | 抵抗変化型メモリ | |
US20080013373A1 (en) | Methods of operating a non-volatile memory device | |
US8149610B2 (en) | Nonvolatile memory device | |
KR20080006358A (ko) | 비휘발성 메모리 소자의 동작 방법 | |
US20240049470A1 (en) | Memory cell array with increased source bias voltage | |
US9679640B1 (en) | Multi-level reversible resistance-switching memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 14 |