CN112464156B - 矩阵与向量的乘法运算方法及装置 - Google Patents
矩阵与向量的乘法运算方法及装置 Download PDFInfo
- Publication number
- CN112464156B CN112464156B CN202011492832.1A CN202011492832A CN112464156B CN 112464156 B CN112464156 B CN 112464156B CN 202011492832 A CN202011492832 A CN 202011492832A CN 112464156 B CN112464156 B CN 112464156B
- Authority
- CN
- China
- Prior art keywords
- phase change
- conductive line
- change memory
- layer
- array module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 54
- 239000013598 vector Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000008859 change Effects 0.000 claims abstract description 196
- 238000005259 measurement Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000635 electron micrograph Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013527 convolutional neural network Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Algebra (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请实施例公开了一种矩阵与向量的乘法运算方法及装置，包括：对三维相变存储阵列模块中的相变存储层执行写入操作以改变相变存储层的电导值，电导值与矩阵中的元素值相对应；三维相变存储阵列模块包括多条沿第一方向延伸的第一导电线、多条沿第二方向延伸的第二导电线以及多个呈阵列排布的存储单元；存储单元包括在第三方向上堆叠分布的选通层和相变存储层；选通层用于控制相变存储层与第一导电线和第二导电线之间的导电连接；相变存储层用于基于第一导电线和第二导电线之间的电压差发生相变而获得电导值；在第一导电线上施加输入电压，输入电压与向量中的元素值相对应；测量第二导电线上的输出电流，获得乘法运算的结果。
Description
技术领域
本发明涉及数据运算技术领域，尤其涉及一种矩阵与向量的乘法运算方法及装置。
背景技术
随着工艺的进步，传统的基于中央处理器(CPU)的计算机系统中，单位面积上的晶体管数目越来越多，单位时间里能完成的计算也越来越多，但这同时出现的问题是单位面积的功耗越来越大，大功耗产生的热引起的速度减小也越来越严重。人工智能神经网络则可以解决上述问题。
人工智能神经网络是由大量处理单元互联组成的非线性、自适应信息处理系统。目前，在人工智能领域已经出现了基于存储器进行运算的技术，这一技术与传统的计算单元和存储单元分离的技术不同，无需信息处理过程数据在存储单元与计算单元来回传输，从而不用受到数据传输带宽的限制，能耗更低。
然而，在卷积神经网络广泛应用的背景下，人工智能对数据运算能力、运算速率、准确性以及稳定性等因素的要求不断提高，一种更为先进的运算架构的提出十分必要。
发明内容
有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种矩阵与向量的乘法运算方法及装置。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种矩阵与向量的乘法运算方法，所述方法包括：
对三维相变存储阵列模块中的相变存储层执行写入操作以改变所述相变存储层的电导值，所述电导值与所述矩阵中的元素值相对应；其中，所述三维相变存储阵列模块包括多条沿第一方向延伸的第一导电线、多条沿第二方向延伸的第二导电线以及多个呈阵列排布的存储单元，所述第一方向与所述第二方向平行于同一平面且彼此相交，其中之一所述存储单元位于其中之一所述第一导电线和其中之一所述第二导电线的相交处；所述存储单元包括在第三方向上堆叠分布的选通层和所述相变存储层，所述第三方向垂直于所述第一方向和所述第二方向；所述选通层用于控制所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接；所述相变存储层用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而获得所述电导值；
在所述三维相变存储阵列模块的所述第一导电线上施加输入电压，所述输入电压与所述向量中的元素值相对应；
测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，获得所述乘法运算的结果。
上述方案中，所述在所述三维相变存储阵列模块的所述第一导电线上施加输入电压时，所述三维相变存储阵列模块的所述第二导电线偏置于接地电位。
上述方案中，所述在所述三维相变存储阵列模块的所述第一导电线上施加输入电压之前，所述方法还包括：
基于所述第一导电线和所述第二导电线向所述存储单元施加开启电压；所述开启电压控制所述选通层开启所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接，且所述开启电压不足以对所述相变存储层执行写入操作或擦除操作。
上述方案中，所述对三维相变存储阵列模块中的相变存储层执行写入操作，具体通过从写入状态的电流驱动编程实现。
上述方案中，所述对三维相变存储阵列模块中的相变存储层执行写入操作，具体通过从擦除状态的多脉冲驱动编程实现。
上述方案中，所述对三维相变存储阵列模块中的相变存储层执行写入操作，具体包括：
依次对多个所述存储单元中的各相变存储层执行写入操作；或者，
同时对连接于同一所述第二导电线的多个所述存储单元中的各相变存储层执行写入操作。
上述方案中，所述电导值与所述矩阵中的元素值相对应，具体包括：连接于同一所述第二导电线的多个所述存储单元中的各相变存储层的电导值分别与矩阵中位于同一行的各元素值相对应；
所述向量为列向量；
所述测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，具体获得所述矩阵乘以所述列向量的运算结果，所述输出电流与所述运算结果中的元素值相对应。
本发明实施例还提供了一种矩阵与向量的乘法运算装置，包括：
三维相变存储阵列模块，包括多条沿第一方向延伸的第一导电线、多条沿第二方向延伸的第二导电线以及多个呈阵列排布的存储单元；所述第一方向与所述第二方向平行于同一平面且彼此相交，其中之一所述存储单元位于其中之一所述第一导电线和其中之一所述第二导电线的相交处；所述存储单元包括在第三方向上堆叠分布的选通层和相变存储层，所述第三方向垂直于所述第一方向和所述第二方向；所述选通层用于控制所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接；所述相变存储层用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而改变电导值；
控制模块，用于对所述三维相变存储阵列模块中的所述相变存储层执行写入操作以改变所述相变存储层的电导值，所述电导值与所述矩阵中的元素值相对应；还用于在所述三维相变存储阵列模块的所述第一导电线上施加输入电压，所述输入电压与所述向量中的元素值相对应；
测量模块，用于测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，获得所述乘法运算的结果。
上述方案中，所述控制模块还用于在所述三维相变存储阵列模块的所述第一导电线上施加输入电压时，控制所述三维相变存储阵列模块的所述第二导电线偏置于接地电位。
上述方案中，所述控制模块还用于在所述三维相变存储阵列模块的所述第一导电线上施加输入电压之前，基于所述第一导电线和所述第二导电线向所述存储单元施加开启电压；所述开启电压控制所述选通层开启所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接，且所述开启电压不足以对所述相变存储层执行写入操作或擦除操作。
上述方案中，所述控制模块具体用于通过从写入状态的电流驱动编程实现对所述三维相变存储阵列模块中的所述相变存储层执行写入操作。
上述方案中，所述控制模块具体用于通过从擦除状态的多脉冲驱动编程实现对所述三维相变存储阵列模块中的所述相变存储层执行写入操作。
上述方案中，所述控制模块具体用于依次对多个所述存储单元中的各相变存储层执行写入操作；或者，同时对连接于同一所述第二导电线的多个所述存储单元中的各相变存储层执行写入操作。
上述方案中，所述电导值与所述矩阵中的元素值相对应，具体包括：连接于同一所述第二导电线的多个所述存储单元中的各相变存储层的电导值分别与矩阵中位于同一行的各元素值相对应；
所述向量为列向量；
所述测量模块具体用于获得所述矩阵乘以所述列向量的运算结果，所述输出电流与所述运算结果中的元素值相对应。
本发明实施例所提供的矩阵与向量的乘法运算方法及装置，其中，所述方法包括：对三维相变存储阵列模块中的相变存储层执行写入操作以改变所述相变存储层的电导值，所述电导值与所述矩阵中的元素值相对应；其中，所述三维相变存储阵列模块包括多条沿第一方向延伸的第一导电线、多条沿第二方向延伸的第二导电线以及多个呈阵列排布的存储单元，所述第一方向与所述第二方向平行于同一平面且彼此相交，其中之一所述存储单元位于其中之一所述第一导电线和其中之一所述第二导电线的相交处；所述存储单元包括在第三方向上堆叠分布的选通层和所述相变存储层，所述第三方向垂直于所述第一方向和所述第二方向；所述选通层用于控制所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接；所述相变存储层用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而获得所述电导值；在所述三维相变存储阵列模块的所述第一导电线上施加输入电压，所述输入电压与所述向量中的元素值相对应；测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，获得所述乘法运算的结果。如此，本发明实施例基于三维相变存储阵列模块的存储特点，以选通层隔离相变存储层的导电连接，并以相变存储层发生相变而获得的电导值代表矩阵中的元素值，通过测量流经一列中各存储单元的电流之和(即第二导电线上的输出电流)，获得各输入电压与各相应电导值的积项和，从而获得所述乘法运算的结果，实现了运算能力和运算速率的提升，运算架构的稳定性以及运算结果的准确性均得到了改善。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为一示例性实施例中三维相变存储器的存储单元的电镜图；
图2a和图2b为三维相变存储器的局部结构示意图；
图3至图6示出了一种三维相变存储器在各操作步骤中的局部等效电路图；
图7为一种三维相变存储器中编程电流与电阻率之间的对应关系图；
图8为本发明实施例提供的矩阵与向量的乘法运算方法的流程示意图；
图9为本发明实施例提供的矩阵与向量的乘法运算装置的结构示意图。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在下文的描述中使用的，术语“三维存储器”是指具有如下存储单元的半导体器件：所述存储单元垂直布置在横向取向的衬底上，以使得所述存储单元的数量在垂直方向上相对于衬底提高。如本文使用的，术语“垂直/垂直地”表示标称地垂直于衬底的横向表面。
图1为一示例性实施例中三维相变存储器(3D Phase Change Memory，3D PCM)的存储单元的电镜图；如图所示，三维相变存储器可以包括若干方柱形的存储单元，每一存储单元包括垂直层叠的选通层123以及相变存储层125；其中，选通层123用于控制所述相变存储层125与字线及位线之间的导电连接；相变存储层125用于基于字线与位线之间的电压差发生相变，具体在晶相与非晶相之间转换，进而利用相变存储层125在非晶相的电阻率/电导值和晶相的电阻率/电导值之间的差异存储数据。
下面，结合图2a和图2b中三维相变存储器100的局部结构示意图进行更为详细的描述。首先，请参考图2a，三维相变存储器100包括多条沿第一方向延伸的第一导电线130、多条沿第二方向延伸的第二导电线110以及多个位于所述第一导电线130和所述第二导电线110之间的存储单元。每一所述存储单元包括沿第三方向依次层叠设置的第一电极层122、选通层123、第二电极层124、相变存储层125和第三电极层126。图2a中以相变存储层125为写入(SET)状态下的晶相结构为例示出；而图2b中以相变存储层转变为擦除(RESET)状态下的非晶相结构的相变存储层125'为例示出。
图3示出了一种三维相变存储器的局部等效电路图。如图所示，三维相变存储器包括多个呈阵列排布的存储单元(图3中以9个存储单元为例加以示出)，沿第一方向延伸的三条第一导电线130u1、130s和130u2，以及沿第二方向延伸的三条第二导电线110u1、110s和110u2。在每个存储单元中，选通层123可等效为一个选通元件，相变存储层125可等效为一个可变电阻器，即每个存储单元可等效为一个可变电阻器和一个选通元件串联，该存储单元通过选通元件的一端与一条第一导电线电连接，并通过可变电阻器的一端与一条第二导电线电连接。
当需要对存储单元S进行编程操作，而无需对存储单元a、存储单元b以及存储单元c进行编程操作时，存储单元S即为选中的存储单元，存储单元a、存储单元b以及存储单元c为未选中的存储单元。此时，参考图3，可通过第二导电线110s向存储单元S施加第一位线电压(-Vll)，并通过第一导电线130s向存储单元S施加第一字线电压(Vhh)，使得加载在存储单元S的电压(Vhh+Vll)足够大，以对存储单元S进行编程操作。
同时，通过第二导电线110u1或110u2向存储单元a和存储单元c施加第二位线电压(Vub)，通过第一导电线130u1或130u2向存储单元b和存储单元c施加第二字线电压(Vuw)。其中，第二位线电压的绝对值小于第一位线电压的绝对值，第二字线电压的绝对值小于第一字线电压的绝对值。
需要指出的是，通过第二导电线110s向选中的存储单元S施加第一位线电压(-Vll)的同时，也会向与第二导电线110s串联的存储单元b施加第一位线电压(-Vll)。类似地，通过第一导电线130s向选中的存储单元S施加第一字线电压(Vhh)的同时，也会向与第一导电线130s串联的存储单元a施加第一字线电压(Vhh)。
因此，对于图3示出的存储阵列，存储单元S、a、b和c的电压分别依次为：
VS＝Vhh+Vll (1)
Va＝Vhh-Vub (2)
Vb＝Vuw+Vll (3)
Vc＝Vuw-Vub (4)
其中，VS为存储单元S的电压，Va为存储单元a的电压，Vb为存储单元b的电压，Vc为存储单元c的电压。
在对存储单元进行写入(SET)操作时，当存储单元上的电压增大至大于第一阈值电压且小于第二阈值电压时，存储单元中的相变存储层由非晶态转变为晶态，处于晶态的相变存储层的电阻小于处于非晶态的相变存储层的电阻；对于二进制存储，表示数据“0”。对存储单元进行读取(Sense)时，施加在存储单元上的电压为读取电压(Vsense)，读取电压大于第一阈值电压且小于第二阈值电压。对存储单元进行擦除(RESET)操作时，当存储单元上的电压增大至大于第二阈值电压时，存储单元中的相变存储层由晶态转变为非晶态，处于非晶态的相变存储层的电阻大于处于晶态的相变存储层的电阻；对于二进制存储，表示数据“1”。
具体地，请参考图4。在选中的第一导电线上施加第一字线电压(Vhh)，在选中的第二导电线上施加第一位线电压(-Vll)，其他未选中的第一导电线和第二导电线偏置于接地电位(0V)；此时，存储单元S、a、b和c的电压分别依次为：VS＝Vhh+Vll、Va＝Vhh(type a)、Vb＝Vll(type b)和Vc＝0(type c)。
对于上述三维相变存储器，当对各相变存储层执行写入操作以使其分别具有电导值(Gij，其中，i、j均为正整数，且i表示行数、j表示列数)时，如果在各第一导电线上分别施加输入电压，则流经沿所述第二方向的一列中各存储单元的电流之和(即第二导电线上的输出电流Iout)为各输入电压与各相应电导值的积项和。例如，参考图5，Iout1＝Vin1*G11+Vin2*G21+Vin3*G31，Iout2＝Vin1*G12+Vin2*G22+Vin3*G32，Iout3＝Vin1*G13+Vin2*G23+Vin3*G33。如此，通过测量所述三维相变存储器的所述第二导电线上的输出电流，可以获得一积项和的运算结果。
基于此，本申请一实施例提供了一种矩阵与向量的乘法运算方法。具体请参考图8，如图所示，所述方法包括以下步骤：
首先，执行步骤801，对三维相变存储阵列模块中的相变存储层执行写入操作以改变所述相变存储层的电导值，所述电导值与所述矩阵中的元素值相对应；
其中，所述三维相变存储阵列模块包括多条沿第一方向延伸的第一导电线、多条沿第二方向延伸的第二导电线以及多个呈阵列排布的存储单元，所述第一方向与所述第二方向平行于同一平面且彼此相交，其中之一所述存储单元位于其中之一所述第一导电线和其中之一所述第二导电线的相交处；所述存储单元包括在第三方向上堆叠分布的选通层和所述相变存储层，所述第三方向垂直于所述第一方向和所述第二方向；所述选通层用于控制所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接；所述相变存储层用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而获得所述电导值。
这里，所述三维相变存储阵列模块可以为上述三维相变存储器中的存储阵列部分，因此，所述三维相变存储阵列模块的结构可以参考图2a和图2b，所述三维相变存储阵列模块的等效电路可以参考图3和图4。
在具体应用中，所述第一方向、所述第二方向与所述第三方向可以两两垂直。
在实际器件中，所述三维相变存储阵列模块还可以包括衬底；所述衬底位于工艺执行面的下方，从而为工艺的进行提供支撑作用。
这里，所述衬底可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，所述衬底为硅晶圆。
所述衬底可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义垂直衬底顶表面和底表面的方向为所述第三方向。这里，第三方向也为在衬底上沉积各层结构的层叠方向。在衬底顶表面和底表面，即衬底所在的平面方向上，定义两彼此垂直的方向为所述第一方向和所述第二方向；所述第一方向和所述第二方向均平行于所述衬底的平面方向，并且基于所述第一方向和所述第二方向可以确定所述衬底的平面方向。
所述第一导电线和所述第二导电线分别为位线或字线中的一者和另一者。具体地，所述第一导电线为位线，所述第一方向为位线横向延伸方向；所述第二导电线为字线，所述第二方向为字线横向延伸方向；或者，所述第一导电线为字线，所述第一方向为字线横向延伸方向；所述第二导电线为位线，所述第二方向为位线横向延伸方向。
在图3至图6所示的实施例中，所述第一方向为字线(Word line，WL)延伸方向，所述第二方向为位线(Bite line，BL)延伸方向；所述第一导电线为字线，所述第二导电线为位线。
所述第一导电线和所述第二导电线的材料包括不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。在一具体实施例中，所述第一导电线和所述第二导电线中的每者包括金属，例如钨。
多条所述第一导电线相互平行；多条所述第二导电线相互平行。
所述选通层的材料可以包括任何适当的双向阈值开关(Ovonic ThresholdSwitch，OTS)材料，例如ZnxTey、GexTey、NbxOy或SixAsyTez等。
所述相变存储层的材料包括基于硫属元素化物的合金(硫属元素化物玻璃)，例如GST(Ge-Sb-Te)合金，或者包括任何其他适当的相变材料。
每个所述存储单元中的相变存储层可以存储单个数据位。在本申请的一具体实施例中，所述相变存储层可以获得多个电导值，即为可以实现多值存储的相变存储层。这里，多个具体指三个以上，例如4个、8个等。如此，可以利用三维相变存储阵列模块中存储单元的模拟电阻状态来存储计算数据，进一步可以通过改变存储单元的电阻状态使其具有不同的电导值从而灵活地对运算矩阵中的权重进行更新。
可以理解地，所述步骤801中的写入操作可以为首次写入权重，也可以为更新权重；这里，所述权重具体指所述矩阵中的元素值。
所述对三维相变存储阵列模块中的相变存储层执行写入操作，具体包括：依次对多个所述存储单元中的各相变存储层执行写入操作；或者，同时对连接于同一所述第二导电线的多个所述存储单元中的各相变存储层执行写入操作。如此，可以防止由于过多的编程电流而导致的电压降过大。
此外，可以将不同的位线偏置在不同的电压下，以在选中的存储单元中实现计划的模拟部分RESET状态，未选中的存储单元以未打开选通层的方式偏置。
请参考图6，在对各相变存储层执行写入操作时，各所述第一导电线分别加载电压Vwl1、Vwl2、Vwl3……；各所述第二导电线分别加载电压Vbl1、Vbl2、Vbl3……。
下面，请参考图7。图7示出了编程电流(Programming)与电阻率(Resistance)之间的对应关系。在一些实施例中，所述对三维相变存储阵列模块中的相变存储层执行写入操作，具体通过从写入状态的电流驱动编程实现(参考图中a)。在另一些实施例中，所述对三维相变存储阵列模块中的相变存储层执行写入操作，具体通过从擦除状态的多脉冲驱动编程实现(参考图中b)。这里，所述写入操作包括擦除操作后的再次写入。如此，作为乘法运算中的权重，可以通过上述实施例中的至少之一进行更新。
所述第一电极层、所述第二电极层和所述第三电极层中的至少之一可以为碳电极层，例如由非晶碳(a-C)构成。在实际应用中，位于所述相变存储层之下的第二电极层和位于所述相变存储层之上的第三电极层中的至少之一可以为由低电阻率电极和高电阻率电极构成的复合电极层。其中，所述低电阻率电极具体可以为钨电极或氮化钨电极；所述高电阻率电极具体可以为碳电极层。所述低电阻率电极可以位于所述相变存储层与所述高电阻率电极之间。所述低电阻率电极的上表面可以与所述相变存储层的下表面直接接触；和/或，所述低电阻率电极的下表面可以与所述相变存储层的上表面直接接触。
在实际应用中，所述方法还可以包括：基于所述第一导电线和所述第二导电线向所述存储单元施加开启电压；所述开启电压控制所述选通层开启所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接，且所述开启电压不足以对所述相变存储层执行写入操作或擦除操作。可以理解地，该步骤可以在所述三维相变存储阵列模块的所述第一导电线上施加输入电压的步骤之前执行，即在步骤802之前执行。
所述开启电压具体可以大于(在实际操作中为略大于)所述相变存储层的擦除阈值电压(PCM RESET Vt)和所述选通层的阈值电压(OTS Vt)之和。脉冲宽度短以开启OTS，但不足以SET或RESET PCM。
所述基于所述第一导电线和所述第二导电线向所述存储单元施加开启电压，具体可以为：使所述三维相变存储阵列模块的所述第二导电线偏置于接地电位，在所述第一导电线上施加所述开启电压。在实际应用中，所述三维相变存储阵列模块的所有位线均偏置于接地电位，所有字线偏置的电压略大于所述相变存储层的擦除阈值电压和所述选通层的阈值电压之和。
接下来，执行步骤802，在所述三维相变存储阵列模块的所述第一导电线上施加输入电压，所述输入电压与所述向量中的元素值相对应。
如图5所示，以3*3的三维相变存储阵列模块为例进行说明，则三条所述第一导电线上分别施加输入电压Vin1、Vin2和Vin3；各相变存储层的电导值如图所示(G11、G12、G13、G21、G22、G23、G31、G32、G33)。
在一具体实施例中，所述在所述三维相变存储阵列模块的所述第一导电线上施加输入电压时，所述三维相变存储阵列模块的所述第二导电线偏置于接地电位。
接下来，执行步骤803，测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，获得所述乘法运算的结果。
在一具体实施例中，所述电导值与所述矩阵中的元素值相对应，具体包括：连接于同一所述第二导电线的多个所述存储单元中的各相变存储层的电导值分别与矩阵中位于同一行的各元素值相对应；所述向量为列向量；所述测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，具体获得所述矩阵乘以所述列向量的运算结果，所述输出电流与所述运算结果中的元素值相对应。
如此，可以实现诸如下述矩阵的运算：
在其他一些实施例中，所述电导值与所述矩阵中的元素值相对应，还可以包括：连接于同一所述第二导电线的多个所述存储单元中的各相变存储层的电导值分别与矩阵中位于同一列的各元素值相对应；所述向量为行向量；所述测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，具体获得所述行向量乘以所述矩阵的运算结果，所述输出电流与所述运算结果中的元素值相对应。
如此，可以实现诸如下述矩阵的运算：
在此基础上，本申请实施例还提供了一种矩阵与向量的乘法运算装置。请参考图9，如图所示，所述装置包括：
三维相变存储阵列模块，包括多条沿第一方向延伸的第一导电线、多条沿第二方向延伸的第二导电线以及多个呈阵列排布的存储单元；所述第一方向与所述第二方向平行于同一平面且彼此相交，其中之一所述存储单元位于其中之一所述第一导电线和其中之一所述第二导电线的相交处；所述存储单元包括在第三方向上堆叠分布的选通层和相变存储层，所述第三方向垂直于所述第一方向和所述第二方向；所述选通层用于控制所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接；所述相变存储层用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而改变电导值；
控制模块，用于对所述三维相变存储阵列模块中的所述相变存储层执行写入操作以改变所述相变存储层的电导值，所述电导值与所述矩阵中的元素值相对应；还用于在所述三维相变存储阵列模块的所述第一导电线上施加输入电压，所述输入电压与所述向量中的元素值相对应；
测量模块，用于测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，获得所述乘法运算的结果。
在一具体实施例中，所述控制模块还用于在所述三维相变存储阵列模块的所述第一导电线上施加输入电压时，控制所述三维相变存储阵列模块的所述第二导电线偏置于接地电位。
在一具体实施例中，所述控制模块还用于在所述三维相变存储阵列模块的所述第一导电线上施加输入电压之前，基于所述第一导电线和所述第二导电线向所述存储单元施加开启电压；所述开启电压控制所述选通层开启所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接，且所述开启电压不足以对所述相变存储层执行写入操作或擦除操作。
在一具体实施例中，所述控制模块具体用于通过从写入状态的电流驱动编程实现对所述三维相变存储阵列模块中的所述相变存储层执行写入操作。
在一具体实施例中，所述控制模块具体用于通过从擦除状态的多脉冲驱动编程实现对所述三维相变存储阵列模块中的所述相变存储层执行写入操作。
在一具体实施例中，所述控制模块具体用于依次对多个所述存储单元中的各相变存储层执行写入操作；或者，同时对连接于同一所述第二导电线的多个所述存储单元中的各相变存储层执行写入操作。
在一具体实施例中，所述电导值与所述矩阵中的元素值相对应，具体包括：连接于同一所述第二导电线的多个所述存储单元中的各相变存储层的电导值分别与矩阵中位于同一行的各元素值相对应；
所述向量为列向量；
所述测量模块具体用于获得所述矩阵乘以所述列向量的运算结果，所述输出电流与所述运算结果中的元素值相对应。
需要说明的是，本发明提供的矩阵与向量的乘法运算方法实施例与矩阵与向量的乘法运算装置实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (14)
1.一种矩阵与向量的乘法运算方法，其特征在于，所述方法包括：
对三维相变存储阵列模块中的相变存储层执行写入操作以改变所述相变存储层的电导值，所述电导值与矩阵中的元素值相对应；其中，所述三维相变存储阵列模块包括多条沿第一方向延伸的第一导电线、多条沿第二方向延伸的第二导电线以及多个呈阵列排布的存储单元，所述第一方向与所述第二方向平行于同一平面且彼此相交，其中之一所述存储单元位于其中之一所述第一导电线和其中之一所述第二导电线的相交处；所述存储单元包括在第三方向上堆叠分布的选通层和所述相变存储层，所述第三方向垂直于所述第一方向和所述第二方向；所述选通层用于控制所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接；所述相变存储层用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而获得所述电导值；
在所述三维相变存储阵列模块的所述第一导电线上施加输入电压，所述输入电压与向量中的元素值相对应；
测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，获得所述乘法运算的结果；
所述电导值与所述矩阵中的元素值相对应，具体包括：连接于同一所述第二导电线的多个所述存储单元中的各相变存储层的电导值分别与矩阵中位于同一行的各元素值相对应；所述向量为列向量；
或者，
所述电导值与所述矩阵中的元素值相对应，具体包括：连接于同一所述第二导电线的多个所述存储单元中的各相变存储层的电导值分别与矩阵中位于同一列的各元素值相对应；所述向量为行向量。
2.根据权利要求1所述的矩阵与向量的乘法运算方法，其特征在于，所述在所述三维相变存储阵列模块的所述第一导电线上施加输入电压时，所述三维相变存储阵列模块的所述第二导电线偏置于接地电位。
3.根据权利要求1所述的矩阵与向量的乘法运算方法，其特征在于，所述在所述三维相变存储阵列模块的所述第一导电线上施加输入电压之前，所述方法还包括：
基于所述第一导电线和所述第二导电线向所述存储单元施加开启电压；所述开启电压控制所述选通层开启所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接，且所述开启电压不足以对所述相变存储层执行写入操作或擦除操作。
4.根据权利要求1所述的矩阵与向量的乘法运算方法，其特征在于，所述对三维相变存储阵列模块中的相变存储层执行写入操作，具体通过从写入状态的电流驱动编程实现。
5.根据权利要求1所述的矩阵与向量的乘法运算方法，其特征在于，所述对三维相变存储阵列模块中的相变存储层执行写入操作，具体通过从擦除状态的多脉冲驱动编程实现。
6.根据权利要求1所述的矩阵与向量的乘法运算方法，其特征在于，所述对三维相变存储阵列模块中的相变存储层执行写入操作，具体包括：
依次对多个所述存储单元中的各相变存储层执行写入操作；或者，
同时对连接于同一所述第二导电线的多个所述存储单元中的各相变存储层执行写入操作。
7.根据权利要求1所述的矩阵与向量的乘法运算方法，其特征在于，
所述测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，具体获得所述矩阵乘以所述列向量的运算结果，所述输出电流与所述运算结果中的元素值相对应。
8.一种矩阵与向量的乘法运算装置，其特征在于，包括：
三维相变存储阵列模块，包括多条沿第一方向延伸的第一导电线、多条沿第二方向延伸的第二导电线以及多个呈阵列排布的存储单元；所述第一方向与所述第二方向平行于同一平面且彼此相交，其中之一所述存储单元位于其中之一所述第一导电线和其中之一所述第二导电线的相交处；所述存储单元包括在第三方向上堆叠分布的选通层和相变存储层，所述第三方向垂直于所述第一方向和所述第二方向；所述选通层用于控制所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接；所述相变存储层用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而改变电导值；
控制模块，用于对所述三维相变存储阵列模块中的所述相变存储层执行写入操作以改变所述相变存储层的电导值，所述电导值与矩阵中的元素值相对应；还用于在所述三维相变存储阵列模块的所述第一导电线上施加输入电压，所述输入电压与向量中的元素值相对应；
测量模块，用于测量所述三维相变存储阵列模块的所述第二导电线上的输出电流，获得所述乘法运算的结果；
所述电导值与所述矩阵中的元素值相对应，具体包括：连接于同一所述第二导电线的多个所述存储单元中的各相变存储层的电导值分别与矩阵中位于同一行的各元素值相对应；所述向量为列向量；
或者，
所述电导值与所述矩阵中的元素值相对应，具体包括：连接于同一所述第二导电线的多个所述存储单元中的各相变存储层的电导值分别与矩阵中位于同一列的各元素值相对应；所述向量为行向量。
9.根据权利要求8所述的矩阵与向量的乘法运算装置，其特征在于，所述控制模块还用于在所述三维相变存储阵列模块的所述第一导电线上施加输入电压时，控制所述三维相变存储阵列模块的所述第二导电线偏置于接地电位。
10.根据权利要求8所述的矩阵与向量的乘法运算装置，其特征在于，所述控制模块还用于在所述三维相变存储阵列模块的所述第一导电线上施加输入电压之前，基于所述第一导电线和所述第二导电线向所述存储单元施加开启电压；所述开启电压控制所述选通层开启所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接，且所述开启电压不足以对所述相变存储层执行写入操作或擦除操作。
11.根据权利要求8所述的矩阵与向量的乘法运算装置，其特征在于，所述控制模块具体用于通过从写入状态的电流驱动编程实现对所述三维相变存储阵列模块中的所述相变存储层执行写入操作。
12.根据权利要求8所述的矩阵与向量的乘法运算装置，其特征在于，所述控制模块具体用于通过从擦除状态的多脉冲驱动编程实现对所述三维相变存储阵列模块中的所述相变存储层执行写入操作。
13.根据权利要求8所述的矩阵与向量的乘法运算装置，其特征在于，所述控制模块具体用于依次对多个所述存储单元中的各相变存储层执行写入操作；或者，同时对连接于同一所述第二导电线的多个所述存储单元中的各相变存储层执行写入操作。
14.根据权利要求8所述的矩阵与向量的乘法运算装置，其特征在于，
所述测量模块具体用于获得所述矩阵乘以所述列向量的运算结果，所述输出电流与所述运算结果中的元素值相对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011492832.1A CN112464156B (zh) | 2020-12-17 | 2020-12-17 | 矩阵与向量的乘法运算方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011492832.1A CN112464156B (zh) | 2020-12-17 | 2020-12-17 | 矩阵与向量的乘法运算方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112464156A CN112464156A (zh) | 2021-03-09 |
| CN112464156B true CN112464156B (zh) | 2022-08-23 |
Family
ID=74802921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011492832.1A Active CN112464156B (zh) | 2020-12-17 | 2020-12-17 | 矩阵与向量的乘法运算方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112464156B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117881176A (zh) * | 2022-09-30 | 2024-04-12 | 华为技术有限公司 | 一种三维存储阵列、存储器及电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111611534A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 一种动态偏置模拟向量-矩阵乘法运算电路及其运算控制方法 |
| CN111984921A (zh) * | 2020-08-27 | 2020-11-24 | 华中科技大学 | 一种存内数值计算加速器及存内数值计算方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979838B2 (en) * | 2003-09-03 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Ultra-high density storage device using phase change diode memory cells and methods of fabrication thereof |
| JP2006324501A (ja) * | 2005-05-19 | 2006-11-30 | Toshiba Corp | 相変化メモリおよびその製造方法 |
| PL3105813T3 (pl) * | 2014-02-14 | 2020-03-31 | Intramicron, Inc. | Układy zarządzania ciepłem do ogniw magazynujących energię o dużych natężeniach prądu ładowania/rozładowywania oraz sposoby ich wytwarzania i użytkowania |
| CN106530210B (zh) * | 2016-10-31 | 2019-09-06 | 北京大学 | 基于阻变存储器件阵列实现并行卷积计算的设备和方法 |
| CN106847335B (zh) * | 2016-12-27 | 2019-03-19 | 北京大学 | 基于阻变存储阵列的卷积计算存储一体化设备及方法 |
| US11347999B2 (en) * | 2019-05-22 | 2022-05-31 | International Business Machines Corporation | Closed loop programming of phase-change memory |
| CN110826709B (zh) * | 2019-10-18 | 2021-04-06 | 华中科技大学 | 一种基于三维相变存储器的3d卷积运算装置及方法 |
| CN111145811B (zh) * | 2019-12-31 | 2021-11-09 | 清华大学 | 阻变存储阵列及其操作方法、阻变存储器电路 |
| CN111179991B (zh) * | 2019-12-31 | 2022-06-03 | 清华大学 | 阻变存储阵列及其操作方法、阻变存储器电路 |
| CN111933656B (zh) * | 2020-10-19 | 2021-02-23 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其制备方法 |
-
2020
- 2020-12-17 CN CN202011492832.1A patent/CN112464156B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111611534A (zh) * | 2019-02-26 | 2020-09-01 | 北京知存科技有限公司 | 一种动态偏置模拟向量-矩阵乘法运算电路及其运算控制方法 |
| CN111984921A (zh) * | 2020-08-27 | 2020-11-24 | 华中科技大学 | 一种存内数值计算加速器及存内数值计算方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112464156A (zh) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI696126B (zh) | 用於類神經計算機系統的記憶體裝置結構及其製造方法 | |
| Hu et al. | Memristor‐based analog computation and neural network classification with a dot product engine | |
| CN110825345B (zh) | 使用非易失性存储器单元的乘法 | |
| US9910827B2 (en) | Vector-matrix multiplications involving negative values | |
| Strukov et al. | Resistive switching phenomena in thin films: Materials, devices, and applications | |
| Song et al. | Recent advances and future prospects for memristive materials, devices, and systems | |
| EP1571673B1 (en) | Memory device | |
| EP3262651B1 (en) | Crossbar arrays for calculating matrix multiplication | |
| US7411811B2 (en) | Semiconductor storage device | |
| CN100541654C (zh) | 存储器件 | |
| CN103415888B (zh) | 电阻变化存储器 | |
| US20180350433A1 (en) | Crossbar arrays for calculating matrix multiplication | |
| JP2016535384A (ja) | クロスポイントアレイ内のメモリセルへの並列アクセス | |
| CN112464156B (zh) | 矩阵与向量的乘法运算方法及装置 | |
| US9000410B2 (en) | Nonvolatile memory device | |
| US20220044103A1 (en) | Matrix-vector multiplication using sot-based non-volatile memory cells | |
| Su et al. | Room-temperature fabricated multilevel nonvolatile lead-free cesium halide memristors for reconfigurable in-memory computing | |
| EP3955171A1 (en) | Method for in-memory convolutional computation and corresponding integrated circuit | |
| CN112562761B (zh) | 三维存储器的控制方法、装置及存储介质 | |
| US11170852B1 (en) | Cross-bar arrays having steering element with diode | |
| US10796757B1 (en) | Semiconductor storage device | |
| US10784313B1 (en) | Integrated resistive processing unit to avoid abrupt set of RRAM and abrupt reset of PCM | |
| Zhou et al. | Recent Advances in In-Memory Computing: Exploring Memristor and Memtransistor Arrays with 2D Materials | |
| Yang et al. | Anisotropic mass transport enables distinct synaptic behaviors on 2D material surface | |
| CN117157636A (zh) | 存算一体装置、系统及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |