CN111933656B - 一种三维相变存储器及其制备方法 - Google Patents

一种三维相变存储器及其制备方法 Download PDF

Info

Publication number
CN111933656B
CN111933656B CN202011114967.4A CN202011114967A CN111933656B CN 111933656 B CN111933656 B CN 111933656B CN 202011114967 A CN202011114967 A CN 202011114967A CN 111933656 B CN111933656 B CN 111933656B
Authority
CN
China
Prior art keywords
layer
change memory
electrode layer
phase change
material electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011114967.4A
Other languages
English (en)
Other versions
CN111933656A (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202011114967.4A priority Critical patent/CN111933656B/zh
Publication of CN111933656A publication Critical patent/CN111933656A/zh
Application granted granted Critical
Publication of CN111933656B publication Critical patent/CN111933656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种三维相变存储器及其制备方法。其中，所述三维相变存储器包括：沿第一方向延伸的第一导电线、沿第二方向延伸的第二导电线以及位于所述第一导电线和所述第二导电线相交处的相变存储单元；其中，所述第一方向与所述第二方向平行于同一平面且彼此垂直；所述相变存储单元包括沿第三方向分布的选通层、相变存储层和第一材料电极层，所述第三方向垂直于所述第一方向和所述第二方向；所述第一材料电极层包括由多根碳纳米管沿所述第一方向及所述第二方向排列组成的碳纳米管层，每一所述碳纳米管沿所述第三方向延伸。

Description

一种三维相变存储器及其制备方法
技术领域
本发明涉及微电子器件技术领域，尤其涉及一种三维相变存储器及其制备方法。
背景技术
在现有的三维相变存储器（3D PCM）中，位线和字线彼此垂直地形成，垂直方柱形的相变存储单元在位线和字线的交叉点处自对准地形成。
相变存储单元由多层堆栈结构组成，其中，相变存储层和双向阈值开关（OvonicThreshold Switch，OTS）选择装置被高电阻率电极（例如碳电极）和低电阻率电极（例如钨电极或氮化钨电极）隔开。
但是，多层堆栈结构的各层间的附着力不强，易造成三维相变存储器的倾覆，进而影响器件的性能。
发明内容
有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种三维相变存储器及其制备方法。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例一方面提供了一种三维相变存储器，其特征在于，包括：沿第一方向延伸的第一导电线、沿第二方向延伸的第二导电线以及位于所述第一导电线和所述第二导电线相交处的相变存储单元；其中，所述第一方向与所述第二方向平行于同一平面且彼此垂直；
所述相变存储单元包括沿第三方向分布的选通层、相变存储层和第一材料电极层，所述第三方向垂直于所述第一方向和所述第二方向；
所述第一材料电极层包括由多根碳纳米管沿所述第一方向及所述第二方向排列组成的碳纳米管层，每一所述碳纳米管沿所述第三方向延伸。
上述方案中，所述第一材料电极层位于以下位置中的至少之一：所述第一导电线和所述选通层之间；所述选通层和所述相变存储层之间；所述相变存储层和所述第二导电线之间。
上述方案中，所述相变存储单元还包括：沿所述第三方向设置在所述相变存储层上方，和/或下方的第二材料电极层；其中，所述第二材料电极层的电阻率低于所述第一材料电极层的电阻率；
对应于所述第一材料电极层位于所述选通层和所述相变存储层之间、且所述相变存储单元还包括沿所述第三方向设置在所述相变存储层下方的第二材料电极层的情况，所述第一材料电极层具体位于所述选通层和所述第二材料电极层之间；
对应于所述第一材料电极层位于所述相变存储层和所述第二导电线之间、且所述相变存储单元还包括沿所述第三方向设置在所述相变存储层上方的第二材料电极层的情况，所述第一材料电极层具体位于所述第二材料电极层和所述第二导电线之间。
上述方案中，所述第一材料电极层还包括非晶碳层；所述第一材料电极层为在所述非晶碳层上沉积所述碳纳米管层而形成的复合堆叠碳电极层。
上述方案中，所述碳纳米管层为对所述沿所述第一方向及所述第二方向排列的碳纳米管的顶部进行刻蚀以去除顶部预设厚度的碳纳米管层。
上述方案中，所述碳纳米管为单壁碳纳米管和双壁碳纳米管中的一种或两种的复合。
本发明实施例另一方面提供了一种三维相变存储器的制备方法，所述方法包括以下步骤：
形成第一导电线层，所述第一导电线层用于被形成为沿第一方向延伸的第一导电线；
在所述第一导电线层上形成相变存储单元叠层，所述相变存储单元叠层用于形成相变存储单元；所述相变存储单元包括沿第三方向堆叠设置的选通层、相变存储层和第一材料电极层；所述第一材料电极层包括由多根碳纳米管沿所述第一方向及第二方向排列组成的碳纳米管层，每一所述碳纳米管沿所述第三方向延伸；
在所述相变存储单元上形成沿所述第二方向延伸的第二导电线；
其中，所述第一方向与所述第二方向平行于同一平面且彼此垂直；所述第三方向垂直于所述第一方向和所述第二方向。
上述方案中，所述第一材料电极层位于以下位置中的至少之一：所述第一导电线和所述选通层之间；所述选通层和所述相变存储层之间；所述相变存储层和所述第二导电线之间。
上述方案中，所述相变存储单元还包括：第二材料电极层，所述第二材料电极层沿所述第三方向形成在所述相变存储层的下方，和/或形成在所述相变存储层的上方；其中，所述第二材料电极层的电阻率低于所述第一材料电极层的电阻率；
对应于所述第一材料电极层位于所述选通层和所述相变存储层之间、且所述第二材料电极层沿所述第三方向形成在所述相变存储层的下方的情况，所述第一材料电极层具体位于所述选通层和所述第二材料电极层之间；
对应于所述第一材料电极层位于所述相变存储层和所述第二导电线之间、且所述第二材料电极层沿所述第三方向形成在所述相变存储层的上方的情况，所述第一材料电极层具体位于所述第二材料电极层和所述第二导电线之间。
上述方案中，所述第一材料电极层为复合堆叠碳电极层，所述第一材料电极层的形成方法包括：形成非晶碳层；在所述非晶碳层上沉积所述碳纳米管层。
上述方案中，所述碳纳米管层的形成方法包括：沿所述第三方向形成所述沿所述第一方向及所述第二方向排列的碳纳米管；对所述碳纳米管的顶部进行刻蚀以去除顶部预设厚度。
上述方案中，所述碳纳米管为单壁碳纳米管和双壁碳纳米管中的一种或两种的复合。
本发明实施例提供了一种三维相变存储器及其制备方法，其中，所述三维相变存储器包括：沿第一方向延伸的第一导电线、沿第二方向延伸的第二导电线以及位于所述第一导电线和所述第二导电线相交处的相变存储单元；其中，所述第一方向与所述第二方向平行于同一平面且彼此垂直；所述相变存储单元包括沿第三方向分布的选通层、相变存储层和第一材料电极层，所述第三方向垂直于所述第一方向和所述第二方向；所述第一材料电极层包括由多根碳纳米管沿所述第一方向及所述第二方向排列组成的碳纳米管层，每一所述碳纳米管沿所述第三方向延伸。本发明实施例中，通过使用碳纳米管材料作为第一材料电极层的电极材料，使得三维相变存储器各层间的附着力得到了改善，提高了三维相变存储器的结构稳固性，进而提高了三维相变存储器的性能。
附图说明
图1为发生倾覆的三维相变存储器的扫描电镜图；
图2为本发明实施例提供的三维相变存储器的立体图；
图3为本发明实施例提供的三维相变存储器的侧面剖视图；
图4为本发明实施例中的碳纳米管进行刻蚀的示意图；
图5为本发明实施例提供的三维相变存储器的制备方法的流程示意图；
图6a-6f为本发明实施例提供的三维相变存储器在制备过程中的器件结构示意图；
图7为本发明实施例提供的三维相变存储器的另一实施例的器件结构图；
图8为实际制备过程中的三维相变存储器的器件结构图；
图9为本发明实施例提供的三维相变存储器的扫描电镜图。
附图标记说明：
100-第一导电线；100’-第一导电线层；
200-相变存储单元；200’’-相变存储单元叠层；200’-相变存储单元结构体；211-第一电极层；212-第二电极层；213-第三电极层；220-选通层；231-第四电极层；232-第五电极层；240-相变存储层；250-第三材料层；
300-第二导电线；300’-第二导电线层；
400-第一刻蚀掩模；500-第二刻蚀掩模。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图1为发生倾覆的三维相变存储器的扫描电镜图。通常，三维相变存储器的层与层之间的附着力是由两种不同材料之间的范德华力引起的。如图1所示，在相关技术中，三维相变存储器包括第一导电线、第二导电线以及位于所述第一导电线和所述第二导电线相交处的相变存储单元；所述相变存储单元包括选通层、相变存储层以及位于所述第一导电线和所述选通层之间的第一电极层、所述选通层和所述相变存储层之间的第二电极层、所述相变存储层和所述第二导电线之间的第三电极层，当所述第一电极层、所述第二电极层和所述第三电极层的材料为非晶碳材料时，由于非晶碳材料和与其接触的其他层的材料之间的附着力比较弱，可能在后续进行刻蚀、清洗或其他处理的过程中，会导致三维相变存储器发生倾覆现象。
基于此，提出了本发明实施例的以下技术方案。
图2为本发明实施例提供的三维相变存储器的立体图，图3为本发明实施例提供的三维相变存储器的侧面剖视图，如图2和图3所示，本发明实施例提供的三维相变存储器的结构包括：沿第一方向延伸的第一导电线100、沿第二方向延伸的第二导电线300以及位于所述第一导电线100和所述第二导电线300相交处的相变存储单元200；其中，所述第一方向与所述第二方向平行于同一平面且彼此垂直；所述相变存储单元200包括沿第三方向分布的选通层220、相变存储层240和第一材料电极层，所述第一材料电极层具体可参考图2或图3中的第一电极层211、第二电极层212和第三电极层213中的至少之一；所述第三方向垂直于所述第一方向和所述第二方向；所述第一材料电极层包括由多根碳纳米管沿所述第一方向及所述第二方向排列组成的碳纳米管层，每一所述碳纳米管沿所述第三方向延伸。
本发明实施例中，通过使用碳纳米管材料作为第一材料电极层的电极材料，而碳纳米管因其直径为纳米尺寸，且与其接触的其他层的表面凹凸，通过范德华力能发挥碳纳米管的粘附性，使得三维相变存储器各层间的附着力得到了改善，提高了三维相变存储器的结构稳固性，进而提高了三维相变存储器的性能。
在一实施例中，所述三维相变存储器还可以包括衬底（图中未示出）。所述衬底可以为单质半导体材料衬底（例如为硅（Si）衬底、锗（Ge)衬底等）、复合半导体材料衬底（例如为锗硅（SiGe）衬底等），或绝缘体上硅（SOI）衬底、绝缘体上锗（GeOI）衬底等。
所述第一导电线100、所述第二导电线300以及所述相变存储单元200形成在所述衬底上。
所述三维相变存储器可以包括多条相互平行的第一导电线100、多条相互平行的第二导电线300以及多个相变存储单元200；所述多个相变存储单元200中的每者设置在所述第一导电线100和所述第二导电线300中的相应的一条的相交处。
所述三维相变存储器可以基于以电热方式对相变存储层240的材料所做的加热和淬火来利用相变存储层240的材料(例如，硫属元素化物合金)中的非晶相和晶相的电阻率之间的差异。三维相变存储器可以通过施加电流以使相变存储层240的材料(或其阻挡电流通路的至少部分)在两种相之间反复切换，以存储数据。
每个相变存储单元200存储单个数据位，并且可以通过改变施加至相应选通层220的电压而对每个相变存储单元200进行写入或读取。可以通过经由与每个相变存储单元200接触的顶部导体和底部导体(例如，相应的第一导电线100和第二导电线300)施加的电流来单独存取每个相变存储单元200。
这里，当所述第一导电线100为顶部导体或底部导体时，所述第二导电线300为底部导体或顶部导体。具体地，若所述第一导电线100为顶部导体，则所述第二导电线300为底部导体；若所述第一导电线100为底部导体，则所述第二导电线300为顶部导体。
在一实施例中，当所述第一导电线100为位线或字线时，所述第二导电线300为字线或位线。具体地，若所述第一导电线100为位线，则与之相反的，所述第二导电线300为字线；若所述第一导电线100为字线，则所述第二导电线300为位线。
所述第一导电线100和所述第二导电线300的材料包括不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。
在一些实施例中，所述选通层220沿所述第三方向设置在所述相变存储层240的朝向所述衬底一侧，即所述选通层220相比于所述相变存储层240更为靠近所述衬底。
在其他的一些实施例中，所述相变存储层240沿所述第三方向设置在选通层220的朝向所述衬底一侧，即所述相变存储层240相比于所述选通层220更为靠近所述衬底。
在一实施例中，所述相变存储层240的材料包括基于硫属元素化物的合金，例如GST(Ge-Sb-Te)合金，或者包括任何其他适当的相变材料。所述选通层220的材料可以包括任何适当的双向阈值开关(OTS)材料，诸如ZnxTey、GexTey、NbxOy、SixAsyTez等。
这里，所述选通层220可以构成为双向阈值开关选择装置。
在一实施例中，所述第一材料电极层位于以下位置中的至少之一：所述第一导电线100和所述选通层220之间；所述选通层220和所述相变存储层240之间；所述相变存储层240和所述第二导电线300之间。
在实际应用中，所述第一材料电极层可以位于上述三个位置中，即上述三个位置中均包括由多根碳纳米管构成的碳纳米管层。
当所述第一材料电极层位于所述第一导电线100和所述选通层220之间时，所述第一材料电极层可以参考图2中第一电极层211，即所述第一电极层211为第一材料电极层；当所述第一材料电极层位于所述选通层220和所述相变存储层240之间时，所述第一材料电极层可以参考图2中第二电极层212，即所述第二电极层212为第一材料电极层；当所述第一材料电极层位于所述相变存储层240和所述第二导电线300之间时，所述第一材料电极层可以参考图2中第三电极层213，即所述第三电极层213为第一材料电极层。
在一实施例中，所述相变存储单元200还包括：沿所述第三方向设置在所述相变存储层240上方，和/或下方的第二材料电极层；其中，所述第二材料电极层的电阻率低于所述第一材料电极层的电阻率。如此，可在有效预防第一材料电极层和第二材料电极层断路的同时，降低三维相变存储器的功率损耗，进而使得三维相变存储器的性能更加优异。
这里，当所述第二材料电极层沿所述第三方向设置在所述相变存储层240下方时，所述第二材料电极层可以参考图2中第四电极层231，即所述第四电极层231为第二材料电极层；当所述第二材料电极层沿所述第三方向设置在所述相变存储层240上方时，所述第二材料电极层可以参考图2中第五电极层232，即所述第五电极层232为第二材料电极层。
对应于所述第一材料电极层位于所述选通层220和所述相变存储层240之间、且所述相变存储单元200还包括沿所述第三方向设置在所述相变存储层240下方的第二材料电极层的情况，所述第一材料电极层具体位于所述选通层220和所述第二材料电极层之间。
对应于所述第一材料电极层位于所述相变存储层240和所述第二导电线300之间、且所述相变存储单元200还包括沿所述第三方向设置在所述相变存储层240上方的第二材料电极层的情况，所述第一材料电极层具体位于所述第二材料电极层和所述第二导电线300之间。
这里，所述第二材料电极层的材料包括但不限于W、W2N、Co、Cu、Al、碳、多晶硅、掺杂硅、硅化物或其任何组合。
在一些实施例中，所述第一材料电极层还包括非晶碳层；所述第一材料电极层为在所述非晶碳层上沉积所述碳纳米管层而形成的复合堆叠碳电极层。
在其他的一些实施例中，所述第一材料电极层可以不包括非晶碳层，只包括碳纳米管层。
在一实施例中，所述碳纳米管为单壁碳纳米管和双壁碳纳米管中的一种或两种的复合。
这里，由于碳纳米管材料与相变存储层的材料和选通层的材料之间的纳米联锁作用（Nano-Interlocking），改善了三维相变存储器的各层间的附着力。
在一实施例中，所述碳纳米管层包括对所述沿所述第一方向及所述第二方向排列的碳纳米管的顶部进行刻蚀以去除顶部预设厚度的碳纳米管层。
图4示出了本发明实施例中的碳纳米管进行刻蚀的示意图。具体地，图中（a）示出了所述碳纳米管在生长后，会形成不平整的顶部；如图中（c）所示，如果在具有不平整的顶部的碳纳米管上直接生长其他材料，会降低碳纳米管与其他材料之间的附着力；故对生长后的碳纳米管的顶部进行刻蚀以去除顶部预设厚度，具体地，如图中（b）和图中（d）所示，刻蚀后的碳纳米管的顶部更为平整，增大了后续在碳纳米管上生长的其他材料与碳纳米管之间的附着力。
这里，所述对生长后的碳纳米管的顶部进行刻蚀可以通过等离子体刻蚀工艺执行，等离子体诱导的碳纳米管可以渗入晶界或粗糙的界面以增强附着力。
所述等离子体可以为O2等离子体，除此之外，所述等离子体还可以为NO和NO2等离子体。
本发明实施例还提供了一种三维相变存储器的制备方法，具体请参见附图5，如图所示，所述方法包括以下步骤：
步骤501、形成第一导电线层，所述第一导电线层用于被形成为沿第一方向延伸的第一导电线；
步骤502、在所述第一导电线层上形成相变存储单元叠层，所述相变存储单元叠层用于形成相变存储单元；所述相变存储单元包括沿第三方向堆叠设置的选通层、相变存储层和第一材料电极层；所述第一材料电极层包括由多根碳纳米管沿所述第一方向及第二方向排列组成的碳纳米管层，每一所述碳纳米管沿所述第三方向延伸；
步骤503、在所述相变存储单元上形成沿所述第二方向延伸的第二导电线；
其中，所述第一方向与所述第二方向平行于同一平面且彼此垂直；所述第三方向垂直于所述第一方向和所述第二方向。
下面结合具体实施例对本发明的三维相变存储器的制备方法再作进一步详细的说明。
图6a-6f为本发明实施例提供的三维相变存储器在制备过程中的器件结构示意图。
首先，如图6a所示，执行步骤501，形成第一导电线层100’；所述第一导电线层100’用于被形成为沿第一方向延伸的第一导电线100。
在一实施例中，使用一种或多种薄膜沉积工艺沉积第一导电线层100’，所述第一导电线层100’的材料例如为W，所述工艺包括但不限于CVD、PVD、ALD或其任何组合。
接着执行步骤502，在所述第一导电线层100’上形成相变存储单元叠层200’’，所述相变存储单元叠层200’’用于形成相变存储单元200。
请继续参考图6a，在实际工艺中，可以先在第一导电线层100’上形成相变存储单元叠层200’’。
这里，为了形成相变存储单元叠层200’’，使用一种或多种薄膜沉积工艺相继沉积第一电极层、选通层、第二电极层、第四电极层、相变存储层、第五电极层和第三电极层，所述工艺包括但不限于CVD、PVD、ALD、电镀、无电镀、任何其他适当沉积工艺或其任何组合。
接下来，如图6b所示，之后在第一导电线100的延伸方向（第一方向）上对所述第一导电线层100’和所述第一导电线层100’上的所述相变存储单元叠层200’’进行图案化，以形成沿所述第一方向延伸的第一刻蚀掩模400。可以通过光刻工艺对第一刻蚀掩模400进行图案化。第一刻蚀掩模400可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当第一刻蚀掩模400可以是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对所述第一刻蚀掩模400进行图案化。
如图6c所示，在第一导电线100的延伸方向（第一方向）上对所述第一导电线层100’和所述相变存储单元叠层200’’进行刻蚀，由此形成沿所述第一方向延伸的第一导电线100和相变存储单元结构体200’。
如图6d所示，在所述相变存储单元结构体200’上形成第二导电线层300’。
在一实施例中，使用一种或多种薄膜沉积工艺沉积第二导电线层300’，所述第二导电线层300’的材料例如为W，所述工艺包括但不限于CVD、PVD、ALD或其任何组合。
如图6e所示，之后在第二导电线300的延伸方向（第二方向）上对所述第二导电线层300’进行图案化，以形成沿所述第二方向延伸的第二刻蚀掩模500。可以通过光刻工艺对第二刻蚀掩模500进行图案化。第二刻蚀掩模500可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当第二刻蚀掩模500可以是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对所述第二刻蚀掩模500进行图案化。
这里，所述第一方向与所述第二方向平行于同一平面且彼此垂直。
如图6f所示，执行步骤503，在相变存储单元200上形成沿所述第二方向延伸的第二导电线300。
在第二方向上对第二导电线层300’和其下的相变存储单元结构体200’进行刻蚀，刻蚀停止在第一导电线100处，从而使第一导电线100保持完好。可以使用第二刻蚀掩模500通过一种或多种湿法刻蚀和/或干法刻蚀工艺(例如DRIE)来刻蚀穿过所述第二导电线层300’和所述相变存储单元结构体200’，最终形成如图6f所示的三维相变存储器。
在一实施例中，所述相变存储单元200包括沿第三方向分布的选通层220、相变存储层240和第一材料电极层；所述第一材料电极层包括由多根碳纳米管沿所述第一方向及第二方向排列组成的碳纳米管层，每一所述碳纳米管沿所述第三方向延伸。
所述第三方向垂直于所述第一方向和所述第二方向。
在一实施例中，所述第一材料电极层位于以下位置中的至少之一：所述第一导电线100和所述选通层220之间；所述选通层220和所述相变存储层240之间；所述相变存储层240和所述第二导电线300之间。
这里，当所述第一材料电极层位于所述第一导电线100和所述选通层220之间时，所述第一材料电极层可以参考图6f中第一电极层211，即所述第一电极层211为第一材料电极层；当所述第一材料电极层位于所述选通层220和所述相变存储层240之间时，所述第一材料电极层可以参考图6f中第二电极层212，即所述第二电极层212为第一材料电极层；当所述第一材料电极层位于所述相变存储层240和所述第二导电线300之间时，所述第一材料电极层可以参考图6f中第三电极层213，即所述第三电极层213为第一材料电极层。
在一实施例中，所述相变存储单元200还包括：第二材料电极层，所述第二材料电极层沿所述第三方向形成在所述相变存储层240的下方，和/或形成在所述相变存储层240的上方；其中，所述第二材料电极层的电阻率低于所述第一材料电极层的电阻率。
这里，当所述第二材料电极层沿所述第三方向形成在所述相变存储层240的下方时，所述第二材料电极层可以参考图6f中第四电极层231，即所述第四电极层231为第二材料电极层；当所述第二材料电极层沿所述第三方向形成在所述相变存储层240的上方时，所述第二材料电极层可以参考图6f中第五电极层232，即所述第五电极层232为第二材料电极层。
所述第二材料电极层的电极材料例如可以为W或W2N。
对应于所述第一材料电极层位于所述选通层220和所述相变存储层240之间、且所述第二材料电极层沿所述第三方向形成在所述相变存储层240的下方的情况，所述第一材料电极层具体位于所述选通层220和所述第二材料电极层之间；
对应于所述第一材料电极层位于所述相变存储层240和所述第二导电线300之间、且所述第二材料电极层沿所述第三方向形成在所述相变存储层240的上方的情况，所述第一材料电极层具体位于所述第二材料电极层和所述第二导电线300之间。
在一实施例中，所述第一材料电极层为复合堆叠碳电极层，所述第一材料电极层的形成方法包括：形成非晶碳层；在所述非晶碳层上沉积所述碳纳米管层。
所述碳纳米管层的形成方法包括：沿所述第三方向形成所述沿所述第一方向及所述第二方向排列的碳纳米管；对所述碳纳米管的顶部进行刻蚀以去除顶部预设厚度。
所述碳纳米管为单壁碳纳米管和双壁碳纳米管中的一种或两种的复合。
图4示出了本发明实施例中的碳纳米管进行刻蚀的示意图。具体地，图中（a）示出了所述碳纳米管在生长后，会形成不平整的顶部，故如图中（b）所示，对生长后的碳纳米管的顶部进行刻蚀以去除顶部预设厚度，图中（d）示出了在去除顶部预设厚度后，在碳纳米管上生长其他材料。由于刻蚀后的碳纳米管的顶部更为平整，增大了后续在碳纳米管上生长的其他材料与碳纳米管之间的附着力。
这里，所述对所述碳纳米管的顶部进行刻蚀可以通过等离子体刻蚀工艺执行，等离子体诱导的碳纳米管可以渗入晶界或粗糙的界面以增强附着力。
所述等离子体可以为O2等离子体，除此之外，所述等离子体还可以为NO和NO2等离子体。
需要说明的是，上述实施例示出的是所述选通层220沿所述第三方向位于所述相变存储层240的下方的情况，在其他一些实施例中，所述选通层220和所述相变存储层240可以互换位置，即，所述选通层220沿所述第三方向位于所述相变存储层240的上方。具体地，如图7所示。
则在此种情况下，所述第一材料电极层位于以下位置中的至少之一：所述第一导电线100和所述相变存储层240之间；所述相变存储层240和所述选通层220之间；所述选通层220和所述第二导电线300之间。
所述第二材料电极层沿所述第三方向形成在所述相变存储层240的下方，和/或形成在所述相变存储层240的上方；
对应于所述第一材料电极层位于所述第一导电线100和所述相变存储层240之间、且所述第二材料电极层沿所述第三方向形成在所述相变存储层240的下方的情况，所述第一材料电极层具体位于所述第一导电线100和所述第二材料电极层之间。
对应于所述第一材料电极层位于所述相变存储层240和所述选通层220之间、且所述第二材料电极层沿所述第三方向形成在所述相变存储层240的上方的情况，所述第一材料电极层具体位于所述第二材料电极层和所述选通层220之间。
应当理解地，在实际制备过程中，可能会由于刻蚀工艺的影响，导致形成的各层结构的截面形状并非严格意义上的上下宽度一致的方形或矩形。这里，结合图8加以阐述，如图8所示，在实际的制备过程中，形成的三维相变存储器中各层的上表面的横截面积可能会略小于下表面的横截面积。
在其他的一些实施例中，第三电极层213和第二导电线300之间还有一层第三材料层250；所述第三材料层250的材料例如为WSiN。
在所述第三电极层213和第二导电线300之间还有一层第三材料层250的实施例中，所述第一材料电极层位于以下位置中的至少之一：所述第一导电线100和所述选通层220之间；所述选通层220和所述相变存储层240之间；所述相变存储层240和所述第三材料层250之间。
图9为本发明实施例提供的三维相变存储器的扫描电镜图。如图9所示，本发明实施例中的三维相变存储器各层之间的附着力更强，器件结构更为稳固，进而提高了三维相变存储器的性能。
如此，基本完成了所述三维相变存储器的制备。后续可能还会涉及到一些互连工艺，这里不再展开论述。
需要说明的是，本发明实施例提供的三维相变存储器与三维相变存储器的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合，这里不再赘述。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种三维相变存储器，其特征在于，包括：沿第一方向延伸的第一导电线、沿第二方向延伸的第二导电线以及位于所述第一导电线和所述第二导电线相交处的相变存储单元；其中，所述第一方向与所述第二方向平行于同一平面且彼此垂直；
所述相变存储单元包括沿第三方向分布的选通层、相变存储层和第一材料电极层，所述第三方向垂直于所述第一方向和所述第二方向；
所述第一材料电极层包括由多根碳纳米管沿所述第一方向及所述第二方向排列组成的碳纳米管层，每一所述碳纳米管沿所述第三方向延伸；
所述第一材料电极层位于所述第一导电线和所述选通层之间。
2.根据权利要求1所述的三维相变存储器，其特征在于，所述第一材料电极层还位于以下位置中的至少之一：
所述选通层和所述相变存储层之间；
所述相变存储层和所述第二导电线之间。
3.根据权利要求2所述的三维相变存储器，其特征在于，所述相变存储单元还包括：沿所述第三方向设置在所述相变存储层上方，和/或下方的第二材料电极层；其中，所述第二材料电极层的电阻率低于所述第一材料电极层的电阻率；
对应于所述第一材料电极层位于所述选通层和所述相变存储层之间、且所述相变存储单元还包括沿所述第三方向设置在所述相变存储层下方的第二材料电极层的情况，所述第一材料电极层具体位于所述选通层和所述第二材料电极层之间；
对应于所述第一材料电极层位于所述相变存储层和所述第二导电线之间、且所述相变存储单元还包括沿所述第三方向设置在所述相变存储层上方的第二材料电极层的情况，所述第一材料电极层具体位于所述第二材料电极层和所述第二导电线之间。
4.根据权利要求1所述的三维相变存储器，其特征在于，所述第一材料电极层还包括非晶碳层；所述第一材料电极层为在所述非晶碳层上沉积所述碳纳米管层而形成的复合堆叠碳电极层。
5.根据权利要求1所述的三维相变存储器，其特征在于，所述碳纳米管层包括对所述沿所述第一方向及所述第二方向排列的碳纳米管的顶部进行刻蚀以去除顶部预设厚度的碳纳米管层。
6.根据权利要求1所述的三维相变存储器，其特征在于，所述碳纳米管为单壁碳纳米管和双壁碳纳米管中的一种或两种的复合。
7.一种三维相变存储器的制备方法，其特征在于，所述方法包括：
形成第一导电线层，所述第一导电线层用于被形成为沿第一方向延伸的第一导电线；
在所述第一导电线层上形成相变存储单元叠层，所述相变存储单元叠层用于形成相变存储单元；所述相变存储单元包括沿第三方向堆叠设置的选通层、相变存储层和第一材料电极层；所述第一材料电极层包括由多根碳纳米管沿所述第一方向及第二方向排列组成的碳纳米管层，每一所述碳纳米管沿所述第三方向延伸；
在所述相变存储单元上形成沿所述第二方向延伸的第二导电线；
其中，所述第一方向与所述第二方向平行于同一平面且彼此垂直；所述第三方向垂直于所述第一方向和所述第二方向；
所述第一材料电极层位于所述第一导电线和所述选通层之间。
8.根据权利要求7所述的三维相变存储器的制备方法，其特征在于，
所述第一材料电极层还位于以下位置中的至少之一：
所述选通层和所述相变存储层之间；
所述相变存储层和所述第二导电线之间。
9.根据权利要求8所述的三维相变存储器的制备方法，其特征在于，所述相变存储单元还包括：第二材料电极层，所述第二材料电极层沿所述第三方向形成在所述相变存储层的下方，和/或形成在所述相变存储层的上方；其中，所述第二材料电极层的电阻率低于所述第一材料电极层的电阻率；
对应于所述第一材料电极层位于所述选通层和所述相变存储层之间、且所述第二材料电极层沿所述第三方向形成在所述相变存储层的下方的情况，所述第一材料电极层具体位于所述选通层和所述第二材料电极层之间；
对应于所述第一材料电极层位于所述相变存储层和所述第二导电线之间、且所述第二材料电极层沿所述第三方向形成在所述相变存储层的上方的情况，所述第一材料电极层具体位于所述第二材料电极层和所述第二导电线之间。
10.根据权利要求7所述的三维相变存储器的制备方法，其特征在于，所述第一材料电极层为复合堆叠碳电极层，所述第一材料电极层的形成方法包括：
形成非晶碳层；
在所述非晶碳层上沉积所述碳纳米管层。
11.根据权利要求7所述的三维相变存储器的制备方法，其特征在于，所述碳纳米管层的形成方法包括：
沿所述第三方向形成所述沿所述第一方向及所述第二方向排列的碳纳米管；
对所述碳纳米管的顶部进行刻蚀以去除顶部预设厚度。
12.根据权利要求7所述的三维相变存储器的制备方法，其特征在于，所述碳纳米管为单壁碳纳米管和双壁碳纳米管中的一种或两种的复合。
CN202011114967.4A 2020-10-19 2020-10-19 一种三维相变存储器及其制备方法 Active CN111933656B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011114967.4A CN111933656B (zh) 2020-10-19 2020-10-19 一种三维相变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011114967.4A CN111933656B (zh) 2020-10-19 2020-10-19 一种三维相变存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111933656A CN111933656A (zh) 2020-11-13
CN111933656B true CN111933656B (zh) 2021-02-23

Family

ID=73334480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011114967.4A Active CN111933656B (zh) 2020-10-19 2020-10-19 一种三维相变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111933656B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117298B (zh) * 2020-11-18 2021-03-23 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制备方法
CN112234140B (zh) * 2020-12-11 2021-03-16 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法、读取方法
CN112234141B (zh) * 2020-12-11 2021-03-02 长江先进存储产业创新中心有限责任公司 相变存储器以及相变存储器的制造方法
CN112599667B (zh) * 2020-12-15 2024-06-18 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法
CN112652713A (zh) * 2020-12-15 2021-04-13 华中科技大学 一种具有类超晶格结构的选通管及其制备方法
CN112464156B (zh) * 2020-12-17 2022-08-23 长江先进存储产业创新中心有限责任公司 矩阵与向量的乘法运算方法及装置
WO2022151184A1 (en) * 2021-01-14 2022-07-21 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory cell structure and method for fabricating the same
CN112951990B (zh) * 2021-02-22 2021-12-28 长江先进存储产业创新中心有限责任公司 三维相变存储器及其制备方法
CN113594201A (zh) * 2021-07-07 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050113521A (ko) * 2004-05-29 2005-12-02 삼성에스디아이 주식회사 전계 방출 소자의 안정화를 위한 방법
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
US8974904B2 (en) * 2007-07-05 2015-03-10 University Of Dayton Aligned carbon nanotubes for dry adhesives and methods for producing same
TW200903724A (en) * 2007-07-09 2009-01-16 Ind Tech Res Inst Phase change memory device and method of fabricating the same
US20110003109A1 (en) * 2009-07-01 2011-01-06 Lockheed Martin Corporation Modified carbon nanotube arrays
US20120223414A1 (en) * 2011-03-02 2012-09-06 Schricker April D Methods for increasing bottom electrode performance in carbon-based memory devices
US9136473B2 (en) * 2013-03-28 2015-09-15 Stmicroelectronics, Inc. Semiconductor device with PCM memory cells and nanotubes and related methods
KR102465966B1 (ko) * 2016-01-27 2022-11-10 삼성전자주식회사 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
KR102510707B1 (ko) * 2016-07-12 2023-03-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN111115616B (zh) * 2018-11-01 2021-12-03 清华大学 碳纳米管阵列的表面修复方法

Also Published As

Publication number Publication date
CN111933656A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN111933656B (zh) 一种三维相变存储器及其制备方法
JP7345567B2 (ja) ３次元相変化メモリデバイス
US10971683B2 (en) Methods for forming narrow vertical pillars and integrated circuit devices having the same
TWI718824B (zh) 用於形成三維記憶裝置的方法
CN111739904B (zh) 三维相变存储器的制备方法及三维相变存储器
US10096363B2 (en) Methods of forming nanotube films and articles
TWI555129B (zh) 形成交叉點記憶體之置換材料程序
US8679967B2 (en) Apparatus and methods of forming memory lines and structures using double sidewall patterning for four times half pitch relief patterning
CN112117298B (zh) 三维相变存储器及其制备方法
EP2343709A2 (en) Nanotube films and articles
US20090014705A1 (en) Phase change memory device and method for fabricating the same
CN112951993B (zh) 一种三维相变存储器及其制备方法
CN112951990B (zh) 三维相变存储器及其制备方法
CN112951991B (zh) 相变存储器及其制备方法
CN116801641A (zh) 半导体结构及其形成方法和三维存储结构
CN116568126A (zh) 一种半导体结构及其制备方法
CN116584171A (zh) 存储器装置阵列中的均匀电压降
CN114447024A (zh) 一种选通器、存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant