CN112234141B - 相变存储器以及相变存储器的制造方法 - Google Patents
相变存储器以及相变存储器的制造方法 Download PDFInfo
- Publication number
- CN112234141B CN112234141B CN202011444850.2A CN202011444850A CN112234141B CN 112234141 B CN112234141 B CN 112234141B CN 202011444850 A CN202011444850 A CN 202011444850A CN 112234141 B CN112234141 B CN 112234141B
- Authority
- CN
- China
- Prior art keywords
- phase change
- layer
- along
- conductive line
- change memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title claims abstract description 448
- 230000015654 memory Effects 0.000 title claims abstract description 182
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims description 139
- 238000000151 deposition Methods 0.000 claims description 91
- 239000007772 electrode material Substances 0.000 claims description 72
- 239000012782 phase change material Substances 0.000 claims description 54
- 230000008021 deposition Effects 0.000 claims description 41
- 238000005538 encapsulation Methods 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 21
- 239000007769 metal material Substances 0.000 claims description 21
- 238000004806 packaging method and process Methods 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000012876 topography Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000012864 cross contamination Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- -1 chalcogenide compound Chemical class 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910018110 Se—Te Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
本申请提供了一种相变存储器以及相变存储器的制造方法，相变存储器包括第一导电线、第二导电线以及相变存储单元，第一导电线沿第一方向延伸，第二导电线沿第二方向延伸，相变存储单元垂直设置于第二导电线和第一导电线之间，相变存储单元包括沿第三方向叠置的选通元件以及相变元件，其中，第一方向、第二方向以及第三方向相互垂直；相变元件包括相变部以及侧墙，相变部的沿第一方向或第二方向的至少一个侧面设有侧墙，相变部在第一方向或第二方向上的尺寸小于选通元件在对应方向上的尺寸，本申请实施例提供的相变存储器的相变部的有效截面积较小，因此，相变存储器具有较小的编程电流，较小的功耗。
Description
技术领域
本申请涉及半导体存储技术领域，尤其涉及一种相变存储器以及相变存储器的制造方法。
背景技术
相变存储器为一种非易失性存储器，具有高存储器密度、高可靠性及无电数据保持等特性，现有技术中，相变存储器通的原理是：利用相变材料在晶态和非晶态之间转变后电阻率的差异来存储数据。具体而言，相变存储器的编程过程包括写入过程（set）和擦除过程（reset），写入过程是指相变材料从非晶态转变为晶态的过程，通过对相变元件施加宽而弱的编程电流，让相变材料渐渐结晶，相变材料能够从非晶态转变为晶态，这样，相变材料呈较低阻态，实现设置逻辑“1”。擦除过程是指相变材料从晶态转变为非晶态的过程，通过对相变元件瞬间施加一个窄而强的编程电流使得相变元件熔化，而后相变材料快速冷却，让相变材料从晶态转变为非晶态，这样，相变材料呈较高阻态，实现复位逻辑“0”。
现有技术的相变存储器在编程过程中，编程电流通常较大，致使相变存储器的功耗较高。
发明内容
有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种相变存储器以及相变存储器的制造方法。
为达到上述目的，本申请的技术方案是这样实现的：
本申请实施例一方面提供一种相变存储器，包括：
沿第一方向延伸的第一导电线，沿第二方向延伸的第二导电线，以及垂直设置于所述第一导电线和所述第二导电线之间的相变存储单元，所述相变存储单元包括沿第三方向叠置的选通元件以及相变元件，其中，所述第一方向、所述第二方向以及所述第三方向相互垂直；
所述相变元件包括相变部以及侧墙，所述相变部沿所述第一方向或所述第二方向的至少一个侧面设有所述侧墙；所述相变部在所述第一方向或所述第二方向上的尺寸小于所述选通元件在对应方向上的尺寸。
一些实施例中，所述相变存储器还包括第一封装层，所述第一封装层沿所述第一方向或所述第二方向覆盖所述选通元件表面并沿所述第三方向延伸以在所述选通元件上方形成朝向所述第三方向开口的沉积空间，所述相变部和所述侧墙设置在所述沉积空间内。
一些实施例中，所述侧墙的材料包括氮化物。
一些实施例中，所述相变存储单元还包括设置在所述选通元件和底部导电线之间的第一电极、设置在所述相变元件和所述选通元件之间的第二电极；所述相变存储器还包括第三电极，所述第三电极位于所述相变元件和顶部导电线之间，且所述第三电极沿所述顶部导电线延伸。
一些实施例中，所述底部导电线为所述第一导电线，对应地，所述顶部导电线为所述第二导电线；或
所述底部导电线为所述第二导电线；对应地，所述顶部导电线为所述第一导电线。
一些实施例中，所述相变存储单元还包括设置于所述相变元件和所述第二电极之间的第一金属层；和/或，
所述相变存储器还包括设置于所述相变元件和所述第三电极之间的第二金属层，所述第二金属层沿所述第三电极延伸。
一些实施例中，所述第一导电线的数量为多个，所述第二导电线的数量为多个，所述相变存储单元的数量为多个，多个所述第一导电线沿所述第二方向间隔设置，多个所述第二导电线沿所述第一方向间隔设置，每个所述第一导电线和其对应的所述第二导电线的相交处设置有所述相变存储单元。
一些实施例中，所述第一导电线的数量为多个，所述第二导电线的数量为多个，所述相变存储单元的数量为多个，多个所述第一导电线在同一平面内并行设置以形成第一导电层，多个所述第二导向线在同一平面内并行设置以形成第二导电层，所述第一导电层和所述第二导电层沿所述第三方向交替排列，相邻的所述第一导电层和其对应的所述第二导电层之间设置有多个所述相变存储单元。
本申请实施例另一方面提供一种相变存储器的制造方法，包括：
形成沿第一方向延伸的第一导电线；
形成沿第三方向叠置在所述第一导电线上的相变存储单元，所述相变存储单元包括沿第三方向叠置的选通元件以及相变元件，所述相变元件包括相变部和侧墙，所述相变部沿所述第一方向或第二方向的至少一个侧面设有所述侧墙，所述相变部在所述第一方向或所述第二方向上的尺寸小于所述选通元件在对应方向上的尺寸，其中，所述第一方向、所述第二方向以及所述第三方向相互垂直；
形成沿所述第三方向叠置在所述相变存储单元上的第二导电线，所述第二导电线沿所述第二方向延伸。
一些实施例中，所述形成沿第三方向叠置在所述第一导电线上的相变存储单元包括：
沿第三方向依次沉积选通材料层、牺牲材料层、以及第一掩模层；
基于所述第一掩模层的第一预设图案，沿第三方向自上而下刻蚀所述牺牲材料层及所述选通材料层，以形成沿所述第一方向或所述第二方向排列的多个独立的相变结构体；
在所述相变结构体周围沉积第一封装层；
去除所述第一掩模层和所述牺牲材料层，以基于所述牺牲材料层的形貌形成沉积空间；
在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙。
一些实施例中，所述在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙包括：
在所述沉积空间中沉积所述侧墙材料；
沿所述第三方向自上而下去除所述沉积空间中的侧墙材料预设部分以形成填充空间；
在所述填充空间内沉积所述相变材料，以分别对应形成所述相变部和所述侧墙。
一些实施例中，所述制造方法还包括：
沿所述第三方向，在沉积所述选通材料层之前沉积第一电极材料层，在所述选通材料层以及所述牺牲材料层之间沉积第二电极材料层；
基于所述第一掩模层的第一预设图案，沿所述第三方向自上而下刻蚀所述牺牲材料层、所述第二电极材料层、所述选通材料层以及所述第一电极材料层，以形成多个所述相变结构体；
在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙之后，沿所述第三方向在所述相变材料和所述侧墙材料上沉积第三电极材料层；对应地，
所述形成沿所述第三方向叠置在所述相变存储单元上的第二导电线，所述第二导电线沿所述第二方向延伸，包括，沿所述第三方向在所述第三电极材料层上沉积所述第二导电线，所述第三电极材料层和所述第二导电线沿所述第二方向延伸。
一些实施例中，所述制造方法还包括：
沿所述第三方向，在所述牺牲材料层以及所述第二电极材料层之间沉积第一金属材料层；
基于所述第一掩模层的第一预设图案，沿所述第三方向自上而下刻蚀所述牺牲材料层、所述第一金属材料层、所述第二电极材料层、所述选通材料层以及所述第一电极材料层，以形成多个所述相变结构体；
在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙之后，沿所述第三方向在所述相变材料和侧墙材料上沉积第二金属材料层；对应地，
所述沿所述第三方向在所述相变材料和侧墙材料上沉积第三电极材料层，包括：沿所述第三方向在所述第二金属材料层之上沉积第三电极材料层，所述第二金属层沿所述第三电极材料层延伸。
一些实施例中，所述制造方法还包括：
沿所述第三方向依次交替设置第一导电层、以及第二导电层，其中，多个所述第一导电线并行设置于同一平面以形成所述第一导电层，多个所述第二导向线并行设置于同一平面以形成所述第二导电层；
在相邻的所述第一导电层和所述第二导电层之间设置所述相变存储单元。
本申请实施例提供的相变存储器，相变存储单元响应于来自第一导电线和第二导电线的电信号，实现编程过程或读取过程，例如施加编程电流或编程电压可逆地改变相变部的阻态以实现编程过程，又例如施加读取电流或读取电压以读取相变部的阻值从而获取相变部的存储值，从而实现读取过程；选通元件以及相变元件沿第三方向叠置，利用侧墙占据相变部侧面的部分空间，使得相变部的有效截面积减小，由于编程电流通过相变部的有效截面积越小，编程电流通过相变部的电流密度越小，相变存储器的功耗就越小，本申请实施例提供的相变存储器的相变部的有效截面积较小，因此，相变存储器具有较小的编程电流，较小的功耗，能够减少编程过程的时长；以与第三方向垂直的平面为截面，相变部的最小截面积小于选通元件的最小截面积，这样设计，选通元件的电流密度需求可以更低；由于侧墙占据相变部侧面的空间，相变部的有效截面积减小，使得相邻的两个相变存储单元的相变部之间的距离增大，因此，相邻的两个相变存储单元的相变部之间的热串扰较小；侧墙还具有保护相变部的侧面的效果，避免相变部的侧面被污染，避免相变部的性能受影响，保证相变存储器的稳定性。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
图1为现有技术中的一种相变存储器的结构示意图；
图2为本申请实施例提供的一种相变存储器的结构示意图；
图3为本申请实施例提供的另一种相变存储器的结构示意图；
图4为本申请实施例提供的又一种相变存储器的结构示意图；
图5为本申请实施例提供的一种相变存储器的制造方法的流程框图；
图6至图11为一些实施例中相变存储器的截面图，其中，以垂直于第一方向的平面为截面；
图12至图15为一些实施例中相变存储器的截面图，其中，以垂直于第二方向的平面为截面。
附图标记说明
第一导电线10；第一导电线材料层10a；第二导电线20；第二导电线材料层20a；相变存储单元30；选通元件31；选通材料层31a；相变元件32；相变部321；相变材料321a；侧墙322；侧墙材料322a；填充空间322a’；第一电极34；第一电极材料层34a；第二电极35；第二电极材料层35a；第三电极40；第三电极材料层40a；第一封装层50；第一内层51；第一中间层52；第一外层53；第二封装层60；第二内层61；第二外层62；第三封装层70；填充层80；第一掩模层100a；牺牲材料层200a；相变结构体300a；第二掩模层400a；衬底1000。
具体实施方式
为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
请参见图1，现有技术中的相变存储器（Phase Change Memory，PCM）包括沿第一方向延伸的位线（Bit Line，BL）1、沿第二方向延伸的字线（Word Line，WL）2、以及沿第三方向设置于字线2和位线1之间的相变存储单元3，相变存储单元3包括沿第三方向叠置的相变元件301和选通元件302，相变存储单元3为自对准形成的柱状结构，其中，第一方向、第二方向和第三方向相互垂直，字线2和位线1用于将电信号载送至对应的相变元件301，示例性的，选定一个字线2和一个位线1即选定位于上述字线2和位线1之间的相变元件301，上述字线2、位线1和对应的相变元件301之间导通，通过对上述导通的字线2、位线1和对应的相变元件301施加不同的电信号以实现编程过程或读取过程等，以与第三方向垂直的平面为截面，现有技术中的相变元件301的截面积和选通元件302的截面积尺寸基本一致，在编程过程中，编程电流通常较大，致使相变存储器的功耗较高。
请参见图2~图4，本申请实施例一方面提供一种相变存储器，相变存储器包括第一导电线10、第二导电线20以及相变存储单元30，第一导电线10沿第一方向延伸，第二导电线20沿第二方向延伸，相变存储单元30垂直设置于第二导电线20和第一导电线10之间，相变存储单元30包括沿第三方向叠置的选通元件31以及相变元件32，其中，第一方向、第二方向以及第三方向相互垂直；相变元件32包括相变部321以及侧墙322，相变部321沿第一方向或第二方向的至少一个侧面设有侧墙322，相变部321在第一方向或第二方向上的尺寸小于选通元件31在对应方向上的尺寸。
本申请实施例提供的相变存储器（PCM），相变存储单元30响应于来自第一导电线10和第二导电线20的电信号，实现编程过程或读取过程，例如施加编程电流或编程电压可逆地改变相变部321的阻态以实现编程过程，又例如施加读取电流或读取电压以读取相变部321的阻态从而获取相变部321的存储的数据，从而实现读取过程；选通元件31以及相变元件32沿第三方向叠置，由于，相变部321沿第一方向或第二方向的至少一个侧面设有侧墙322，利用侧墙322占据相变部321侧面的部分空间，使得相变部321在第一方向或第二方向上的尺寸小于选通元件31在对应方向上的尺寸，如此，以与第三方向垂直的平面为截面，相变部321的最小截面积小于选通元件31的最小截面积，相变部321的有效截面积减小，由于编程电流通过相变部321的有效截面积越小，编程电流通过相变部321的电流密度越小，相变存储器的功耗就越小，本申请实施例提供的相变存储器的相变部321的有效截面积较小，因此，相变存储器具有较小的编程电流，较小的功耗，能够减少编程过程的时长；以与第三方向垂直的平面为截面，相变部321的最小截面积小于选通元件31的最小截面积，这样设计，选通元件31的电流密度需求可以更低。
示例性的，一具体实施例中，相变部321沿第一方向的至少一个侧面设有侧墙322，相变部321在第一方向上的尺寸小于选通元件31在第一方向上的尺寸。另一具体实施例中，相变部321沿第二方向的至少一个侧面设有侧墙322，相变部321在第二向上的尺寸小于选通元件31在第二方向上的尺寸。
可以理解的是，本申请实施例中，第一导电线10和第二导电线20也可以被称为字线和位线，示例性的，一实施例中，第一导电线10为字线，则第二导电线20为位线；另一实施例中，第二导电线20为字线，则第一导电线10为位线，以上仅是本领域技术人员对第一导电线10和第二导电线20的称谓的区别。
需要说明的是，本申请实施例中，相变部321的有效截面积是指以与第三方向垂直的平面为截面，相变部321的截面积。选通元件31的有效截面积是指以与第三方向垂直的平面为截面，选通元件31的截面积。
一实施例中，请参见图3和图4，相变存储器还包括第一封装层50，第一封装层50沿第一方向或第二方向覆盖选通元件31表面并沿第三方向延伸以在选通元件31上方形成朝向第三方向开口的沉积空间，相变部321和侧墙322设置在沉积空间内。
相变材料321a和侧墙材料322a通过开口沉积于沉积空间内，以分别对应形成相变部321和侧墙322，如此，利用沉积工艺将相变材料321a和侧墙材料322a沉积于沉积空间内，由于沉积空间具有设定大小，利用侧墙材料322a占据沉积空间内的部分空间，以限定相变材料321a的占据的空间，从而减小相变部321在第一方向或第二方向上的尺寸，使得相变部321在第一方向或第二方向上的尺寸小于选通元件31在对应方向上的尺寸，以便相变部321的最小截面积小于选通元件31的最小截面积。
需要说明的是，侧墙322位于选通元件31上，用于限定相变材料321a的占据的空间；而第一封装层50覆盖选通元件31以及侧墙322的侧面，用于减少相邻两个相变存储单元30之间的热串扰。
示例性的，一实施例中，请参见图2，相变部321为柱状结构。以第三方向垂直的平面为截面，相变部321任意两个位置处的截面积大致相同。
示例性的，一实施例中，请参见图2，相变存储单元30呈柱状结构，以与第三方向垂直的平面为截面，相变元件32的截面形状大致呈四边形，选通元件31的截面形状也为四边形，相变部321的截面积和侧墙322的截面积之和大致等于选通元件31的截面积，由于侧墙322占据相变部321第一方向或第二方向上的至少一个侧面的空间，相变部321的截面积小于选通元件31的截面积。
需要说明的是，本申请实施例中，第三方向为上下方向，也就是说，第三方向和上下方向为相同方向，在这里是为了方便描述而被用于描述本申请实施例中元件或特征与其它元件或特征的关系，在理解相变存储器的结构时，如果将相变存储器上下翻转，本申请实施例中的上方则成为了对应的下方，本领域技术人员应当可以理解，此种方向的改变并不改变元件或特征与其它元件或特征的关系。
一实施例中，相变部321沿第一方向的至少一个侧面设置侧墙322，在第一方向上，相变部321的尺寸小于选通元件31的尺寸。利用侧墙322占据相变部321沿第一方向的侧面的空间，从而减小相变部321在第一方向上的尺寸，进而减小相变部321的有效截面积，使得相邻的两个相变存储单元30的相变部321在第一方向上的距离增大，如此，相邻的两个相变存储单元30的相变部321之间的热串扰较小。
示例性的，可以是相变部321沿第一方向的一个侧面设置侧墙322；也可以是相变部321沿第一方向的两个侧面设置侧墙322。一具体实施例中，请参见图2，相变存储单元30呈柱状结构，以与第三方向垂直的平面为截面，相变存储单元30的截面形状呈四边形，相变部321沿第一方向的两个侧面设置侧墙322，以与第三方向垂直的平面为截面，相变部321的截面形状大致呈长方形，选通元件31的截面形状大致呈正四边形，在第一方向上，相变部321的尺寸小于选通元件31的尺寸，在第二方向上，相变部321的尺寸大致等于选通元件31的尺寸。如此，相变部321的有效截面积小于选通元件31的有效截面积，选通元件31的电流密度需求可以更低。
另一实施例中，相变部321沿第二方向的至少一个侧面设置侧墙322，在第二方向上，相变部321的尺寸小于选通元件31的尺寸。利用侧墙322占据相变部321沿第二方向的侧面的空间，从而减小相变部321在第二方向上的尺寸，进而减小相变部321的有效截面积，使得相邻的两个相变存储单元30的相变部321在第二方向上的距离增大，如此，相邻的两个相变存储单元30的相变部321之间的热串扰较小。
示例性的，可以是相变部321沿第二方向的一个侧面设置侧墙322；也可以是相变部321沿第二方向的两个侧面设置侧墙322。一具体实施例中，相变存储单元30呈柱状结构，以与第三方向垂直的平面为截面，相变存储单元30的截面形状呈四边形，相变部321沿第二方向的两个侧面设置侧墙322，以与第三方向垂直的平面为截面，相变部321的截面形状大致呈长方形，选通元件31的截面形状大致呈正四边形，在第二方向上，相变部321的尺寸小于选通元件31的尺寸，在第一方向上，相变部321的尺寸大致等于选通元件31的尺寸。如此，相变部321的有效截面积小于选通元件31的有效截面积，选通元件31的电流密度需求可以更低。
需要说明的是，本申请实施例中，由于侧墙322占据相变部321侧面的空间，相变部321的有效截面积减小，使得相邻的两个相变存储单元30的相变部321之间的距离增大，因此，相邻的两个相变存储单元30的相变部321之间的热串扰较小；侧墙322还具有保护相变部321的侧面的效果，避免相变部321的侧面被污染，避免相变部321的性能受影响，保证相变存储器的稳定性。
示例性的，侧墙322可以为隔热绝缘材料，如此，侧墙322能够保护相变部321的侧面不受污染，也可以对相变部321起到隔热的作用，避免导热过快，从而能够进一步减小功耗，示例性的，一实施例中，侧墙322的材料包括隔热绝缘的氮化物。示例性的，侧墙322的材料为氮化硅。
示例性的，相变部321可以为硫族化合物，示例性的，相变部321可以为锗-锑-碲（Ge-Sb-Te，GST）材料或铟-锑-碲（In-Sb-Te，IST）材料等等，例如，相变部321可以为Ge2Sb2Te5、Ge1Sb4Te7、In2Sb2Te5或In1Sb2Te4等等。
示例性的，选通元件31可以为硫族化合物，示例性的，选通元件31可以为Ge-Se、Ge-Te-Pb或Ge-Se-Te等等。
一实施例中，请参见图2~图4，相变存储单元30还包括设置在选通元件31与底部导电线之间的第一电极34、设置在相变元件32和选通元件31之间的第二电极35，相变存储器还包括第三电极40，第三电极40位于相变元件32和顶部导电线之间，且第三电极40沿顶部导电线延伸。在相变元件32和选通元件31之间设置第二电极35，能够有效隔离相变元件32和选通元件31，避免相变部321的相变材料321a和选通元件31的选通材料31a扩散导致交叉污染、性能改变；第一电极34便于底部导电线与选通元件31连接；第三电极40便于顶部导电线与相变元件32连接。第三电极40沿顶部导电线延伸，便于通过同步刻蚀形成第三电极40和顶部导电线，简化工艺。
一实施例中，请参见图2，底部导电线为第一导电线10，对应地，顶部导电线为第二导电线20。如此，第一电极34在选通元件31与第一导电线10之间，第三电极40位于相变元件32和第二导电线20之间，第三电极40沿第二导电线20延伸。
另一实施例中，底部导电线为第二导电线20；对应地，顶部导电线为第一导电线10。如此，第一电极34在选通元件31与第二导电线20之间，第三电极40位于相变元件32和第一导电线10之间，第三电极40沿第一导电线10延伸。
一具体实施例中，请参见图2，相变存储单元30呈柱状结构，以与第三方向垂直的平面为截面，相变元件32的截面形状呈四边形，选通元件31的截面形状呈四边形，第一电极34的截面形状呈四边形，第二电极35的截面形状也呈四边形。
另一些实施例中，相变元件32和选通元件31之间可以不设置第二电极35。又一些实施例中，在选通元件31和底部导电线之间不设置第一电极34。再一些实施例中，在相变元件32和顶部导电线之间不设置第三电极40。
一实施例中，第一电极34为导电材料，例如，第一电极34的第一电极材料34a可以为非晶碳、钨、铝、铜或钛等等。
一实施例中，第二电极35为导电材料，例如，第二电极35的第二电极材料35a可以为非晶碳、钨、铝、铜或钛等等。
一实施例中，第三电极40为导电材料，例如，第三电极40的第三电极材料40a可以为非晶碳、钨、铝、铜或钛等等。
一实施例中，第一导电线10为导电材料，例如，第一导电线10包括但不限于钨、铝、铜或钛等等。
一实施例中，第二导电线20为导电材料，例如，第二导电线20包括但不限于钨、铝、铜或钛等等。
一实施例中，相变存储单元30还包括设置于相变元件32和第二电极35之间的第一金属层。第一金属层为金属材料，第一金属层可以为钨、铝、铜或钛等等。
一实施例中，相变存储器还包括设置于相变元件32和第三电极40之间的第二金属层，第二金属层沿第三电极40延伸。例如，第二金属层可以为金属材料，例如第二金属层可以为钨、铝、铜或钛等等。
本申请实施例中的相变存储器的编程电压，可由下述计算式计算：
Vprog = Vhl + I *(Rwl + Rbl + Rpcm)，其中，Vprog是指编程电压，Vhl是指相变存储单元30除去相变部321之外其他元件的电压，I是指编程电流，Rpcm是指相变部321的电阻，Rwl和Rbl其中一个是指第一导电线10的电阻，其中另一个是指第二导电线20的电阻；
由上述计算式可知，减小第二电极35和相变部321之间的接触电阻、相变部321和第三电极40之间的接触电阻，可以有效减小编程电压。在第二电极35和相变部321之间设置第一金属层，以便第二电极35、第一金属层以及相变部321之间形成良好的欧姆接触，在相变部321和第三电极40之间设置第二金属层，以便第三电极40、第二金属层以及相变部321之间形成良好的欧姆接触，从而减小编程电压。
一实施例中，请参见图3和图4，第一封装层50还覆盖底部导电线、第一电极34、第二电极35、以及第一金属层对应侧墙322所在侧的侧面。如此，第一封装层50能够保护第一电极34、第二电极35、以及第一金属层对应侧墙322所在侧的侧面，减少相邻的两个相变存储单元30之间的热串扰。
一实施例中，请参见图3和图4，第一封装层50包括第一内层51、覆盖第一内层51侧面的第一中间层52、以及覆盖第一中间层52侧面的第一外层53。示例性的，第一内层51可以为隔热绝缘的氮化物，第一中间层52可以为隔热绝缘的氧化物、第一外层53可以为隔热绝缘的氮化物。如此，形成多层的夹层结构，以进一步减少相邻的两个相变存储单元30之间的热串扰。
一实施例中，请参见图2~图4，相变部321沿第一方向或第二方向的两个侧面设有侧墙322，相变存储器包括第二封装层60，第二封装层60覆盖顶部导电线、第三电极40、以及相变部321相异于侧墙322所在侧的侧面。一具体实施例中，相变部321沿第一方向的两个侧面均设有侧墙322，第一封装层50覆盖底部导电线、第一电极34、第二电极35、以及第一金属层的第一方向的两个侧面，第二封装层60覆盖顶部导电线、第三电极40、相变部321沿第二方向的两个侧面。另一具体实施例中，相变部321沿第二方向的两个侧面均设有侧墙322，第一封装层50覆盖底部导电线、第一电极34、第二电极35、以及第一金属层的第二方向的两个侧面，第二封装层60覆盖顶部导电线、第三电极40、相变部321沿第一方向的两个侧面。如此，第二封装层60能够进一步保护顶部导电线、第三电极40、相变部321，还能减少相邻的两个相变存储单元30之间的热串扰。
一实施例中，请参见图1~图3，第二封装层60包括第二内层61、覆盖第二内层61侧面的第二外层62。示例性的，第二内层61可以为隔热绝缘的氮化物，第二外层62可以为隔热绝缘的氧化物。如此，形成多层的夹层结构，以进一步减少相邻的两个相变存储单元30之间的热串扰。
一实施例中，请参见图4，相变存储器包括第三封装层70，第三封装层70覆盖第二电极35、选通元件31、以及第一电极34对应第二封装层60所在侧的侧面，第三封装层70还覆盖第二封装层60的侧面。第三封装层70可以为隔热绝缘的氮化物，如此，能够保护第二电极35、选通元件31、以及第一电极34对应第二封装层60所在侧的侧面，还能进一步减少相邻的两个相变存储单元30之间的热串扰。
一实施例中，请参见图3和图4，相变存储器包括设置于相邻的两个相变存储单元30之间的填充层80，示例性的，填充层80为氧化硅。可以通过原子层沉积、化学气相沉积、旋涂绝缘介质（Spin on Dielectric，SOD）等工艺用填充材料填充相邻的两个相变存储单元30之间的间隙以形成填充层80。填充层80内可以具有气隙。一具体实施例中，填充材料填充相邻的两个相变存储单元30之间的间隙的过程中，形成有至少一个气隙，气隙内为空气或其他气体，如此，利用气隙形成较好的隔热绝缘效果，从而进一步减少相邻的两个相变存储单元30之间的热串扰。
一实施例中，请参见图3，第一导电线10的数量为多个，第二导电线20的数量为多个，相变存储单元30的数量为多个，多个第一导电线10沿第二方向间隔设置，多个第二导电线20沿第一方向间隔设置，每个第一导电线10和其对应的第二导电线20的相交处设置有相变存储单元30。也就是说，多个相变存储单元30可以呈二维阵列排布。如此，相变存储器包括较多的相变存储单元30，能够提高相变存储器的存储容量。
一实施例中，请参见图4，第一导电线10的数量为多个，第二导电线20的数量为多个，相变存储单元30的数量为多个，多个第一导电线10在同一平面内并行设置以形成第一导电层，多个第二导向线20在同一平面内并行设置以形成第二导电层，第一导电层和第二导电层沿第三方向交替排列，相邻的第一导电层和其对应的第二导电层之间设置有多个相变存储单元30。如此，在有限的空间内，相变存储器可以具有更多的相变存储单元30，形成三维的相变存储单元30堆叠结构。具体的，相变存储器为三维交叉点（3D-Xpoint）相变存储器，如此，相变存储器可以具有更多的相变存储单元30，形成三维的相变存储单元30阵列，从而提高相变存储器的存储容量，示例性的，可以沿第三方向由下至上依次叠置第一层的第一导电层、多个相变存储单元30、第一层的第二导电层、多个相变存储单元30、第二层的第一导电层、多个相变存储单元30、第二层的第二导电层、多个相变存储单元30、第三层的第一导电层、多个相变存储单元30、第三层的第二导电层，如此，形成三层堆叠结构。以上仅为示例，本申请实施例提供的相变存储器包括但不限于二层堆叠结构、四层堆叠结构、五层堆叠结构或六层堆叠结构等等，本领域技术人员能够根据本申请实施例公开的技术方案实现二层以及以上层数的三维堆叠的相变存储器，在此不再一一赘述。
请参见图5，本申请实施例另一方面提供一种相变存储器的制造方法，制造方法包括：
S110：形成沿第一方向延伸的第一导电线；
S120：形成沿第三方向叠置在所述第一导电线上的相变存储单元，所述相变存储单元包括沿第三方向叠置的选通元件以及相变元件，所述相变元件包括相变部和侧墙，所述相变部沿所述第一方向或第二方向的至少一个侧面设有所述侧墙，所述相变部在所述第一方向或所述第二方向上的尺寸小于所述选通元件在对应方向上的尺寸，其中，所述第一方向、所述第二方向以及所述第三方向相互垂直。
S130：形成沿所述第三方向叠置在所述相变存储单元上的第二导电线，所述第二导电线沿所述第二方向延伸。
本申请实施例提供的相变存储器，相变存储单元30响应于来自第一导电线10和第二导电线20的电信号，实现编程过程或读取过程，例如施加编程电流或编程电压可逆地改变相变部321的阻态以实现编程过程，又例如施加读取电流或读取电压以读取相变部321的阻态从而获取相变部321的存储的数据，从而实现读取过程；选通元件31以及相变元件32沿第三方向叠置，由于，相变部321沿第一方向或第二方向的至少一个侧面设有侧墙322，利用侧墙322占据相变部321侧面的部分空间，使得相变部321在第一方向或第二方向上的尺寸小于选通元件31在对应方向上的尺寸，如此，以与第三方向垂直的平面为截面，相变部321的最小截面积小于选通元件31的最小截面积，相变部321的有效截面积减小，由于编程电流通过相变部321的有效截面积越小，编程电流通过相变部321的电流密度越小，相变存储器的功耗就越小，因此，本申请实施例提供的相变存储器具有较小的编程电流，较小的功耗，能够减少编程过程的时长；以第三方向垂直的平面为截面，相变部321的最小截面积小于选通元件31的最小截面积，这样设计，选通元件31的电流密度需求可以更低。由于侧墙322占据相变部321侧面的空间，相变部321的有效截面积减小，使得相邻的两个相变存储单元30的相变部321之间的距离增大，因此，相邻的两个相变存储单元30的相变部321之间的热串扰较小；侧墙322还具有保护相变部321的侧面的效果，避免相变部321的侧面被污染，避免相变部321的功能受影响，保证相变存储器的稳定性。
一实施例中，所述形成沿第三方向叠置在所述第一导电线上的相变存储单元包括：
S121：沿第三方向依次沉积选通材料层、牺牲材料层、以及第一掩模层；
可以通过光刻工艺将第一掩模板的第一预设图案转移至第一掩模层100a上，使得第一掩模层100a具有第一预设图案。
S122：基于所述第一掩模层的第一预设图案，沿第三方向自上而下刻蚀所述牺牲材料层及选通材料层，以形成沿所述第一方向或所述第二方向排列的多个独立的相变结构体；
请参见图6~图7，一实施例中，基于第一掩模层100a的第一预设图案，沿第三方向自上而下刻蚀牺牲材料层200a及选通材料层31a，以形成沿第一方向或第二方向排列的多个独立的相变结构体300a（请参见图7），相变结构体300a沿与其排列方向垂直的方向延伸，每个相变结构体300a包括牺牲材料层200a、以及选通材料层31a，每个相变结构体300a的牺牲材料层200a、选通材料层31a均沿与相变结构体300a排列方向垂直的方向延伸（请参见图12）。示例性的，多个相变结构体300a沿第一方向排列，则每个相变结构体300a包括的牺牲材料层200a、以及选通材料层31a均沿第二方向延伸。另一实施例中，基于第一掩模板的第一预设图案，沿第三方向自上而下刻蚀牺牲材料层200a及选通材料层31a，以形成沿第一方向或第二方向排列的多个独立的相变结构体300a。也就是说，可以不在牺牲材料层200a上形成第一掩模层100a，而是直接以第一掩模板为掩模进行刻蚀。
S123：在所述相变结构体周围沉积第一封装层；
S124：去除所述第一掩模层和所述牺牲材料层，以基于所述牺牲材料层的形貌形成沉积空间；
请参见图8~图10，在相变结构体300a周围沉积第一封装层50，去除第一掩模层100a和牺牲材料层200a之后，在第一封装层50内能够形成基于牺牲材料层200a的形貌的沉积空间。
一实施例中，请参见图9，可以采用化学机械抛光（Chemical MechanicalPolishing，CMP）沿第三方向平坦化至去除第一掩模层100a停止。
一实施例中，可以通过选择性湿法刻蚀去除牺牲材料层200a以形成沉积空间。
S125：在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙。
请参见图10~图13，利用侧墙材料322a占据沉积空间内的部分空间，使得相变材料321a仅能占据沉积空间内剩余的有限空间，从而利用侧墙322限定相变部321的在第一方向或第二方向上的尺寸。
一实施例中，所述在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙包括：
S1251：在所述沉积空间中沉积所述侧墙材料；
S1252：沿所述第三方向自上而下去除所述沉积空间中的侧墙材料预设部分以形成填充空间；
S1253：在所述填充空间内沉积所述相变材料，以分别对应形成所述相变部和所述侧墙。
请参见图10，在沉积空间中沉积侧墙材料322a，沿第三方向自上而下去除沉积空间中的侧墙材料322a预设部分以形成填充空间322a’，在填充空间322a’内沉积相变材料321a。如此，工艺更加简单，由于采用沉积工艺沉积相变材料321a，可以减少刻蚀工艺带来的交叉污染。
请参见图13，一实施例中，可以通过光刻工艺将第二掩模板的第二预设图案转移至第二掩模层400a上，使得第二掩模层400a具有第二预设图案，基于第二掩模层400a的第二预设图案，沿第三方向自上而下刻蚀每个相变结构体300a的相变材料321a、以及侧墙材料322a，以分别对应形成多个独立的相变部321、以及侧墙322。也就是说，基于第二掩模层400a的第二预设图案，每个相变结构体300a的相变材料321a被刻蚀呈多个独立的相变部321，每个相变结构体300a的侧墙材料322a被刻蚀呈多个独立的侧墙322。示例性的，每个相变结构体300a沿第二方向延伸，则每个相变结构体300a包括的相变材料321a、以及侧墙材料322a均沿第二方向延伸，基于第二掩模层400a的第二预设图案，沿第三方向自上而下刻蚀每个相变结构体300a的相变材料321a、以及侧墙材料322a，以分别对应形成多个独立的相变部321、以及侧墙322，则刻蚀每个相变结构体300a形成的多个独立的相变部321、以及侧墙322均沿第二方向间隔分布。
另一实施例中，基于第二掩模板的第二预设图案，沿第三方向自上而下刻蚀每个相变结构体300a的相变材料321a、以及侧墙材料322a，以分别对应形成相变部321和侧墙322。也就是说，不设置第二掩模层400a，直接以第二掩模板为掩模进行刻蚀。
需要说明的是，本申请实施例中，如果没有特殊指明，沉积工艺包括但不限于原子层沉积（Atomic layer deposition，ALD）、物理气相沉积（Physical Vapor Deposition，PVD） 或化学气相沉积（Chemical Vapor Deposition，CVD）等等；刻蚀工艺包括但不限于干法刻蚀或法湿刻蚀等等。
一实施例中，牺牲材料400a包括但不限于非晶硅。
一实施例中，所述制造方法还包括：
S210：沿所述第三方向，在沉积所述选通材料层之前沉积第一电极材料层，在所述选通材料层以及所述牺牲材料层之间沉积第二电极材料层；
请参见图6，沿第三方向，依次沉积第一电极材料层34a、选通材料层31a、第二电极材料35a、以及牺牲材料层200a。
S220：基于所述第一掩模层的第一预设图案，沿所述第三方向自上而下刻蚀所述牺牲材料层、所述第二电极材料层、所述选通材料层以及所述第一电极材料层，以形成多个所述相变结构体；
请参见图7，每个相变结构体300a包括第一电极材料层34a、选通材料层31a、第二电极材料35a、以及牺牲材料层200a，每个相变结构体300a的第一电极材料层34a、选通材料层31a、第二电极材料35a、以及牺牲材料层200a均沿与多个相变结构体300a排列方向垂直的方向延伸（请参见图12）。
S230：在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙之后，沿所述第三方向在所述相变材料和所述侧墙材料上沉积第三电极材料层；对应地，
所述形成沿所述第三方向叠置在所述相变存储单元上的第二导电线，所述第二导电线沿所述第二方向延伸，包括，沿所述第三方向在所述第三电极材料层上沉积所述第二导电线，所述第三电极材料层和所述第二导电线沿所述第二方向延伸。
请参见图13，第三电极材料层和第二导电线均沿同一个方向延伸，不仅便于第二导电线与相变元件32连接，还便于通过同步刻蚀形成第三电极40和第二导电线，简化工艺。
一实施例中，所述制造方法还包括：
S310：沿所述第三方向，在所述牺牲材料层以及所述第二电极材料层之间沉积第一金属材料层；
S320：基于所述第一掩模层的第一预设图案，沿所述第三方向自上而下刻蚀所述牺牲材料层、所述第一金属材料层、所述第二电极材料层、所述选通材料层以及所述第一电极材料层，以形成多个所述相变结构体；
每个相变结构体300a包括第一电极材料层34a、选通材料层31a、第二电极材料35a、第一金属材料层以及牺牲材料层200a。
S330：沿所述第三方向，在所述相变材料以及所述第三电极材料层之间沉积第二金属材料层；
S340：在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙之后，沿所述第三方向在所述相变材料和侧墙材料上沉积第二金属材料层；对应地，
所述沿所述第三方向在所述相变材料和侧墙材料上沉积第三电极材料层，包括：沿所述第三方向在所述第二金属材料层之上沉积第三电极材料层，所述第二金属层沿所述第三电极材料层延伸。
现有技术中，三维交叉点相变存储器的制造方法包括：沿第三方向自上而下同步刻蚀叠置的相变材料和选通元件材料以分别形成对应的四方形的相变元件和选通元件，如此设计，由于同步刻蚀形成相变元件和选通元件，相变元件的侧面和选通元件的侧面容易交叉污染。
本申请实施例中，请参见图7，基于第一掩模层100a的第一预设图案，沿第三方向自上而下刻蚀牺牲材料层200a、第一金属材料层、第二电极材料层35a、选通材料层31a以及第一电极材料层34a，以形成多个相变结构体300a；
请参见图8~图10，在相变结构体300a周围沉积第一封装层50，去除第一掩模层100a和牺牲材料层200a之后，在第一封装层50内能够形成基于牺牲材料层200a的形貌的沉积空间，在沉积空间中沉积侧墙材料322a，沿第三方向自上而下去除沉积空间中的侧墙材料322a预设部分以形成填充空间322a’，在填充空间322a’内沉积相变材料321a。如此，工艺更加简单，由于采用沉积工艺沉积相变材料321a，可以减少刻蚀工艺带来的交叉污染。
请参见图11和图12，在相变材料321a和侧墙材料322a上沿第三方向沉积叠置的第二金属材料层、以及第三电极材料层40a。
请参见图12和图13，一实施例中，基于第二掩模层的第二预设图案，沿第三方向自上而下刻蚀第三电极材料层40a、第二金属材料层以及每个相变结构体300a的相变材料321a、侧墙材料322a，以分别对应形成多个独立的第三电极40、第二金属层、相变部321、侧墙322，如此，形成的第三电极40、第二金属层均沿相变结构体300a排列方向相同的方向延伸。示例性的，多个相变结构体300a沿第二方向排列，每个相变结构体300a沿第一方向延伸，则第三电极40、第二金属层均沿第二方向延伸，也就是说，第三电极40和第二金属层沿同一方向延伸，第二金属层沿第三电极延伸。另一实施例中，也可以直接基于第二掩模板的第二预设图案，沿第三方向自上而下刻蚀第三电极材料层40a、以及每个相变结构体300a的相变材料321a、侧墙材料322a，以分别对应形成多个独立的第三电极40、相变部321、侧墙322。
请参见图14，一实施例中，基于第三掩模层的第三预设图案，沿第三方向自上而下刻蚀每个相变结构体300a的第一金属材料层、第二电极材料层35a、选通材料层31a、以及第一电极材料层34a，以分别对应形成多个独立的第一金属层、第二电极35、选通元件31以及第一电极34。如此，相变部321和选通元件31分别通过不同的刻蚀步骤形成，因此，可以避免相变部321的侧面和选通元件31的侧面交叉污染。此外，在形成的相变部321的侧面利用侧墙322进行保护，进一步避免相变部321的侧面和选通元件31的侧面交叉污染。示例性的，每个相变结构体300a沿第二方向延伸，则每个相变结构体300a包括的第一金属材料层、第二电极材料层35a、选通材料层31a、以及第一电极材料层34a均沿第二方向延伸，基于第三掩模层的第三预设图案，沿第三方向自上而下刻蚀每个相变结构体300a的第二电极材料层35a、选通材料层31a、以及第一电极材料层34a，以分别对应形成多个独立的第二电极35、多个独立的选通元件31、以及多个独立的第一电极34，刻蚀每个相变结构体300a形成的多个独立的第二电极35沿第二方向间隔分布、多个独立的选通元件31沿第二方向间隔分布、以及多个独立的第一电极34沿第二方向间隔分布。
另一实施例中，基于第三掩模板的第三预设图案，沿第三方向自上而下刻蚀每个相变结构体300a的第二电极材料层35a、选通材料层31a、以及第一电极材料层34a，以分别对应形成多个独立的第二电极35、选通元件31以及第一电极34。也就是说，可以不在相变结构体300a上形成第三掩模层，而是直接以第三掩模板为掩模进行刻蚀。
一实施例中，所述制造方法还包括：
在所述第三电极、以及所述相变部相异于所述侧墙所在侧的侧面覆盖第二封装层；
示例性的，一实施例中，请参见图11~图15，在相变部321沿第一方向的两个侧面设置侧墙322，在第三电极40沿第二方向的两个侧面、以及相变部321沿第二方向的两个侧面均覆盖第二封装层60。另一实施例中，在相变部沿第二方向的两个侧面设置侧墙322，在第三电极40沿第一方向的两个侧面、以及相变部321沿第一方向的两个侧面均覆盖第二封装层60。
S420：在所述第二电极、所述选通元件、所述第一电极相异于所述侧墙所在侧的侧面、以及所述第二封装层的侧面覆盖第三封装层。
示例性的，一实施例中，请参见图11~图15，在相变部321沿第一方向的两个侧面设置侧墙322，在第二电极35、选通元件31、第一电极34沿第二方向的两个侧面、以及第二封装层60的侧面均覆盖第三封装层70。另一实施例中，在相变部321沿第二方向的两个侧面设置侧墙322，在第二电极35沿第一方向的两个侧面、选通元件31沿第一方向的两个侧面、第一电极34沿第一方向的两个侧面、以及第二封装层60的侧面均覆盖第三封装层70。
第一封装层50的结构、第二封装层60的结构、以及第三封装层70的结构可以为本申请实施例提供的任意一种第一封装层50的结构，第一封装层50的具体结构在此处不再赘述。
一实施例中，所述制造方法还包括：
S510：在相邻的两个所述相变存储单元之间设置填充层。
可以通过原子层沉积、化学气相沉积、旋涂绝缘介质（Spin on Dielectric，SOD）等工艺用填充材料填充相邻的两个相变存储单元30之间的间隙以形成填充层80。填充层80内可以具有气隙。一具体实施例中，填充材料填充相邻的两个相变存储单元30之间的间隙的过程中，形成有至少一个气隙，气隙内为空气或其他气体，如此，利用气隙形成较好的隔热绝缘效果，从而进一步减少相邻的两个相变存储单元30之间的热串扰。
一实施例中，请参见图6和图7，形成沿第一方向延伸的第一导电线10，具体包括：在沉积第一电极34之前沉积第一导电线材料层10a，基于第一掩模层的第一预设图案，沿第三方向自上而下刻蚀第一导电线材料层10a，以形成多个独立的第一导电线10。
具体的，第一导电线材料层10a可以沉积在衬底1000上，衬底1000用于承载相变存储器。
请参见图11~图13，一实施例中，形成沿第三方向叠置在相变存储单元30上的第二导电线20，具体包括：在第三电极材料层40a上沉积第二导电线材料层20a，基于第二掩模层的第二预设图案，沿第三方向自上而下刻蚀第二导电线材料层20a，以形成多个独立的第二导电线20。
一实施例中，所述制造方法还包括：
S100：沿所述第三方向依次交替设置第一导电层、以及第二导电层，其中，多个所述第一导电线并行设置于同一平面以形成所述第一导电层，多个所述第二导向线并行设置于同一平面以形成所述第二导电层；
S200：在相邻的所述第一导电层和所述第二导电层之间设置所述相变存储单元。
请参见图4~图15，一实施例中，在衬底1000上第一导电线材料层10a，沿第三方向自上而下刻蚀第一导电线材料层10a，以形成多个独立的第一导电线10，如此，形成在衬底1000所在的平面内形成下层第一导电层，按照本申请实施例任一实施例提供的制造方法形成沿第三方向叠置在下层第一导电层上的多个相变存储单元30，相变存储单元30可以包括沿第三方向由下至上依次叠置的第一电极34、选通元件31、第二电极35、第一金属层、以及相变元件32，在相变元件32上沿第三方向依次叠置第二金属层、第三电极40、以及下层第二导电线20，按照本申请实施例任一实施例提供的制造方法形成沿第三方向叠置在下层第二导电层上的多个相变存储单元30，在该多个相变存储单元30上沿第三方向叠置上层第一导电层，如此，形成两层堆叠结构，以便在有限的空间内，相变存储器可以具有更多的相变存储单元30，具体的，相变存储器为三维交叉点（3D-Xpoint）相变存储器，从而提高相变存储器的存储容量。在一些实施例中，还可以在上层第一导电层上沿第三方向由下至上依次堆叠多个相变存储单元30、上层第二导电层，以形成三层堆叠结构。本申请实施例提供的相变存储器包括但不限于四层堆叠结构、五层堆叠结构或六层堆叠结构等等，本领域技术人员能够根据本申请实施公开的技术方案实现二层以及以上层数的三维堆叠结构，在此不再一一赘述。
本申请实施例还提供一种集成电路，集成电路包括至少一个本申请任意一个实施例中的相变存储器。本申请实施例又提供一种终端，终端包括至少一个本申请任意一个实施例中的相变存储器。本申请实施例中的终端可以为移动终端也可以为固定终端，其中，移动终端包括但不限于手机、平板电脑或笔记本电脑；固定终端包括但不限于台式电脑。该方法可以应用于任何能够运行计算机程序且可以显示的设备。本申请实施例提供的任意一项实施例描述的集成电路和终端，具有与本申请任意一项实施例的相变存储器相同的有益效果。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。
Claims (13)
1.一种相变存储器，其特征在于，包括：
沿第一方向延伸的第一导电线，沿第二方向延伸的第二导电线，以及垂直设置于所述第一导电线和所述第二导电线之间的相变存储单元，所述相变存储单元包括沿第三方向叠置的选通元件以及相变元件，其中，所述第一方向、所述第二方向以及所述第三方向相互垂直；
所述相变元件包括相变部以及侧墙，所述相变部沿所述第一方向或所述第二方向的至少一个侧面设有所述侧墙；所述相变部在所述第一方向或所述第二方向上的尺寸小于所述选通元件在对应方向上的尺寸；
第一封装层和第二封装层，所述第一封装层覆盖选通元件以及侧墙的侧面，第一封装层依次包括第一内层、第一中间层和第一外层；所述第二封装层覆盖相变部相异于侧墙所在侧的侧面，第二封装层包括第二内层和第二外层。
2.根据权利要求1所述的相变存储器，其特征在于，所述第一封装层沿所述第一方向或所述第二方向覆盖所述选通元件表面并沿所述第三方向延伸以在所述选通元件上方形成朝向所述第三方向开口的沉积空间，所述相变部和所述侧墙设置在所述沉积空间内。
3.根据权利要求1或2所述的相变存储器，其特征在于，所述侧墙的材料包括氮化物。
4.根据权利要求1所述的相变存储器，其特征在于，所述相变存储单元还包括设置在所述选通元件和底部导电线之间的第一电极、设置在所述相变元件和所述选通元件之间的第二电极；所述相变存储器还包括第三电极，所述第三电极位于所述相变元件和顶部导电线之间，且所述第三电极沿所述顶部导电线延伸。
5.根据权利要求4所述的相变存储器，其特征在于，所述底部导电线为所述第一导电线，对应地，所述顶部导电线为所述第二导电线；或
所述底部导电线为所述第二导电线；对应地，所述顶部导电线为所述第一导电线。
6.根据权利要求4所述的相变存储器，其特征在于，所述相变存储单元还包括设置于所述相变元件和所述第二电极之间的第一金属层；和/或，
所述相变存储器还包括设置于所述相变元件和所述第三电极之间的第二金属层，所述第二金属层沿所述第三电极延伸。
7.根据权利要求1所述的相变存储器，其特征在于，所述第一导电线的数量为多个，所述第二导电线的数量为多个，所述相变存储单元的数量为多个，多个所述第一导电线沿所述第二方向间隔设置，多个所述第二导电线沿所述第一方向间隔设置，每个所述第一导电线和其对应的所述第二导电线的相交处设置有所述相变存储单元。
8.根据权利要求1所述的相变存储器，其特征在于，所述第一导电线的数量为多个，所述第二导电线的数量为多个，所述相变存储单元的数量为多个，多个所述第一导电线在同一平面内并行设置以形成第一导电层，多个所述第二导向线在同一平面内并行设置以形成第二导电层，所述第一导电层和所述第二导电层沿所述第三方向交替排列，相邻的所述第一导电层和其对应的所述第二导电层之间设置有多个所述相变存储单元。
9.一种相变存储器的制造方法，其特征在于，包括：
形成沿第一方向延伸的第一导电线；
形成沿第三方向叠置在所述第一导电线上的相变存储单元，包括：沿第三方向依次沉积选通材料层、牺牲材料层、以及第一掩模层；
基于所述第一掩模层的第一预设图案，沿第三方向自上而下刻蚀所述牺牲材料层及所述选通材料层，以形成沿所述第一方向或第二方向排列的多个独立的相变结构体；
在所述相变结构体周围沉积第一封装层；
去除所述第一掩模层和所述牺牲材料层，以基于所述牺牲材料层的形貌形成沉积空间；
在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成相变部和侧墙；
所述相变存储单元包括沿第三方向叠置的选通元件以及相变元件，所述相变元件包括相变部和侧墙，所述相变部沿所述第一方向或第二方向的至少一个侧面设有所述侧墙，所述相变部在所述第一方向或所述第二方向上的尺寸小于所述选通元件在对应方向上的尺寸，其中，所述第一方向、所述第二方向以及所述第三方向相互垂直；
形成沿所述第三方向叠置在所述相变存储单元上的第二导电线，所述第二导电线沿所述第二方向延伸。
10.根据权利要求9所述的制造方法，其特征在于，所述在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙包括：
在所述沉积空间中沉积所述侧墙材料；
沿所述第三方向自上而下去除所述沉积空间中的侧墙材料预设部分以形成填充空间；
在所述填充空间内沉积所述相变材料，以分别对应形成所述相变部和所述侧墙。
11.根据权利要求10所述的制造方法，其特征在于，所述制造方法还包括：
沿所述第三方向，在沉积所述选通材料层之前沉积第一电极材料层，在所述选通材料层以及所述牺牲材料层之间沉积第二电极材料层；
基于所述第一掩模层的第一预设图案，沿所述第三方向自上而下刻蚀所述牺牲材料层、所述第二电极材料层、所述选通材料层以及所述第一电极材料层，以形成多个所述相变结构体；
在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙之后，沿所述第三方向在所述相变材料和所述侧墙材料上沉积第三电极材料层；对应地，
所述形成沿所述第三方向叠置在所述相变存储单元上的第二导电线，所述第二导电线沿所述第二方向延伸，包括，沿所述第三方向在所述第三电极材料层上沉积所述第二导电线，所述第三电极材料层和所述第二导电线沿所述第二方向延伸。
12.根据权利要求11所述的制造方法，其特征在于，所述制造方法还包括：
沿所述第三方向，在所述牺牲材料层以及所述第二电极材料层之间沉积第一金属材料层；
基于所述第一掩模层的第一预设图案，沿所述第三方向自上而下刻蚀所述牺牲材料层、所述第一金属材料层、所述第二电极材料层、所述选通材料层以及所述第一电极材料层，以形成多个所述相变结构体；
在所述沉积空间中沉积相变材料和侧墙材料，以分别对应形成所述相变部和所述侧墙之后，沿所述第三方向在所述相变材料和侧墙材料上沉积第二金属材料层；对应地，
所述沿所述第三方向在所述相变材料和侧墙材料上沉积第三电极材料层，包括：沿所述第三方向在所述第二金属材料层之上沉积第三电极材料层，所述第二金属层沿所述第三电极材料层延伸。
13.根据权利要求9~12任意一项所述的制造方法，其特征在于，所述制造方法还包括：
沿所述第三方向依次交替设置第一导电层、以及第二导电层，其中，多个所述第一导电线并行设置于同一平面以形成所述第一导电层，多个所述第二导向线并行设置于同一平面以形成所述第二导电层；
在相邻的所述第一导电层和所述第二导电层之间设置所述相变存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011444850.2A CN112234141B (zh) | 2020-12-11 | 2020-12-11 | 相变存储器以及相变存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011444850.2A CN112234141B (zh) | 2020-12-11 | 2020-12-11 | 相变存储器以及相变存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112234141A CN112234141A (zh) | 2021-01-15 |
| CN112234141B true CN112234141B (zh) | 2021-03-02 |
Family
ID=74124075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011444850.2A Active CN112234141B (zh) | 2020-12-11 | 2020-12-11 | 相变存储器以及相变存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112234141B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161383B (zh) * | 2021-03-29 | 2023-04-07 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其制备方法 |
| CN112951876B (zh) * | 2021-03-31 | 2022-03-08 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
| CN113299827A (zh) * | 2021-04-20 | 2021-08-24 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
| CN113594200A (zh) * | 2021-07-07 | 2021-11-02 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
| CN113594201A (zh) * | 2021-07-07 | 2021-11-02 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制作方法 |
| CN113571544A (zh) * | 2021-07-09 | 2021-10-29 | 杭州电子科技大学 | 高集成度相变存储器阵列结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8188454B2 (en) * | 2005-10-28 | 2012-05-29 | Ovonyx, Inc. | Forming a phase change memory with an ovonic threshold switch |
| CN107527919A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| US10593875B2 (en) * | 2018-06-15 | 2020-03-17 | Macronix International Co., Ltd. | Self-aligned 3D memory with confined cell |
| CN111816766B (zh) * | 2020-08-27 | 2020-11-27 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
| CN111933656B (zh) * | 2020-10-19 | 2021-02-23 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其制备方法 |
| CN112018239B (zh) * | 2020-10-27 | 2021-01-15 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
-
2020
- 2020-12-11 CN CN202011444850.2A patent/CN112234141B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112234141A (zh) | 2021-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112234141B (zh) | 相变存储器以及相变存储器的制造方法 | |
| CN110914907B (zh) | 三维相变存储器件 | |
| JP6280256B2 (ja) | ３次元メモリアレイアーキテクチャ | |
| US11133465B2 (en) | Methods for forming three-dimensional phase-change memory devices | |
| US10424619B2 (en) | Variable resistance memory devices and methods of manufacturing the same | |
| JP6059349B2 (ja) | ３次元メモリアレイアーキテクチャ | |
| US9768378B2 (en) | Cross-point memory and methods for fabrication of same | |
| US20100327251A1 (en) | Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells | |
| CN111816766B (zh) | 相变存储器及相变存储器的制作方法 | |
| KR20110072025A (ko) | 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법 | |
| KR101511421B1 (ko) | 다층 상변화 물질을 이용하는 3차원 메모리 | |
| CN112234140B (zh) | 相变存储器及其制造方法、读取方法 | |
| KR20170085409A (ko) | 가변 저항 메모리 소자 및 이의 제조 방법 | |
| KR100629388B1 (ko) | 다중 채널 영역들을 갖는 셀 스위칭 트랜지스터들을채택하는 반도체 기억소자들 및 그 제조방법들 | |
| KR100437457B1 (ko) | 보이드를 갖는 상변환 기억 셀들 및 그 제조방법들 | |
| CN112106136A (zh) | 用于3d相变存储单元以改善编程并增大阵列尺寸的新替换位线和字线方案 | |
| CN109659430A (zh) | 包括数据存储图案的半导体装置 | |
| KR20190052892A (ko) | 메모리 소자 | |
| CN113871413A (zh) | 相变存储器及其制备方法 | |
| CN114512601A (zh) | 相变存储器及其制作方法 | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |