CN114512601A - 相变存储器及其制作方法 - Google Patents

相变存储器及其制作方法 Download PDF

Info

Publication number
CN114512601A
CN114512601A CN202210106648.1A CN202210106648A CN114512601A CN 114512601 A CN114512601 A CN 114512601A CN 202210106648 A CN202210106648 A CN 202210106648A CN 114512601 A CN114512601 A CN 114512601A
Authority
CN
China
Prior art keywords
layer
phase change
change memory
electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210106648.1A
Other languages
English (en)
Other versions
CN114512601B (zh
Inventor
胡靖�
刘峻
刘国强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202210106648.1A priority Critical patent/CN114512601B/zh
Publication of CN114512601A publication Critical patent/CN114512601A/zh
Application granted granted Critical
Publication of CN114512601B publication Critical patent/CN114512601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例公开了一种相变存储器及其制作方法。其中，所述相变存储器的制作方法包括：提供位于衬底上的多条并列设置的第一地址线，以及位于每条所述第一地址线上的多个间隔设置的子堆叠结构；每个所述子堆叠结构至少包括第一电极层；形成覆盖所述第一电极层的绝缘层；在所述绝缘层中形成多个通孔；每一所述通孔均与相对应的子堆叠结构中的所述第二电极层接触；在所述通孔中形成相变存储层；至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线。

Description

相变存储器及其制作方法
技术领域
本发明实施例涉及半导体技术领域，特别涉及一种相变存储器及其制作方法。
背景技术
相变存储器作为一种新兴的非易失性存储器件，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面相对快闪存储器均具备较大的优越性。
然而，随着相变存储器的发展，相变存储单元中的元件在形成时还存在诸多问题。
发明内容
基于上述问题中的一个或多个，本发明实施例提供一种相变存储器及其制作方法。
本发明实施例提供的一种相变存储器的制作方法，包括：
提供位于衬底上的多条并列设置的第一地址线，以及位于每条所述第一地址线上的多个间隔设置的子堆叠结构；每个所述子堆叠结构至少包括第一电极层；
形成覆盖所述第一电极层的绝缘层；
在所述绝缘层中形成多个通孔；每一所述通孔均与相对应的子堆叠结构中的所述第一电极层接触；
在所述通孔中形成相变存储层；
至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线。
上述方案中，每个所述子堆叠结构包括沿衬底厚度方向依次层叠设置的第三电极层、选通层和第一电极层；所述至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线，包括：在所述相变存储层上依次形成第二电极层和第二地址线；
或者，
每个所述子堆叠结构包括第一电极层；所述至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线，包括：在所述相变存储层上依次形成第二电极层、选通层、第三电极层和第二地址线。
上述方案中，所述方法还包括：
在所述通孔中形成相变存储材料层之前，在所述通孔的侧壁和底部形成粘附层；
所述在所述通孔中形成相变存储层，包括：
在形成有所述粘附层的通孔中形成相变存储层。
上述方案中，所述在所述通孔的侧壁、底部形成粘附层，包括：
通过原子层沉积工艺，在所述通孔的侧壁、底部形成粘附层。
上述方案中，所述粘附层的组成材料包括氮化钨。
上述方案中，所述在形成有所述粘附层的通孔中形成相变存储层，包括：
通过化学气相沉积工艺，在形成有所述粘附层的通孔中形成相变存储层。
上述方案中，所述方法还包括：
在形成绝缘层之前，对所述第一电极层进行刻蚀，去除部分所述第一电极层，以在所述第一电极层的一端形成凸起结构；
每一所述通孔均与多个子堆叠结构中相应子堆叠结构的所述第一电极层的凸起结构接触；所述凸起结构的顶面面积小于所述通孔的底面面积。
上述方案中，每一所述通孔的形状包括圆柱体或圆台体。
上述方案中，每个所述子堆叠结构包括沿衬底厚度方向依次层叠设置的第三电极层、选通层和第一电极层；
形成所述子堆叠结构的步骤包括：
在所述衬底上沿衬底厚度方向依次形成层叠设置第三电极材料层、选通材料层、第一电极材料层；
形成贯穿所述第三电极材料层、选通材料层、第一电极材料层的第一隔离结构；所述第一隔离结构沿平行于所述衬底表面的第一方向延伸；
形成贯穿所述第三电极材料层、选通材料层、第一电极材料层的第二隔离结构；所述第二隔离结构沿第二方向延伸；所述第一隔离结构和所述第二隔离结构将所述层叠设置的第三电极材料层、选通材料层、第一电极材料层分割成多个子堆叠结构；所述第二方向平行于所述衬底表面且与所述第一方向垂直。
上述方案中，每个所述子堆叠结构包括沿衬底厚度方向依次层叠设置的第三电极层、选通层和第一电极层；
所述至少依次在所述相变存储层上形成第二电极层和第二地址线，包括：
在所述相变存储层上形成第二电极层；
在所述第二电极层上形成第二导电层；
在所述第二导电层中形成多个沿第二方向延伸的沟槽；所述沟槽将所述第二导电层分割成多条互相平行且沿第二方向延伸的第二地址线；
其中，每个所述第二地址线均通过所述第二电极层与多个所述子堆叠结构连接；所述第二电极层与所述第一地址线及第二地址线均垂直。
上述方案中，在所述衬底上形成所述第一地址线之前，在所述衬底表面形成外围电路；
在衬底上形成多条并列设置且沿第一方向延伸的第一地址线，包括：
在所述外围电路上形成多条并列设置且沿第一方向延伸的第一地址线。
本发明实施例中还提供了一种相变存储器，包括：
层叠设置的第一地址线层、多个相变存储单元及第二地址线层；其中，所述第一地址线层与所述第二地址线层平行；所述第一地址线层包括多条均沿第一方向延伸的第一地址线；所述第二地址线层包括多条均沿第二方向延伸的第二地址线；所述第一方向与第二方向垂直；所述相变存储单元与所述第一地址线和第二地址线均垂直；所述相变存储单元包括层叠设置的相变存储层、选通层及三个电极层，所述相变存储层位于所述三个电极层中第一电极层和第二电极层之间，所述选通层位于所述三个电极层中第二电极层和第三电极层之间；所述相变存储层的形状为圆柱体或圆台体。
上述方案中，所述相变存储器还包括：位于所述相变存储层的侧壁、以及位于相变存储层与第一电极层之间的粘附层。
上述方案中，所述第一电极层的一端包括凸起结构；每一所述相变存储层均与多个所述第二电极层中相应第二电极层的凸起结构接触；
其中，所述凸起结构的顶面面积小于所述相变存储层的底面面积。
本发明实施例提供了一种相变存储器及其制作方法。其中，所述相变存储器的制作方法包括：提供位于衬底上的多条并列设置的第一地址线，以及位于每条所述第一地址线上的多个间隔设置的子堆叠结构；每个所述子堆叠结构至少包括第一电极层；形成覆盖所述第一电极层的绝缘层；在所述绝缘层中形成多个通孔；每一所述通孔均与相对应的子堆叠结构中的所述第一电极层接触；在所述通孔中形成相变存储层；至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线。本发明实施例中，通过在第一电极层上先沉积绝缘层，再在绝缘层中形成多个通孔，然后在每个通孔中形成相变存储层；使得在形成相变存储层的过程中避免了刻蚀工艺的存在，从而避免了由刻蚀工艺引起的对相变存储层的刻蚀损伤，进而提高相变存储层的可靠性，最终提高相变存储器的可靠性。
附图说明
图1a为本发明实施例中提供的一种具有两层存储单元架构的相变存储器局部示意图；
图1b为本发明实施例中提供的一种用于形成相变存储单元的多个材料层；
图1c为本发明实施例中提供的一种相变存储单元的剖面结构示意图；
图2为本发明实施例中提供的一种相变存储器制作方法的实现流程示意图；
图3a-图3j为本发明实施例中提供的一种相变存储器制作方法的实现过程的剖面示意图；
图4a为本发明实施例中提供的一种相变存储器的局部结构示意图；
图4b为图4a中圆形框内示出的局部结构放大示意图；
图4c为本发明实施例中提供的一种相变存储器的仿真测试结果一的示意图；
图4d为本发明实施例中提供的一种相变存储器的仿真测试结果二的示意图；
101-第一地址线；102-第一相变存储单元；1021-第一电极层；1022-第一选通层；1023-第二电极层；1024-第一相变存储层；1025-第三电极层；103-第二地址线；104-第二相变存储单元；105-第三地址线；1041-第四电极层；1042-第二选通层；1043-第五电极层；1044-第二相变存储层；1045-第六电极层；201-位线材料层；202-电极材料层；203-选通材料层；204-相变存储材料层；205-字线材料层；300-衬底；400-外围电路；500-子堆叠结构；600-相变存储单元；301-第一导电层；301’-第一地址线；302-第三电极材料层；302’-第三电极条；302”-第三电极层；303-选通材料层；303’-选通条；303”-选通层；304-第一电极材料层；304’-第一电极条；304”-第一电极层；304”-1-凸起结构；305-第一隔离结构；306-第二隔离结构；307-第一牺牲层；308-绝缘层；309-通孔；310-粘附层；311-相变存储层；312-第二电极材料层；312’-第二电极条；312”-第二电极层；313-第二导电层；313’-第二地址线；314-第二牺牲层；315-第一连接层；316-第二连接层；
在上述附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
具体实施方式
为使本发明实施例的技术方案和优点更加清楚，下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本发明的示例性实施方法，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
可以理解的是，本发明中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
此外，为了便于描述，可以在本文中使用诸如“在……上”、“在……之上”、“在……上方”、“上”“上部”等的空间相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了在附图中所描绘的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。装置可以以其它方式定向(旋转90度或处于其它取向)并且同样可以相应地解释本文使用的空间相对描述词。
在本发明实施例中，术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。被添加在衬底顶部的材料可以被图案化或者可以保持未被图案化。此外，衬底可以包括多种半导体材料，例如硅、硅锗、锗、砷化嫁、磷化锢等。替代地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。
在本发明实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
在本发明实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本发明的一些实施例中，以闪存(Flash)、相变存储器(PCM，Phase ChangeMemory)、阻变存储器(RRAM，Resistive Random Access Memory)、磁性随机存储器(MRAM，Magnetic Random Access Memory)和铁电式随机存储器(FRAM，Ferroelectric RandomAccess Memory)为代表的新型非易失性存储器(NVM，Non-Volatile Memory)具有访问速度快、低能耗和非易失性的存储优点。其中，相变存储器因其使用硫族化合物作为存储介质的存储技术，利用材料在不同状态下的电阻差异来保存数据，具有可按位寻址、断电后数据不丢失、存储密度高、读写速度快等优势，被认为是最有前景的下一代存储器。
在一些实施例中，相变存储器可以包括外围电路、阵列访问电路、相变存储单元阵列以及存储控制器等；其中，所述外围电路、阵列访问电路以及相变存储单元阵列可以集成在与所述存储控制器相同的管芯上，这允许更宽的总线和更高的操作速度。
本发明的一些实施例中，所述外围电路可以包括电压发生器、电流发生器、随机存取存储器(RAM，Random Access Memory)及只读存储器(ROM，Read-Only Memory)、熔断保护电路，还可以包括控制逻辑、数据缓冲器等；其中，在控制逻辑的作用下，外围电路可以通过数据缓冲器与外部器件进行数据交互。
所述阵列访问电路可以理解为与相变存储单元阵列联系紧密的相应电路，例如，驱动器、解码器、读电路、写电路、页缓冲器等；示例性的，当控制逻辑收到读写操作命令及地址数据时，在控制逻辑的作用下，解码器可以基于解码的地址将从驱动器产生的相应电压施加到相应的地址线上，以实现数据的读写。
所述存储控制器可以包括用于控制相变存储器执行读取操作、写入操作、擦除操作等各种操作的整体控制器件。例如，中央处理器(CPU，Central Processing Unit)、可以实现校验纠错的差错检测和修正算法(ECC，Error Checking and Correcting)电路以及其他主要与逻辑运算相关的元件等。
所述相变存储单元阵列主要用于存储数据；这里，相变存储单元阵列可以包括：位线层(包含多条位线)、相变存储单元层(包含多个相变存储单元)以及字线层(包含多条字线)；其中，相变存储单元层中的每个相变存储单元可以包括堆叠的相变存储元件、选通元件以及多个电极。相变存储元件可以基于以电热方式对相变材料所做的加热和淬火，利用相变材料中的非晶相和晶相的电阻率之间的差异，可以施加电流以使相变存储元件的相变材料(或者其阻挡所述电流通路的至少部分)在两个晶相之间反复切换，以存储数据。
本发明的一些具体实施例中，所述相变存储单元阵列的架构可以包括一层存储单元、二层堆叠的存储单元、四层堆叠的存储单元、六层堆叠的存储单元等。
可以理解的是，具有多层相变存储单元的架构可以简单的理解为多个具有一层相变存储单元的架构的堆叠。因此，具有一层相变存储单元的结构及其制作方法可以相应的转用到具有多层相变存储单元的架构中。
示例性的，参考图1a中示出了本发明实施例提供的一种具有两层存储单元架构的相变存储器局部示意图，其中，相变存储器包括由下至上依次层叠设置的第一地址线101、第一相变存储单元102、第二地址线103、第二相变存储单元104以及第三地址线105；其中，所述第一相变存储单元102包括由下至上依次层叠设置的第一电极层1021、第一选通层1022、第二电极层1023、第一相变存储层1024、第三电极层1025；所述第二相变存储单元104包括由下至上依次层叠设置的第四电极层1041、第二选通层1042、第五电极层1043、第二相变存储层1044、第六电极层1045。相变存储器可以基于对第一相变存储层1024和第二相变存储层1044所做的加热和淬火，使得第一相变存储层1024和第二相变存储层1044在非晶态和晶态之间转换，进而利用第一相变存储层1024和第二相变存储层1044在非晶态的电阻率和其在晶态的电阻率之间的差异，存储数据。
从图1a中可以看出：第一地址线101与第三地址线105平行，且第一地址线101和第三地址线105均与第二地址线103垂直；同时，第一相变存储单元102与第一地址线101、第二地址线103均垂直，第二相变存储单元104与第二地址线103和第三地址线105均垂直。其中，第一地址线101和第三地址线105可作为位线(BL，Bit Line)，第二地址线103可作为字线(WL，Word Line)。实际应用中，通过对选定字线和选定位线的激活实现对与选定字线和选定位线均连接的相变存储单元的选择。
本发明的一些实施例中，在形成相变存储器的过程中，如图1b所示，通常采用在衬底100上形成多层堆叠的材料层，例如位线材料层201、多个电极材料层202、选通材料层203、相变存储材料层204、字线材料层205等；再通过干法刻蚀工艺，形成如图1c示出的第一地址线101、多个电极层(1021、1023、1025)、选通层1023、相变存储层1024、第二地址线103。
需要说明的是，图1a为本发明实施例提供的一种具有两层存储单元(102、104)架构的相变存储器的局部结构示意图；图1b为本发明实施例提供的用于形成相变存储单元的多个材料层；图1c为本发明实施例提供的一种相变存储单元的剖面结构示意图。
然而，在一些实施例中，由于相变存储材料层的特有属性，使得干法刻蚀工艺对相变存储材料层进行刻蚀的过程中，易于引起对相变存储层的刻蚀损伤，造成例如相变存储层的电阻增大、可靠性降低等问题。
基于上述问题中的一个或多个，本发明实施例提出了一种相变存储器的制作方法。
需要说明的是，在一些具体实施例中，相变存储器可以包括层叠设置的第一地址线层、多个相变存储单元及第二地址线层；其中，每个相变存储单元中可以仅包括相变存储层和多个电极层，相变存储层位于多个电极层之间；也可以包括相变存储层、多个电极层和选通层，而相变存储层和选通层分别位于多个电极层之间。
本发明实施例中，以相变存储单元包括相变存储层、多个电极层和选通层为例进行说明；但需要说明的是，以下关于相变存储单元的组成的描述仅用于说明本发明的发明立意，并不用来限制本发明的范围。
这里，参考图2，图2示出了本发明实施例提供的相变存储器制作方法的实现流程，所述方法包括以下步骤：
步骤2001：提供位于衬底上的多条并列设置的第一地址线，以及位于每条所述第一地址线上的多个间隔设置的子堆叠结构；每个所述子堆叠结构至少包括第一电极层；
步骤2002：形成覆盖所述第一电极层的绝缘层；
步骤2003：在所述绝缘层中形成多个通孔；每一所述通孔均与相对应的子堆叠结构中的所述第一电极层接触；
步骤2004：在所述通孔中形成相变存储层；
步骤2005：至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线。
应当理解，图2中所示的步骤并非排他的，也可以在所示操作中的任何步骤之前、之后或之间执行其他步骤；图2中所示的各步骤可以根据实际需求进行顺序调整。图3a至图3j为本发明实施例的一相变存储器制作方法的实现过程的剖面示意图。下面结合图2、图3a至图3j，对本发明实施例提供的相变存储器的制作过程进行详细地说明。
需要说明的是，在图3a至图3j中涉及的XOZ轴平面、YOZ轴平面以及XOY轴平面中，X轴与Y轴均平行于衬底300，Z轴垂直于衬底300，且X轴、Y轴以及Z轴相互垂直。
在步骤2001中，提供多条第一地址线和多个子堆叠结构。
这里，多条第一地址线之间并列设置，且所述多条第一地址线中的每条第一地址线均沿第一方向延伸。这里，第一方向可以理解为X轴方向。
本发明的一些实施例中，每条第一地址线上设置有多个间隔设置的子堆叠结构。
本发明的一些实施例中，每个所述子堆叠结构可以包括沿衬底厚度方向依次层叠设置的第三电极层、选通层和第一电极层；或者，每个所述子堆叠结构可以包括第一电极层。
具体地，在一些具体实施例中，相变存储器可以包括沿衬底厚度方向依次层叠设置的第一地址线、相变存储单元及第二地址线；其中，相变存储单元包括相变存储层、多个电极层和选通层；这里，多个电极层与相变存储层、选通层间隔设置，且间隔设置的多个电极层与相变存储层、选通层也是沿衬底厚度方向依次层叠设置的。
这里，所述衬底厚度方向可以理解为Z轴方向。
本发明的一些实施例中，相变存储层和选通层的位置可以互换。
示例性的，当选通层相较于相变存储层距离第一地址线较近，即选通层位于相变存储层的下方时，所述子堆叠结构包括在衬底表面沿Z轴方向依次层叠设置的第三电极层、选通层和第一电极层。所述相变存储器包括沿Z轴方向依次层叠设置的第一地址线、第三电极层、选通层、第一电极层、相变存储层、第二电极层及第二地址线。
示例性的，当相变存储层相较于选通层距离第一地址线较近，即相变存储层位于选通层的下方时，所述子堆叠结构仅包括第一电极层。所述相变存储器包括在衬底表面上沿Z轴方向依次层叠设置的第一地址线、第一电极层、相变存储层、第二电极层、选通层、第三电极层及第二地址线。
需要说明的是，这里，当子堆叠结构包括沿Z轴方向依次层叠设置的第三电极层、选通层和第一电极层时，后续制程(例如步骤2005)中，所述至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线，包括：在所述相变存储层上形成第二电极层，以及在第二电极层上形成第二地址线；
当子堆叠结构仅包括第一电极层，后续制程(例如步骤2005)中，所述至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线，包括：在所述相变存储层上依次形成层叠设置的第二电极层、选通层、第三电极层和第二地址线。
需要说明的是，关于步骤2005中的具体工艺及其内容，在后文中有详细说明，这里不再赘述。
本发明实施例中，为了便于理解本发明的立意，以下实施例中以子堆叠结构包括沿Z轴方向依次层叠设置的第三电极层、选通层、第一电极层为例进行说明；但需要说明的是，以下关于子堆叠结构的层叠设置的描述仅用于说明本发明，并不用来限制本发明的范围。
换言之，本发明实施例在步骤2001中提供多个第一地址线以及相对应的多个第三电极层、选通层、第一电极层。
在一些实施例中，形成多个第一地址线以及相对应的第三电极层、选通层、第一电极层(即子堆叠结构)包括以下步骤。
步骤一，如图3a所示，提供衬底300；
这里，衬底300可以包括单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)、绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。优选地，所述衬底为硅衬底。
步骤二，参考图3a，在所述衬底300表面形成外围电路400。
本发明的某些实施例中，外围电路400可以包括互补金属氧化物半导体(CMOS，Complementary Metal Oxide Semiconductor)晶体管及该晶体管的控制电路、控制逻辑、互连结构等。
这里，形成外围电路的具体过程可以包括：先在衬底300(如硅衬底)上形成P型阱区(英文可以表达为P Well)和N型阱区(英文可以表达为N Well)，分别在P Well进行n掺杂，在N Well进行p掺杂，形成所需半导体掺杂区(例如源极、漏极)；然后，在衬底表面以上形成栅氧化层、栅极，得到包含晶体管的外围电路及与该晶体管相关控制电路、控制逻辑、互连结构等元件。
需要说明的是，外围电路400的功能及作用，前已述及，这里不再赘述。
步骤三，参考图3a、图3b、图3c，在所述外围电路400上形成多条并列设置且沿第一方向延伸的第一地址线301’，以及在每条第一地址线301’上形成多个间隔设置的子堆叠结构500。
这里，第一方向为X轴方向。
具体地，在一些实施例中，形成第一地址线301’和子堆叠结构500的步骤包括：
步骤a：如图3a所示，可以通过沉积工艺在外围电路400上沿衬底厚度方向依次形成层叠设置第一导电层301、第三电极材料层302、选通材料层303、第一电极材料层304。
这里，所述衬底厚度方向垂直于衬底表面，这里，所述衬底厚度方向为Z轴方向；可以理解的是所述衬底厚度方向并不限于Z轴方向。
这里，第一导电层301的组成材料包括导电材料，导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)或者铝(Al)等。
这里，第三电极材料层302和第一电极材料层304的组成材料包括但不限于非晶碳，例如α相碳。
这里，选通材料层303的组成材料包括但不限于阈值选择开关(OTS，OvonicThreshold Switching)材料，例如碲化锌(ZnaTeb)、碲化锗(GeaTeb)、氧化铌(NbaOb)或者砷碲化硅(SiaAsbTec)等。
这里，沉积工艺包括但不限于化学气相沉积(CVD，Chemical Vapor Deposition)工艺、原子层沉积(ALD，Atomic Layer Deposition)工艺或其组合。其中，CVD包括金属有机化合物化学气相沉积(MOCVD，Metal-Organic Chemical Vapor Deposition)和等离子体增强化学气相沉积(PECVD，Plasma Enhanced Chemical Vapor Deposition)等。
步骤b：如图3b所示，形成贯穿所述第一导电层301、第三电极材料层302、选通材料层303、第一电极材料层304的第一隔离结构305；所述第一隔离结构沿所述第一方向延伸；所述第一隔离结构将所述第一导电层301分割成多条互相平行且沿第一方向延伸的第一地址线301’；将所述第三电极材料层302分割成多条互相平行且沿第一方向延伸的第三电极条302’；将所述选通材料层303分割成多条互相平行且沿第一方向延伸的选通条303’；将所述第一电极材料层304分割成多条互相平行且沿第一方向延伸的第一电极条304’。
这里，第一方向可以理解为X轴方向。
在一些实施例中，形成第一隔离结构305包括：
先沿平行于Z轴方向进行刻蚀，以形成贯穿所述第一导电层301、第三电极材料层302、选通材料层303、第一电极材料层304的第一沟槽；所述第一沟槽沿X轴方向延伸。
这里，形成第一沟槽的方法可以包括干法等离子体刻蚀，但不局限于此。
接下来，通过沉积工艺在所述第一沟槽中沉积第一隔离结构材料，以形成第一隔离结构305。
这里，所述第一隔离结构材料可以包括任何合适的绝缘材料；例如氧化硅，但不局限于此。
这里，形成第一隔离结构305的沉积工艺包括但不限于CVD工艺、ALD工艺或其组合。
步骤c：如图3c、图3d所示，形成贯穿所述第三电极条302’、选通条303’、第一电极条304’的第二隔离结构306；所述第二隔离结构306沿第二方向延伸；所述第二方向平行于所述衬底表面且与所述第一方向垂直。这里，第二方向可以理解为Y轴方向。具体地，
参考图3c，通过刻蚀工艺，形成贯穿第三电极条302’、选通条303’、第一电极条304’的第二沟槽(图3c中未标注编号)；第二沟槽沿Y轴方向延伸。
这里，形成第二沟槽的方法可以包括干法等离子体刻蚀，但不局限于此。
需要说明的是，形成第二沟槽的过程中，所采用的刻蚀工艺将第一隔离结构材料的部分材料去除后，以形成第一隔离结构305。
接下来，参考图3d，通过沉积工艺在所述第二沟槽中沉积第二隔离结构材料，以形成第二隔离结构306。
这里，所述第二隔离结构材料可以包括任何合适的绝缘材料；例如氧化硅，但不局限于此。
这里，形成第二隔离结构306的沉积工艺包括但不限于CVD工艺、ALD工艺或其组合。
这里，第二隔离结构306将所述第三电极条302’、选通条303’、第一电极条304’分别分割成多个第三电极层302”、多个选通层303”、多个第一电极层304”，参考图3c、图3d。
也就是说，本发明实施例中，所述第一隔离结构305和所述第二隔离结构306将所述层叠设置的第三电极材料层302、选通材料层303以及第一电极材料层304分别分割成多个第三电极层302”、多个选通层303”以及多个第一电极层304”。
这里，每个所述子堆叠结构500包括沿Z轴方向依次层叠设置的第三电极层302”、选通层303”以及第一电极层304”。
需要说明的是，形成第一地址线和子堆叠结构的多个步骤(例如上述步骤一、步骤二、步骤三)之间并非排他的，也可以在所示操作中的任何步骤之前、之后或之间执行其他步骤；并且所述形成第一地址线和子堆叠结构的多个步骤可以根据实际需求进行顺序调整。
在一些实施例中，如图3e所示，所述方法还包括：
对所述第一电极层304”进行刻蚀，去除部分所述第一电极层304”，以在所述第一电极层304”的一端形成凸起结构304”-1。
具体地，在第一电极层304”远离选通层303”的一端表面上沉积一层掩膜层，在该掩膜层上涂覆光刻胶，对所述光刻胶进行曝光和显影，通过溶解或灰化去除所述光刻胶，最终形成具有预设凸起结构图案的掩膜层。该掩膜层的材料例如可以是氮化硅(图3e中并未显示)。
这里，第一电极层304”远离选通层303”的一端表面与衬底300表面平行。
接下来，利用所述具有预设凸起结构图案的掩膜层，对所述第一电极层304”远离选通层303”的一端进行刻蚀；在去除部分第一电极层304”后，在第一电极层304”远离选通层303”的一端形成凸起结构304”-1，参考图3e。
这里，凸起结构304”-1的形状包括但不限于立方体。
优选地，凸起结构304”-1的体积为15*15*15nm3。
在一些实施例中，所述刻蚀工艺包括但不限于干法等离子体刻蚀。
需要说明的是，本发明实施例中，在去除部分第一电极层304”的同时，部分第一隔离结构305与部分第二隔离结构306也被去除，使得凸起结构304”-1的底面与第一隔离结构305和第二隔离结构306的顶面齐平。
这里，凸起结构304”-1的底面为凸起结构304”-1与第一电极层304”的主体部分的接触面，其平行于衬底300表面。
此外，如图3f所示，在凸起结构304”-1的周围沉积第一牺牲层307，并通过化学机械研磨(CMP，Chemical Mechanical Polish)工艺，使得第一牺牲层307与凸起结构304”-1的顶面齐平，即暴露出凸起结构304”-1的顶面。
这里，凸起结构304”-1的顶面为远离第一电极层304”的主体部分的表面，其与衬底300表面平行。
在步骤2002中，如图3g所示，形成覆盖所述第一电极层304”的绝缘层308。
在一些实施例中，绝缘层308的组成材料包括但不限于氧化硅。
需要说明的是，这里，所述绝缘层308还可以用于隔热。
这里，形成绝缘层308的方法包括但不限于CVD工艺、ALD工艺或其组合。
在步骤2003中，如图3g所示，形成多个通孔309。
在一些实施例中，可以通过先在绝缘层308上形成具有预设通孔图案的掩膜层，再对绝缘层308进行刻蚀，以在绝缘层308中形成多个通孔309。
这里，每一个通孔309均与多个子堆叠结构500中相对应的子堆叠结构中的所述第一电极层304”接触。
换言之，每一通孔309均与多个子堆叠结构500中相对应的子堆叠结构中的所述第一电极层的凸起结构304”-1接触。
在一些实施例中，凸起结构304”-1的顶面面积小于所述通孔309的横截面面积；所述通孔309的横截面平行于所述衬底300表面。
这样，可以使得在后续工艺制程中，在通孔中形成相变存储层后，凸起结构304”-1与相变存储层接触时，接触面积减小(相较于第一电极层304”与相变存储层接触而言)。可以理解的是，在相同的电压下(传输的能量相同)，接触面积越小，热传导越快。因此，本发明实施例中将第一电极层与相变存储层的接触面积减小，可以使得相变存储层的热传导变快，从而提高相变存储层在晶相与非晶相之间的转换速度，进而提高相变存储器的编程操作速度。
在一些实施例中，每一通孔309的形状包括圆柱体或圆台体。
可以理解的是，本发明实施例中在利用干法刻蚀对绝缘层308进行刻蚀的过程中，由于刻蚀的各向同性，更容易刻蚀出圆形截面的通孔，基于此，通孔309的形状更容易形成为圆柱体或圆台体。在一些实施例中，还可以将通孔309的形状设置为立方体。
在步骤2004之前，本发明的一些实施例中，如图3g所示，所述方法还包括：在所述通孔的侧壁和底部形成粘附层310。
这里，粘附层310的组成材料包括但不限于氮化钨。
在一些实施例中，可以通过CVD工艺、ALD工艺或其组合在所述通孔的侧壁、底部形成粘附层。
本发明的某些实施例中，由于形成的粘附层的厚度较薄，且对粘附层的可靠性要求较为严苛；优选地，采用ALD工艺形成粘附层310。
可以理解的是，采用ALD工艺可以实现单原子层沉积，进而可以形成较薄的粘附层310；并且采用ALD工艺形成的粘附层310的厚度均匀且一致性较高。
另外，在通孔的深宽比较大时，采用ALD工艺可以增大工艺窗口，降低工艺难度，提高相变存储层的良率和可靠性。
在步骤2004中，形成相变存储层311。
这里，相变存储层的材料包括基于硫属元素化物的合金(硫属元素化物玻璃)，例如GST(Ge-Sb-Te)合金，或者其他任何适当的相变材料。
这里，优选地，通过CVD工艺，在形成有粘附层310的通孔309中形成相变存储层311。
本发明的一些实施例中，相变存储器导通的情况下，粘附层310一方面由于自身属性，可以提高相变存储层311的热传导；另一方面可以增大相变存储层311与第一电极层的凸起结构304”-1的粘附力，减小二者之间的接触电阻；此外，粘附层310还可以增加相变存储层311的晶相与非晶相之间的电阻差值；使得相变存储层311的晶相与非晶相之间的电阻差值保持在例如3个数量级以上。这样，晶相与非晶相之间对应的存储状态的区别比较容易，进而可以在一定程度上增大读取操作的窗口。
步骤2005中，如图3h、图3i、图3j所示，依次形成层叠设置的第二电极层312”和第二地址线313’。
在一些实施例中，所述依次形成层叠设置的第二电极层312”和第二地址线313’，包括：
通过沉积工艺，在相变存储层311上形成第二电极材料层312。
接下来，通过刻蚀工艺，在第二电极材料层312中形成多个沿第一方向延伸的第三沟槽(图3h中未标记)；所述第三沟槽将所述第二电极材料层312分割成多条互相平行且沿第一方向延伸的第二电极条312’(图3h中未标记)。
接下来，通过刻蚀工艺，形成沿第二方向延伸且贯穿第二电极条312’的第四沟槽(图3h中未标记)；所述第四沟槽将第二电极条312’分割成多个第二电极层312”，参考图3h。
这里，所述第二电极层312”与所述子堆叠结构沿所述Z轴方向对齐。
本发明的一些实施例中，形成第二电极材料层312的沉积工艺包括但不限于CVD工艺、ALD工艺或其组合。
需要说明的是，在形成第二电极层312”后，在第二电极层312”的周围形成第二牺牲层314，参考图3i；并通过CMP工艺，使得第二牺牲层314与第二电极层312”的顶面齐平，即暴露出第二电极层312”的顶面。
这里，第二电极层312”的顶面与衬底300表面平行。
在一些实施例中，通过沉积工艺，在第二电极层312”上形成第二导电层313(图3i、图3j中均未示出)。
这里，第二导电层313的组成材料包括导电材料，导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、或者铝(Al)等。
接下来，通过刻蚀工艺，在所述第二导电层313中形成多个沿第二方向延伸的第五沟槽；所述第五沟槽将所述第二导电层313分割成多条互相平行且沿第二方向延伸的第二地址线313’，参考图3j。
这里，每个第二地址线313’通过多个第二电极层312”与对应的多个子堆叠结构500连接；第二电极层312”与第一地址线301’及第二地址线313’均垂直。
需要说明的是，上述第一地址线、第二地址线可以作为相变存储器的字线，也可以作为相变存储器的位线，但需要满足当第一地址线为相变存储器的字线时，第二地址线只能作为相变存储器的位线；当第一地址线作为相变存储器的位线时，第二地址线只能作为三维相变存储器的字线。
需要说明的是，图3j为去除第一牺牲层307、第二牺牲层314后的相变存储器。在一些实施例中，考虑到地址线与电极层之间存在较高电阻，不利于相变存储器的数据存储，因此需要降低地址线与电极层之间的电阻。
在一些实施例中，参考图3j，所述方法还包括：
在第三电极层302”和第一地址线301’之间形成第一连接层315；第一连接层315用于减小第三电极层302”和第一地址线301’之间的接触电阻；
和/或，
在第二地址线313’和第二电极层312”之间的形成第二连接层316；第二连接层316用于减小第二地址线313’和第二电极层312”之间的接触电阻。
在一些实施例中，所述方法还包括：
在第一电极层304”和相变存储层311之间形成第三连接层；第三连接层用于减小第一电极层304”和相变存储层311之间的接触电阻；
和/或，
在相变存储层311和第二电极层312”之间形成第四连接层；第四连接层用于减小相变存储层311和第二电极层312”之间的接触电阻。
在一些实施例中，第一连接层315、第二连接层316、第三连接层、第四连接层的组成材料包括导电材料，所述导电材料包括但不局限于钨(W)、钴(Co)、铜(Cu)、铝(Al)或其任何组合。
可以理解的是，在相变存储器中，电极层和相变存储层之间设置由导电材料组成的连接层可减小电极层和相变存储层界面处的高接触电阻；提高相变存储器执行读写操作的稳定性。
基于此，本发明上述实施例中提供的一种相变存储器的制作方法中，通过在第一电极层上先沉积绝缘层，再在绝缘层中形成多个通孔，然后在每个通孔中形成相变存储层；使得形成相变存储层的过程中避免了刻蚀工艺的存在，从而避免了由刻蚀工艺引起的对相变存储层的刻蚀损伤，进而提高相变存储层的可靠性，最终提高相变存储器的可靠性。
为了更清楚地理解本发明的立意，以下实施例中以子堆叠结构仅包括第一电极层为例进行说明；但需要说明的是，以下关于子堆叠结构的层叠设置的描述仅用于说明本发明，并不用来限制本发明的范围。
在一些实施例中，当子堆叠结构仅包括第一电极层时，步骤2005中，在所述相变存储层上形成第二电极层、选通层、第三电极层和第二地址线。
具体地，提供衬底，并在衬底上形成第一电极材料层、相变存储层。
这里，形成第一电极材料层、相变存储层的方法与前述实施例中相同，前已述及，这里不再赘述。
接下来，在相变存储层上形成第二电极材料层、选通材料层、第三电极材料层。
以及形成贯穿所述第一电极材料层、第二电极材料层、选通材料层、第三电极材料层的第六沟槽；在所述第六沟槽中沉积第三隔离结构材料以形成第三隔离结构；所述第三隔离结构将所述第一电极材料层、第二电极材料层、选通材料层、第三电极材料层分别分割成第一电极条、第二电极条、选通条、第三电极条。
接下来，形成贯穿所述第一电极条、第二电极条、选通条、第三电极条的第七沟槽；在所述第七沟槽中沉积第四隔离结构材料以形成第四隔离结构。这里，第四隔离结构将第一电极条、第二电极条、选通条、第三电极条分别分隔成第一电极层、第二电极层、选通层、第三电极层。
接下来，通过沉积工艺，在第三电极层上形成第二导电层；并通过刻蚀工艺形成第二地址线。
需要说明的是，本实施例中形成的第二电极层、选通层、第三电极层和第二地址线与前述实施例中形成的第二电极层312”、选通层303”、第三电极层302”和第二地址线313’的方法相同，前已述及，这里不再赘述。需要说明的是，在本实施例中，还可以在形成相变存储层之前形成第一电极层的凸起结构；形成所述凸起结构的方法前已述及，这里不再赘述。
基于上述相变存储器的制作方法，本发明实施例还提供了一种相变存储器，包括：
层叠设置的第一地址线层、多个相变存储单元及第二地址线层；其中，所述第一地址线层与所述第二地址线层平行；所述第一地址线层包括多条均沿第一方向延伸的第一地址线；所述第二地址线层包括多条均沿第二方向延伸的第二地址线；所述第一方向与第二方向垂直；所述相变存储单元与所述第一地址线和第二地址线均垂直；所述相变存储单元包括层叠设置的相变存储层、选通层及三个电极层，所述相变存储层位于所述三个电极层中第一电极层和第二电极层之间，所述选通层位于所述三个电极层中第二电极层和第三电极层之间；所述相变存储层的形状为圆柱体或圆台体。
本发明的一些实施例中，相变存储器包括沿衬底厚度方向依次层叠设置的第一地址线、相变存储单元及第二地址线；相变存储单元可以包括相变存储层、三个电极层和选通层。
需要说明的是，本发明实施例中，所述相变存储器可以包括沿Z轴方向依次层叠设置的第一地址线、相变存储单元及第二地址线；其中，所述相变存储单元包括层叠设置的相变存储层、选通层及三个电极层，这里，相变存储层和选通层的位置可以互换。
示例性的，当选通层相较于相变存储层距离第一地址线较近，即选通层位于相变存储层的下方时，所述子堆叠结构包括在衬底上沿Z轴方向依次层叠设置的第三电极层、选通层和第一电极层。所述相变存储器包括沿Z轴方向依次层叠设置的第一地址线、第三电极层、选通层、第一电极层、相变存储层、第二电极层及第二地址线。
示例性的，当相变存储层相较于选通层距离第一地址线较近，即相变存储层位于选通层的下方时，所述子堆叠结构仅包括第一电极层。所述相变存储器包括在衬底上沿Z轴方向依次层叠设置的第一地址线、第一电极层、相变存储层、第二电极层、选通层、第三电极层及第二地址线。
为了便于清楚的描述本发明，以下实施例中，以所述选通层相较于相变存储层距离第一地址线较近为例进行说明；但需要说明的是，以下关于相变存储层和选通层相对位置的描述，仅用于说明本发明，并不用来限制本发明的范围。
具体地，参考图4a，相变存储器包括由下至上依次层叠设置的第一地址线301’、第三电极层302”、选通层303”、第一电极层304”、相变存储层311、第二电极层312”、第二地址线313’；其中，所述第三电极层302”、选通层303”、第一电极层304”、相变存储层311、第二电极层312”形成相变存储单元600，所述相变存储单元600与所述第一地址线301’和第二地址线313’均垂直；所述第一地址线301’和所述第二地址线313’平行于同一平面且互相垂直；
其中，所述相变存储层311的形状为圆柱体。
这里，所述第三电极层302”、选通层303”、第一电极层304”、第二电极层312”的形状均可以为立方体。可以理解的是，所述第三电极层302”、选通层303”、第一电极层304”、第二电极层312”均可以通过分别沿第一方向和第二方向的两次刻蚀的方式形成，所述第三电极层302”、选通层303”、第一电极层304”、第二电极层312”更容易形成立方体的形状。
需要说明的是，本发明实施例中的“由下至上”表示的是由靠近衬底300表面的方向至远离衬底表面的方向。
在一些实施例中，如图4b所示，所述第一电极层304”的一端包括凸起结构304”-1；每一所述相变存储层311均与多个所述第一电极层304”中相应第一电极层的凸起结构304”-1接触；
其中，所述凸起结构304”-1的顶面面积小于所述相变存储层311的底面面积；所述相变存储层的底面平行于衬底表面。
需要说明的是，相较于相关技术中不设置凸起结构(此时，第二电极层的顶表面与相变存储层接触，接触面积为第二电极层的顶表面面积)，本发明实施例中将第一电极层304”的一端设置成凸起结构304”-1；使得凸起结构304”-1与相变存储层311接触时，接触面积减小。可以理解的是，在相同的电压下(传输的能量相同)，接触面积越小，热传导越快。因此，本发明实施例中将第一电极层与相变存储层的接触面积减小，可以使得相变存储层的热传导变快，从而提高相变存储层在晶相与非晶相之间的转换速度进而提高相变存储器的编程速度。
需要说明的是，图4b为图4a中圆形框内的局部结构放大示意图。
在一些实施例中，参考图4a，所述相变存储器还包括：位于相变存储层311的侧壁、以及位于相变存储层311与第一电极层304”之间的粘附层310。
在一些实施例中，粘附层310的组成材料包括但不限于氮化钨。
本发明的一些实施例中，在相变存储器导通的情况下，粘附层310由于其自身属性的原因，一方面可以用于提高相变存储层311的热传导；另一方面可以增大相变存储层311与第一电极层304”的粘附力，减小相变存储层311与第一电极层304”之间的接触电阻；此外，粘附层310还可以增加相变存储层311的晶相与非晶相之间的电阻差值；使得相变存储层311的晶相与非晶相之间的电阻差值保持在例如3个数量级以上。这样，晶相与非晶相之间对应的存储状态的区别比较容易，进而可以在一定程度上增大读取操作的窗口。
具体地，本发明实施例对减小了凸起结构304”-1与相变存储层311的接触面积后的相变存储器进行了仿真处理；其仿真测试结果一和二如图4c、图4d所示。
其中，仿真测试结果一显示，参考图4c，本发明实施例中减小第一电极层304”与相变存储层311的接触面积后，相变存储器在经过2*e12次的循环操作后，相变存储层的晶相与非晶相之间的电阻差值保持基本不变；即本发明实施例提供的相变存储层的晶相与非晶相的电阻差值稳定性提高；这样，在相变存储器执行读取、写入操作的过程中，可以减少读取干扰。
另外，本发明实施例中采用沉积方式形成的相变存储器，避免了刻蚀工艺对相变存储层造成的刻蚀损伤，进而提高了相变存储器的可靠性。
仿真测试结果二显示，参考图4d，本发明实施例提供的相变存储器在102摄氏度(℃)的工作环境下可工作10年。换言之，本发明实施例提供的相变存储器具有耐高温、可靠性高，使用寿命长等特点。
在一些实施例中，参考图3g，所述相变存储器还包括：
第一隔离结构305；所述第一隔离结构305贯穿所述第一地址线301’、第三电极层302”、选通层303”、第一电极层304”；且所述第一隔离结构305沿平行于衬底表面的第一方向延伸；
第二隔离结构306；所述第二隔离结构306贯穿所述第三电极层302”、选通层303”、第一电极层304”；所述第二隔离结构306沿平行于衬底表面且与所述第一方向垂直的第二方向延伸；
其中，所述第一隔离结构305与所述第二隔离结构306相交且将所述层叠设置的第三电极层302”、选通层303”、第一电极层304”分割成多个子堆叠结构500。
在一些实施例中，参考图3g，所述相变存储器还包括：绝缘层308；所述绝缘层位于所述相变存储层的周围。
在一些实施例中，参考图3j，所述相变存储器还包括：
设置在所述第三电极层302”和第一地址线301’之间的第一连接层315；所述第一连接层315用于减小所述第三电极层302”和第一地址线301’之间的接触电阻；
和/或，
设置在所述第二地址线313’和第二电极层312”之间的第二连接层316；所述第二连接层316用于减小所述第二地址线313’和第二电极层312”之间的接触电阻。
本发明所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (14)

1.一种相变存储器的制作方法，其特征在于，包括：
提供位于衬底上的多条并列设置的第一地址线，以及位于每条所述第一地址线上的多个间隔设置的子堆叠结构；每个所述子堆叠结构至少包括第一电极层；
形成覆盖所述第一电极层的绝缘层；
在所述绝缘层中形成多个通孔；每一所述通孔均与相对应的子堆叠结构中的所述第一电极层接触；
在所述通孔中形成相变存储层；
至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线。
2.根据权利要求1所述的方法，其特征在于，
每个所述子堆叠结构包括沿衬底厚度方向依次层叠设置的第三电极层、选通层和第一电极层；所述至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线，包括：在所述相变存储层上依次形成第二电极层和第二地址线；
或者，
每个所述子堆叠结构包括第一电极层；所述至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线，包括：在所述相变存储层上依次形成第二电极层、选通层、第三电极层和第二地址线。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述通孔中形成相变存储材料层之前，在所述通孔的侧壁和底部形成粘附层；
所述在所述通孔中形成相变存储层，包括：
在形成有所述粘附层的通孔中形成相变存储层。
4.根据权利要求3所述的方法，其特征在于，所述在所述通孔的侧壁、底部形成粘附层，包括：
通过原子层沉积工艺，在所述通孔的侧壁、底部形成粘附层。
5.根据权利要求3所述的方法，其特征在于，所述粘附层的组成材料包括氮化钨。
6.根据权利要求3所述的方法，其特征在于，所述在形成有所述粘附层的通孔中形成相变存储层，包括：
通过化学气相沉积工艺，在形成有所述粘附层的通孔中形成相变存储层。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在形成绝缘层之前，对所述第一电极层进行刻蚀，去除部分所述第一电极层，以在所述第一电极层的一端形成凸起结构；
每一所述通孔均与多个子堆叠结构中相应子堆叠结构的所述第一电极层的凸起结构接触；所述凸起结构的顶面面积小于所述通孔的底面面积。
8.根据权利要求1所述的方法，其特征在于，每一所述通孔的形状包括圆柱体或圆台体。
9.根据权利要求1所述的方法，其特征在于，每个所述子堆叠结构包括沿衬底厚度方向依次层叠设置的第三电极层、选通层和第一电极层；形成所述子堆叠结构的步骤包括：
在所述衬底上沿衬底厚度方向依次形成层叠设置第三电极材料层、选通材料层、第一电极材料层；
形成贯穿所述第三电极材料层、选通材料层、第一电极材料层的第一隔离结构；所述第一隔离结构沿平行于所述衬底表面的第一方向延伸；形成贯穿所述第三电极材料层、选通材料层、第一电极材料层的第二隔离结构；所述第二隔离结构沿第二方向延伸；所述第一隔离结构和所述第二隔离结构将所述层叠设置的第三电极材料层、选通材料层、第一电极材料层分割成多个子堆叠结构；所述第二方向平行于所述衬底表面且与所述第一方向垂直。
10.根据权利要求1所述的方法，其特征在于，每个所述子堆叠结构包括沿衬底厚度方向依次层叠设置的第三电极层、选通层和第一电极层；
所述至少依次在所述相变存储层上形成层叠设置的第二电极层和第二地址线，包括：
在所述相变存储层上形成第二电极层；
在所述第二电极层上形成第二导电层；
在所述第二导电层中形成多个沿第二方向延伸的沟槽；所述沟槽将所述第二导电层分割成多条互相平行且沿第二方向延伸的第二地址线；
其中，每个所述第二地址线均通过所述第二电极层与多个所述子堆叠结构连接；所述第二电极层与所述第一地址线及第二地址线均垂直。
11.根据权利要求1所述的方法，其特征在于，在所述衬底上形成所述第一地址线之前，在所述衬底表面形成外围电路；
在衬底上形成多条并列设置且沿第一方向延伸的第一地址线，包括：
在所述外围电路上形成多条并列设置且沿第一方向延伸的第一地址线。
12.一种相变存储器，其特征在于，包括：
沿第一方向延伸的第一地址线；沿第二方向延伸的第二地址线；所述第一方向与第二方向垂直；所述相变存储单元位于所述第一地址线与所述第二地址线的相交处；所述相变存储单元包括依次层叠设置的第一电极层、相变存储层、第二电极层、选通层及第三电极层，所述相变存储层的形状为圆柱体或圆台体。
13.根据权利要求12所述的相变存储器，其特征在于，所述相变存储器还包括：位于所述相变存储层的侧壁、以及位于相变存储层与第一电极层之间的粘附层。
14.根据权利要求12所述的相变存储器，其特征在于，所述第一电极层的一端包括凸起结构；每一所述相变存储层均与多个所述第二电极层中相应第二电极层的凸起结构接触；
其中，所述凸起结构的顶面面积小于所述相变存储层的底面面积。
CN202210106648.1A 2022-01-28 2022-01-28 相变存储器及其制作方法 Active CN114512601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210106648.1A CN114512601B (zh) 2022-01-28 2022-01-28 相变存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210106648.1A CN114512601B (zh) 2022-01-28 2022-01-28 相变存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN114512601A true CN114512601A (zh) 2022-05-17
CN114512601B CN114512601B (zh) 2024-09-06

Family

ID=81551188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210106648.1A Active CN114512601B (zh) 2022-01-28 2022-01-28 相变存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN114512601B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106175A (zh) * 2006-07-10 2008-01-16 奇梦达北美公司 具有不同相变材料的小功率相变存储单元
KR100833505B1 (ko) * 2006-12-05 2008-05-29 한국전자통신연구원 상변화층과 발열 전극간에 콘택 크기가 작은 상변화 메모리소자 및 그 제조방법
US20120267597A1 (en) * 2011-04-19 2012-10-25 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
CN103066202A (zh) * 2011-10-21 2013-04-24 中芯国际集成电路制造(北京)有限公司 相变存储器及其制造方法
CN105280815A (zh) * 2015-09-28 2016-01-27 中国科学院上海微系统与信息技术研究所 相变存储器检测结构及其制备方法
CN105633279A (zh) * 2016-01-29 2016-06-01 中国科学院上海微系统与信息技术研究所 包含部分限定型相变材料结构的相变存储单元及制作方法
CN106159085A (zh) * 2015-04-01 2016-11-23 中芯国际集成电路制造(上海)有限公司 相变存储单元及其制作方法
CN107204351A (zh) * 2016-03-18 2017-09-26 三星电子株式会社 半导体存储器件和制造其的方法
CN112133827A (zh) * 2020-11-26 2020-12-25 长江先进存储产业创新中心有限责任公司 一种三维存储器的形成方法及三维存储器
CN112271254A (zh) * 2020-10-27 2021-01-26 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法
CN112599667A (zh) * 2020-12-15 2021-04-02 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法
CN112768491A (zh) * 2021-02-10 2021-05-07 长江先进存储产业创新中心有限责任公司 一种三维存储器及三维存储器的形成方法
CN113594202A (zh) * 2021-07-07 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法
CN113594199A (zh) * 2021-07-06 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其控制方法和制作方法
CN113594201A (zh) * 2021-07-07 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法
US20210408119A1 (en) * 2019-03-04 2021-12-30 Nuvoton Technology Corporation Japan Non-volatile storage device and method of manufacturing the same

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106175A (zh) * 2006-07-10 2008-01-16 奇梦达北美公司 具有不同相变材料的小功率相变存储单元
KR100833505B1 (ko) * 2006-12-05 2008-05-29 한국전자통신연구원 상변화층과 발열 전극간에 콘택 크기가 작은 상변화 메모리소자 및 그 제조방법
US20120267597A1 (en) * 2011-04-19 2012-10-25 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
CN103066202A (zh) * 2011-10-21 2013-04-24 中芯国际集成电路制造(北京)有限公司 相变存储器及其制造方法
CN106159085A (zh) * 2015-04-01 2016-11-23 中芯国际集成电路制造(上海)有限公司 相变存储单元及其制作方法
CN105280815A (zh) * 2015-09-28 2016-01-27 中国科学院上海微系统与信息技术研究所 相变存储器检测结构及其制备方法
CN105633279A (zh) * 2016-01-29 2016-06-01 中国科学院上海微系统与信息技术研究所 包含部分限定型相变材料结构的相变存储单元及制作方法
CN107204351A (zh) * 2016-03-18 2017-09-26 三星电子株式会社 半导体存储器件和制造其的方法
US20210408119A1 (en) * 2019-03-04 2021-12-30 Nuvoton Technology Corporation Japan Non-volatile storage device and method of manufacturing the same
CN112271254A (zh) * 2020-10-27 2021-01-26 长江先进存储产业创新中心有限责任公司 相变存储器及相变存储器的制作方法
CN112133827A (zh) * 2020-11-26 2020-12-25 长江先进存储产业创新中心有限责任公司 一种三维存储器的形成方法及三维存储器
CN112599667A (zh) * 2020-12-15 2021-04-02 长江先进存储产业创新中心有限责任公司 一种相变存储器及其制作方法
CN112768491A (zh) * 2021-02-10 2021-05-07 长江先进存储产业创新中心有限责任公司 一种三维存储器及三维存储器的形成方法
CN113594199A (zh) * 2021-07-06 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其控制方法和制作方法
CN113594202A (zh) * 2021-07-07 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法
CN113594201A (zh) * 2021-07-07 2021-11-02 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Also Published As

Publication number Publication date
CN114512601B (zh) 2024-09-06

Similar Documents

Publication Publication Date Title
JP7345567B2 (ja) ３次元相変化メモリデバイス
JP7394881B2 (ja) ３次元相変化メモリデバイスを形成するための方法
TWI555129B (zh) 形成交叉點記憶體之置換材料程序
CN107611259B (zh) 具有高耐久性的相变存储器的集成电路及其制造方法
TWI695482B (zh) 記憶體裝置及應用其之積體電路之製造方法
KR20170099214A (ko) 가변 저항 메모리 소자 및 그 제조 방법
CN112234141B (zh) 相变存储器以及相变存储器的制造方法
US20160343723A1 (en) Structure and method for beol nanoscale damascene sidewall-defined non-volatile memory element
CN108123033B (zh) 阻变随机存储器存储单元及其制作方法、电子装置
WO2022056760A1 (en) Phase-change memory devices having metal filament threshold switching selector and methods for forming the same
KR101511421B1 (ko) 다층 상변화 물질을 이용하는 3차원 메모리
TW202240721A (zh) 半導體裝置及製造半導體裝置的方法
KR20190071227A (ko) 전자 장치 및 그 제조 방법
CN113517310B (zh) 一种半导体器件及其制造方法
CN114512601B (zh) 相变存储器及其制作方法
CN108122940B (zh) 阻变随机存储器存储单元及其制作方法、电子装置
CN109768159B (zh) 存储器件
CN112106202A (zh) 用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层
CN108123032B (zh) 阻变随机存储器存储单元及其制作方法、电子装置
CN113312870B (zh) 一种冗余填充方法
TWI846408B (zh) 記憶體選擇器和其形成方法
CN113439336B (zh) 三维相变存储器器件及其形成方法
CN114793471A (zh) 三维存储装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant