CN103066202A - 相变存储器及其制造方法 - Google Patents

相变存储器及其制造方法 Download PDF

Info

Publication number
CN103066202A
CN103066202A CN201110322547XA CN201110322547A CN103066202A CN 103066202 A CN103066202 A CN 103066202A CN 201110322547X A CN201110322547X A CN 201110322547XA CN 201110322547 A CN201110322547 A CN 201110322547A CN 103066202 A CN103066202 A CN 103066202A
Authority
CN
China
Prior art keywords
top electrodes
rete
memory node
substrate
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110322547XA
Other languages
English (en)
Other versions
CN103066202B (zh
Inventor
胡敏达
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110322547.XA priority Critical patent/CN103066202B/zh
Priority to US13/656,370 priority patent/US8916413B2/en
Publication of CN103066202A publication Critical patent/CN103066202A/zh
Application granted granted Critical
Publication of CN103066202B publication Critical patent/CN103066202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种相变存储器及其制造方法。根据本发明的相变存储器中，使用设置在存储节点顶部的顶部电极对存储节点进行加热，使得存储节点中的相变层发生相变。本发明的相变存储器中，顶部电极与存储节点的接触区域较小，有利于相变的进行。此外，每列存储节点通过同一个线性顶部电极连接，能够提高光学对准的偏移裕量。

Description

相变存储器及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，特别涉及一种相变存储器及其制造方法。
背景技术
相变存储器(可缩略表示为PCM、PRAM或PCRAM)是一种新兴的非易失性计算机存储器技术。它可能在将来代替闪存，因为它不仅比闪存速度快得多，更容易缩小到较小尺寸，而且复原性更好，能够实现一亿次以上的擦写次数。
PCM存储单元是一种极小的硫族合金颗粒，通过电脉冲的形式集中加热的情况下，它能够从有序的晶态(电阻低)快速转变为无序的非晶态(电阻高得多)。同样的材料还广泛用于各种可擦写光学介质的活性涂层，例如CD和DVD。从晶态到非晶态的反复转换过程是由熔化和快速冷却机制触发的(或者一种稍慢的称为再结晶的过程)。最有应用前景的一种PCM材料是GST(锗、锑和碲)，其熔点范围为500°-600℃。
这些合金材料的晶态和非晶态电阻率大小的差异能够存储二进制数据。高电阻的非晶态用于表示二进制0；低电阻的晶态表示1。最新的PCM设计与材料能够实现多种不同的值，例如，具有16种晶态，而不仅仅是两种状态，每种状态都具有不同的电气特性。这使得单个存储单元能够表示多个比特，从而大大提高了存储密度，这是目前闪存无法实现的。
图1示出了现有技术中的相变存储器的结构示意图。
如图1所示，相变存储器包括字线(wordline)101、二极管103、接触件105和位线107。其中，字线101之间具有字线隔离102，所述位线107之间具有位线隔离106，每个相变存储器单元之间具有单元隔离104。每一条字线101连接一行相变存储器单元，每一条位线连接一列相变存储器单元。存储节点通常设置在接触件105与位线107之间。
图2进一步示出了图1所示的相变存储器的一部分结构的示意图。
如图2所示，在接触件105与位线107之间设置有底部电极109和相变层108。为了使底部电极109与相变层108之间的接触区域尽量小，底部电极可以为柱状(pillar)或片状(slice)。图2所示的底部电极109为柱状电极，也称作矛状结构(lance structure)。
现有相变存储器的缺点在于制作工艺复杂，因此，期望能够提供一种能够简化制作工艺的新型结构的相变存储器。
发明内容
本发明的一个目的是提供一种相变存储器单元。
本发明的另一个目的是提供一种相变存储器阵列。
本发明的再一个目的是提供一种相变存储器的制造方法。
根据本发明的第一方面，提供了一种相变存储器单元，包括：存储节点，所述存储节点包括相变层；以及顶部电极，所述顶部电极设置在所述存储节点顶部，并且所述顶部电极的一端电连接到所述存储节点，所述顶部电极的另一端电耦合到位线，其中，所述顶部电极通过对所述存储节点进行加热，使得所述相变层发生相变。
优选地，所述存储节点通过二极管连接到字线。
优选地，所述顶部电极由金属材料制成。
优选地，所述顶部电极由Ti或TiN制成。
优选地，所述相变层包括锗锑碲(GST)材料。
根据本发明的第二方面，提供了一种包括多个上述相变存储器单元的相变存储器阵列，其中所述多个相变存储器单元排列成至少一列，并且每列中的相变存储器单元的顶部电极是一体形成的。
根据本发明的第三方面，提供了一种相变存储器的制造方法，包括以下步骤：提供具有通孔的衬底，其中，在所述衬底上的通孔中已经形成包括相变层的存储节点；在所述存储节点上形成顶部电极，使得所述顶部电极的一端与所述存储节点电连接，其中所述顶部电极用于对所述存储节点进行加热，使得所述相变层发生相变；以及在所述顶部电极上形成位线，使得所述顶部电极的另一端与所述位线电耦合。
优选地，所述衬底上设置有多个存储节点，并且所述多个存储节点排列成至少一列，每列中的存储节点的顶部电极是一体形成的。
优选地，在每列存储节点上一体形成顶部电极的步骤包括：以每两列存储节点为一组，在每组中的第一列存储节点和第二列存储节点之间形成单个条状物，其中，所述条状物与该组中所有的存储节点部分地交叠，所述条状物包括相对的第一侧壁和第二侧壁，所述第一侧壁位于第一列存储节点上，所述第二侧壁位于第二列存储节点上；以及在第一侧壁上形成第一顶部电极，在第二侧壁上形成第二顶部电极。
优选地，形成所述条状物的步骤包括：在所述衬底上形成第一膜层；在第一膜层上形成第二膜层；在第二膜层上形成第一掩模，其中第一掩模的位置对应于所述条状物的位置；对第一膜层和第二膜层进行刻蚀；以及去除第一掩模。
优选地，所述第一膜层为介电材料，例如氧化物等。
优选地，所述第一掩模为光致抗蚀剂。
优选地，所述第二膜层为硬掩膜层。
优选地，所述硬掩膜层由氮化物制成。
优选地，在所述第一侧壁上形成第一顶部电极以及在所述第二侧壁上形成第二顶部电极的步骤包括：在形成所述条状物之后，在所述衬底上形成第三膜层，从而覆盖条状物的表面、第一侧壁、第二侧壁以及所述衬底的表面；以及对所述第三膜层进行刻蚀，去除条状物的表面和衬底的表面的第三膜层。
优选地，所述第三膜层由例如金属材料等导电材料制成。
优选地，所述第三膜层由Ti或TiN制成。
优选地，在所述第一侧壁上形成第一顶部电极以及在所述第二侧壁上形成第二顶部电极的步骤还包括：在所述衬底上形成第六膜层，从而覆盖所述衬底的表面、所述条状物的表面以及第一顶部电极和第二顶部电极的表面；以所述第二膜层为停止层，对衬底进行化学机械平坦化处理；以及去除所述条状物的两端，使得所述第一顶部电极与第二顶部电极彼此断开电连接。
优选地，去除所述条状物的两端的步骤包括：对所述第六膜层、第二膜层和第三膜层进行刻蚀。
优选地，在顶部电极上形成位线的步骤包括：在经过去除所述条状物的两端的处理的衬底上依次形成第四膜层和第五膜层；在第四膜层和第五膜层中对应于第一顶部电极和第二顶部电极的位置分别形成第一沟槽和第二沟槽；以及在所述第一沟槽和第二沟槽中填充导电材料，从而形成位线。
优选地，所述第四膜层由氮化物制成。
优选地，所述第五膜层由氧化物制成。
优选地，所述第六膜层为介电材料。
本发明的一个优点在于提供了一种新型的相变存储器。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出现有技术的相变存储器的结构的示图。
图2是示出现有技术的相变存储器的一部分结构的示图。
图3是示出根据本发明的实施例的相变存储器的结构的示意图。
图4是示出根据本发明的实施例的相变存储器的制造方法的流程图。
图5A-5J是示出根据本发明的实施例的相变存储器的制造方法的示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图3示出了根据本发明的实施例的相变存储器的结构的示意图。
如图3所示，该相变存储器包括：字线301、二极管304、存储节点305、顶部电极308和位线306。其中，字线301通过字线隔离302而彼此间隔开，位线306通过位线隔离307而彼此间隔开，各个相变存储器单元通过单元隔离303而彼此间隔开。
如图所示，根据本实施例的相变存储器中的每个相变存储器单元包括：存储节点305和顶部电极308。其中，存储节点305包括例如由锗锑碲(GST)材料构成相变层。顶部电极308设置在存储节点305的顶部，并且顶部电极308的一端电连接到存储节点，另一端电耦合到位线306。在本发明的相变存储器单元中，顶部电极308被用来对存储节点305进行加热，使得相变层发生相变。也就是说，当对存储节点305进行存储或重置时，控制顶部电极308中流过电流，使得顶部电极308发热，实现对存储节点305的加热作用，存储节点305中的例如由锗锑碲(GST)材料构成的相变层在热作用下发生相变，从而实现对存储节点305的写入或重置。
如图3所示，在该相变存储器中，每列中的各个相变存储单元305共享一个线条型顶部电极308。在一个示例中，该顶部电极308是一体形成的。顶部电极的材料通常为金属材料，例如Ti等。此外，也可以采用例如TiN等导电材料来制作顶部电极。
二极管304用来保证电流只能单向流过存储节点，以用来存储信息。
下面进一步结合附图描述根据本发明的实施例的相变存储器的制造方法。
图4示出了根据本发明的实施例的相变存储器的制造方法的流程图。
如图所示，本发明的相变存储器的制造方法包括以下步骤：
首先，提供具有存储节点的衬底(步骤S410)。在一个实施例中，各个存储节点被设置在衬底的通孔中。在这种衬底中，已经形成有相变存储器的一部分构造。例如，相变存储器的字线、二极管、存储节点等都已经预先在该衬底上形成。例如，在一个例子中，由例如绝缘材料构成的衬底上设有通孔阵列，每个通孔中先后填充例如P型半导体材料和N型半导体材料，从而形成二极管，从而保证电流只能单向通过。然后，在该二极管上进一步形成由GST材料构成的存储节点。此外，字线也可以预先形成在该衬底中，每条字线连接一行通孔。由于可以采用现有技术来形成二极管、字线、以及存储节点，因此，本发明就不再赘述。
然后，在存储节点的顶部形成顶部电极(步骤S420)。顶部电极的作用是对存储节点进行加热，从而使存储节点中的相变材料发生相变，实现信息存储的目的。另外，为了使电流能够通过顶部电极，顶部电极的一端优选直接电连接到存储节点，这样可以更快地把电流流过顶部电极时产生的热量传递给存储节点，提高相变存储器的写入速度。
最后，在顶部电极上形成位线(步骤S430)，使得顶部电极的另一端与位线直接或间接电连接。
下面，结合图5A-5F来进一步说明本发明的一个实施例的相变存储器的制造方法。
图5A和图5B例示了根据本发明的一个实施例的衬底501。如图5A所示，在该衬底501上，已经预先形成有存储节点502的阵列。
图5B示出了衬底501的截面图。如图所述，存储节点502位于衬底501的通孔中。衬底501由例如氧化物等绝缘材料构成。在各个通孔中，存储节点502的下面设置有例如钨(W)触点503和用于改善触点503与衬底501之间的接合的过渡层504。虽然图中没有示出，但是本领域技术人员应当理解，触点503可以进一步电连接到二极管(未示出)。
在此衬底501的基础上，进一步制作根据本发明的一个实施例的相变存储器。
接下来，在存储节点502的顶部形成顶部电极。在本实施例中，每列中的存储节点的顶部电极是一体形成的，即每列中的各个存储节点通过同一个顶部电极而彼此连接。
在顶部电极的形成过程中，以每两列存储节点为一组，在每组中的第一列存储节点和第二列存储节点之间形成单个条状物，其中，所述条状物与该组中所有的存储节点部分地交叠，所述条状物包括相对的第一侧壁和第二侧壁，条状物的第一侧壁位于第一列存储节点上，条状物的第二侧壁位于第二列存储节点上；在第一侧壁上形成第一顶部电极，在第二侧壁上形成第二顶部电极。
顶部电极的形成过程的一个具体例子如图5C-5G所示。
首先，如图5C所示，在衬底501上依次形成第一膜层505和第二膜层506，其中第一膜层505覆盖衬底501的表面和存储节点502的顶部表面。第一膜层505可以由例如氧化物等介电材料制成，第二膜层可以为例如氮化物等硬掩膜。
然后，如图5D所示，在第二膜层506上形成第一掩模509，该第一掩模509的位置对应于将要形成的条状物的位置。其中，第一掩模509可以由例如光致抗蚀剂形成。
接下来，对第一膜层505和第二膜层506进行刻蚀。除了在第一掩模509的保护下的部分以外，第一膜层505和第二膜层506的其它部分被完全去除。去除第一掩模，得到了图5E所示的构造。如图所示，这里残留的第一膜层505和第二膜层506共同构成了条状物，并且条状物的两个侧壁分别位于两列存储节点502上。
接下来，如图5F所示，在衬底501上通过例如沉积或溅射等方式形成第三膜层507。该第三膜层507覆盖了衬底501的表面、第二膜层506的表面、以及由第一膜层505和第二膜层506构成的条状物的两个侧壁及两个端面。这里，第三膜层由导电材料构成，例如金属、TiN或Ti等。
接下来，对第三膜层507进行刻蚀，从而去除衬底501的表面以及第二膜层506的表面上的第三膜层507。这样，如图5G所示，只有位于条状物的两个侧壁及端面的第三膜层被保留下来。由残留在条状物两个侧壁的第三膜层构成了顶部电极508。
接下来，为了使两个侧壁的顶部电极508断开电连接，需要切除条状物的两端。一个示例性的切除条状物的两端的方法中，先用例如介电材料构成的第六膜层510覆盖整个衬底，即覆盖衬底501的表面、第二膜层506的表面以及顶部电极508的表面。然后以第二膜层506作为停止层，对第六膜层510进行化学机械平坦化处理，形成如图5H所示的结构。在此结构的基础上，通过例如刻蚀等方式去除条状物的两端，从而使两个顶部电极508断开连接。
接下来，在顶部电极508上形成位线。具体地说，在本实施例中，形成位线的过程如图5I-5J所示。
如图5I所示，在整个衬底501上依次形成第四膜层511和第五膜层512，其中，第四膜层511由例如氮化物等介电材料制成，第五膜层512由例如氧化物等介电材料制成。
最后，在第四膜层511和第五膜层512中对应于顶部电极508的位置处通过例如刻蚀等方法形成沟槽，使顶部电极508的顶部在沟槽中暴露出来。在沟槽中填充导电材料，从而形成位线513。如图5J所示。
上面结合图5A-5J简要描述了根据本发明的一个实施例的相变存储器的制造方法。但是，本领域技术人员应当理解，本发明不限于此。例如，在形成位线之前还可以对第五膜层进行化学机械平坦化处理等。此外，位线不必直接连接到顶部电极，而是可以通过布线或其它方式使位线与相应的顶部电极间接电连接。
根据本发明的半导体器件具有以下优点：
(1)顶部电极与存储节点的接触区域较小，有利于相变。
(2)顶部电极为线状电极，每个顶部电极同时连接一列存储节点，与现有技术中每个存储节点具有单独的顶部电极相比，这种线性连接能够提高光学对准的偏移裕量(shift margin)，同时保证在一列存储点上保证相同的偏移裕量。
(3)利用条状物的侧壁来形成顶部电极的方式能够得到较小的关键尺寸线条，并且后续处理中，顶部电极和存储节点之间的交叉节点被氧化物所包围，这正是工艺集成中所期望实现的。
(4)顶部电极的刻蚀(即对整个条状物两端的切断)可以采用各向异性刻蚀。与现有技术中的各向同性刻蚀相比，各向异性刻蚀更加易于进行刻蚀并且不需要特殊的刻蚀工具。
(5)位线的形成过程中，利用第四膜层511和第五膜层512，填平了由于打断条状物两端以及线条状顶部电极时造成的表面形貌的起伏，同时还形成位线之间的隔离，因此不需要附加的填充。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (25)

1.一种相变存储器单元，包括：
存储节点，所述存储节点包括相变层；以及
顶部电极，所述顶部电极设置在所述存储节点顶部，并且所述顶部电极的一端电连接到所述存储节点，所述顶部电极的另一端电耦合到位线，
其中，所述顶部电极通过对所述存储节点进行加热，使得所述相变层发生相变。
2.根据权利要求1所述的相变存储器，其中，所述存储节点通过二极管连接到字线。
3.根据权利要求1所述的相变存储器，其中，所述顶部电极由金属材料制成。
4.根据权利要求1所述的相变存储器，其中，所述顶部电极由Ti或TiN制成。
5.根据权利要求1所述的相变存储器，其中，所述相变层包括锗锑碲(GST)材料。
6.一种包括多个如权利要求1-5中任一项所述的相变存储器单元的相变存储器阵列，其中所述多个相变存储器单元排列成至少一列，并且每列中的相变存储器单元的顶部电极是一体形成的。
7.一种相变存储器的制造方法，包括以下步骤：
提供具有通孔的衬底，其中，在所述衬底上的通孔中已经形成包括相变层的存储节点；
在所述存储节点上形成顶部电极，使得所述顶部电极的一端与所述存储节点电连接，其中所述顶部电极用于对所述存储节点进行加热，使得所述相变层发生相变；以及
在所述顶部电极上形成位线，使得所述顶部电极的另一端与所述位线电耦合。
8.根据权利要求7所述的方法，其中，所述衬底上设置有多个存储节点，并且所述多个存储节点排列成至少一列，每列中的存储节点的顶部电极是一体形成的。
9.根据权利要求8所述的方法，其中，在每列存储节点上一体形成顶部电极的步骤包括：
以每两列存储节点为一组，在每组中的第一列存储节点和第二列存储节点之间形成单个条状物，其中，所述条状物与该组中所有的存储节点部分地交叠，所述条状物包括相对的第一侧壁和第二侧壁，所述第一侧壁位于第一列存储节点上，所述第二侧壁位于第二列存储节点上；以及
在第一侧壁上形成第一顶部电极，在第二侧壁上形成第二顶部电极。
10.根据权利要求9所述的方法，其中，形成所述条状物的步骤包括：
在所述衬底上形成第一膜层；
在第一膜层上形成第二膜层；
在第二膜层上形成第一掩模，其中第一掩模的位置对应于所述条状物的位置；
对第一膜层和第二膜层进行刻蚀；以及
去除第一掩模。
11.根据权利要求10所述的方法，其中，所述第一膜层为介电材料。
12.根据权利要求11所述的方法，其中，所述介电材料为氧化物。
13.根据权利要求10所述的方法，其中，所述第一掩模为光致抗蚀剂。
14.根据权利要求10所述的方法，其中，所述第二膜层为硬掩膜层。
15.根据权利要求14所述的方法，其中，所述硬掩膜层由氮化物制成。
16.根据权利要求9所述的方法，其中，在所述第一侧壁上形成第一顶部电极以及在所述第二侧壁上形成第二顶部电极的步骤包括：
在形成所述条状物之后，在所述衬底上形成第三膜层，从而覆盖条状物的表面、第一侧壁、第二侧壁以及所述衬底的表面；以及
对所述第三膜层进行刻蚀，去除条状物的表面和衬底的表面的第三膜层。
17.根据权利要求16所述的方法，其中，所述第三膜层由导电材料制成。
18.根据权利要求17所述的方法，其中，所述导电材料为金属材料。
19.根据权利要求16所述的方法，其中，所述第三膜层由Ti或TiN制成。
20.根据权利要求16所述的方法，其中，在所述第一侧壁上形成第一顶部电极以及在所述第二侧壁上形成第二顶部电极的步骤还包括：：
在所述衬底上形成第六膜层，从而覆盖所述衬底的表面、所述条状物的表面以及第一顶部电极和第二顶部电极的表面；
以所述第二膜层为停止层，对衬底进行化学机械平坦化处理；以及
去除所述条状物的两端，使得所述第一顶部电极与第二顶部电极彼此断开电连接。
21.根据权利要求20所述的方法，其中，去除所述条状物的两端的步骤包括：
对所述第六膜层、第二膜层和第三膜层进行刻蚀。
22.根据权利要求20所述的方法，其中，在顶部电极上形成位线的步骤包括：
在经过去除所述条状物的两端的处理的衬底上依次形成第四膜层和第五膜层；
在第四膜层和第五膜层中对应于第一顶部电极和第二顶部电极的位置分别形成第一沟槽和第二沟槽；以及
在所述第一沟槽和第二沟槽中填充导电材料，从而形成位线。
23.根据权利要求22所述的方法，其中，所述第四膜层由氮化物制成。
24.根据权利要求22所述的方法，其中，所述第五膜层由氧化物制成。
25.根据权利要求20所述的方法，其中，所述第六膜层为介电材料。
CN201110322547.XA 2011-10-21 2011-10-21 相变存储器及其制造方法 Active CN103066202B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110322547.XA CN103066202B (zh) 2011-10-21 2011-10-21 相变存储器及其制造方法
US13/656,370 US8916413B2 (en) 2011-10-21 2012-10-19 Phase change memory and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110322547.XA CN103066202B (zh) 2011-10-21 2011-10-21 相变存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN103066202A true CN103066202A (zh) 2013-04-24
CN103066202B CN103066202B (zh) 2015-03-04

Family

ID=48108737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110322547.XA Active CN103066202B (zh) 2011-10-21 2011-10-21 相变存储器及其制造方法

Country Status (2)

Country Link
US (1) US8916413B2 (zh)
CN (1) CN103066202B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512601A (zh) * 2022-01-28 2022-05-17 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790726A (zh) * 2004-11-10 2006-06-21 三星电子株式会社 包括一个电阻器和一个二极管的非挥发性存储器
US20070138595A1 (en) * 2005-12-21 2007-06-21 Industrial Technology Research Institute Phase change memory cell and fabricating method thereof
US20080111121A1 (en) * 2006-09-14 2008-05-15 Samsung Electronics Co., Ltd. Phase change memory device and method of fabricating the same
CN101241925A (zh) * 2007-02-09 2008-08-13 财团法人工业技术研究院 相变内存装置及其制造方法
KR20090067818A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 상변화 기억 소자의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681266B1 (ko) * 2005-07-25 2007-02-09 삼성전자주식회사 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
KR100766504B1 (ko) * 2006-09-29 2007-10-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100973273B1 (ko) * 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790726A (zh) * 2004-11-10 2006-06-21 三星电子株式会社 包括一个电阻器和一个二极管的非挥发性存储器
US20070138595A1 (en) * 2005-12-21 2007-06-21 Industrial Technology Research Institute Phase change memory cell and fabricating method thereof
US20080111121A1 (en) * 2006-09-14 2008-05-15 Samsung Electronics Co., Ltd. Phase change memory device and method of fabricating the same
CN101241925A (zh) * 2007-02-09 2008-08-13 财团法人工业技术研究院 相变内存装置及其制造方法
KR20090067818A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 상변화 기억 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512601A (zh) * 2022-01-28 2022-05-17 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法

Also Published As

Publication number Publication date
CN103066202B (zh) 2015-03-04
US8916413B2 (en) 2014-12-23
US20130099193A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
KR102151660B1 (ko) 3차원 메모리 어레이를 위한 단열
CN100524879C (zh) 用以制造柱状相变化存储元件的方法
KR102578481B1 (ko) 반도체 메모리 소자 및 이의 제조방법
JP4722634B2 (ja) オボニック閾値スイッチを有する相変化メモリ
JP5313522B2 (ja) 相変化材料を有するマルチレベル・データ記憶装置
CN101237026B (zh) 一种存储装置及其制造方法
US20120225534A1 (en) Self-aligned cross-point phase change memory-switch array
JP2020515046A (ja) 閾値スイッチング材料による閉じ込め相変化メモリの集積
KR20060128378A (ko) 상변환 기억 소자의 제조방법
CN113169272B (zh) 多层级相变存储器单元及其制造方法
EP2417601A2 (en) Diamond type quad-resistor cells of pram
CN107086269B (zh) 存储器结构
CN109698271B (zh) 可变电阻存储器件及其制造方法
US20160293842A1 (en) Forming self-aligned conductive lines for resistive random access memories
CN110858623B (zh) 可变电阻存储器件及其制造方法
US10777745B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US20130099188A1 (en) Phase-change memory device having multi-level cell and a method of manufacturing the same
KR20190071227A (ko) 전자 장치 및 그 제조 방법
CN108231116A (zh) 阻变存储器装置及其制造方法
KR100876767B1 (ko) 상 변화 메모리 장치의 형성 방법
CN103066202B (zh) 相变存储器及其制造方法
JP2020027818A (ja) 半導体記憶装置
US10547000B2 (en) Variable resistance memory device and method of manufacturing the same
US10833124B2 (en) Semiconductor devices including data storage patterns
CN102694119B (zh) 用于制造相变随机存储器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant