CN108231116A - 阻变存储器装置及其制造方法 - Google Patents

阻变存储器装置及其制造方法 Download PDF

Info

Publication number
CN108231116A
CN108231116A CN201710863654.0A CN201710863654A CN108231116A CN 108231116 A CN108231116 A CN 108231116A CN 201710863654 A CN201710863654 A CN 201710863654A CN 108231116 A CN108231116 A CN 108231116A
Authority
CN
China
Prior art keywords
resistance
variable storing
storing device
phase
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710863654.0A
Other languages
English (en)
Other versions
CN108231116B (zh
Inventor
陈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN108231116A publication Critical patent/CN108231116A/zh
Application granted granted Critical
Publication of CN108231116B publication Critical patent/CN108231116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种阻变存储器装置及其制造方法，该阻变存储器装置包括：第一阻变存储器元件、第二阻变存储器元件以及存储器控制器。第一阻变存储器元件配置于芯片上。第二阻变存储器元件配置于相同的芯片上。存储器控制器配置于相同的芯片上。存储器控制器用以控制第一阻变存储器元件与第二阻变存储器元件的数据存取。第一阻变存储器元件的存取频率与第二阻变存储器元件存取频率不同。

Description

阻变存储器装置及其制造方法
技术领域
本发明涉及存储器装置及其制造方法，尤其涉及阻变存储器装置及其制造方法。
背景技术
阻变存储器的性能高度仰赖于相变化材料的组成。依靠单一合成物，如原本普及的Ge2Sb2Te5(GST)材料，使得阻变存储器难以同时满足数据保留与速度的要求。另一方面，阻变存储器技术的近期改良与3D XPointTM存储器的崛起，表明了这种技术不能被忽略，并且其优化的形式可与动态随机存取存储器(DRAM)和NAND快闪存储器竞争，主要是由于增强的交叉点密度避免了小晶体管的处理。
发明内容
本发明涉及用于高速且具存储功能的高密度交叉点存储器。
本发明的一范例实施例提供了一种阻变存储器装置的制造方法。所述制造方法包括：在基板上形成多个起始层，其中多个起始层包括介电层；在介电层中形成第一阻变存储器堆叠以作为第一阻变存储器元件；以及在介电层中形成第二阻变存储器堆叠以作为第二阻变存储器元件。第一阻变存储器元件的存取频率与第二阻变存储器元件的存取频率不同。
本发明的一范例实施例提供了一种阻变存储器装置。阻变存储器装置包括第一阻变存储器元件、第二阻变存储器元件以及存储器控制器。第一阻变存储器元件配置于芯片上。第二阻变存储器元件配置于相同的芯片上。存储器控制器配置于相同的芯片上。存储器控制器被配置用以控制第一阻变存储器元件与第二阻变存储器元件的数据存取。第一阻变存储器元件的存取频率与第二阻变存储器元件存取频率不同。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依据本发明一实施例所显示的阻变存储器装置的方块示意图；
图2至图6与图7A至图11A是依据本发明一实施例所显示的阻变存储器装置的制造流程的剖面示意图；
图7B至图11B分别是依据本发明一实施例所显示的图7A至图11A的制造流程的俯视示意图。
附图标号说明：
100：阻变存储器装置
110：第一阻变存储器元件
120：第二阻变存储器元件
130：存储器控制器
112：第一阻变存储器堆叠
122：第二阻变存储器堆叠
200：基板
210：起始层
212：介电层
214：层结构
410：字线层
420：下电极层
430：开关层
440：中间电极层
310：第一相变化材料层
320、520：上电极层
510：第二相变化材料层
710：字线图案
720：位元线图案
910：位元线接触窗
A1-A2、A3-A4：剖面线
具体实施方式
现在将详细参考本发明的实施例，其范例显示于附图中。如果可能，在附图和说明书中使用相同的附图标记以表示相同或相似的元件。
为了清楚起见，附图中所显示的各层的尺寸和相对尺寸可能被调整。
阻变存储器的最近发展表明在可靠性和性能改进方面取得了实质性进展。显然地，选择合成物是数据保留与存取速度之间的取舍。本发明的范例实施例的关键重点是在于具有用于高速操作的阻变存储器的一部分，其中数据保留非其主要考量，而用于存储的另一部分无需高速操作。
本发明的范例实施例使用两种甚至是三种不同的阻变存储器合成物以用于权衡不同的存储功能。具有较高结晶温度或是较慢结晶速度的相变化材料，较适用于存储器因为其在高温下具有较好数据保留能力，另一较低结晶温度或是较快结晶速度的相变化材料则较适合用于具有低数据保持的工作存储器，如动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)。
此外，第三种的阻变存储器合成物在所有预期的高温环境下甚至不允许结晶。这些合成物仍然可以通过阀值切换来导通，但是在电流被切断之后则不保持导通状态，以允许它们作为理想的开关或存取装置。
因此，可以在一个芯片上使用两种不同的阻变存储器合成物的交叉点阻变存储器阵列来实现动态随机存取存储器和与非存储器(DRAM-NAND)的组合(多芯片封装存储器(Multi Chip Package，MCP)或非易失性双线存储器模块(non-volatile Dual In-lineMemory Module，NVDIMM))，一者用于较易易失性的存储器，另一者用于存储，其伴随有用于阀值切换的共通的第三合成物，或者不同的交叉点选择器装置，例如二极管，作为交叉点阵列中的存取装置。高速存储器阵列可以具有与存储器阵列明显不同的密度，例如4-16Gb相对于128-512Gb。
对于两种不同的阻变存储器合成物的交叉点阵列制造而言，需要特定的流程，其系在一般的交叉点阵列制造流程中增加两道光罩。为了更好地理解本发明，下面参照附图说明本发明的至少一个实施例。
请参照图1，本实施例的阻变存储器装置100包括第一阻变存储器元件110、第二阻变存储器元件120以及存储器控制器130。在本实施例中，存储器控制器130用以控制第一阻变存储器元件110与第二阻变存储器元件120的数据存取。在本实施例中，阻变存储器装置100可为相变化存储器装置。
在本实施例中，存储器的存取控制可分别由所属技术领域的任一种控制操作来加以实施，本发明并不加以限制。存取控制及其实施方式可以由所属技术领域的通常知识获致足够的教示、建议与实施说明，因此不再赘述。
在本实施例中，第一阻变存储器元件110、第二阻变存储器元件120与存储器控制器130被配置于相同的芯片上。在一实施例中，第一阻变存储器元件110被配置以用于高速操作，例如工作存储器，并且第二阻变存储器元件120被配置以作为数据存储，例如存储存储器。因此，第一阻变存储器元件110的存取频率较第二阻变存储器元件120的存取频率高。
在本实施例中，第一阻变存储器元件包括第一相变化材料，且第二阻变存储器元件包括第二相变化材料。在一实施例中，第一相变化材料可以是富含锗(Ge)的锗-锑-碲(GeSbTe，GST)的快速缓慢结晶相变化材料，例如是含有5％锗(Ge)的锑-碲(SbTe)材料，而第二相变化材料可以是以锑-碲(SbTe)为基础的缓慢结晶相变化材料，例如是含有2％氮的锑-碲(SbTe)材料。因此，第一相变化材料的结晶速度较第二相变化材料的结晶速度快。本发明对于相变化材料并不加以限制。
请参照图2至图11B，图2显示基板200与起始层210。在本实施例中，起始层210包括字线层410、下电极层420、开关层430、中间电极层440以及介电层212。在图2所示的步骤中，字线层410、下电极层420、开关层430、中间电极层440以及介电层212被依序形成于基板200上。因此，起始层210形成在基板200上。在一实施例中，层结构214可以是p-n接面层。
图3与图4显示用以作为第一存储器功能区块的蚀刻区域，沉积阻变存储器堆叠以作为第一存储器功能，并且平坦化。在图3与图4中，在介电层212中的区域被蚀刻，并且第一阻变存储器堆叠112被沉积至蚀刻区域。在本实施例中，第一阻变存储器堆叠112包括第一相变化材料层310与上电极层320。第一相变化材料层310与上电极层320被依序形成于介电层212上。接着，移除蚀刻区域外的第一相变化材料层310与上电极层320以平坦化介电层212。在介电层212中的第一阻变存储器堆叠112被形成用以作为第一阻变存储器元件110。
图5与图6显示用以作为第二存储器功能区块的蚀刻区域，沉积另一阻变存储器堆叠以作为第二存储器功能，并且平坦化。在图5与图6中，在介电层212中的区域被蚀刻，并且第二阻变存储器堆叠122被沉积至蚀刻区域。在本实施例中，第二阻变存储器堆叠122包括第二相变化材料层510与上电极层520。第二相变化材料层510与上电极层520被依序形成于介电层212上。接着，移除蚀刻区域外的第二相变化材料层510与上电极层520以平坦化介电层212。在介电层212中的第二阻变存储器堆叠122被形成用以作为第二阻变存储器元件120。到目前为止，共使用了两个光罩。接着是交叉点制造流程，其中使用X线光罩与Y线光罩。
在本实施例中，至少两组相变化硫化合成物被使用，和可能(没有相变化)作为阀值切换开关的第三合成物。开关层430的材料可以例如是GeTe6，本发明不以此为限。对于不同合成物的蚀刻，可优选使用含氯蚀刻物质，因为含氯蚀刻物质对于富含锗(Ge)的高速相变化合成物和富含锑(Sb)的存储器合成物，具有最快的蚀刻效果。然而，可加入较多以氟为基础的蚀刻物质，以蚀刻高速交叉点存储器区块与存储器交叉点存储器区块所共有的富含碲(Te)的选择器合成物。
图7A显示在特定方向如Y方向上，蚀刻出字线图案。图8A显示介电材料的回填与平坦化。请参照图7A至图8B，字线图案710被形成以致使间隔空间在字线图案710之间产生。接着，介电材料被回填至字线图案710之间的间隔空间，并且平坦化介电层。
图9A显示位元线接触窗的蚀刻。图10A是沿着图10B中所示的剖面线A1-A2的剖面示意图，并且显示位元线图案的蚀刻。图11A是沿着图11B中所示的剖面线A3-A4的剖面示意图，并且显示位元线之间的图案。请参照图9A至图11B，位元线接触窗910被形成于基板200上，其中位元线接触窗910位元线接触窗穿过起始层210。接着，介电层212上的位元线图案720被形成，其中位元线图案720接触位元线接触窗910。在图11A中，由虚线所标记的蚀刻出的区域可再一次被介电材料回填。
综上所述，在本发明的范例实施例中，阻变存储器的一部分被使用于高速操作，其中在此的数据保留非其主要考量，阻变存储器的其他部分被使用于存储，较不需要高速操作。因为在处理中加入了5个后段处理(back end of line，BEOL)光罩，如高速区块、存储区块、字线、位元线接触窗、位元线，不需要快闪存储器与动态随机存取存储器阵列的前段处理(front end of lines，FEOL)步骤(处理中多于10个光罩)，因此成本优势是可预期被实现的。此外，在交叉点阵列下制造其周围的互补式金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)的前段处理，可进一步节省芯片面积。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求书所界定的为准。

Claims (12)

1.一种阻变存储器装置的制造方法，其特征在于，包括：
在一基板上形成多个起始层，其中所述多个起始层包括一介电层；
在所述介电层中形成一第一阻变存储器堆叠以作为一第一阻变存储器元件；以及
在所述介电层中形成一第二阻变存储器堆叠以作为一第二阻变存储器元件，
其中所述第一阻变存储器元件的存取频率与所述第二阻变存储器元件的存取频率不同。
2.根据权利要求1所述的阻变存储器装置的制造方法，其特征在于，所述第一阻变存储器堆叠包括一第一相变化材料，所述第二阻变存储器堆叠包括一第二相变化材料，并且所述第一相变化材料与所述第二相变化材料不同，其中所述第一相变化材料的结晶速度较所述第二相变化材料的结晶速度快。
3.根据权利要求2所述的阻变存储器装置的制造方法，其特征在于，所述第一相变化材料是富含锗的锗-锑-碲材料，所述第二相变化材料是以锑-碲为基础的材料。
4.根据权利要求1所述的阻变存储器装置的制造方法，其特征在于，所述第一阻变存储器元件与所述第二阻变存储器元件在相同的芯片上。
5.根据权利要求1所述的阻变存储器装置的制造方法，其特征在于，在所述介电层中形成所述第一阻变存储器堆叠以作为所述第一阻变存储器元件的步骤，包括：
在所述介电层中蚀刻一区域；
沉积所述第一阻变存储器堆叠至所述区域；以及
平坦化所述介电层。
6.根据权利要求5所述的阻变存储器装置的制造方法，其特征在于，所述第一阻变存储器堆叠包括一第一相变化材料层与一上电极层，并且沉积所述第一阻变存储器堆叠至所述区域的步骤包括：
在所述介电层上依序形成所述第一相变化材料层与所述上电极层。
7.根据权利要求1所述的阻变存储器装置的制造方法，其特征在于，所述多个起始层还包括一字线层、一下电极层、一开关层与一中间电极层，以及在所述基板上形成所述多个起始层的步骤包括：
在所述基板上依序形成所述字线层、所述下电极层、所述开关层、所述中间电极层与所述介电层。
8.根据权利要求7所述的阻变存储器装置的制造方法，其特征在于，还包括：
形成一字线图案；
将一介电材料回填至所述字线图案之间；以及
平坦化所述介电材料。
9.根据权利要求1所述的阻变存储器装置的制造方法，其特征在于，还包括：
形成多个位元线接触窗，其中所述多个位元线接触窗穿过所述多个起始层；以及
在所述介电层上形成一位元线图案，其中所述位元线图案接触所述多个位元线接触窗。
10.一种阻变存储器装置，其特征在于，包括：
第一阻变存储器元件，配置于一芯片上；
第二阻变存储器元件，配置于相同的所述芯片上；以及
存储器控制器，配置于相同的所述芯片上，用以控制所述第一阻变存储器元件与所述第二阻变存储器元件的数据存取，
其中所述第一阻变存储器元件的存取频率与所述第二阻变存储器元件存取频率不同。
11.根据权利要求10所述的阻变存储器装置，其特征在于，所述第一阻变存储器元件包括一第一相变化材料，所述第二阻变存储器元件包括一第二相变化材料，并且所述第一相变化材料与所述第二相变化材料不同，其中所述第一相变化材料的结晶速度较所述第二相变化材料的结晶速度快。
12.根据权利要求10所述的阻变存储器装置，其特征在于，所述第一相变化材料是富含锗的锗-锑-碲材料，所述第二相变化材料是以锑-碲为基础的材料。
CN201710863654.0A 2016-12-15 2017-09-22 阻变存储器装置及其制造方法 Active CN108231116B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/379,505 2016-12-15
US15/379,505 US10103325B2 (en) 2016-12-15 2016-12-15 Resistance change memory device and fabrication method thereof

Publications (2)

Publication Number Publication Date
CN108231116A true CN108231116A (zh) 2018-06-29
CN108231116B CN108231116B (zh) 2020-12-15

Family

ID=62556319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710863654.0A Active CN108231116B (zh) 2016-12-15 2017-09-22 阻变存储器装置及其制造方法

Country Status (3)

Country Link
US (2) US10103325B2 (zh)
CN (1) CN108231116B (zh)
TW (1) TWI647793B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200115949A (ko) * 2019-03-29 2020-10-08 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR20200118329A (ko) 2019-04-05 2020-10-15 삼성디스플레이 주식회사 유기 전계 발광 소자 및 유기 전계 발광 소자용 화합물
CN110914994B (zh) 2019-10-14 2021-05-25 长江存储科技有限责任公司 用于形成三维相变存储器件的方法
KR102659033B1 (ko) * 2019-10-14 2024-04-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리 디바이스들

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429064B1 (en) * 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
CN1819256A (zh) * 2005-02-09 2006-08-16 尔必达存储器株式会社 相变存储器装置
CN101106175A (zh) * 2006-07-10 2008-01-16 奇梦达北美公司 具有不同相变材料的小功率相变存储单元
US20080048213A1 (en) * 2006-08-25 2008-02-28 Jun Liu Self-aligned, planar phase change memory elements and devices, systems employing the same and methods of forming the same
CN101150138A (zh) * 2006-09-20 2008-03-26 三星电子株式会社 包括具有不同相变材料的存储器单元的相变存储器件以及相关方法和系统
CN101213612A (zh) * 2005-05-19 2008-07-02 皇家飞利浦电子股份有限公司 在pcm单元及由其得到的器件中控制“首先熔化”区域的方法
US20080248632A1 (en) * 2007-04-06 2008-10-09 Samsung Electronics Co., Ltd. Methods of Fabricating Multi-Bit Phase-Change Memory Devices and Devices Formed Thereby
CN101540368A (zh) * 2008-01-28 2009-09-23 旺宏电子股份有限公司 一种存储单元及制造存储单元阵列的方法
US20090278107A1 (en) * 2008-05-08 2009-11-12 Kim Do-Hyung Phase change memory device
US20100034016A1 (en) * 2008-08-06 2010-02-11 Micron Technology, Inc. Phase change memory structures and methods
KR101458953B1 (ko) * 2007-10-11 2014-11-07 삼성전자주식회사 Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
US20160276022A1 (en) * 2015-03-19 2016-09-22 Micron Technology, Inc. Constructions Comprising Stacked Memory Arrays

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI277207B (en) * 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100819560B1 (ko) * 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
JP5659480B2 (ja) * 2009-10-26 2015-01-28 ソニー株式会社 記憶装置の製造方法
TW201207852A (en) 2010-04-05 2012-02-16 Mosaid Technologies Inc Semiconductor memory device having a three-dimensional structure
JP5694129B2 (ja) 2011-11-29 2015-04-01 株式会社東芝 半導体装置及びその製造方法
US9318699B2 (en) * 2012-01-18 2016-04-19 Micron Technology, Inc. Resistive memory cell structures and methods
US9184377B2 (en) 2013-06-11 2015-11-10 Micron Technology, Inc. Resistance variable memory cell structures and methods
US9231202B2 (en) 2013-06-19 2016-01-05 Intel Corporation Thermal-disturb mitigation in dual-deck cross-point memories

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429064B1 (en) * 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
CN1819256A (zh) * 2005-02-09 2006-08-16 尔必达存储器株式会社 相变存储器装置
CN101213612A (zh) * 2005-05-19 2008-07-02 皇家飞利浦电子股份有限公司 在pcm单元及由其得到的器件中控制“首先熔化”区域的方法
CN101106175A (zh) * 2006-07-10 2008-01-16 奇梦达北美公司 具有不同相变材料的小功率相变存储单元
US20080048213A1 (en) * 2006-08-25 2008-02-28 Jun Liu Self-aligned, planar phase change memory elements and devices, systems employing the same and methods of forming the same
CN101150138A (zh) * 2006-09-20 2008-03-26 三星电子株式会社 包括具有不同相变材料的存储器单元的相变存储器件以及相关方法和系统
US20080248632A1 (en) * 2007-04-06 2008-10-09 Samsung Electronics Co., Ltd. Methods of Fabricating Multi-Bit Phase-Change Memory Devices and Devices Formed Thereby
KR101458953B1 (ko) * 2007-10-11 2014-11-07 삼성전자주식회사 Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
CN101540368A (zh) * 2008-01-28 2009-09-23 旺宏电子股份有限公司 一种存储单元及制造存储单元阵列的方法
US20090278107A1 (en) * 2008-05-08 2009-11-12 Kim Do-Hyung Phase change memory device
US20100034016A1 (en) * 2008-08-06 2010-02-11 Micron Technology, Inc. Phase change memory structures and methods
US20160276022A1 (en) * 2015-03-19 2016-09-22 Micron Technology, Inc. Constructions Comprising Stacked Memory Arrays

Also Published As

Publication number Publication date
US10756264B2 (en) 2020-08-25
TW201824458A (zh) 2018-07-01
US20180175289A1 (en) 2018-06-21
TWI647793B (zh) 2019-01-11
US10103325B2 (en) 2018-10-16
CN108231116B (zh) 2020-12-15
US20190027683A1 (en) 2019-01-24

Similar Documents

Publication Publication Date Title
Cheng et al. 3D cross-point phase-change memory for storage-class memory
US11812661B2 (en) Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same
TWI767895B (zh) 記憶體裝置、其製造方法以及包含上述的電子設備
JP6518779B2 (ja) 積層メモリアレイを含む構造体
CN100559623C (zh) 非易失存储元件及其制造方法
KR101069701B1 (ko) 리셋 커런트를 줄일 수 있는 상변화 메모리 장치, 그 제조방법 및 그것의 회로
CN108231116A (zh) 阻变存储器装置及其制造方法
CN107104122A (zh) 存储器件
US20080165569A1 (en) Resistance Limited Phase Change Memory Material
JP2020515046A (ja) 閾値スイッチング材料による閉じ込め相変化メモリの集積
CN110800120B (zh) 具有电阻器的存储器单元及其形成
US11716911B2 (en) Electronic device
US10056431B2 (en) Variable resistance memory device
TW201904101A (zh) 記憶體胞切換裝置
KR20160063067A (ko) 저항 메모리 소자 및 그 제조 방법
KR20220021550A (ko) 정보 저장 물질 패턴 및 셀렉터 물질 패턴을 포함하는 반도체 장치
US11683940B2 (en) Method of manufacturing variable resistance memory device
KR20190071227A (ko) 전자 장치 및 그 제조 방법
KR102706417B1 (ko) 전자 장치
US20220271091A1 (en) Variable resistance memory device
US11322579B2 (en) Metal-insulator-metal (MIM) capacitor and semiconductor device
CN105742485A (zh) 具有包覆膜的半导体集成电路器件及其制备方法
US20080272354A1 (en) Phase change diode memory
US20240172569A1 (en) Semiconductor device and method for fabricating the same
KR20230083098A (ko) 가변 저항 메모리 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant