CN105742485A - 具有包覆膜的半导体集成电路器件及其制备方法 - Google Patents

具有包覆膜的半导体集成电路器件及其制备方法 Download PDF

Info

Publication number
CN105742485A
CN105742485A CN201510370000.5A CN201510370000A CN105742485A CN 105742485 A CN105742485 A CN 105742485A CN 201510370000 A CN201510370000 A CN 201510370000A CN 105742485 A CN105742485 A CN 105742485A
Authority
CN
China
Prior art keywords
layer
insulating barrier
semiconductor device
coating film
oxygen absorbed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510370000.5A
Other languages
English (en)
Inventor
吴尚哲
朴海赞
李世昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105742485A publication Critical patent/CN105742485A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种半导体集成电路器件及其制备方法。该半导体集成电路器件包括电阻层和包覆膜,所述包覆膜被形成以环绕电阻层的外壁。所述包覆层包含氧吸收组分。

Description

具有包覆膜的半导体集成电路器件及其制备方法
相关申请的交叉引用
本申请要求于2014年12月26日在韩国知识产权局提交的申请号为10-2014-0190936的韩国专利的优先权,其整体内容通过引用合并于此。
技术领域
本发明构思涉及一种半导体集成电路器件及其制备方法,且更具体地,涉及一种具有包覆膜的半导体集成电路器件及其制备方法。
背景技术
随着移动和数字信息通信及电子消费行业的快速发展,对于目前的电荷控制的电子器件的研究可能遭受限制。因此,需要开发不同于目前的电荷控制的电子器件的新的功能存储器件。特别地,需要开发具有高容量、超高速度和超低能耗的新一代存储器件。
将使用电阻材料的阻变存储器被提议作为新一代存储器。阻变存储器包括相变随机存取存储器(PCRAM)、电阻型RAM(ReRAM)、以及磁阻型RAMs(MRAM)等。
阻变存储器可以包括包含开关器件和电阻器件的存储单元,并可以依据电阻器件的设置/复位状态来储存数据‘0’或者‘1’。
即便在电阻型存储器中,最优先的是要提升集成密度(也就是在有限区域里集成尽可能多的存储单元)。
构成电阻器件的阻变层(例如相变层)可以以各种结构形成。相变层的形状可以通过图案化或者掩埋法来定义。
在定义相变层的形状的过程中,可能发生氧化,从而相变层的材料性质可能改变。
发明内容
各种实施例涉及一种具有包覆膜的半导体集成电路器件及其制备方法,能够通过阻止氧气流动进入电阻层来降低电阻层的材料性质的变化。
依据一个实施例,半导体集成电路器件可以包括电阻层和包覆膜,包覆膜被形成以环绕电阻层的外壁。包覆膜可以包含氧吸收组分。
依据一个实施例,半导体集成电路器件可以包括多个电阻柱、多个包覆膜以及间隙填充绝缘层。包覆膜被形成以环绕各电阻柱,每个包覆膜包括氧吸收层;间隙填充绝缘层填充在电阻柱之间。
依据一个实施例,一种制备半导体集成电路器件的方法可以包括:在基底层之上形成多个电阻柱,以及形成多个包覆膜以环绕各电阻柱,每个包覆膜包括氧吸收层。
在下面标题为“具体实施方式”的部分描述这些及其他特征、方面和实施例。
附图说明
从接下来结合附图进行的详细的描述,将会更加清楚地理解本发明的主旨的以上及其他的方面、特征和其他优点,其中:
图1是说明依据本发明构思的一个实施例的半导体集成电路器件的剖面图;
图2是说明依据本发明构思的一个实施例的半导体集成电路器件的平面图;
图3是说明依据本发明构思的一个实施例的半导体集成电路器件的剖面图;
图4是说明依据本发明构思的一个实施例的半导体集成电路器件的剖面图;
图5到11是说明一种制备依据本发明构思的一个实施例的半导体集成电路器件的方法的剖面图;
图12到14是说明一种制备依据本发明构思的一个实施例的半导体集成电路器件的方法的剖面图;
图15是说明依据本发明构思的一个实施例的一种存储卡系统的示意图;
图16是说明依据本发明构思的一个实施例的一种电子系统的框图;
图17是说明依据本发明构思的一个实施例的一种数据储存装置的框图;以及
图18是说明依据本发明构思的一个实施例的一种电子系统的框图。
具体实施方式
下面将参照附图来对典型实施例进行更加详细地描述。此中,参照作为典型实施例和中间结构的示意图的剖面图来描述典型实施例。这样,由例如制备技术和/或容限导致的插图的形状的变化是可以预期的。因此,典型实施例不应局限于此处图示的区域的特定形状,而可以包括由于例如制备导致的形状上的偏离。在图中,为了阐明,可能对层和区域的长度和尺寸进行了夸张。图中相似的附图标记表示相似的元件。还应当明白,当一层被称作位于另一层或者衬底‘上’时,其可以直接位于另一层或者衬底上,或者可以存在中间层。
本发明构思在此处是参照本发明构思的理想实施例的示意图的剖面图和/或平面图来描述的。然而,本发明构思的实施例不应被认作是用来限制发明构思的。尽管本发明构思的少量实施例将会被展示并描述,本领域普通技术人员应该明白,在不背离本发明构思的原则和精神下可以在这些典型实施例中做出修改。
图1是说明依据本发明构思的一个实施例的半导体集成电路器件的剖面图。图2是说明依据本发明构思的一个实施例的半导体集成电路器件的平面图。
参见图1和2,可以形成包覆膜150以环绕电阻层110的外壁。电阻层110可以包括例如相变材料层。电阻层110可以具有圆柱形状,而包覆膜150可以具有环形形状以环绕电阻层110。
包覆膜150可以包括多个材料层。特别地,包覆膜150可以包括至少一个氧吸收层130。氧吸收层130可以是具有比绝缘层更高的氧结合力的材料。例如,氧吸收层130可以包括金属层,比如钛(Ti)、钽(Ta)或钴(Co),或者半导体层,比如锗(Ge)或硅(Si)。
依据该实施例的包覆膜150可以包括第一绝缘层120、氧吸收层130和第二绝缘层140。第一绝缘层120可以形成以环绕电阻层110的外壁,氧吸收层130可以形成以环绕第一绝缘层120的外壁,以及第二绝缘层140可以形成以环绕氧吸收层130的外壁。第一绝缘层和第二绝缘层120和140可以是例如氧化硅层或氮化硅层。由于包含导电材料的氧吸收层130介于第一绝缘层与第二绝缘层120与140之间,因此即便当氧吸收层130包含导电材料,氧绝缘层也可以包覆。
包覆膜150可以包括氧吸收层130,氧吸收层130具有高的氧吸附特性、并吸收在接下来的工艺中形成间隙填充绝缘层(未显示)时渗入的氧的大部分。因此,由于包覆膜150可以阻止氧向电阻层110渗透,可以降低电阻层110的材料性质的变化。
图3是说明依据本发明构思的一个实施例的半导体集成电路器件的剖面图。
如图3所示,当在接下来的间隙填充工艺等中渗入的氧的大部分在氧吸收层130中被吸收时,氧吸收层130可以被改变成包覆膜150a的氧化材料130a。
图4是说明依据本发明构思的一个实施例的半导体集成电路器件的剖面图。
参见图4,柱状结构210在基底层200上形成。柱状结构210可以包括下电极220、相变图案230和上电极240。下电极220可以在相变图案230之下形成,上电极240可以在相变图案230之上形成。基底层200可以是包括开关器件的半导体衬底。
包括氧吸收层270的包覆膜250在柱状结构210的外壁上形成。包覆膜250可以包括例如第一绝缘层260、氧吸收层270以及第二绝缘层280。第一绝缘层和第二绝缘层260和280可以包括例如氧化硅层或氮化硅层,而氧吸收层270可以包括易于发生氧化反应的金属材料或半导体材料。
依据本发明构思的实施例的包覆膜250可以形成以环绕下电极、相变图案和上电极的柱状结构210,以在接下来的间隙填充工艺中阻止氧渗入相变图案230。
将参照图5到11来描述一种制备依据本发明构思的一个实施例的相变存储器的方法。
图5到11是说明依据本发明构思的一个实施例的制备半导体集成电路器件的方法的剖面图。
参见图5,第一导电层(未显示)、电阻层(未显示)和第二导电层(未显示)顺序地堆叠在基底层500之上。基底层500可以包括例如具有半导体性质的衬底和在衬底之上形成的开关器件(未显示)。开关器件可以包括例如二极管、二维(2D)金属氧化物半导体(MOS)晶体管和三维(3D)MOS晶体管中的至少一种。
第一导电层和第二导电层可以包括:金属层,比如钨(W)、铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、氮化硅钛(TiSiN)、氮化铝钛(TiAlN)、氮化硼钛(TiBN)、氮化硅锆(ZrSiN)、氮化硅钨(WSiN)、氮化硼钨(WBN)、氮化铝锆(ZrAlN)、氮化硅钼(MoSiN)、氮化铝钼(MoAlN)、氮化硅钽(TaSiN)、氮化铝钽(TaAlN)、Ti、钼(Mo)、Ta、硅化钛(TiSi)、钨化钛(TiW)、氮氧化钛(TiON)、氮氧化铝钛(TiAlON)、氮氧化钨(WON)或氮氧化钽(TaON);或者半导体层,比如掺杂的多晶硅层或者硅锗(SiGe)层。
当电阻层是相变材料层时,电阻层可以包括各种材料,也就是,由两种元素组成的材料例如GaSb、InSb、InSe、Sb2Te3或者GeTe,由三种元素组成的材料例如GeSbTe、GaSeTe、InSbTe、SnSb2Te4或InSbGe,或者由四种元素组成的材料例如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)或Te81Ge15Sb2S2。在用于电阻层的材料之中,包括锗(Ge)、锑(Sb)和碲(Te)的GeSbTe可以被使用。当电阻层是应用到电阻型存储单元的存储层时,电阻层可以包括氧化镍(NiO)或者钙钛矿。钙钛矿可以是组合物,比如亚锰酸盐(Pr0.7Ca0.3MnO3、Pr0.5Ca0.5MnO3、PCMO、或LCMO等)、钛酸盐(STO:Cr)、或锆酸盐(SZO:Cr、Ca2Nb2O7:Cr或Ta2O5:Cr)等。
通过图案化第二导电层、电阻层和第一导电层,形成包括下电极520、电阻图案530和上电极540的柱状结构510。柱状结构510的下电极520可以被电耦接到开关器件。
参见图6,第一绝缘层560沿着包括柱状结构510和基底层500的合成结构沉积。第一绝缘层560可以是例如氧化硅层或者氮化硅层。
参见图7,氧吸收层570以保角厚度形成在第一绝缘层560之上。氧吸收层570可以是导电层或者具有如上所述的氧化性质的半导体层。
参见图8,第二绝缘层580在氧吸收层570之上形成。第二绝缘层580可以包括与第一绝缘层560相同的绝缘层或者与第一绝缘层560不同的绝缘层。第二绝缘层580可以包括氧化硅层或者氮化硅层。
参见图9,通过各向异性地刻蚀第一绝缘层560、氧吸收层570和第二绝缘层580,可以形成包括第一绝缘图案560A、氧吸收图案570A和第二绝缘图案580A的包覆膜550来环绕柱状结构510以阻止杂质、或氧等渗入柱状结构510。包覆膜550可以作为间隔件被留在柱状结构510的外壁之上。
参见图10,间隙填充绝缘层585以使柱状结构相互绝缘的方式形成在包括柱状结构510和包覆膜550的合成结构之上。间隙填充绝缘层585可以被充分地掩埋在柱状结构510之间。例如,间隙填充绝缘层585可以具有比柱状结构510大的高度。间隙填充绝缘层585可以包括例如旋涂介电(SOD)层。
参见图11,刻蚀间隙填充绝缘层585以形成间隙填充绝缘层585A,直到柱状结构510的上电极540的顶表面显露。结果,位线接触孔被形成。其后,导电材料(未显示)可以填充位线接触孔以形成位线590。
将参照图12到14来描述一种制备依据本发明构思的一个实施例的相变存储器的方法。
图12到14是说明依据本发明构思的一个实施例的制备半导体集成电路器件的方法的剖面图。
参见图12,第一导电层(未显示)、电阻层(未显示)、第二导电层(未显示)以及牺牲层(未显示)被顺序地堆叠在基底层600之上。第一导电层和第二导电层可以包括:例如金属层,比如W、Cu、TiN、TaN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoSiN、MoAlN、TaSiN、TaAlN、Ti、Mo、Ta、TiSi、TiW、TiON、TiAlON、WON或TaON;或者半导体层,比如掺杂的多晶硅层或SiGe层。
当电阻层是相变材料层时,电阻层可以包括各种材料,也就是,由两种元素组成的材料比如GaSb、InSb、InSe、Sb2Te3或GeTe,由三种元素组成的材料比如GeSbTe、GaSeTe、InSbTe、SnSb2Te4或InSbGe,以及由四种元素组成的材料比如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)或Te81Ge15Sb2S2。在用于电阻层的材料之中,包括锗(Ge)、锑(Sb)和碲(Te)的GeSbTe可以被使用。当电阻层是应用到电阻型存储单元的存储层时,电阻层可以包括氧化镍(NiO)或钙钛矿。钙钛矿可以是组合物,例如亚锰酸盐(Pr0.7Ca0.3MnO3、Pr0.5Ca0.5MnO3、PCMO或LCMO等)、钛酸盐(STO:Cr)、或锆酸盐(SZO:Cr、Ca2Nb2O7:Cr或Ta2O5:Cr)等。
牺牲层可以被形成以具有一定的厚度,并可以具有对构成在接下来的工艺中将要形成的包覆膜的层的刻蚀选择性。
通过图案化牺牲层、第二导电层、电阻层和第一导电层,包括下电极620、电阻图案630、上电极640和牺牲图案645的柱状结构610被形成。下电极620可以被电耦接到在基底层600之上形成的开关器件。
参见图13,第一绝缘层660沿着包括柱状结构610和基底层600的合成结构沉积。第一绝缘层660可以是例如氧化硅层或氮化硅层。
氧吸收层670可以以保角厚度形成在第一绝缘层660之上。氧吸收层670可以是导电层或者具有上述的氧化性质的半导体层。
第二绝缘层680在氧吸收层670之上形成。第二绝缘层680可以包括与第一绝缘层660相同的绝缘层或者与第一绝缘层660不同的绝缘层。实施例中的第二绝缘层680可以是氧化硅层或者氮化硅层。
第一绝缘层660、氧吸收层670和第二绝缘层680可以以原位方式形成,且可以通过低温沉积方法例如原子层沉积(ALD)方法形成。
参见图14,通过各向异性地刻蚀第一绝缘层660、氧吸收层670和第二绝缘层680,可以形成包括第一绝缘图案660A、氧吸收图案670A和第二绝缘图案680A的包覆膜650以环绕柱状结构610来阻止杂质、或氧等渗入柱状结构610。包覆膜650可以以间隔件形式被留在柱状结构610的外壁之上。
然后,间隙填充绝缘层(未显示)以使柱状结构610相互绝缘的方式形成在包括柱状结构610和包覆膜650的合成结构之上。间隙填充绝缘层可以被充分地掩埋在柱状结构610之间。刻蚀间隙填充绝缘层和牺牲图案645以形成间隙填充绝缘层685和牺牲图案645A,暴露出柱状结构610的上电极640的顶表面。结果,位线接触孔被形成。此后,导电材料(未显示)可以填充位线接触孔以形成位线690。
依据这个实施例,包覆膜包括环绕电阻层(比如相变材料层)的氧吸收层。因此,在接下来的形成间隙绝缘层的工艺和其他接下来的工艺期间可能渗入的氧材料被结合进入氧吸收层,从而包覆膜可以阻止氧流动进入相变材料层。因此,可以提升阻变存储器的电学特性。
图15是说明依据本发明的一个实施例的具有半导体集成电路器件的存储卡系统的示意图。
参见图15,可以提供包括控制器4110、存储器4120和接口构件4130的存储卡系统4100。控制器4110可以被配置以与存储器4120交换命令和/或数据。存储器4120可以被用来储存将被控制器4110执行的命令和/或用户数据。
存储卡系统4100可以将数据储存在存储器4120中或者从存储器4120输出数据到外部(例如外部设备或者主机)。存储器4120可以包括依据上述的实施例的任意一个的半导体集成电路器件。
接口构件4130可以用来从外部输入数据以及向外部输出数据。存储卡系统4100可以是多媒体卡(MMC)、安全数字(SD)卡或便携式数据储存设备。
图16是说明依据本发明的一个实施例的具有半导体集成电路器件的电子系统的框图。
参见图16,可以提供包括处理器4210、存储器4220和输入/输出(I/O)器件4230的电子系统4200。处理器4210、存储器4220和I/O器件4230可以通过总线4246而被电耦接。
存储器4220可以从处理器4210接收控制信号。存储器4220可以储存用于处理器4210的操作的编码和数据。存储器4220可以被用来储存要通过总线4246被访问的数据。
存储器4220可以包括依据上述的实施例中的任意一个的一种半导体集成电路器件。为了详细的实施和修正,可以提供额外的电路和控制信号。
电子系统4200可以构成需要存储器4220的各种电子控制装置。例如,电子系统4200可以被用在计算系统或者无线通信设备中,比如个人数字助手(PDA)、膝上计算机、便携式计算机、网络板、无线电话、移动电话、数字音乐播放器、MP3播放器、导航仪、固态盘(SSD)、家用电器或者能够在无线环境下发射和接收信息的任何设备。
以下将参照图17和18来描述电子系统4200的详细实施和修正例子。
图17是说明依据本发明的一个实施例的具有半导体集成电路器件的数据储存装置的框图。
参见图17,可以提供数据储存装置4311比如固态盘(SSD)。SSD4311可以包括接口4313、控制器4315、非易失性存储器4318和缓冲存储器4319。
SSD4311是使用半导体器件来储存信息的装置。SSD4311比硬盘驱动(HDD)更快、具有更低的机械延迟或故障率以及产生更少的热和噪声。再者,SSD4311可以比HDD更小且更轻。SSD4311可以被广泛用于膝上计算机、上网本、台式计算机、MP3播放器或便携式储存设备。
控制器4315可以相邻于接口4313而形成并可以被电耦接到接口4313。控制器4315可以是包括存储控制器和缓冲控制器的微处理器。非易失性存储器4318可以相邻于控制器4315而形成并可以通过连接终端T被电耦接到控制器4315。SSD4311的数据储存容量可以对应于非易失性存储器4318。缓冲存储器4319可以相邻于控制器4315而形成并可以被电耦接到控制器4315。
接口4313可以被电耦接到主机4302,并可以用来向主机4302发射和从主机4302接收电信号,比如数据。例如,接口4313可以是与串行高级技术附件(SATA)、集成驱动电子设备(IDE)、小型计算机系统接口(SCSI)及/或其组合使用相同标准的设备。非易失性存储器4318可以通过控制器4315被电耦接到接口4313。
非易失性存储器4318可以用来储存通过接口4313接收的数据。
非易失性存储器4318可以包括依据上述实施例的任意一个的半导体集成电路器件。即便给SSD4311的电源供应被切断,非易失性存储器4318仍然能够保持其中储存的数据。
缓冲存储器4319可以包括易失性存储器。易失性存储器可以是动态随机存取存储器(DRAM)和/或静态RAM(SRAM)。缓冲存储器4319具有比非易失性存储器4318相对更高的操作速度。
接口4313的数据处理速度可以比非易失性存储器4318的操作速度相对更快。缓冲存储器4319可以用来暂时地储存数据。通过接口4313接收的数据可以通过控制器4315被暂时地储存在缓冲存储器4319中,然后可以按照非易失性存储器4318的数据记录速度被永久地储存在非易失性存储器4318中。
储存在非易失性存储器4318中的数据之中被频繁使用的数据可以被提前读取并可以暂时地被储存在缓冲存储器4319中。也就是说,缓冲存储器4319可以用来增大SSD4311的有效操作速度并降低其出错率。
图18是说明依据本发明的一个实施例的具有半导体集成电路器件的电子系统的框图。
参见图18,可以提供包括基体4410、微处理器单元4420、电源单元4430、功能单元4440和显示控制器单元4450的电子系统4400。
基体4410可以是由印刷电路板(PCB)形成的母板。微处理器单元4420、电源单元4430、功能单元4440和显示控制器单元4450可以安装在基体4410上。显示单元4460可以设置在基体4410内部或者基体4410外部。例如,显示单元4460可以设置在基体4410的表面之上,并显示由显示控制器单元4450处理过的图像。
电源供应单元4430可以用来接收来自外部电池等的电压,将电压分割成想要的电压电平,并将分割的电压供应给微处理器单元4420、功能单元4440、显示控制器单元4450等。微处理器单元4420可以接收来自电源单元4430的电压并控制功能单元4440和显示单元4460。功能单元4440可以执行电子系统4400的各种功能。例如,当电子系统4400是移动电话时,功能单元4440可以包括能够执行移动电话功能(如通过拨号或者与外部设备4470通信来输出图像给显示单元4460或者输出声音给话筒)的各种部件。当照相机被额外安装时,功能单元4440可以用作相机图像处理器。
当电子系统4400被电耦接到存储卡等以增加容量,功能单元4440可以是存储卡控制器。功能单元4440可以通过有线或无线通信单元4480与外部设备4470交换信号。当电子系统4400需要通用串行总线(USB)等来扩展其功能时,功能单元4440可以用作接口控制器。依据上述实施例的半导体集成电路器件中的任意一个半导体集成电路器件可以被应用到微处理器单元4420和功能单元4440中的至少一种。
本发明的以上实施例是说明性的而不是限制性的。各种替代和等同是可能的。本发明不受此处描述的实施例的限制。本发明也不局限于任何特定类型的半导体器件。基于本发明的其他添加、减少或者修正是明显的并要落在附录的权利要求书的范围内。
通过以上实施例可以看出,本申请提供了以下的技术方案。
技术方案1.一种半导体集成电路器件,包括:
电阻层;以及
包覆膜,被形成以环绕所述电阻层的外壁,其中所述包覆膜包含氧吸收组分。
技术方案2.根据技术方案1所述的半导体集成电路器件,其中,所述氧吸收组分包括金属组分和半导体组分中的至少一种。
技术方案3.根据技术方案1所述的半导体集成电路器件,其中,所述包覆膜包括:
第一绝缘层,被形成以环绕所述电阻层的外壁;
氧吸收层,被形成以环绕所述第一绝缘层的外壁;以及
第二绝缘层,被形成以环绕所述氧吸收层的外壁。
技术方案4.根据技术方案3所述的半导体集成电路器件,其中,所述第一绝缘层和第二绝缘层包括氮化硅层或者氧化硅层。
技术方案5.根据技术方案3所述的半导体集成电路器件,其中,所述氧吸收层包括以下至少一种:包括钛Ti、钽Ta或者钴Co的金属层以及包括锗Ge或硅Si的半导体层。
技术方案6.根据技术方案1所述的半导体集成电路器件,还包括:
形成在所述电阻层之下的下电极;以及
形成在所述电阻层之上的上电极。
技术方案7.根据技术方案6所述的半导体集成电路器件,其中,所述包覆膜被形成以环绕所述下电极、所述电阻层以及所述上电极的外壁。
技术方案8.一种半导体集成电路器件,包括:
多个电阻柱;
多个包覆膜,被形成以环绕所述电阻柱,其中,每个包覆膜包括氧吸收层;以及
填充在所述电阻柱之间的间隙填充绝缘层。
技术方案9.根据技术方案8所述的半导体集成电路器件,其中,每个电阻柱包括相变材料层。
技术方案10.根据技术方案8所述的半导体集成电路器件,其中,每个电阻柱包括下电极、相变图案和上电极的堆叠结构。
技术方案11.根据技术方案8所述的半导体集成电路器件,其中,所述氧吸收层包括以下至少一种:包括钛Ti、钽Ta或者钴Co的金属层以及包括锗Ge或硅Si的半导体层。
技术方案12.根据技术方案11所述的半导体集成电路器件,每个包覆膜包括:
第一绝缘层,被形成以环绕所述电阻柱;
所述氧吸收层,被形成以环绕所述第一绝缘层的外壁;以及
第二绝缘层,被形成以环绕所述氧吸收层的外壁。
技术方案13.根据技术方案12所述的半导体集成电路器件,其中,所述第一绝缘层和第二绝缘层包括氧化硅层或者氮化硅层。
技术方案14.根据技术方案10所述的半导体集成电路器件,还包括:
位线,被形成在所述间隙填充绝缘层之上并与所述上电极接触。
技术方案15.一种制备半导体集成电路器件的方法,所述方法包括:
在基底层之上形成多个电阻柱;以及
形成多个包覆膜以环绕所述电阻柱,每个包覆膜包括氧吸收层。
技术方案16.根据技术方案15所述的方法,其中,形成多个包覆膜包括:
沿着包括所述电阻柱的合成结构形成第一绝缘层;
在所述第一绝缘层之上形成所述氧吸收层;
在所述氧吸收层之上形成第二绝缘层;以及
刻蚀所述第一绝缘层、所述氧吸收层和所述第二绝缘层以形成所述包覆膜。
技术方案17.根据技术方案16所述的方法,其中,所述第一绝缘层和第二绝缘层包括氧化硅层或者氮化硅层。
技术方案18.根据技术方案15所述的方法,其中,所述氧吸收层包括以下至少一种:包括钛Ti、钽Ta或者钴Co的金属层以及包括锗Ge或硅Si的半导体层。
技术方案19.根据技术方案16所述的方法,其中,所述第一绝缘层、所述氧吸收层和所述第二绝缘层通过低温原子层沉积ALD方法形成。
技术方案20.根据技术方案15所述的方法,还包括:
在包括所述电阻柱和所述包覆膜的合成结构之上形成间隙填充绝缘层;
通过刻蚀所述间隙填充绝缘层直到所述电阻柱的顶表面暴露出以形成接触孔;以及
在所述间隙填充绝缘层之上形成位线以填充所述接触孔。

Claims (10)

1.一种半导体集成电路器件,包括:
电阻层;以及
包覆膜,被形成以环绕所述电阻层的外壁,其中所述包覆膜包含氧吸收组分。
2.根据权利要求1所述的半导体集成电路器件,其中,所述氧吸收组分包括金属组分和半导体组分中的至少一种。
3.根据权利要求1所述的半导体集成电路器件,其中,所述包覆膜包括:
第一绝缘层,被形成以环绕所述电阻层的外壁;
氧吸收层,被形成以环绕所述第一绝缘层的外壁;以及
第二绝缘层,被形成以环绕所述氧吸收层的外壁。
4.根据权利要求3所述的半导体集成电路器件,其中,所述第一绝缘层和第二绝缘层包括氮化硅层或者氧化硅层。
5.根据权利要求3所述的半导体集成电路器件,其中,所述氧吸收层包括以下至少一种:包括钛Ti、钽Ta或者钴Co的金属层以及包括锗Ge或硅Si的半导体层。
6.根据权利要求1所述的半导体集成电路器件,还包括:
形成在所述电阻层之下的下电极;以及
形成在所述电阻层之上的上电极。
7.根据权利要求6所述的半导体集成电路器件,其中,所述包覆膜被形成以环绕所述下电极、所述电阻层以及所述上电极的外壁。
8.一种半导体集成电路器件,包括:
多个电阻柱;
多个包覆膜,被形成以环绕所述电阻柱,其中,每个包覆膜包括氧吸收层;以及
填充在所述电阻柱之间的间隙填充绝缘层。
9.根据权利要求8所述的半导体集成电路器件,其中,每个电阻柱包括相变材料层。
10.一种制备半导体集成电路器件的方法,所述方法包括:
在基底层之上形成多个电阻柱;以及
形成多个包覆膜以环绕所述电阻柱,每个包覆膜包括氧吸收层。
CN201510370000.5A 2014-12-26 2015-06-29 具有包覆膜的半导体集成电路器件及其制备方法 Pending CN105742485A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140190936A KR20160079990A (ko) 2014-12-26 2014-12-26 인캡슐레이션막을 구비한 반도체 집적 회로 장치 및 그 제조방법
KR10-2014-0190936 2014-12-26

Publications (1)

Publication Number Publication Date
CN105742485A true CN105742485A (zh) 2016-07-06

Family

ID=56165245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510370000.5A Pending CN105742485A (zh) 2014-12-26 2015-06-29 具有包覆膜的半导体集成电路器件及其制备方法

Country Status (3)

Country Link
US (1) US9502646B2 (zh)
KR (1) KR20160079990A (zh)
CN (1) CN105742485A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050026A (ko) 2019-10-25 2021-05-07 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US11955152B2 (en) * 2021-12-03 2024-04-09 International Business Machines Corporation Dielectric fill for tight pitch MRAM pillar array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101881A1 (en) * 2004-05-27 2009-04-23 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US20100219392A1 (en) * 2009-02-27 2010-09-02 Nobuyoshi Awaya Nonvolatile semiconductor memory device and manufacturing method for same
CN101840994A (zh) * 2009-03-16 2010-09-22 中芯国际集成电路制造(上海)有限公司 相变随机存取存储器及制造方法
US20130221307A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
CN103367636A (zh) * 2012-04-09 2013-10-23 飞思卡尔半导体公司 ReRAM器件结构
US20140061577A1 (en) * 2012-08-31 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100951661B1 (ko) 2008-03-27 2010-04-07 주식회사 하이닉스반도체 상변화 물질을 보호하는 보호막을 구비한 상변화 메모리장치 및 그 제조방법
KR20100024800A (ko) * 2008-08-26 2010-03-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
KR20130059913A (ko) 2011-11-29 2013-06-07 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
SG192371A1 (en) * 2012-01-20 2013-08-30 Agency Science Tech & Res A resistive memory arrangement and a method of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090101881A1 (en) * 2004-05-27 2009-04-23 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US20100219392A1 (en) * 2009-02-27 2010-09-02 Nobuyoshi Awaya Nonvolatile semiconductor memory device and manufacturing method for same
CN101840994A (zh) * 2009-03-16 2010-09-22 中芯国际集成电路制造(上海)有限公司 相变随机存取存储器及制造方法
US20130221307A1 (en) * 2012-02-29 2013-08-29 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
CN103367636A (zh) * 2012-04-09 2013-10-23 飞思卡尔半导体公司 ReRAM器件结构
US20140061577A1 (en) * 2012-08-31 2014-03-06 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
US20160190439A1 (en) 2016-06-30
US9502646B2 (en) 2016-11-22
KR20160079990A (ko) 2016-07-07

Similar Documents

Publication Publication Date Title
US20210193916A1 (en) Phase change memory cell with constriction structure
JP6059349B2 (ja) 3次元メモリアレイアーキテクチャ
CN107689419B (zh) 非易失性存储器件
KR101960214B1 (ko) 메모리 어레이 형성 방법
US10186552B2 (en) Variable resistance memory device and method of manufacturing the same
US20170244030A1 (en) Memory device and method of manufacturing the same
US20100176365A1 (en) Resistance variable memory devices and methods of fabricating the same
US8237149B2 (en) Non-volatile memory device having bottom electrode
US8625325B2 (en) Memory cells including resistance variable material patterns of different compositions
CN105229786A (zh) 热优化相变存储器单元及其制造方法
CN110800120B (zh) 具有电阻器的存储器单元及其形成
US11716911B2 (en) Electronic device
US8143150B2 (en) Method of fabricating semiconductor device and electronic system
US10692931B2 (en) Electronic device and method for fabricating the same
CN103165662A (zh) 阻变存储器件及其制造方法
CN105742485A (zh) 具有包覆膜的半导体集成电路器件及其制备方法
US20170104154A1 (en) Variable resistive memory device having a phase change structure and method of manufacturing the same
KR101297088B1 (ko) 3차원 비휘발성 메모리 장치 및 이의 제조 방법
KR101812623B1 (ko) 가변 저항 메모리 장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160706