KR20130059913A - 상변화 메모리 장치 및 그의 제조방법 - Google Patents
상변화 메모리 장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20130059913A KR20130059913A KR1020110126144A KR20110126144A KR20130059913A KR 20130059913 A KR20130059913 A KR 20130059913A KR 1020110126144 A KR1020110126144 A KR 1020110126144A KR 20110126144 A KR20110126144 A KR 20110126144A KR 20130059913 A KR20130059913 A KR 20130059913A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- layer
- memory device
- lower electrode
- switching element
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000008859 change Effects 0.000 claims abstract description 139
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 238000010521 absorption reaction Methods 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 21
- 239000011358 absorbing material Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 18
- 239000012782 phase change material Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 150000001722 carbon compounds Chemical class 0.000 claims description 10
- 239000007772 electrode material Substances 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims 3
- 230000004888 barrier function Effects 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 abstract description 5
- -1 ZrSiN Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 210000004027 cell Anatomy 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 229910004491 TaAlN Inorganic materials 0.000 description 5
- 229910003071 TaON Inorganic materials 0.000 description 5
- 229910004200 TaSiN Inorganic materials 0.000 description 5
- 229910010037 TiAlN Inorganic materials 0.000 description 5
- 229910010060 TiBN Inorganic materials 0.000 description 5
- 229910010282 TiON Inorganic materials 0.000 description 5
- 229910008484 TiSi Inorganic materials 0.000 description 5
- 229910008482 TiSiN Inorganic materials 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 229910008807 WSiN Inorganic materials 0.000 description 5
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 5
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910015345 MOn Inorganic materials 0.000 description 3
- 229910019794 NbN Inorganic materials 0.000 description 3
- 210000003719 b-lymphocyte Anatomy 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 기술은 상변화 메모리 장치 및 그의 제조방법에 관한 것으로, 본 기술에 따른 상변화 메모리 장치는 스위칭 소자를 갖는 반도체 기판, 상기 스위칭 소자 상부에 형성되는 복수의 상변화 구조물 및 상기 복수의 상변화 구조물 사이에 상기 상변화 구조물과 절연을 이루면서 매립되는 열흡수층을 포함할 수 있다.
Description
본 발명은 상변화 메모리 장치에 관한 것으로, 보다 상세하게는 상변화 메모리 장치 및 그의 제조방법에 관한 것이다.
메모리 장치의 저전력화의 요구에 따라 비휘발성(non-volitile)이며 리프레쉬(refresh)가 필요없는 차세대 메모리 장치들이 연구되고 있다. 차세대 메모리 장치들 중 하나인 상변화 메모리 장치(Phase-change Random Access Memory: PRAM)는 교차 배열되는 워드 라인 및 비트 라인 사이의 교차점에 연결되는 스위칭 소자, 스위칭 소자에 전기적으로 연결된 하부전극, 상기 하부전극 상부에 형성되는 상변화막 및 상변화막 상부에 형성되는 상부전극을 구비한다.
이와 같은 일반적인 상변화 메모리 장치는 스위칭 소자 및 하부전극을 통해 라이트(write) 전류가 흐르게 될 때 상변화막 및 하부전극 사이의 계면에서 주울 열(Joule Heat)이 발생하게 된다. 이렇게 발생되는 주울 열은 상기 상변화막을 비정질 상태(amorphous state) 또는 결정질 상태(crystalline state)로 변환시키고, 일반적인 상변화 메모리 장치는 상변화막의 비정질 상태와 결정질 상태 사이의 저항 차이를 이용하여 데이터를 저장하게 된다.
그러나, 일반적인 상변화 메모리 장치는 라이트 전류가 흐르게 될 때 발생되는 주울 열이 인접하는 셀의 상변화막에도 영향을 주게 되는 현상이 발생하게 된다.
이러한 현상을 일반적으로 열적 디스터번스(Thermal Disturbance) 현상이라고 하는데, 이러한 열적 디스터번스 현상은 최근 반도체 장치의 고집적화됨에 따라 더욱 심각한 문제로 대두되고 있다.
도 1a 및 도 1b는 일반적인 상변화 메모리 장치의 열적 디스터번스 현상을 나타내는 도면이다.
도 1a 및 도 1b에 도시된 바와 같이, 일반적인 상변화 메모리 장치는 스위칭 소자(미도시) 상부에 형성되는 하부전극(10), 상기 하부전극(10) 상부에 형성되는 상변화막(20) 및 상변화막(20) 상부에 형성되는 상부전극(30)을 포함한다. 이때, 설명하지 않은 도면부호 40은 절연막이다.
여기서, 도 1a에 도시된 바와 같이, B셀들이 고저항 상태인 “1”로 라이트되어 있을 때 A셀을 라이트하게 되면, 도 1b에 도시된 바와 같이, A셀의 하부전극(10)과 상변화막(20)의 계면에서 발생되는 주울 열이 전도되어 B셀들의 비정질 상태의 상변화 물질 패턴이 결정화되고 결국 B셀들의 저항이 작아지게 된다.
이와 같이, 일반적인 상변화 메모리 장치에서 발생되는 열적 디스터번스 현상은 상변화 메모리 장치의 오동작을 유발하게 되고, 이로 인해 상변화 메모리 장치의 신뢰성이 저하되는 문제점이 있다.
본 발명의 실시예는 열적 디스터번스 현상이 발생되는 것을 방지하여 상변화 메모리 장치의 신뢰성을 향상시킬 수 있도록 하는 상변화 메모리 장치 및 그의 제조방법을 제공한다.
본 발명의 제1실시예에 따른 상변화 메모리 장치는 스위칭 소자를 갖는 반도체 기판, 상기 스위칭 소자 상부에 형성되는 복수의 상변화 구조물 및 상기 복수의 상변화 구조물 사이에 상기 상변화 구조물과 절연을 이루면서 매립되는 열흡수층을 포함할 수 있다.
본 발명의 제1실시예에 따른 상변화 메모리 장치의 제조방법은 스위칭 소자를 갖는 반도체 기판을 제공하는 단계, 상기 스위칭 소자 상부에 복수의 상변화 구조물을 형성하는 단계 및 상기 복수의 상변화 구조물 사이에 상기 상변화 구조물과 절연을 이루면서 매립되는 열흡수층을 형성하는 단계를 포함할 수 있다.
본 발명의 제2실시예에 따른 상변화 메모리 장치는 복수의 스위칭 소자를 갖는 반도체 기판, 상기 복수의 스위칭 소자의 사이에 상기 스위칭 소자와 절연을 이루면서 매립되는 제1열흡수층, 상기 복수의 스위칭 소자 상부에 형성되는 복수의 상변화 구조물 및 상기 복수의 상변화 구조물 사이에 상기 상변화 구조물과 절연을 이루면서 매립되되, 상기 제1열흡수층의 상부에 형성되는 제2열흡수층을 포함할 수 있다.
본 발명의 제2실시예에 따른 상변화 메모리 장치의 제조방법은 반도체 기판을 제공하는 단계, 상기 반도체 기판 상부에 스위칭 소자와 하부전극을 형성하는 단계, 상기 스위칭 소자와 상기 하부전극의 측면에 제1절연막을 증착한 후, 상기 스위칭 소자에 대응되는 위치에 제1열흡수 물질을 증착하여 제1열흡수층을 형성하는 단계, 상기 스위칭 소자 상부에 상변화막 및 상부전극을 형성하는 단계 및 상기 상변화막과 상기 상부전극의 측면에 제2절연막을 증착한 후, 상기 하부전극과 상기 상변화막에 대응되는 위치에 제2열흡수 물질을 상기 제1열흡수층과 연결되도록 증착하여 제2열흡수층을 형성하는 단계를 포함할 수 있다.
본 기술은 상변화 메모리 장치에서 어느 하나의 셀의 라이트 동작시 발생되는 열이 인접하는 셀에 영향을 미치지 않도록 하여 상변화 메모리 장치의 신뢰성을 향상시킬 수 있게 된다.
도 1a 및 도 1b는 일반적인 상변화 메모리 장치의 열적 디스터번스 현상을 나타내는 도면,
도 2는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 구성을 나타내는 도면,
도 3a 내지 도 3e는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 제조방법을 순차적으로 나타내는 도면,
도 4는 본 발명의 제2실시예에 따른 상변화 메모리 장치의 구성을 나타내는 도면 및
도 5a 내지 도 5j는 본 발명의 제2실시예에 따른 상변화 메모리 장치의 제조방법을 순차적으로 나타내는 도면이다.
도 2는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 구성을 나타내는 도면,
도 3a 내지 도 3e는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 제조방법을 순차적으로 나타내는 도면,
도 4는 본 발명의 제2실시예에 따른 상변화 메모리 장치의 구성을 나타내는 도면 및
도 5a 내지 도 5j는 본 발명의 제2실시예에 따른 상변화 메모리 장치의 제조방법을 순차적으로 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.
도 2는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 구성을 나타내는 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 상변화 메모리 장치(200)는 반도체 기판(210) 상부에 금속 또는 금속질화막으로 이루어진 워드라인 영역(220)이 형성된다.
상기 워드라인 영역(220) 상부에는 각 셀들에 대응해서 상기 워드라인 영역(220)의 일부를 노출하기 위한 홀을 포함하는 제1절연막(235)이 형성되고, 이렇게 형성된 홀 내에 스위칭 소자로서 쇼트키 다이오드(230)가 형성된다. 이러한 쇼트키 다이오드(230)는 상기 워드라인 영역(210)과 접촉되는 배리어 메탈막(Barrier Metal, 231)과 상기 배리어 메탈막(231) 상부에 형성된 P+폴리실리콘막(232)을 포함한다. 여기서, 본 발명의 제1실시에에서는 스위칭 소자로 쇼트키 다이오드가 형성되는 것을 예시로 기술하였으나, 이에 한정되는 것은 아니고 스위칭 소자로 PN 다이오드 또는 모스 트랜지스터가 이용될 수 있다.
이와 같이 형성되는 쇼트키 다이오드(230) 상부에는 금속 실리사이드로 이루어질 수 있는 오믹콘택막(240)이 형성된다. 여기서, 오믹콘택막(240)은 쇼트키 다이오드(230)와 하부전극(250)의 접촉력을 강화하기 위해 형성하기 위한 것으로, 필수 구성요소는 아니기 때문에 생략될 수 있는 구성요소이다.
이와 같이 형성되는 오믹콘택막(240) 상부에는 복수의 상변화 구조물, 즉, 하부전극(250), 상변화막(260) 및 상부전극(270)이 형성된다. 이때, 본 발명의 제1실시예에 따른 상변화 메모리 장치(200)는 상기 하부전극(250)과 상변화막(260)사이의 계면에서 발생되는 주울 열을 흡수하기 위한 열흡수층(265)이 하부전극(250)과 상변화막(260)에 인접하게 형성된다. 즉, 본 발명의 제1실시예에 따른 상변화 메모리 장치(200)는 종래에 절연막만이 형성되던 위치에 제2절연막(255)과 하부전극(250)과 상변화막(260)에 대응되는 위치에 열흡수층(265)이 형성된다. 이때, 설명하지 않은 도면부호인 275는 제3절연막을 나타낸다.
이와 같이 형성되는 상부전극(270) 상부에는 비트라인 영역(280)이 형성된다.
이와 같은 본 발명의 제1실시예에 따른 상변화 메모리 장치의 제조방법에 대해 보다 자세히 살펴보면 다음 도3a 내지 도 3e와 같다.
도 3a 내지 도 3e는 본 발명의 제1실시예에 따른 상변화 메모리 장치의 제조방법을 순차적으로 나타내는 도면이다.
먼저, 도 3a에 도시된 바와 같이, 본 발명의 제1실시예에 따른 상변화 메모리 장치(200)는 반도체 기판(210)이 제공되고, 제공된 반도체 기판(210) 상부에 금속 또는 금속질화막으로 이루어진 워드라인 영역(220)을 형성한다.
이와 같이 형성된 워드라인 영역(220) 상부에 제1절연막(235)을 형성한 후, 제1절연막(235)을 각 셀에 대응되는 워드라인 영역(220)이 노출되도록 드라이 에칭(Dry Etching) 방식으로 식각하여 복수 개의 홀(H)을 형성한다.
이후, 도 3b에 도시된 바와 같이, 상기 복수 개의 홀(H)의 바닥부에 배리어 메탈막(231)을 증착한 후, 상기 배리어 메탈막(240) 상부에는 P+폴리실리콘막(232)을 증착하여 상기 홀(H)에 매립되는 쇼트키 다이오드(230)를 형성한다.
이렇게 형성된 결과물 상부에 전이금속막(도시하지 않음)을 증착한 다음 선택적 열처리를 진행하여 P+폴리실리콘막(232) 상부에 금속 실리사이드로 구성된 오믹콘택막(240)을 형성한다.
이렇게 형성된 오믹콘택막(240) 상부에 하부전극(250)을 형성하기 위한 히터 물질(250a)을 적층하고, 히터 물질(250a) 상부에는 상변화막(260)을 형성하기 위한 상변화 물질(260a)을 적층하며, 상변화 물질(260a) 상부에는 상부전극(270)을 형성하기 위한 상부 전극 물질(270a)을 적층한다. 여기서, 히터 물질(250a)은 금속, 합금, 금속 산화질화물, 산화물 전극 및 도전성 탄소화합물 중 어느 하나 또는 하나 이상으로 이루어질 수 있으며, 그 일례로, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON, IrO2등이 있다. 또한, 상변화 물질(260a)은 Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O, N 및 이들의 혼합물 또는 합금으로 구성되는 군에서 선택되는 물질로 이루어질 수 있다.
이후, 도 3c에 도시된 바와 같이, 적층된 히터 물질(250a), 상변화 물질(260a) 및 상부 전극 물질(270a)을 상기 오믹콘택막(240)이 노출되도록 식각하여 필러(pillar) 형태로 하부 전극(250), 상변화막(260) 및 상부 전극(270)을 형성한다.
이후, 도 3d에 도시된 바와 같이, 제2절연막(255)을 반도체 기판 결과물 상부 표면을 따라 형성한 후, 제2절연막(255) 상부에 열흡수 물질을 증착 및 소정두께만큼 리세스(recess)시켜 열흡수층(265)을 형성한다. 이때, 열흡수층(265)은 하부전극(250)과 상변화막(260) 사이의 계면에서 발생되는 주울 열을 흡수하기 위해 하부전극(250)과 상변화막(260)에 대응되는 위치에 형성하게 된다. 이와 같은 열흡수층(265)을 이루는 열흡수 물질로는 금속, 합금, 금속 산화질화물, 산화물 전극 및 도전성 탄소 화합물 중 어느 하나 또는 하나 이상으로 이루어질 수 있고, 그 일례로, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON, IrO2등이 있다. 또한, 제2절연막(255)은 상변화막(260)을 보호하고, 열흡수층(265)과 하부전극(250), 상변화막(260) 및 상부전극(270)과 전기적으로 절연시키기 위해 형성한다.
이와 같이 형성된 열흡수층(265) 상부에는 리세스된 영역을 매립하기 위한 제3절연막(275)을 형성한다.
이후, 도 3e에 도시된 바와 같이, 상부전극(270)과 연결되도록 비트라인 영역(280)을 형성한다.
한편, 본 발명의 목적을 보다 효과적으로 이루기 위한 또다른 실시예를 살펴보기로 한다.
도 4는 본 발명의 제2실시예에 따른 상변화 메모리 장치의 구성을 나타내는 도면이다.
도 4를 참조하면, 본 발명의 제2실시예에 따른 상변화 메모리 장치(400)는 반도체 기판(410) 상부에 금속 또는 금속질화막으로 이루어진 워드라인 영역(420)이 형성된다.
상기 워드라인 영역(420) 상부에는 각 셀들에 대응되는 영역에는 배리어 메탈막(431)과 P+폴리실리콘막(432)를 포함하는 쇼트키 다이오드(430)가 형성되고, 상기 쇼트키 다이오드(430) 상부에는 금속 실리사이드 물질로 형성될 수 있는 오믹콘택막(440)이 형성되며, 오믹콘택막(440) 상부에는 복수의 상변화 구조물, 즉, 하부전극(250), 상변화막(260) 및 상부전극(270)이 형성된다. 하부전극(450)이 형성된다. 여기서, 오믹콘택막(240)은 쇼트키 다이오드(230)와 하부전극(250)의 접촉력을 강화하기 위해 형성하기 위한 것으로, 필수 구성요소는 아니기 때문에 생략될 수 있는 구성요소이다.
상기 쇼트키 다이오드(430)와 하부전극(450)에 대응되는 위치와 상기 워드라인 영역(420) 상부에 제1절연막(445)이 증착된 후, 쇼트키 다이오드(430)들 사이의 영역에 제1열흡수층(255)이 형성된다. 여기서, 본 발명의 제2실시에에서는 스위칭 소자로 쇼트키 다이오드가 형성되는 것을 예시로 기술하였으나, 이에 한정되는 것은 아니고 스위칭 소자로 PN 다이오드 또는 모스 트랜지스터가 이용될 수 있다
하부전극(450) 상부에는 상변화막(460) 및 상부전극(470)이 차례로 형성된다. 이때, 상변화막(460)과 상부전극(470)에 대응되며, 상기 제1절연막(445) 상부에 제2절연막(465)이 형성된다. 이때, 제2절연막(465)은 스페이서 절연막 에칭 시 상변화막(460)을 보호하는 역할을 한다. 또한, 하부전극(450)과 상변화막(460) 사이의 계면에서 발생되는 주울 열을 흡수하기 위해 하부전극(450)과 상변화막(460)의 측벽에 상기 제1열흡수층(455) 상부 가장자리로부터 연장되는 스페이서 형태의 제2열흡수층(475)이 형성된다. 이와 같이 제2실시예에 따른 상변화 메모리 장치(400)는 쇼트키 다이오드(430)와 대응되는 위치와 하부전극(450)과 상변화막(460)와 대응되는 위치에 제1열흡수층(455)과 제2열흡수층(475)을 형성함으로써 제1실시예에 따른 상변화 메모리 장치(200)에 비해 하부전극(450)과 상변화막(460) 사이의 계면에서 발생되는 주울 열의 흡수율이 향상될 수 있다. 여기서 설명하지 않은 도면부호인 285는 제3절연막을 나타낸다.
이와 같이 형성되는 상부전극(470) 상부에는 비트라인 영역(480)이 형성된다.
이와 같은 본 발명의 제2실시예에 따른 상변화 메모리 장치의 제조방법에 대해 보다 자세히 살펴보면 다음 도5a 내지 도 5j와 같다.
도 5a 내지 도 5j는 본 발명의 제2실시예에 따른 상변화 메모리 장치의 제조방법을 순차적으로 나타내는 도면이다.
먼저, 도 5a에 도시된 바와 같이, 반도체 기판(410)이 제공되고, 제공된 반도체 기판(410) 상부에 금속 또는 금속질화막으로 이루어진 워드라인 영역(420)을 형성한다.
이와 같이 형성된 워드라인 영역(420) 상부에 배리어 메탈막(431)을 형성하기 위한 금속물질(431a)을 증착하고, 증착된 금속물질(431a) 상부에는 P+폴리실리콘막(432)을 형성하기 위한 실리콘 물질(432a)을 증착한다.
이와 같이 증착된 실리콘 물질(432a) 상부에는 오믹콘택막(440)을 형성하기 위한 실리사이드 물질(440a)를 증착하고, 증착된 실리사이드 물질(440a) 상부에는 하부전극(450)을 형성하기 위한 히터 물질(450a)를 증착한다. 여기서, 히터 물질(450a)은 금속, 합금, 금속 산화질화물, 산화물 전극 및 도전성 탄소화합물 중 어느 하나 또는 하나 이상으로 이루어질 수 있으며, 그 일례로, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON, IrO2등이 있다.
이후, 도 5b에 도시된 바와 같이, 상기 증착된 금속물질(431a), 실리콘 물질(432a), 실리사이드 물질(440a) 및 히터 물질(450a)이 필러(Pillar) 형태가 되고 상기 워드라인 영역(420)이 노출되도록 식각하여 배리어 메탈막(431)과 P+폴리실리콘막(432)을 포함하는 쇼트키 다이오드(430), 오믹콘택막(440) 및 하부 전극(450)을 형성한다.
이후, 도 5c에 도시된 바와 같이, 상기 워드라인 영역(420) 상부와 상기 쇼트키 다이오드(430), 오믹콘택막(440) 및 하부전극(450)에 대응되는 위치의 측벽에 제1절연막(445)를 형성하고, 상기 쇼트키 다이오드(430)에 대응되는 위치에 제1열흡수층(455)을 증착 및 에치백하여 일부를 리세스(recess)시킨다. 이때, 제1절연막(445)은 스위칭 소자인 쇼트키 다이오드(430)와 상기 제1열흡수층(455)을 절연시키기 위한 역할을 한다. 또한, 제1열흡수층(455)을 이루는 제1열흡수 물질은 금속, 합금, 금속 산화질화물, 산화물 전극 및 도전성 탄소 화합물 중 어느 하나 또는 하나 이상으로 이루어질 수 있고, 그 일례로, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON, IrO2등이 있다.
이후, 도 5d에 도시된 바와 같이, 오믹콘택막(440) 및 하부 전극(450)에 대응되는 위치의 제1열흡수층(455) 상부에는, 즉 제1열흡수층(455)이 리세스된 영역에 희생층으로써 제2절연막(490)을 형성한다.
이후, 도 5e에 도시된 바와 같이, 상기 제1절연막(445), 제2절연막(490) 및 하부전극(450) 상부에는 상변화막(460)을 형성하기 위한 상변화 물질(460a)을 증착하고, 상기 상변화 물질(460a) 상부에는 상부전극(470)을 형성하기 위한 상부전극 물질(470a)을 차례로 증착한다. 여기서, 상변화 물질(460a)은 Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O, N 및 이들의 혼합물 또는 합금으로 구성되는 군에서 선택되는 물질로 이루어질 수 있다.
이후, 도 5f에 도시된 바와 같이, 상변화 물질(460a)과 상부 전극 물질(470a)을 필러(Pillar) 형태가 되고 상기 하부전극(450)이 노출되도록 식각하여 상변화막(460)과 상부 전극(470)을 형성한 후, 결과물 표면을 따라 제3절연막(465)을 형성한다. 여기서, 제3절연막(465)은 스페이서 절연막으로 형성되는 것이 바람직할 것이다.
이후, 도 5g에 도시된 바와 같이, 제3절연막(465)을 스페이서 에칭 방식으로 식각한다. 이때, 제3절연막(465) 식각 시 제2절연막(490)까지 제거하여 제1열흡수층(455)이 노출되도록 식각한다. 또한, 제3절연막(465)은 스페이서 에칭 시 상변화막(460)을 보호하는 역할을 하게 된다.
이후, 도 5h에 도시된 바와 같이, 상기 제1열흡수층(455) 상부에 제2열흡수층(475)을 형성하기 위한 제2열흡수 물질을 증착한 후 스페이서 에칭 방식으로 식각하여 상기 제1열흡수층(455)과 연결되고 오믹콘택막(440)에서 상변화막(460)까지 대응되는 위치의 측벽에만 제2열흡수층(475)을 형성한다. 이때, 제2열흡수층(475)을 형성하는 제2열흡수 물질은 금속, 합금, 금속 산화질화물, 산화물 전극 및 도전성 탄소 화합물 중 어느 하나 또는 하나 이상으로 이루어질 수 있고, 그 일례로, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, Pt, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON, IrO2등이 있다.
이후, 도 5i에 도시된 바와 같이, 제2열흡수층(475)을 매립하기 위한 제4절연막(485)을 형성한다.
이후, 도 5j에 도시된 바와 같이, 상부 전극(470)과 연결되도록 비트라인 영역(480)을 형성한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
210: 반도체 기판 220: 워드라인 영역
230: 쇼트키 다이오드 235: 제1절연막
240: 오믹콘택막 250: 하부전극
255: 제2절연막 260: 상변화막
265: 열흡수층 270: 상부전극
275: 제3절연막 280: 비트라인
230: 쇼트키 다이오드 235: 제1절연막
240: 오믹콘택막 250: 하부전극
255: 제2절연막 260: 상변화막
265: 열흡수층 270: 상부전극
275: 제3절연막 280: 비트라인
Claims (22)
- 스위칭 소자를 갖는 반도체 기판;
상기 스위칭 소자 상부에 형성되는 복수의 상변화 구조물; 및
상기 복수의 상변화 구조물 사이에 상기 상변화 구조물과 절연을 이루면서 매립되는 열흡수층;
을 포함하는 상변화 메모리 장치. - 제1항에 있어서, 상기 상변화 구조물은,
상기 스위칭 소자 상부에 형성되는 하부전극;
상기 하부전극 상부에 형성되는 상변화막; 및
상기 상변화막 상부에 형성되는 상부전극;
을 포함하는 상변화 메모리 장치. - 제2항에 있어서, 상기 열흡수층은,
상기 하부전극과 상기 상변화막 측면에 형성되는 상변화 메모리 장치. - 제3항에 있어서, 상기 열흡수층은,
금속, 합금, 금속 산화질화물, 산화물 및 도전성 탄소 화합물 중 어느 하나 또는 하나 이상으로 이루어지는 상변화 메모리 장치. - 제4항에 있어서, 상기 상변화 구조물은,
필러(Pillar) 형태로 형성되는 상변화 메모리 장치. - 스위칭 소자를 갖는 반도체 기판을 제공하는 단계;
상기 스위칭 소자 상부에 복수의 상변화 구조물을 형성하는 단계; 및
상기 복수의 상변화 구조물 사이에 상기 상변화 구조물과 절연을 이루면서 매립되는 열흡수층을 형성하는 단계;
를 포함하는 상변화 메모리 장치의 제조방법. - 제6항에 있어서, 상기 상변화 구조물을 형성하는 단계는,
상기 스위칭 소자 상부에 상기 하부전극을 형성하기 위한 히터 물질을 증착하는 단계;
상기 히터 물질 상부에 상기 상변화막을 형성하기 위한 상변화 물질을 증착하는 단계;
상기 상변화 물질 상부에 상기 상부전극을 형성하기 위한 상부전극 물질을 증착하는 단계; 및
상기 히터물질, 상기 상변화 물질 및 상기 상부전극 물질을 상기 스위칭 소자의 상부에 대응되는 위치에 필러(Pillar) 형태의 상기 하부전극, 상기 상변화막 및 상기 상부전극이 형성되도록 식각하는 단계;
를 포함하는 상변화 메모리 장치의 제조방법. - 제7항에 있어서, 상기 필러 형태의 상기 하부전극, 상기 상변화막 및 상기 상부전극이 형성되도록 식각하는 단계 이후에,
상기 스위칭 소자 상부, 상기 하부전극, 상기 상변화막 및 상기 상부전극의 측면에 대응되는 위치에 절연막을 형성하는 단계를 더 포함하는 상변화 메모리 장치의 제조방법. - 제8항에 있어서, 상기 열흡수층을 형성하는 단계는,
상기 열흡수층을 형성하기 위한 열흡수 물질을 증착하는 단계 및
상기 열흡수 물질을 에치백(etchback)하여 리세스(recess)시키는 단계;
를 포함하는 상변화 메모리 장치의 제조방법. - 제9항에 있어서, 상기 열흡수 물질은,
금속, 합금, 금속 산화질화물, 산화물 및 도전성 탄소 화합물 중 어느 하나 또는 하나 이상으로 이루어지는 상변화 메모리 장치의 제조방법. - 복수의 스위칭 소자를 갖는 반도체 기판;
상기 복수의 스위칭 소자의 사이에 상기 스위칭 소자와 절연을 이루면서 매립되는 제1열흡수층;
상기 복수의 스위칭 소자 상부에 형성되는 복수의 상변화 구조물; 및
상기 복수의 상변화 구조물 사이에 상기 상변화 구조물과 절연을 이루면서 매립되되, 상기 제1열흡수층의 상부에 형성되는 제2열흡수층;
을 포함하는 상변화 메모리 장치. - 제11항에 있어서, 상기 상변화 구조물은,
상기 스위칭 소자 상부에 형성되는 하부전극;
상기 하부전극 상부에 형성되는 상변화막; 및
상기 상변화막 상부에 형성되는 상부전극;
을 포함하는 상변화 메모리 장치. - 제12항에 있어서, 상기 제2열흡수층은,
상기 하부전극과 상기 상변화막 측면에 형성되는 상변화 메모리 장치. - 제13항에 있어서, 상기 제1열흡수층과 상기 제2열흡수층은
금속, 합금, 금속 산화질화물, 산화물 및 도전성 탄소 화합물 중 어느 하나 또는 하나 이상으로 이루어지는 상변화 메모리 장치. - 제14항에 있어서, 상기 상변화 구조물은,
필러(Piller) 형태로 형성되는 상변화 메모리 장치. - 반도체 기판을 제공하는 단계;
상기 반도체 기판 상부에 스위칭 소자와 하부전극을 형성하는 단계;
상기 스위칭 소자와 상기 하부전극의 측면에 제1절연막을 증착한 후, 상기 스위칭 소자에 대응되는 위치에 제1열흡수 물질을 증착하여 제1열흡수층을 형성하는 단계;
상기 스위칭 소자 상부에 상변화막 및 상부전극을 형성하는 단계; 및
상기 상변화막과 상기 상부전극의 측면에 제2절연막을 증착한 후, 상기 하부전극과 상기 상변화막에 대응되는 위치에 제2열흡수 물질을 상기 제1열흡수층과 연결되도록 증착하여 제2열흡수층을 형성하는 단계;
를 포함하는 상변화 메모리 장치의 제조방법. - 제16항에 있어서, 상기 스위칭 소자와 상기 하부전극을 형성하는 단계는,
상기 스위칭 소자를 형성하기 위한 스위칭 소자 물질을 증착하는 단계;
상기 스위칭 소자 물질 상부에 상기 하부전극을 형성하기 위한 히터 물질을 증착하는 단계; 및
상기 스위칭 소자 물질과 상기 히터 물질을 필러(Piller) 형태의 스위칭 소자와 하부전극을 형성하기 위해 식각하는 단계;
를 포함하는 상변화 메모리 장치의 제조방법. - 제17항에 있어서, 상기 제1열흡수층을 형성하는 단계는,
상기 제1절연막을 증착한 후 상기 제1절연막이 상기 스위칭 소자와 상기 하부전극의 측면과 상기 스위칭 소자의 하면에만 형성되도록 식각하는 단계;
상기 제1열흡수층을 형성하기 위한 제1열흡수 물질을 상기 스위칭 소자에 대응되는 측면에 증착하는 단계;
상기 제1열흡수 물질을 에치백(etchback)하여 리세스(recess)시켜 상기 제1열흡수층을 형성하는 단계; 및
상기 제1열흡수층 상부에 상기 하부전극에 대응되는 위치에 희생절연막을 형성하는 단계;
를 포함하는 상변화 메모리 장치의 제조방법. - 제18항에 있어서, 상기 제1열흡수 물질은,
금속, 합금, 금속 산화질화물, 산화물 및 도전성 탄소 화합물 중 어느 하나 또는 하나 이상으로 이루어지는 상변화 메모리 장치의 제조방법. - 제19항에 있어서, 상기 상변화막 및 상기 상부전극을 형성하는 단계는,
상기 하부전극 상부와 상기 희생절연막 상부에 상기 상변화막을 형성하기 위한 상변화 물질을 증착하는 단계;
상기 상변화 물질 상부에 상기 상부전극을 형성하기 위한 상부전극 물질을 증착하는 단계; 및
상기 상변화 물질 및 상기 상부전극 물질을 상기 하부전극의 상부에 대응되는 위치에 필러(Pillar) 형태의 상기 상변화막 및 상기 상부전극이 형성되도록 상기 하부전극이 노출되도록 식각하는 단계;
를 포함하는 상변화 메모리 장치의 제조방법. - 제20항에 있어서, 상기 제2열흡수층을 형성하는 단계는,
상기 제2절연막을 증착한 후, 상기 제2절연막이 상기 상변화막과 상기 상부전극의 측면에만 형성되고 상기 제1열흡수층이 노출되도록 상기 제2절연막과 상기 매립절연막을 식각하는 단계;
상기 제1열흡수층과 연결되도록 상기 제1열흡수층 상부에 제2열흡수 물질을 증착하는 단계; 및
상기 제2열흡수 물질을 상기 하부전극과 상기 상변화막의 측면에 형성되도록 에치백(etchback)하여 리세스(recess)시켜 상기 제2열흡수층을 형성하는 단계;
를 포함하는 상변화 메모리 장치의 제조방법. - 제21항에 있어서, 상기 제2열흡수 물질은,
금속, 합금, 금속 산화질화물, 산화물 및 도전성 탄소 화합물 중 어느 하나 또는 하나 이상으로 이루어지는 상변화 메모리 장치의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110126144A KR20130059913A (ko) | 2011-11-29 | 2011-11-29 | 상변화 메모리 장치 및 그의 제조방법 |
| US13/489,816 US8592790B2 (en) | 2011-11-29 | 2012-06-06 | Phase-change random access memory device and method of manufacturing the same |
| CN201210298827.6A CN103137863B (zh) | 2011-11-29 | 2012-08-21 | 相变随机存取存储器件及其制造方法 |
| US14/076,770 US8853044B2 (en) | 2011-11-29 | 2013-11-11 | Phase-change random access memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110126144A KR20130059913A (ko) | 2011-11-29 | 2011-11-29 | 상변화 메모리 장치 및 그의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130059913A true KR20130059913A (ko) | 2013-06-07 |
Family
ID=48465976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110126144A KR20130059913A (ko) | 2011-11-29 | 2011-11-29 | 상변화 메모리 장치 및 그의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8592790B2 (ko) |
| KR (1) | KR20130059913A (ko) |
| CN (1) | CN103137863B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11581486B2 (en) | 2020-03-03 | 2023-02-14 | SK Hynix Inc. | Electronic device and method of fabricating the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101934003B1 (ko) * | 2012-06-01 | 2019-01-02 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR20150020847A (ko) * | 2013-08-19 | 2015-02-27 | 에스케이하이닉스 주식회사 | 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법 |
| KR20160079990A (ko) | 2014-12-26 | 2016-07-07 | 에스케이하이닉스 주식회사 | 인캡슐레이션막을 구비한 반도체 집적 회로 장치 및 그 제조방법 |
| US20170062714A1 (en) * | 2015-08-31 | 2017-03-02 | Intel Corporation | Thermally regulated electronic devices, systems, and associated methods |
| KR20180134048A (ko) * | 2017-06-08 | 2018-12-18 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조방법 |
| KR102557911B1 (ko) * | 2018-08-31 | 2023-07-19 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR102617145B1 (ko) * | 2018-10-02 | 2023-12-27 | 삼성전자주식회사 | 가변 저항 메모리 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7601995B2 (en) * | 2005-10-27 | 2009-10-13 | Infineon Technologies Ag | Integrated circuit having resistive memory cells |
| US20070218665A1 (en) * | 2006-03-15 | 2007-09-20 | Marvell International Ltd. | Cross-point memory array |
| KR100876767B1 (ko) * | 2007-09-06 | 2009-01-07 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 형성 방법 |
| KR101490429B1 (ko) * | 2008-03-11 | 2015-02-11 | 삼성전자주식회사 | 저항 메모리 소자 및 그 형성 방법 |
| US7754522B2 (en) * | 2008-08-06 | 2010-07-13 | Micron Technology, Inc. | Phase change memory structures and methods |
| US8536559B2 (en) * | 2009-07-07 | 2013-09-17 | Macronix International Co., Ltd. | Phase change memory |
| JP5439147B2 (ja) * | 2009-12-04 | 2014-03-12 | 株式会社東芝 | 抵抗変化メモリ |
| JP2011249542A (ja) * | 2010-05-26 | 2011-12-08 | Toshiba Corp | 半導体記憶装置 |
-
2011
- 2011-11-29 KR KR1020110126144A patent/KR20130059913A/ko not_active Application Discontinuation
-
2012
- 2012-06-06 US US13/489,816 patent/US8592790B2/en active Active
- 2012-08-21 CN CN201210298827.6A patent/CN103137863B/zh active Active
-
2013
- 2013-11-11 US US14/076,770 patent/US8853044B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11581486B2 (en) | 2020-03-03 | 2023-02-14 | SK Hynix Inc. | Electronic device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137863B (zh) | 2017-07-14 |
| US20140113427A1 (en) | 2014-04-24 |
| US8853044B2 (en) | 2014-10-07 |
| US20130134371A1 (en) | 2013-05-30 |
| US8592790B2 (en) | 2013-11-26 |
| CN103137863A (zh) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8853044B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US8288752B2 (en) | Phase change memory device capable of reducing disturbance and method of manufacturing the same | |
| KR100766504B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8901009B2 (en) | Methods of manufacturing semiconductor devices | |
| US7485559B2 (en) | Semiconductor device and method of fabricating the same | |
| US20100072453A1 (en) | Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein | |
| KR101598378B1 (ko) | 메모리 소자의 형성 방법 | |
| KR100967675B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US20200234736A1 (en) | Variable resistance memory device | |
| US20080173860A1 (en) | Phase change memory device and method of fabricating the same | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US20180166502A1 (en) | Semiconductor device including a line pattern having threshold switching devices | |
| US20130193402A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US8853660B2 (en) | Semiconductor memory devices having lower and upper interconnections, selection components and memory components | |
| US8692225B2 (en) | Resistive memory device and fabrication method thereof | |
| US20100163834A1 (en) | Contact structure, method of manufacturing the same, phase changeable memory device having the same, and method of manufacturing phase changeable memory device | |
| US20080296553A1 (en) | Integrated circuit having contact including material between sidewalls | |
| US8254166B2 (en) | Integrated circuit including doped semiconductor line having conductive cladding | |
| US10714686B2 (en) | Variable resistance memory devices and methods of forming the same | |
| US8686385B2 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US10833124B2 (en) | Semiconductor devices including data storage patterns | |
| KR20100034240A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR102666706B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| KR20100027949A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR20120087713A (ko) | 상변화 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |