CN107689419B - 非易失性存储器件 - Google Patents

非易失性存储器件 Download PDF

Info

Publication number
CN107689419B
CN107689419B CN201710654882.7A CN201710654882A CN107689419B CN 107689419 B CN107689419 B CN 107689419B CN 201710654882 A CN201710654882 A CN 201710654882A CN 107689419 B CN107689419 B CN 107689419B
Authority
CN
China
Prior art keywords
layer
chalcogenide
chalcogenide material
electrode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710654882.7A
Other languages
English (en)
Other versions
CN107689419A (zh
Inventor
吴哲
朴正熙
安东浩
李镇宇
申喜珠
李兹傧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107689419A publication Critical patent/CN107689419A/zh
Application granted granted Critical
Publication of CN107689419B publication Critical patent/CN107689419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种非易失性存储器件，该非易失性存储器件能够通过使用包括多层结构的双向阈值开关(OTS)选择元件而提高存储器件的可靠性。非易失性存储器件包括：彼此间隔开的第一电极和第二电极；选择元件层，在第一电极和第二电极之间，其与到第一电极相比，更靠近第二电极设置，并且其包括第一硫族化物层和第二硫族化物层。第一硫族化物层包括第一硫族化物材料，第二硫族化物层包括第二硫族化物材料。在第一电极和选择元件层之间的存储层包括不同于第一硫族化物材料和第二硫族化物材料的第三硫族化物材料。

Description

非易失性存储器件
技术领域
本公开涉及非易失性存储器件，更具体地，涉及包括三维交叉点结构的非易失性存储器件。
背景技术
通常，半导体存储器件被分类为易失性存储器件和非易失性存储器件，该易失性存储器件的存储信息在供电中断时丢失，该非易失性存储器件的存储信息即使供电中断也可以继续保持。对于非易失性存储器件，主要采用具有堆叠栅结构的快闪存储器件。同时，近来已经提出了可变电阻存储器件作为将代替快闪存储器件的新的非易失性存储器件。
因为半导体器件被高度集成，所以具有交叉点结构的可变电阻存储器件正被发展。
发明内容
技术目的是提供一种非易失性存储器件，该非易失性存储器件能够通过使用包括多层膜的双向阈值开关(OTS)选择元件而提高存储器件的可靠性。
根据本公开的目标不限于以上阐述的那些，对于本领域普通技术人员而言，从以下描述，除了以上阐述的那些之外的对象将被清晰地理解。
根据在这里公开的主题的示例性实施方式的一方面，提供一种非易失性存储器件，该非易失性存储器件包括：彼此间隔开的第一电极和第二电极；选择元件层，在第一电极和第二电极之间，其与到第一电极相比，更靠近第二电极设置，并且其包括第一硫族化物层和第二硫族化物层，该第一硫族化物层包括第一硫族化物材料，该第二硫族化物层包括第二硫族化物材料；以及在第一电极和选择元件层之间的存储层，其包括不同于第一硫族化物材料和第二硫族化物材料的第三硫族化物材料。
根据示例性实施方式的另一方面，提供一种非易失性存储器件，该非易失性存储器件包括：在第一方向上延伸且彼此平行的多条第一导电线；在不同于第一方向的第二方向上延伸且彼此平行的多条第二导电线；以及多个第一存储单元，在所述多条第一导电线和所述多条第二导电线彼此交叉的点处设置在第一导电线和第二导电线之间，其中所述多个第一存储单元的每个包括第一选择元件层和第一存储层，第一选择元件层包括具有第一硫族化物材料的第一硫族化物层和具有第二硫族化物材料的第二硫族化物层，并且第一存储层包括不同于第一硫族化物材料和第二硫族化物材料的第三硫族化物材料。
根据示例性实施方式的另一方面，提供一种非易失性存储器件，该非易失性存储器件包括：彼此间隔开的第一电极和第二电极；以及设置在第一电极和第二电极之间的选择元件层和存储层，其中选择元件层包括具有第一硫族化物材料的第一硫族化物层和具有第二硫族化物材料的第二硫族化物层，第一硫族化物材料和第二硫族化物材料的每个包括具有砷的三元至六元硫族化物材料，或者三元至五元硒基硫族化物材料，并且存储层包括其中电阻根据电场变化的电阻变化层。
根据示例性实施方式的另一方面，提供一种非易失性存储器件，该非易失性存储器件包括：彼此间隔开的第一电极和第二电极；在第一电极和第二电极之间的第三电极；在第一电极和第三电极之间的选择元件层；以及在第二电极和第三电极之间的相变存储层，其中选择元件层包括具有第一硫族化物材料的第一硫族化物层和具有第二硫族化物材料的第二硫族化物层，第一硫族化物材料和第二硫族化物材料没有被包括在相变存储层中，并且第一硫族化物材料和第二硫族化物材料的每个包括具有砷的三元至五元硫族化物材料。
附图说明
对于本领域的普通技术人员而言，通过参考附图详细描述其示例性实施方式，本公开的以上和其它目的、特征和优点将变得更明显，在图中：
图1是示出根据一些示例性实施方式的非易失性存储器件的存储单元阵列的示例性电路图；
图2是简要地示出根据一些示例性实施方式的非易失性存储器件的存储单元阵列的布局图；
图3是沿图2的线A-A截取的截面图；
图4是沿图2的线B-B截取的截面图；
图5是图3的围绕部分P的放大图；
图6是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图；
图7是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图；
图8是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图；
图9是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图；
图10是简要地示出根据一些示例性实施方式的非易失性存储器件的存储单元阵列的布局图；
图11是沿图10的线A-A截取的截面图；
图12是沿图10的线B-B截取的截面图；
图13至16是图11的围绕部分Q的放大图；以及
图17是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图；
具体实施方式
现在，将在下文参考附图更全面地描述本公开，在附图中显示了各种各样的示例性实施方式。然而，本发明可以以许多不同的形式实施且不应被理解为限于在这里阐述的示例性实施方式。这些示例示例性实施方式仅是示例且不需要在这里提供的细节的许多实施方式和变化是可能的。还应该强调，本公开提供替代的示例的细节，但是替代物的这样的列举不是穷举的。此外，在各种各样的示例性实施方式之间的细节的任何一致性不应被解释为需要这样的细节—对于在这里描述的每个特征，列举每个可能的变化是不切实际的。应该在确定本发明的必要条件中参考权利要求的语言。
在图中，为了清晰，可以夸大层和区域的尺寸和相对尺寸。相同的附图标记始终指代相同的元件。虽然不同的图显示示例性实施方式的变化，但是这些图不必旨在彼此互相排斥。相反地，如将从下面详细描述的语境看出，当将附图和它们的描述作为整体考虑时，在不同图中描绘和描述的某些特征可以与来自其他图的其它特征结合以产生各种各样的实施方式。
虽然在这里描述的图可以使用语言诸如“一个实施方式”或“某些实施方式”被提及，这些图以及它们的相应描述不旨在与其它图或描述互相排斥，除非上下文如此表示。因此，来自某些图的某些方面可以与其它图中的某些特征相同，或者某些图可以是与特定示例性实施方式的不同表述或不同部分。
在这里使用的术语仅用于描述特定示例性实施例，而不旨在限制本发明。在这里使用时，单数形式“一”和“该”也旨在包括复数形式，除非上下文清晰地另外表示。在此使用时，术语“和/或”包括一个或更多个相关列举项目的任何和所有组合并且可以被缩写为“/”。
将理解，虽然术语第一、第二、第三等等可以用于此来描述各种各样的元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。除非上下文另外地表示，否则这些术语仅用于区分一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分，例如作为命名规则。因而，以下在说明书的一个部分中讨论的第一元件、部件、区域、层或部分可以在说明书的另一部分中或在权利要求中被称为第二元件、部件、区域、层或部分，而没有脱离本发明的教导。此外，在某些情况下，即使一术语没有使用“第一”、“第二”等描述，在说明书中，它仍然可以在权利要求中被称为“第一”或“第二”从而使要求保护的不同元件彼此区分开。
还将理解，当在本说明书中使用时，术语“包含”和/或“包含……的”或“包括”和/或“包括……的”表明所述特征、区域、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或更多其它特征、区域、整体、步骤、操作、元件、组件和/或其组的存在或添加。
将理解，当元件被称为“连接”或“联接”到另一元件或“在”另一元件“上”时，它可以直接连接或联接到所述另一元件或者可以直接“在”所述另一元件“上”或者可以存在居间元件。相反，当一元件被称为“直接连接”或“直接联接”到另一元件时，或者被称为“接触”另一元件或“与”另一元件“接触”时，没有居间元件存在。用于描述元件之间的关系的其它词应该以类似的方式解释(例如，“在……之间”与“直接在……之间”，“相邻”与“直接相邻”等)。
将经由理想示意图参考平面图和/或横截面图描述在这里描述的实施方式。因此，示例性视图可以根据制造技术和/或容限(tolerance)被修改。因此，所公开的示例性实施例不限于在图中显示出的那些，而是包括根据制造工艺形成的结构的变形。因此，在图中例示的区域可以具有示意性性质，并且在图中显示的区域的形状可以例示本发明的方面没有限制到的元件的区域的特定形状。
为了便于描述，可以在这里使用空间关系术语，诸如“在……下面”、“在……下方”、“下”、“在……上方”、“上”等来描述一个元件或特征与其它元件(们)或特征(们)如图中所示的关系。将理解，除了图中所描绘的取向之外，空间关系术语旨在还包含装置在使用或操作中的其它不同取向。例如，如果在图中的装置被翻转，则被描述为“在”其它元件或特征“以下”或“下面”的元件可以被取向为“在”其它元件或特征“上方”。因而，术语“在……以下”可以包含上和下两种取向。装置可以被另外地取向(旋转90度或其它取向)，并且在这里使用的空间关系描述语被相应地解释。
同样，如在这里使用的诸如“在……上方”和“在……下面”的空间关系术语具有其普通的宽的含义—例如，元件A可以在元件B上方，即使当向下看所述两个元件时，这两个元件之间没有交叠(就如同在空中的某些东西一般在地面上的某些东西上一样，即使它没有在正上方)。
虽然一些截面图(们)的相应平面图和/或透视图可能没有示出，但是在这里示出的装置结构的截面图(们)为沿着如可以在平面图中示出的两个不同方向和/或如可以在透视图中示出的三个不同方向延伸的多个装置结构提供支持。所述两个不同方向可以或可以不彼此垂直。所述三个不同方向可以包括可垂直于所述两个不同方向的第三方向。所述多个装置结构可以被集成到同一电子装置中。例如，当在截面图中示出装置结构(例如，存储单元结构或晶体管结构)时，电子装置可以包括多个装置结构(例如，存储单元结构或晶体管结构)，如将由电子装置的平面图示出的。所述多个装置结构可以布置成阵列和/或二维图案。
在此使用时，被描述为“电连接”的项目被配置为使得电信号可以从一个项目到另一项目。因此，物理地连接到无源电绝缘组件(例如，印刷电路板的半固化层、连接两个装置的电绝缘粘合剂、电绝缘底部填充或模层等)的无源导电组件(例如，线、垫、内部电线等)没有电连接到该组件。此外，彼此“直接电连接”的项目通过一个或多个无源元件诸如例如线、垫、内部电线、通孔等电连接。因而，直接电连接的组件不包括通过有源元件诸如晶体管或二极管电连接的组件。直接电连接的元件可以直接物理连接且直接电连接。
除非另外地定义，在这里使用的所有术语(包括技术和科学术语)具有与本公开所属领域中的普通技术人员通常理解的相同含义。还将理解，术语，诸如在通用字典中所定义的那些，应被理解为具有与它们在相关领域和/或本申请的背景中的含义一致的含义，而且将不被理解为理想化或过度正式的意义，除非此处清楚地如此定义。
在下文，将参考图1至5说明根据一些示例性实施方式的非易失性存储器件。
图1是示出根据一些示例性实施方式的非易失性存储器件的存储单元阵列的示例性电路图。图2是简要地示出根据一些示例性实施方式的非易失性存储器件的存储单元阵列的布局图。图3是沿图2的线A-A截取的截面图。图4是沿图2的线B-B截取的截面图。图5是图3的围绕部分P的放大图。
如图1所示，存储单元阵列40可以是二维存储器。当存储单元阵列40由多层组成时，存储单元阵列40可以是三维存储器。
存储单元阵列40可以包括多条字线WL0-WLn、多条位线BL0-BLm以及多个存储单元MC。字线WL的数量、位线BL的数量以及存储单元MC的数量可以根据示例性实施方式被不同地改变。此外，可以同时被同一字线访问的一组存储单元可以被定义为页。
在根据一些示例性实施方式的非易失性存储器件中，多个存储单元MC可以均包括可变电阻元件R和选择元件S。这里，可变电阻元件R可以被称为可变电阻器(或者，可变电阻材料)，选择元件S可以被称为开关元件。
在根据一些示例性实施方式的非易失性存储元件中，选择元件S可以是包括硫族化物化合物的双向阈值开关(OTS)选择器。
例如，可变电阻元件R可以连接在多条位线BL0-BLm之一与选择元件S之间，选择元件S可以连接在可变电阻元件R与多条字线WL0-WLn之一之间。
然而，它可以不限于此；选择元件S可以连接在多条位线BL0-BLm之一与可变电阻元件R之间，可变电阻元件R可以连接在选择元件S与多条字线WL0-WLn之一之间。
选择元件S可以连接在多条位线BL0-BLm中的任一条与可变电阻元件R之间，并且可以根据施加到所连接的字线和位线的电压而控制到可变电阻元件R的电流供应。
如图2至5所示，根据一些示例性实施方式的非易失性存储器件可以包括多条第一导电线50、多条第二导电线60和多个第一存储单元MC_1。
多条第一导电线50和多条第二导电线60可以形成在基板100上。多条第一导电线50可以形成同时与多条第二导电线60间隔开。
多条第一导电线50可以在第一方向X上彼此平行地延伸。多条第二导电线60可以在与第一方向X交叉的第二方向Y上彼此平行地延伸。
图2通过将第一方向例示为X方向并且将第二方向例示为Y方向而示出第一方向和第二方向彼此交叉，但是本公开的技术本质不限于此。也就是，第一方向和第二方向是在任何方向上，只要第一方向和第二方向彼此交叉。
多条第一导电线50和多条第二导电线60可以分别组成多条字线和多条位线。
根据一实施方式，多条第一导电线50可以组成多条字线，多条第二导电线60可以组成多条位线。根据另一示例性实施方式，多条第一导电线50可以组成多条位线，多条第二导电线60可以组成多条字线。
基板100可以包括半导体晶片。根据一些示例性实施方式，基板100可以包括诸如Si和Ge的半导体元素，或诸如SiC、GaAs、InAs和InP的化合物半导体元素。根据其它示例性实施方式，基板100可以包括绝缘体上硅(SOI)结构或绝缘体上硅锗(SGOI)结构。例如，基板100可以包括掩埋的氧化物层(BOX)。根据一些示例性实施方式，基板100可以包括导电区域，例如用杂质掺杂的阱或用杂质掺杂的结构。
虽然未示出，但是包括多个栅极、至少一个层间绝缘膜、多个接触和多条线的结构可以插置在基板100和第一导电线50之间。
多条第一导电线50和多条第二导电线60可以每个由金属、导电的金属氮化物、导电的金属氧化物或其组合形成。
根据一些示例性实施方式，多条第一导电线50和多条第二导电线60可以均由W、WN、Au、Ag、Cu、Al、TiAlN、Ir、Pt、Pd、Ru、Zr、Rh、Ni、Co、Cr、Sn、Zn、ITO、其合金或其组合形成。
根据另外的示例性实施方式，多条第一导电线50和多条第二导电线60可以均包括金属膜和覆盖金属膜的至少一部分的导电的阻挡膜。导电的阻挡膜可以例如由Ti、TiN、Ta、TaN或其组合形成，但是不限于此。
多条第一导电线50和多条第二导电线60可以组成彼此交叉的多个条形图案。
多个第一存储单元MC_1(图1的MC)可以分别形成在多条第一导电线50和多条第二导电线60之间的多个交叉点CR处。多个第一存储单元MC_1可以形成交叉点阵列结构。
多个第一存储单元MC_1可以每个设置在彼此交叉的第一导电线50和第二导电线60之间，在多条第一导电线50和多条第二导电线60之间的多个交叉点CR处。
多个第一存储单元MC_1可以分别是在第三方向Z上延伸的柱形状。
如图2至4所示，多个第一存储单元MC_1在X-Y平面上的截面大致被示出为矩形形状；然而，本公开的技术本质不限于此，可以获得各种各样的形状的截面结构。
例如，多个第一存储单元MC_1在X-Y平面上的截面可以具有各种各样的形状，诸如半圆、半椭圆形、梯形、三角形等等。
多个第一存储单元MC_1可以分别储存数字信息。多个第一存储单元MC_1可以利用包括高阻态和低阻态的各种各样的电阻状态之间的电阻变化来储存数字信息。多个第一存储单元MC_1可以分别包括彼此不同的材料。
多个第一存储单元MC_1可以分别包括第一存储层120、第一选择元件层110、第一上电极132、第一下电极130和第一中间电极131。
第一上电极132和第一下电极130可以彼此间隔开。例如，第一上电极132可以与多条第二导电线60的其中之一连接。例如，第一下电极130可以与多条第一导电线50的其中之一连接。
第一选择元件层110和第一存储层120可以设置在第一上电极132和第一下电极130之间。
第一选择元件层110可以设置在第一上电极132和第一下电极130之间。例如，第一选择元件层110可以更靠近第一下电极130而不是第一上电极132形成。第一选择元件层110可以与第一下电极130电连接。
第一存储层120可以设置在第一上电极132和第一选择元件层110之间。例如，第一存储层120可以更靠近第一上电极132而不是第一下电极130形成。第一存储层120可以与第一上电极132电连接。
虽然图3和4示出第一选择元件层110可以更靠近基板100而不是第一存储层120设置，但是本公开的技术本质不限于此。与例示不同，第一存储层120也可以更靠近基板100而不是第一选择元件层110设置。
第一中间电极131可以设置在第一存储层120和第一选择元件层110之间。第一中间电极131可以分别与第一存储层120和第一选择元件层110电连接。
例如，图1的选择元件S可以对应于第一选择元件层110、第一下电极130和第一中间电极131。图1的可变电阻元件R可以对应于第一存储层120、第一上电极132和第一中间电极131。
第一下电极130、第一中间电极131和第一上电极132可以每个包括诸如钨(W)、铂(Pt)、钯(Pd)、铑(Rh)、钌(Ru)、铱(Ir)、铜(Cu)、铝(Al)、钛(Ti)、钽(Ta)等等的金属。或者，第一下电极130、第一中间电极131和第一上电极132可以每个包括诸如钛氮化物(TiNx)、钛硅氮化物(TiSiNx)、钨氮化物(WNx)、钨硅氮化物(WSiNx)、钽氮化物(TaNx)、钽硅氮化物(TaSiNx)、锆氮化物(ZrNx)、锆硅氮化物(ZrSiNx)等等的金属氮化物或金属硅氮化物。或者，第一下电极130、第一中间电极131和第一上电极132可以每个包括以上描述的材料的导电氧化物材料。
第一存储层120可以包括其中电阻根据电场变化的电阻变化层。
根据一示例性实施方式，当第一存储层120包括过渡金属氧化物时，本公开的非易失性存储器件可以是电阻RAM(RRAM)。
根据另一示例性实施方式，当第一存储层120由其中电阻根据温度变化的相变材料形成时，本公开的非易失性存储器件可以是相变RAM(PRAM)。
根据另一示例性实施方式，当第一存储层120具有包括由磁性材料形成的两个电极以及设置在所述两个磁性电极之间的电介质材料的磁隧道结(MTJ)结构时，本公开的非易失性存储器件可以是磁RAM(MRAM)。
根据一些示例性实施方式，第一存储层120可以由各种各样形式的化合物形成。根据其它示例性实施方式，第一存储层120可以由其中杂质被添加到各种各样形式的化合物的材料形成。根据另外的示例性实施方式，第一存储层120可以包括电阻变化层、覆盖电阻变化层的至少一部分的至少一个阻挡膜、和/或至少一个导电膜。
当第一存储层120由过渡金属氧化物形成时，过渡金属氧化物可以包括从Ta、Zr、Ti、Hf、Mn、Y、Ni、Co、Zn、Nb、Cu、Fe或Cr中选择的至少一种金属。例如，过渡金属氧化物可以形成为由从Ta2O5-x、ZrO2-x、TiO2-x、HfO2-x、MnO2-x、Y2O3-x、NiO1-y、Nb2O5-x、CuO1-y或Fe2O3-x中选择的至少一种形成的单层或多层。在以上例示的材料中，x和y可以分别被选择在0≤x≤1.5和0≤y≤0.5的范围内，但是在这里描述的示例性实施方式不限于此。
当第一存储层120由其中电阻状态随着从所施加的电压产生的焦耳热变化的相变材料形成时，相变材料可以由各种类型的材料诸如诸如GaSb、InSb、InSe、SbTe和GeTe的二元化合物、诸如GST(GeSbTe)、GeBiTe、GaSeTe、InSbTe、SnSb2Te4和InSbGe的三元化合物，以及诸如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2等等的四元化合物形成。此外，为了增强第一存储层120的特性，以上描述的相变材料可以用氮(N)、硅(Si)、碳(C)或氧(O)掺杂。
此外，当第一存储层120具有MTJ结构时，MTJ结构可以包括磁化的固定层、磁化的自由层、以及插置在其间的隧穿势垒。隧穿势垒可以由从Mg、Ti、Al、MgZn和MgB中选择的任一种材料的氧化物形成，但是不限于此。
在以下描述中，第一存储层120被主要描述为包括其中电阻状态随焦耳热变化的相变材料。
包括第一选择元件层110、第一下电极130和第一中间电极131的选择元件(图1的S)可以是能够控制电流的流动的电流调节元件。例如，选择元件S可以控制电流的流动使得第一存储层120能够改变为非晶态或晶态。也就是，选择元件S可以起存储开关的作用，其将第一存储层120的状态改变为开状态或者关状态。
在图5中，第一选择元件层110可以包括两层或更多层的硫族化物层。例如，第一选择元件层110可以包括第一硫族化物层111a和第二硫族化物层111b。
第一硫族化物层111a可以包括第一硫族化物材料，第二硫族化物层111b可以包括第二硫族化物材料。
在一示例性实施方式中，第一硫族化物材料和第二硫族化物材料的每种可以包括包含砷(As)的硫族化物材料。第一硫族化物材料和第二硫族化物材料的每种可以例如包括硒(Se)、碲(Te)和硫(S)当中的至少之一，硅(Si)、锗(Ge)、铋(Bi)、铟(In)、镓(Ga)和铝(Al)当中的至少之一，以及砷(As)。
例如，第一硫族化物材料和第二硫族化物材料可以包括以下至少之一：包含砷(As)、锗(Ge)和硒(Se)的三元化合物，包含砷(As)、锗(Ge)、硒(Se)和硅(Si)的四元化合物，包含砷(As)、锗(Ge)、碲(Te)和硅(Si)的四元化合物，包含砷(As)、锗(Ge)、硒(Se)、碲(Te)和硅(Si)的五元化合物，以及包含砷(As)、锗(Ge)、硒(Se)、碲(Te)、硅(Si)和硫(S)的六元化合物，但是不限于此。
在另一示例性实施方式中，第一硫族化物材料和第二硫族化物材料的每种可以包括硒(Se)基的硫族化物材料。第一硫族化物材料和第二硫族化物材料的每种可以包括例如碲(Te)、硫(S)、硅(Si)、锗(Ge)、铋(Bi)、铟(In)、镓(Ga)和铝(Al)的至少之一，以及硒(Se)。
例如，第一硫族化物材料和第二硫族化物材料的每个可以包括三元硒基硫族化物材料、四元硒基硫族化物材料和五元硒基硫族化物材料当中的其中之一，但是在这里描述的示例性实施方式不限于此。
例如，第一硫族化物材料和第二硫族化物材料可以是彼此不同的材料。如在这里使用的表达式“不同材料”表示组成第一硫族化物材料的元素不同于组成第二硫族化物材料的元素。
例如，当第一硫族化物材料是包括砷(As)、锗(Ge)、硒(Se)和硅(Si)的四元化合物并且第二硫族化物材料是包括砷(As)、锗(Ge)、碲(Te)和硅(Si)的四元化合物时，第一硫族化物材料可以不同于第二硫族化物材料。
作为另一示例，第一硫族化物材料可以与第二硫族化物材料相同。然而，第一硫族化物材料的化学计量可以不同于第二硫族化物材料的化学计量。
例如，第一硫族化物材料和第二硫族化物材料可以是包括砷(As)、锗(Ge)和硒(Se)的三元化合物。也就是，包括在第一硫族化物材料和第二硫族化物材料中的元素可以同样地是砷(As)、锗(Ge)和硒(Se)。
第一硫族化物材料的化学式可以是GeaAsbSec，第二硫族化物材料的化学式可以是GedAseSef。这里，a、b、c、d、e和f可以是大于1的自然数。
这里，“不同的化学计量”表示a不同于d，b不同于e，或c不同于f。也就是，“不同的化学计量”表示第一硫族化物材料中包括的元素之间的组合比值不同于第二硫族化物材料中包括的元素之间的组合比值。
作为另一示例，第一硫族化物材料和第二硫族化物材料可以是彼此相同的材料。此外，第一硫族化物材料的化学计量和第二硫族化物材料的化学计量可以彼此相同。然而，关于第一硫族化物材料的沉积条件可以不同于关于第二硫族化物材料的沉积条件。这里，“沉积条件”可以是沉积方法或关于同一沉积方法的工艺条件。
例如，硫族化物材料可以通过使用物理气相沉积(PVD)或化学气相沉积(CVD)形成。
硫族化物材料可以表现出即使在获得相同的化学计量时根据使用哪种沉积方法用于沉积硫族化物而彼此不同的特性。此外，即使第一硫族化物材料和第二硫族化物材料通过使用相同的沉积方法沉积，沉积第一硫族化物层111a的工艺条件可以不同于沉积第二硫族化物层111b的工艺条件。在这种情形下，第一硫族化物材料和第二硫族化物材料可以表示彼此不同的特性。
另外，即使第一硫族化物层111a和第二硫族化物层111b彼此接触，第一硫族化物层111a和第二硫族化物层111b之间的膜也可以区分开。
在根据一些示例性实施方式的非易失性存储器件中，包括在第一选择元件层110中的第一硫族化物材料和第二硫族化物材料可以不被包括于第一存储层120中。也就是，包括在第一选择元件层110中的硫族化物材料可以不被包括于第一存储层120中。
当第一存储层120包括第三硫族化物材料作为相变存储层时，第三硫族化物材料可以不同于第一硫族化物层111a中包括的第一硫族化物材料和第二硫族化物层111b中包括的第二硫族化物材料。
第一硫族化物层111a和第二硫族化物层111b当中的至少之一可以用碳(C)、氮(N)和硼(B)当中的至少之一掺杂。也就是，第一硫族化物层111a和第二硫族化物层111b当中的至少之一可以用碳(C)、氮(N)和硼(B)的至少之一掺杂。
例如，第一硫族化物层111a和第二硫族化物层111b的其中之一可以用碳(C)、氮(N)和硼(B)的至少之一掺杂。例如，当第一硫族化物层111a用碳(C)、氮(N)和硼(B)的至少之一掺杂时，第二硫族化物层111b可以不用杂质掺杂。相反，当第二硫族化物层111b用碳(C)、氮(N)和硼(B)的至少之一掺杂时，第一硫族化物层111a可以不用杂质掺杂。
作为另一示例，第一硫族化物层111a和第二硫族化物层111b可以用碳(C)、氮(N)和硼(B)的至少之一掺杂。第一硫族化物层111a和第二硫族化物层111b可以用相同的杂质掺杂。然而，关于第一硫族化物层111a掺杂的杂质的浓度可以不同于关于第二硫族化物层111b掺杂的杂质的浓度。
作为另一示例，关于第一硫族化物层111a掺杂的杂质可以不同于关于第二硫族化物层111b掺杂的杂质。
如图5中所示，第一选择元件层110可以形成为使得第一硫族化物层111a设置在关于第二硫族化物层111b的上方和下方。第一选择元件层110可以包括三个硫族化物层。
第一硫族化物层111a可以设置在第二硫族化物层111b和第一下电极130之间以及第二硫族化物层111b和第一中间电极131之间。第一硫族化物层111a和第二硫族化物层111b可以彼此接触。
例如，邻近第一下电极130和第一中间电极131的第一硫族化物层111a可以包括小Ioff材料。同时，设置在第一硫族化物层111a之间的第二硫族化物层111b可以包括其中阈值电压的偏差(ΔVth)较小的材料。
结果，第一选择元件层110可以被设计为使得关于第一下电极130和第一中间电极131的界面的Ioff减少，同时具有很少的Vth分散。
例如，在第一硫族化物层111a中包括的第一硫族化物材料可以是包括砷(As)、锗(Ge)、硒(Se)和硅(Si)的四元化合物，而在第二硫族化物层111b中包括的第二硫族化物材料可以是包括砷(As)、锗(Ge)、碲(Te)和硅(Si)的四元化合物或包括砷(As)、锗(Ge)、硒(Se)、碲(Te)和硅(Si)的五元化合物，然而，本公开的技术本质不限于此。
作为另一示例，在第一硫族化物层111a中包括的第一硫族化物材料和在第二硫族化物层111b中包括的第二硫族化物材料可以是包括砷(As)、锗(Ge)、硒(Se)和硅(Si)的四元化合物。然而，碳(C)、氮(N)和硼(B)的至少之一可以被掺杂在第二硫族化物层111b中，而以上描述的杂质可以不被掺杂在第一硫族化物层111a中。
作为另一示例，在第一硫族化物层111a中包括的第一硫族化物材料可以是包括砷(As)、锗(Ge)、硒(Se)和硅(Si)的四元化合物，而在第二硫族化物层111b中包括的第二硫族化物材料可以是包括砷(As)、锗(Ge)、碲(Te)和硅(Si)的四元化合物或包括砷(As)、锗(Ge)、硒(Se)、碲(Te)和硅(Si)的五元化合物。此外，碳(C)、氮(N)和硼(B)的至少之一可以被掺杂在第二硫族化物层111b中，而以上描述的杂质可以不被掺杂在第一硫族化物层111a中。
第一层间绝缘膜190可以形成在基板100上。第一层间绝缘膜190可以围绕设置在第一导电线50和第二导电线60之间的多个第一存储单元MC_1的侧壁。第一层间绝缘膜190可以包括氧化物膜，例如可流动的氧化物(FOX)、东燃硅氮烷(tonen silazene，TOSZ)、未掺杂的硅酸盐玻璃(USG)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、等离子体增强正硅酸乙酯(PE-TEOS)、氟硅酸盐玻璃(FSG)和高密度等离子体(HDP)中的至少一个。第一层间绝缘膜190可以是单层，或可以用多个层堆叠。
图6是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图。图7是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图。图8是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图。为了说明的方便，以下将主要说明以上没有参考图1至5说明的差别。
图6至8是图3的围绕部分P的放大图。
此外，关于第一硫族化物层112a、113a中包括的第一硫族化物材料以及在第二硫族化物层112b、113b中包括的第二硫族化物材料的说明可以与关于图1至5描述的第一硫族化物材料和第二硫族化物材料相同或类似。
如图6所示，在根据一些示例性实施方式的非易失性存储器件中，第一选择元件层110可以包括一个或多个第一硫族化物层112a和一个或多个第二硫族化物层112b。
在第一硫族化物层112a中包括的第一硫族化物材料可以不同于在第二硫族化物层112b中包括的第二硫族化物材料。或者，第一硫族化物材料和第二硫族化物材料可以是彼此相同的材料，但是化学计量可以彼此不同。
当第一选择元件层110包括多个第一硫族化物层112a和多个第二硫族化物层112b时，第一选择元件层110可以包括交替地堆叠的第一硫族化物层112a和第二硫族化物层112b。
在图6中，在第一选择元件层110当中的最靠近第一下电极130的硫族化物层可以是第一硫族化物层112a，第一选择元件层110当中的最靠近第一中间电极131的硫族化物层可以是第二硫族化物层112b，但是在这里描述的示例性实施方式不限于此。
彼此相邻的第一硫族化物层112a和第二硫族化物层112b可以彼此接触。
虽然图6示出第一选择元件层110包括两个第一硫族化物层112a和两个第二硫族化物层112b，但是示例性实施方式不限于此。
第一选择元件层110可以包括一个第一硫族化物层112a和一个第二硫族化物层112b。或者，第一选择元件层110可以包括三个或更多第一硫族化物层112a和三个或更多第二硫族化物层112b。
此外，虽然图6示出第一选择元件层110可以包括两个不同的硫族化物层，即，第一硫族化物层112a和第二硫族化物层112b，但是示例性实施方式不限于此。
第一选择元件层110可以另外包括第三硫族化物层。在第三硫族化物层中包括的硫族化物材料可以不同于在第一硫族化物层112a中包括的第一硫族化物材料和在第二硫族化物层112b中包括的第二硫族化物材料。或者，在第三硫族化物层中包括的硫族化物材料可以与在第一硫族化物层112a中包括的第一硫族化物材料相同，但是化学计量可以彼此不同。或者，在第三硫族化物层中包括的硫族化物材料可以与在第二硫族化物层112b中包括的第二硫族化物材料相同，但是化学计量可以彼此不同。
因为第一选择元件层110可以包括多个硫族化物层，所以第一选择元件层110的粘滞流动可以降低。在第一选择元件层110之后执行的随后的工艺中，所施加的热会限制孔隙形成在第一选择元件层110内或在电极130、131与第一选择元件层110之间的边界上。结果，非易失性存储器件的可靠性和性能能够提高。
如图7所示，在根据一些示例性实施方式的非易失性存储器件中，第一选择元件层110可以包括第一硫族化物层113a、第二硫族化物层113b和第一插入绝缘层118。
第一插入绝缘层118可以设置在第一硫族化物层113a和第二硫族化物层113b之间。第一插入绝缘层118可以与第一硫族化物层113a和第二硫族化物层113b接触。
第一插入绝缘层118可以起原子扩散阻挡层的作用以防止第一硫族化物层113a和第二硫族化物层113b之间的原子转移。此外，第一插入绝缘层118可以减小第一存储单元MC_1的Ioff。结果，根据一些示例性实施方式的非易失性存储器件能够在耐久特性方面改进。
第一插入绝缘层118可以包括诸如绝缘材料，例如硅氧化物、硅氮氧化物、硅氮化物、铝氧化物和钛氧化物的至少之一，但是示例性实施方式不限于此。
因为包括第一选择元件层110的选择元件(图1的S)的特性可能在第一插入绝缘层118具有高厚度时劣化，所以第一插入绝缘层118的厚度可以是例如
Figure GDA0004096612360000161
或更小。
在第一硫族化物层113a中包括的第一硫族化物材料可以不同于在第二硫族化物层113b中包括的第二硫族化物材料。或者，第一硫族化物材料和第二硫族化物材料可以是彼此相同的材料，但是化学计量可以彼此不同。
另外，在第一硫族化物层113a中包括的第一硫族化物材料可以与在第二硫族化物层113b中包括的第二硫族化物材料相同，并且化学计量可以彼此相同。关于第一硫族化物材料的沉积条件和关于第二硫族化物材料的沉积条件可以彼此相同或彼此不同。
虽然图7示出第一选择元件层110包括两个硫族化物层，但是这是为了提供说明的方便，而不限于此。
另外，第一插入绝缘层118被示出为一个层，但是示例性实施方式不限于此。当第一选择元件层110包括n个硫族化物层时，第一选择元件层110可以包括某数量的第一插入绝缘层118，其中某数量可以大于1且小于n-1。
如图8所示，在根据一些示例性实施方式的非易失性存储器件中，第一选择元件层110可以包括第一硫族化物层113a、第二硫族化物层113b和第一导电插入层119。
第一导电插入层119可以设置在第一硫族化物层113a和第二硫族化物层113b之间。第一导电插入层119可以与第一硫族化物层113a和第二硫族化物层113b接触。
第一硫族化物层113a和第二硫族化物层113b之间的第一导电插入层119可以起用于防止第一硫族化物材料和第二硫族化物材料的原子转移的元素扩散阻挡层的作用。此外，第一导电插入层119可以减小选择元件(图1的S)的阈值电压Vth。结果，根据一些示例性实施方式的非易失性存储器件能够在耐久特性方面改进。
第一导电插入层119可以包括能够防止第一硫族化物材料和第二硫族化物材料的扩散的材料。第一导电插入层119可以包括金属导电材料诸如钨、钨氮化物、钛、钛氮化物、钽和钽氮化物的至少之一，但是本公开的技术本质可以不限于此。
第一导电插入层119的厚度可以是
Figure GDA0004096612360000171
或以上且在/>
Figure GDA0004096612360000172
或以下。
在第一硫族化物层113a中包括的第一硫族化物材料可以不同于在第二硫族化物层113b中包括的第二硫族化物材料。或者，第一硫族化物材料和第二硫族化物材料可以是彼此相同的材料，但是化学计量可以彼此不同。
另外，在第一硫族化物层113a中包括的第一硫族化物材料可以与在第二硫族化物层113b中包括的第二硫族化物材料相同，并且化学计量可以彼此相同。关于第一硫族化物材料的沉积条件和关于第二硫族化物材料的沉积条件可以彼此相同或彼此不同。
虽然图8示出第一选择元件层110包括两个硫族化物层，但这是提供用于说明的方便，而示例性实施方式不限于此于此。
另外，第一导电插入层119被示出为一个层，但是示例性实施方式不限于此。当第一选择元件层110包括n个硫族化物层时，第一选择元件层110可以包括某数量的第一导电插入层119，其中某数量可以大于1且小于n-1。
图9是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图。为了说明的方便，以下将主要说明与以上关于图1至5说明的示例性实施方式的差别。
图9是沿图2的线B-B截取的截面图。
如图9所示，在根据一些示例性实施方式的非易失性存储器件中，第一存储单元MC_1还可以包括设置在第一存储层120的侧壁上的间隔物135。
间隔物135可以设置在第二导电线60和第一中间电极131之间。间隔物135可以受限制地形成于在该处第一导电线50和第二导电线60彼此交叉的区域内。
间隔物135可以包括硅氮化物或硅氧化物，但是不限于此。
因为间隔物135以其中间隔物135沉积成衬垫形状并且然后仅侧壁部分保留的方式形成，所以上部分可以形成得比下部分窄。也就是，间隔物135的宽度可以在向上方向上变窄。
第一存储层120可以通过填充用间隔物135限定的空间的至少一部分而形成。由于以上工艺，第一存储层120的宽度可以在远离第一中间电极131的方向上增加。
更具体而言，第一存储层120在第二方向Y上的宽度可以远离第一中间电极131而增加。
第一存储层120可以包括彼此面对的第一表面120a和第二表面120b。第一存储层120的第一表面120a可以邻近第一上电极132，并且第一存储层120的第二表面120b可以邻近第一中间电极131或第一选择元件层110。
这里，第一存储层120的第一表面120a在第二方向Y上的宽度W12可以大于第一存储层120的第二表面120b在第二方向Y上的宽度W11。
同时，对应于图9的沿图2的线A-A截取的截面图可以与图3基本上相同。也就是，可以在沿第一方向X截取的截面图中观察不到间隔物135。
在图9的非易失性存储器件中，第一存储层120的第一表面120a的尺寸可以大于第一存储层120的第二表面120b的尺寸。也就是，通过在第一中间电极131上设置间隔物135，第一存储层120的第一表面120a的尺寸可以大于第一存储层120的第二表面120b的尺寸。
虽然图9示出第一上电极132形成在由间隔物135限定的空间内，但是示例性实施方式可以不限于此。
图10是简要地示出根据一些示例性实施方式的非易失性存储器件的存储单元阵列的布局图。图11是沿图10的线A-A截取的截面图。图12是沿图10的线B-B截取的截面图。图13至16是图11的围绕部分Q的放大图。为了描述的方便，接下来的描述将基于与关于图2至8的描述的差异进行。
图11的围绕部分P的放大图可以是图5至8的任一种。
如图10至16所示，根据一些示例性实施方式的非易失性存储器件可以包括多条第三导电线70和多个第二存储单元MC_2。
多条第三导电线70可以形成在多条第二导电线60上。多条第三导电线70可以形成为与多条第二导电线60间隔开。多条第二导电线60可以设置在多条第三导电线70与多条第一导电线50之间。
多条第三导电线70可以在第一方向上X彼此平行地延伸。
虽然图10示出多条第一导电线50和多条第三导电线70延伸以彼此平行并且垂直于其中多条第二导电线60延伸的方向，但是示例性实施方式可以不限于此。
多条第一导电线50、多条第二导电线60和多条第三导电线70可以每个组成多条位线或多条位线。根据一示例性实施方式、多条第一导电线50和多条第三导电线70可以每个组成多条位线并且多条第二导电线60可以每个组成公共字线。根据另一示例性实施方式，多条第一导电线50和多条第三导电线70可以每个组成多条字线并且多条第二导电线60可以每个组成公共位线。
多个第一存储单元MC_1可以每个设置在多条第一导电线50与多条第二导电线60之间的多个交叉点处，多个第二存储单元MC_2可以每个设置在多条第二导电线60与多条第三导电线70之间的多个交叉点处。
在多条第二导电线60与多条第三导电线70之间的多个交叉点处，多个第二存储单元MC_2可以每个设置在彼此交叉的第二导电线60和第三导电线70之间。
多个第二存储单元MC_2可以是在第三方向Z上延伸的柱形状。
多个第二存储单元MC_2可以每个包括第二存储层220、第二选择元件层210、第二上电极232、第二下电极230和第二中间电极231。
第二上电极232和第二下电极230可以彼此间隔开。例如，第二上电极232可以与多条第三导电线70的其中之一连接。例如，第二下电极230可以与多个第二导电线60的其中之一连接。
第二选择元件层210和第二存储层220可以设置在第二上电极232和第二下电极230之间。
第二选择元件层210可以设置在第二上电极232和第二下电极230之间。例如，第二选择元件层210可以与第二下电极230而不是与第二上电极232更邻近地形成。第二选择元件层210可以与第二下电极230电连接。
第二存储层220可以设置在第二上电极232和第二选择元件层210之间。例如，第二存储层220可以与第二上电极232而不是与第二下电极230更邻近地形成。第二存储层220可以与第二上电极232电连接。
第二中间电极231可以设置在第二存储层220和第二选择元件层210之间。第二中间电极231可以分别与第二存储层220和第二选择元件层210电连接。
第二存储层220可以包括其中电阻根据电场变化的电阻变化层。第二存储层220可以包括过渡金属氧化物，或包括其中电阻根据温度变化的相变材料，或具有包括由磁性材料形成的两个电极以及设置在所述两个磁性电极之间的电介质材料的磁隧道结(MTJ)结构。
参考图13至16，第二选择元件层210可以包括两个或更多个硫族化物层。例如，第二选择元件层210可以包括第四硫族化物层211a、212a、213a以及第五硫族化物层211b、212b、213b。
第四硫族化物层211a、212a、213a可以包括第四硫族化物材料，第五硫族化物层211b、212b、213b可以包括第五硫族化物材料。
关于图13的第四硫族化物层211a和第五硫族化物层211b的说明可以与图5的描述基本上相同。关于图14的第四硫族化物层212a和第五硫族化物层212b的说明可以与图6的描述基本上相同。此外，关于图15和16的第四硫族化物层213a和第五硫族化物层213b的说明可以与图7和8的描述基本上相同。
参考图15和16，第二选择元件层210还可以包括第二插入绝缘膜218或第二金属性插入层219。
在根据一些示例性实施方式的非易失性存储器件中，在第二选择元件层210中包括的第四硫族化物材料和第五硫族化物材料可以不被包括于第二存储层220中。也就是，在第二选择元件层210中包括的硫族化物材料可以不被包括于第二存储层220中。
当第二存储层220包括第六硫族化物材料作为相变存储层时，第六硫族化物材料可以不同于在第四硫族化物层211a、212a、213a中包括的第四硫族化物材料以及在第五硫族化物层211b、212b、213b中包括的第五硫族化物材料。
在第一存储单元MC_1中包括的第一选择元件层110的结构可以是关于图5至8说明的结构之一。此外，在第二存储单元MC_2中包括的第二选择元件层210的结构可以是关于图13至16说明的结构之一。
例如，在第一存储单元MC_1中包括的第一选择元件层110的结构可以与第二存储单元MC_2的第二选择元件层210的结构相同。作为另一示例，在第一存储单元MC_1中包括的第一选择元件层110的结构可以不同于第二存储单元MC_2的第二选择元件层210的结构。
作为另一示例，在第一存储单元MC_1中包括的第一选择元件层110的结构可以与第二存储单元MC_2中包括的第二选择元件层210的结构相同，但是在第一选择元件层110中包括的硫族化物层可以不同于第二选择元件层210的硫族化物层。更具体而言，在第一选择元件层110中包括的硫族化物材料可以不同于在第二选择元件层210中包括的硫族化物材料。或者，第一选择元件层110中包括的硫族化物材料可以与第二选择元件层210中包括的硫族化物材料相同，但是化学计量可以彼此不同。此外，在第一选择元件层110中包括的硫族化物层的掺杂可以不同于在第二选择元件层210中包括的硫族化物层的掺杂。
第二层间绝缘膜195可以形成在第一层间绝缘膜190上。第二层间绝缘膜195可以围绕设置在第二导电线60与第三导电线70之间的多个第二存储单元MC_2的侧壁。
图17是提供用于说明根据一些示例性实施方式的非易失性存储器件的视图。为了说明的方便，下面将不说明与图2至5的重复内容。
图17例示了具有包括关于图2至8说明的非易失性存储器件的部分组成的结构的非易失性存储器件，其中在基板100与第一导电线50之间有包括晶体管和多条线的下结构310。根据这个示例性实施方式的集成电路器件可以不限于图17中例示的组成，并且可以如本领域技术人员容易认识到的那样被不同地变型和改变。
如图17中所示，限定有源区AC的器件隔离区304可以形成在基板100上。下结构310可以包括形成在基板100的有源区AC上的栅结构320，多个层间绝缘膜332、334、336，多个接触插塞342、344、346，以及多条线352、354。
栅结构320可以包括顺序地形成在基板100的有源区AC上的栅绝缘膜322、栅极324以及绝缘盖层326。栅结构320的两个侧壁可以用栅间隔物328覆盖。栅绝缘膜322可以包括硅氧化物或金属氧化物。栅极324可以包括多晶硅、金属、用杂质掺杂的金属氮化物或其组合。绝缘盖膜326可以由氮化物膜形成。栅间隔物328可以由氧化物膜、氮化物膜或其组合形成。
一对杂质区308可以在基板100的有源区AC中形成在栅结构320的两侧。根据一些示例性实施方式，一对杂质区308可以包括N型或P型杂质。栅结构320可以根据一对杂质区308中包括的杂质类型而组成NMOS或PMOS晶体管。
线352可以通过穿透覆盖栅结构320的层间绝缘膜332的接触插塞342与杂质区308电连接。此外，线354可以通过穿透覆盖线352的层间绝缘膜334的接触插塞344与线352电连接。
线354用层间绝缘膜336覆盖，多个第一存储单元MC_1形成在层间绝缘膜336上。接触插塞346可以形成为穿透覆盖线354的层间绝缘膜336。在多个第一存储单元MC_1的下部分上的第一导电线50可以通过接触插塞346与线354电连接。
多个层间绝缘膜332、334、336可以由氧化物膜形成。多个接触插塞342、344、346和多条线352、354可以每个包括金属、导电的金属氮化物或其组合。例如，金属可以在W、Al、Cu和Ti当中选择，但不限于此。
在本公开的非易失性存储器件中，在层间绝缘膜336上方的结构可以包括在图9或图12中例示的存储单元MC_1、MC_2的组成。或者，包括的可以是具有从本公开的技术本质内例示的存储单元MC_1、MC_2变型和改变的结构的非易失性存储器件的组成，而不是关于图1至16描述的组成。
图17中的下结构310的组成仅是一个示例性实施方式，并且可以如本领域技术人员容易认识到的那样被不同地变型和改变。例如，下结构310可以包括单一层的线结构，或具有三层或更多层的多线结构。
在进行该详细描述中，本领域技术人员将理解，可以对优选示例性实施方式进行许多变化和变形而实质上不脱离本发明构思的原理。因此，本发明的公开的优选实施方式仅用于一般性和描述性的意义而不用于限制目的。
本申请要求享有2016年8月3日在韩国知识产权局提交的韩国专利申请第10-2016-0098876的优先权以及由其产生的权益，其内容通过引用被整体合并于此。

Claims (14)

1.一种非易失性存储器件，包括：
彼此间隔开的第一电极和第二电极；
选择元件层，在所述第一电极和所述第二电极之间，其与到所述第一电极相比，更靠近所述第二电极设置，并且其包括第一硫族化物层和第二硫族化物层，所述第一硫族化物层包括第一硫族化物材料，所述第二硫族化物层包括第二硫族化物材料；以及
在所述第一电极和所述选择元件层之间的存储层，其包括不同于所述第一硫族化物材料和所述第二硫族化物材料的第三硫族化物材料，
其中所述选择元件层进一步包括在所述第一硫族化物层和所述第二硫族化物层之间的插入绝缘层。
2.根据权利要求1所述的非易失性存储器件，其中所述第一硫族化物材料不同于所述第二硫族化物材料。
3.根据权利要求1所述的非易失性存储器件，其中所述第一硫族化物材料和所述第二硫族化物材料是彼此相同的材料，以及
所述第一硫族化物材料的化学计量不同于所述第二硫族化物材料的化学计量。
4.根据权利要求1所述的非易失性存储器件，其中所述第一硫族化物材料和所述第二硫族化物材料是彼此相同的材料，
所述第一硫族化物材料的化学计量与所述第二硫族化物材料的化学计量相同，以及
关于所述第一硫族化物材料的沉积条件不同于关于所述第二硫族化物材料的沉积条件。
5.根据权利要求1所述的非易失性存储器件，其中所述第一硫族化物材料和所述第二硫族化物材料的每个包括具有砷(As)的硫族化物材料。
6.根据权利要求5所述的非易失性存储器件，其中所述第一硫族化物层和所述第二硫族化物层的至少之一用碳、氮和硼的至少之一掺杂。
7.根据权利要求1所述的非易失性存储器件，其中所述第一硫族化物材料和所述第二硫族化物材料的每个包括硒(Se)基硫族化物材料。
8.根据权利要求1所述的非易失性存储器件，其中所述选择元件层包括多个所述第一硫族化物层和多个所述第二硫族化物层，并且
所述第一硫族化物层和所述第二硫族化物层交替地堆叠。
9.一种非易失性存储器件，包括：
在第一方向上延伸且彼此平行的多条第一导电线；
在不同于所述第一方向的第二方向上延伸且彼此平行的多条第二导电线；以及
多个第一存储单元，在所述多条第一导电线和所述多条第二导电线彼此交叉的点处设置在所述第一导电线和所述第二导电线之间，
其中所述多个第一存储单元的每个包括第一选择元件层和第一存储层，
所述第一选择元件层包括具有第一硫族化物材料的第一硫族化物层和具有第二硫族化物材料的第二硫族化物层，以及
所述第一存储层包括不同于所述第一硫族化物材料和所述第二硫族化物材料的第三硫族化物材料，
其中所述第一选择元件层进一步包括在所述第一硫族化物层和所述第二硫族化物层之间的插入绝缘层。
10.根据权利要求9所述的非易失性存储器件，其中所述第一存储单元包括设置在所述第一存储层和所述第一导电线之间的第一电极、设置在所述第一选择元件层和所述第二导电线之间的第二电极、以及设置在所述第一存储层和所述第一选择元件层之间的第三电极。
11.根据权利要求9所述的非易失性存储器件，还包括在不同于所述第二方向的第三方向上延伸且彼此平行的多条第三导电线；以及
多个第二存储单元，在所述多条第二导电线和所述多条第三导电线彼此交叉的点处设置在所述第二导电线和所述第三导电线之间，
其中所述多条第二导电线设置在所述多条第一导电线和所述多条第三导电线之间。
12.根据权利要求11所述的非易失性存储器件，其中所述多个第二存储单元的每个包括第二选择元件层和第二存储层，
所述第二选择元件层包括具有第四硫族化物材料的第四硫族化物层和具有第五硫族化物材料的第五硫族化物层，
所述第二存储层包括相变材料，以及
所述第二存储层不包括所述第四硫族化物材料和所述第五硫族化物材料。
13.一种非易失性存储器件，包括：
彼此间隔开的第一电极和第二电极；
选择元件层，包括设置在所述第一电极和所述第二电极之间且包含硫族化物材料的至少两个硫族化物层以及设置在所述至少两个硫族化物层之间的至少一个插入层；以及
存储层，设置在所述第一电极和所述第二电极之间并且包含不同于所述至少两个硫族化物层的材料的硫族化物材料，
其中所述至少一个插入层包括绝缘层。
14.根据权利要求13所述的非易失性存储器件，所述绝缘层包括硅氧化物、硅氮氧化物、硅氮化物、铝氧化物和钛氧化物中的至少之一。
CN201710654882.7A 2016-08-03 2017-08-03 非易失性存储器件 Active CN107689419B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160098876A KR102584288B1 (ko) 2016-08-03 2016-08-03 비휘발성 메모리 장치
KR10-2016-0098876 2016-08-03

Publications (2)

Publication Number Publication Date
CN107689419A CN107689419A (zh) 2018-02-13
CN107689419B true CN107689419B (zh) 2023-06-02

Family

ID=61071488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710654882.7A Active CN107689419B (zh) 2016-08-03 2017-08-03 非易失性存储器件

Country Status (3)

Country Link
US (1) US10128312B2 (zh)
KR (1) KR102584288B1 (zh)
CN (1) CN107689419B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354710B2 (en) * 2017-07-24 2019-07-16 Sandisk Technologies Llc Magnetoelectric random access memory array and methods of operating the same
US20190115392A1 (en) * 2017-10-16 2019-04-18 International Business Machines Corporation Access device and phase change memory combination structure in backend of line (beol)
US10541271B2 (en) * 2017-10-18 2020-01-21 Macronix International Co., Ltd. Superlattice-like switching devices
JP2019165139A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 記憶装置および記憶装置の製造方法
KR102591098B1 (ko) 2018-03-29 2023-10-17 연세대학교 산학협력단 강유전성 구조체를 이용한 비휘발성 메모리 소자
KR102123118B1 (ko) 2018-05-14 2020-06-15 연세대학교 산학협력단 육각 구조를 갖는 전자 소자 및 전자 소자의 어드레싱 방법
CN108922960A (zh) * 2018-06-27 2018-11-30 中国科学院上海微系统与信息技术研究所 Ge-Se-Sb复合材料、1S1R相变存储器单元及制备方法
US10497867B1 (en) * 2018-07-02 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer structure to increase crystalline temperature of a selector device
JP7416382B2 (ja) * 2018-07-10 2024-01-17 国立研究開発法人産業技術総合研究所 積層構造体及びその製造方法並びに半導体デバイス
KR102635268B1 (ko) * 2018-08-20 2024-02-13 에스케이하이닉스 주식회사 칼코게나이드 재료 및 이를 포함하는 전자 장치
KR102607117B1 (ko) 2018-08-24 2023-11-29 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
WO2020045845A1 (ko) * 2018-08-31 2020-03-05 한양대학교 산학협력단 2단자 상변화 메모리 소자 및 그 동작 방법
KR102614852B1 (ko) * 2018-11-14 2023-12-19 삼성전자주식회사 메모리 장치, 메모리 셀 및 메모리 셀 프로그래밍 방법
KR102030341B1 (ko) * 2018-12-19 2019-10-10 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
US11271036B2 (en) 2020-06-24 2022-03-08 Sandisk Technologies Llc Memory device containing dual etch stop layers for selector elements and method of making the same
KR102673376B1 (ko) * 2020-08-20 2024-06-05 삼성전자주식회사 오정렬 제어 비휘발성 메모리 장치
KR20220027595A (ko) 2020-08-27 2022-03-08 삼성전자주식회사 반도체 장치
CN112635666B (zh) * 2020-12-22 2023-05-12 华中科技大学 一种相变存储单元
KR102567759B1 (ko) 2021-07-12 2023-08-17 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
US11869613B2 (en) * 2021-10-21 2024-01-09 Macronix International Co., Ltd. Semiconductor structure and endurance test method using the same
KR102580381B1 (ko) * 2021-11-30 2023-09-18 연세대학교 산학협력단 뉴로모픽 소자 및 이의 제조 방법
US20240015987A1 (en) * 2022-07-08 2024-01-11 Macronix International Co., Ltd. Multi-layer ovonic threshold switch (ots) for switching devices and memory devices using the same
KR20240066594A (ko) 2022-11-08 2024-05-16 삼육대학교산학협력단 비휘발성 특성을 가지는 ots 및 상변화층의 적층구조

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363329A (en) * 1993-11-10 1994-11-08 Eugeniy Troyan Semiconductor memory device for use in an electrically alterable read-only memory
CN1866533A (zh) * 2005-05-19 2006-11-22 株式会社瑞萨科技 半导体存储器件及其制造方法
US7277313B2 (en) * 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
CN102171835A (zh) * 2008-10-08 2011-08-31 纳诺西斯有限公司 用于电子装置的电子阻挡层
US9130157B2 (en) * 2013-07-26 2015-09-08 Micron Technology, Inc. Memory cells having a number of conductive diffusion barrier materials and manufacturing methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4621032A (en) 1985-07-29 1986-11-04 Energy Conversion Devices, Inc. Method of forming a data storage medium and data storage device by congruent sublimation
US20080042119A1 (en) 2005-08-09 2008-02-21 Ovonyx, Inc. Multi-layered chalcogenide and related devices having enhanced operational characteristics
KR101108193B1 (ko) 2008-12-16 2012-01-31 한국전자통신연구원 상변화층을 포함하는 비휘발성 프로그래머블 소자 및 그 제조 방법
US8654560B2 (en) 2009-10-28 2014-02-18 Intermolecular, Inc. Variable resistance memory with a select device
US8865514B2 (en) 2010-11-09 2014-10-21 Micron Technology, Inc. Post deposition adjustment of chalcogenide composition in chalcogenide containing semiconductors
KR101521321B1 (ko) 2011-08-30 2015-05-19 한양대학교 산학협력단 상변화를 이용한 선택소자를 가지는 상변화 메모리 및 이의 제조방법
US20130320286A1 (en) * 2012-06-05 2013-12-05 Dong-Soo Lee Switching elements and devices, memory devices and methods of manufacturing the same
US8729519B2 (en) * 2012-10-23 2014-05-20 Micron Technology, Inc. Memory constructions
JP6151650B2 (ja) 2014-01-17 2017-06-21 ソニーセミコンダクタソリューションズ株式会社 記憶装置
US9768378B2 (en) * 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363329A (en) * 1993-11-10 1994-11-08 Eugeniy Troyan Semiconductor memory device for use in an electrically alterable read-only memory
CN1866533A (zh) * 2005-05-19 2006-11-22 株式会社瑞萨科技 半导体存储器件及其制造方法
US7277313B2 (en) * 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
CN102171835A (zh) * 2008-10-08 2011-08-31 纳诺西斯有限公司 用于电子装置的电子阻挡层
US9130157B2 (en) * 2013-07-26 2015-09-08 Micron Technology, Inc. Memory cells having a number of conductive diffusion barrier materials and manufacturing methods

Also Published As

Publication number Publication date
CN107689419A (zh) 2018-02-13
US20180040669A1 (en) 2018-02-08
KR20180015402A (ko) 2018-02-13
KR102584288B1 (ko) 2023-09-27
US10128312B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
CN107689419B (zh) 非易失性存储器件
US10734450B2 (en) Memory device and electronic apparatus including the same
US10580979B2 (en) Memory device and method of manufacturing the same
US10923162B2 (en) Memory devices
US10403681B2 (en) Memory device including a variable resistance material layer
US10186552B2 (en) Variable resistance memory device and method of manufacturing the same
US10546894B2 (en) Memory device
CN107104121B (zh) 存储器件以及制造存储器件的方法
US8283711B2 (en) Non-volatile memory devices having data storage layer
US10720470B2 (en) Variable resistance memory devices
US11205682B2 (en) Memory devices
US20190123102A1 (en) Non-volatile memory device
US20220271091A1 (en) Variable resistance memory device
US10700127B2 (en) Semiconductor memory device
US11672132B2 (en) Variable resistance memory device
KR20230072317A (ko) 메모리 소자
KR20220074664A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant